JPH08213428A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH08213428A JPH08213428A JP30129695A JP30129695A JPH08213428A JP H08213428 A JPH08213428 A JP H08213428A JP 30129695 A JP30129695 A JP 30129695A JP 30129695 A JP30129695 A JP 30129695A JP H08213428 A JPH08213428 A JP H08213428A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- circuit board
- leg
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップの交換の際に他へ影響が及び難い半導
体装置の実装方法を提供する。 【解決手段】 脚部３ａを有するキャップ３の脚部３ａ
側に、回路基板Ｂ上に搭載されるチップ１の厚み（高
さ）と弾性体４の厚み（高さ）との和が脚部３ａの突出
長さよりも大きくなるように、弾性体４を設けると共に
弾性体４にチップ１を接着し、チップ１の一部分がキャ
ップ３の脚部３ａより突出した状態で、キャップ３の脚
部３ａを回路基板Ｂ上に接着することで、弾性体４によ
りチップ１の背面を押圧して、チップ１のバンプ２を回
路基板Ｂ上の配線パターンＡに圧接する。
体装置の実装方法を提供する。 【解決手段】 脚部３ａを有するキャップ３の脚部３ａ
側に、回路基板Ｂ上に搭載されるチップ１の厚み（高
さ）と弾性体４の厚み（高さ）との和が脚部３ａの突出
長さよりも大きくなるように、弾性体４を設けると共に
弾性体４にチップ１を接着し、チップ１の一部分がキャ
ップ３の脚部３ａより突出した状態で、キャップ３の脚
部３ａを回路基板Ｂ上に接着することで、弾性体４によ
りチップ１の背面を押圧して、チップ１のバンプ２を回
路基板Ｂ上の配線パターンＡに圧接する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ等の半導体装
置の、いわゆるフェイスダウン実装方法に関する。
置の、いわゆるフェイスダウン実装方法に関する。
【０００２】
【従来の技術】近年、液晶表示器やプリントヘッド等に
おいて、回路基板上の配線パターンに、チップのパッド
をリード（ワイヤ）を用いず直接接続する、いわゆるフ
ェイスダウン実装が用いられている。図３の（ａ），
（ｂ）は、それぞれ従来のフェイスダウン実装を説明す
る図である。
おいて、回路基板上の配線パターンに、チップのパッド
をリード（ワイヤ）を用いず直接接続する、いわゆるフ
ェイスダウン実装が用いられている。図３の（ａ），
（ｂ）は、それぞれ従来のフェイスダウン実装を説明す
る図である。
【０００３】図３の（ａ）では、チップ１１のパッド１
１ａ上にバリヤメタル１２を形成し、このバリヤメタル
１２上に銅（Ｃｕ）１３、金（Ａｕ）１４をめっきし、
更に銀（Ａｇ）−パラジウム（Ｐｄ）ペースト１５をデ
ィップにより付着している。この銀−パラジウムペース
ト１５を配線パターンＡ上に圧接して、この圧接状態を
樹脂１７で保持する。
１ａ上にバリヤメタル１２を形成し、このバリヤメタル
１２上に銅（Ｃｕ）１３、金（Ａｕ）１４をめっきし、
更に銀（Ａｇ）−パラジウム（Ｐｄ）ペースト１５をデ
ィップにより付着している。この銀−パラジウムペース
ト１５を配線パターンＡ上に圧接して、この圧接状態を
樹脂１７で保持する。
【０００４】図３の（ｂ）は、回路基板Ｂの配線パター
ンＡ上に導電粒子１６を印刷しておき、この導電粒子１
６にチップ１１のパッド１１ａを圧接し、この圧接状態
を樹脂１７で保持するものである。
ンＡ上に導電粒子１６を印刷しておき、この導電粒子１
６にチップ１１のパッド１１ａを圧接し、この圧接状態
を樹脂１７で保持するものである。
【０００５】
【発明が解決しようとする課題】上記半導体装置の実装
構造では、チップ１１全体が樹脂１７で固められてい
る。ところが、チップが複数個隣接して実装されてお
り、そのうち１つのチップを交換したい場合に、このチ
ップを固めている樹脂を溶かす必要があるが、その影響
が他のチップにまで及んでしまう問題点があった。
構造では、チップ１１全体が樹脂１７で固められてい
る。ところが、チップが複数個隣接して実装されてお
り、そのうち１つのチップを交換したい場合に、このチ
ップを固めている樹脂を溶かす必要があるが、その影響
が他のチップにまで及んでしまう問題点があった。
【０００６】従って、本発明は、このような問題点に鑑
みてなされたもので、チップの交換の際に他へ影響が及
び難い半導体装置の実装方法の提供を目的としている。
みてなされたもので、チップの交換の際に他へ影響が及
び難い半導体装置の実装方法の提供を目的としている。
【０００７】
【課題を解決するための手段】本発明の半導体装置の実
装方法の構成を、一実施例に対応する図２の（ａ），
（ｂ），（ｃ）を用いて説明すると、脚部３ａを有する
キャップ３の脚部３ａ側に、回路基板Ｂ上に搭載される
チップ１の厚み（高さ）と弾性体４の厚み（高さ）との
和が脚部３ａの突出長さよりも大きくなるように、弾性
体４を設けると共に弾性体４にチップ１を接着し、チッ
プ１の一部分がキャップ３の脚部３ａより突出した状態
で、キャップ３の脚部３ａを回路基板Ｂ上に接着するこ
とで、弾性体４によりチップ１の背面を押圧して、チッ
プ１のバンプ２を回路基板Ｂ上の配線パターンＡに圧接
するものである。
装方法の構成を、一実施例に対応する図２の（ａ），
（ｂ），（ｃ）を用いて説明すると、脚部３ａを有する
キャップ３の脚部３ａ側に、回路基板Ｂ上に搭載される
チップ１の厚み（高さ）と弾性体４の厚み（高さ）との
和が脚部３ａの突出長さよりも大きくなるように、弾性
体４を設けると共に弾性体４にチップ１を接着し、チッ
プ１の一部分がキャップ３の脚部３ａより突出した状態
で、キャップ３の脚部３ａを回路基板Ｂ上に接着するこ
とで、弾性体４によりチップ１の背面を押圧して、チッ
プ１のバンプ２を回路基板Ｂ上の配線パターンＡに圧接
するものである。
【０００８】本発明の半導体装置の実装方法では、チッ
プ１の一部分（バンプ側部分）がキャップ３の脚部３ａ
より突出しているので、キャップ３を回路基板Ｂに接着
すると、回路基板Ｂに対するチップ１の固定が確実に行
われると共に、チップ１のバンプ２が弾性体４により回
路基板Ｂ上の配線パターンＡに確実に圧接される。又、
チップ１に不良があることが判明した場合には、キャッ
プ脚部３ａという限られた部分の接着剤を溶かして、チ
ップ１を取り外せばよいから、他への影響を少なくする
ことができる。
プ１の一部分（バンプ側部分）がキャップ３の脚部３ａ
より突出しているので、キャップ３を回路基板Ｂに接着
すると、回路基板Ｂに対するチップ１の固定が確実に行
われると共に、チップ１のバンプ２が弾性体４により回
路基板Ｂ上の配線パターンＡに確実に圧接される。又、
チップ１に不良があることが判明した場合には、キャッ
プ脚部３ａという限られた部分の接着剤を溶かして、チ
ップ１を取り外せばよいから、他への影響を少なくする
ことができる。
【０００９】ところで、キャップ３と弾性体４のみでチ
ップ１を固定した場合、大きな横方向の力や衝撃が加わ
った場合に、チップ１がずれて、バンプ２と対応する配
線パターンＡとの電気的接続が失われてしまう。そこ
で、チップ１の動作が確認され、もうチップ１の効果を
行う必要がなくなった後は、チップ１と回路基板Ｂとの
間に充填される樹脂６により、チップ１を回路基板Ｂに
固着し、チップ１が横にずれるのを防止する。
ップ１を固定した場合、大きな横方向の力や衝撃が加わ
った場合に、チップ１がずれて、バンプ２と対応する配
線パターンＡとの電気的接続が失われてしまう。そこ
で、チップ１の動作が確認され、もうチップ１の効果を
行う必要がなくなった後は、チップ１と回路基板Ｂとの
間に充填される樹脂６により、チップ１を回路基板Ｂに
固着し、チップ１が横にずれるのを防止する。
【００１０】
【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。図１の（ａ）は、実装方法による一実施
形態に係る実装構造を側方より見た図、図１の（ｂ）
は、同実装構造を上方より見た図である。図１の（ａ）
において、Ｂは回路基板、Ａはこの回路基板Ｂ上に形成
された配線パターンを示している。ＩＣ等のチップ１の
パッド１ａ上には、バンプ２が形成されており、前記配
線パターンＡ上にそれぞれ位置している。
いて説明する。図１の（ａ）は、実装方法による一実施
形態に係る実装構造を側方より見た図、図１の（ｂ）
は、同実装構造を上方より見た図である。図１の（ａ）
において、Ｂは回路基板、Ａはこの回路基板Ｂ上に形成
された配線パターンを示している。ＩＣ等のチップ１の
パッド１ａ上には、バンプ２が形成されており、前記配
線パターンＡ上にそれぞれ位置している。
【００１１】このチップ１は、キャップ３で覆われてお
り、その脚部３ａは、紫外線硬化樹脂よりなる接着剤５
により、回路基板Ｂ上に接着されている。キャップ３に
は、弾性体としてシート状のシリコンゴム４が貼着され
ている。このシリコンゴム４の弾性力により、チップ１
の背面１ｂが回路基板Ｂに向けて押圧され、バンプ２が
配線パターンＡに圧接され、しかもこの圧接状態が保持
される。
り、その脚部３ａは、紫外線硬化樹脂よりなる接着剤５
により、回路基板Ｂ上に接着されている。キャップ３に
は、弾性体としてシート状のシリコンゴム４が貼着され
ている。このシリコンゴム４の弾性力により、チップ１
の背面１ｂが回路基板Ｂに向けて押圧され、バンプ２が
配線パターンＡに圧接され、しかもこの圧接状態が保持
される。
【００１２】チップ１と回路基板Ｂとの間隙には、紫外
線硬化樹脂６が充填され、チップ１が横方向（回路基板
Ｂと平行な方向）にずれないよう固着している。なお、
バンプ２と配線パターンＡとが、導電ペーストや導電粒
子を介することなく直接に接触しているため、接触抵抗
が従来よりも小さくなっている。図２の（ａ），
（ｂ），（ｃ）は、それぞれ順に実装工程を説明する図
である。まず、キャップ３を反転して、シリコンゴム４
上にチップ１を接着する〔図２の（ａ）参照〕。キャッ
プ３を元に戻し、図示しないチャック等で把持し、脚部
３ａに接着剤５を付着する。そして、バンプ２が配線パ
ターンＡ上に位置するように位置決めを行い、キャップ
３を回路基板Ｂ上に押圧する〔図２の（ｂ）参照〕。こ
の時に、シリコンゴム４が圧縮されて、その圧縮力によ
り、チップ１を回路基板Ｂへ押し付ける圧力が生じる。
この状態で接着剤５に紫外線を照射すれば、接着剤５が
硬化して、バンプ２と配線パターンＡとの圧接状態が保
持される〔図２の（ｃ）参照〕。
線硬化樹脂６が充填され、チップ１が横方向（回路基板
Ｂと平行な方向）にずれないよう固着している。なお、
バンプ２と配線パターンＡとが、導電ペーストや導電粒
子を介することなく直接に接触しているため、接触抵抗
が従来よりも小さくなっている。図２の（ａ），
（ｂ），（ｃ）は、それぞれ順に実装工程を説明する図
である。まず、キャップ３を反転して、シリコンゴム４
上にチップ１を接着する〔図２の（ａ）参照〕。キャッ
プ３を元に戻し、図示しないチャック等で把持し、脚部
３ａに接着剤５を付着する。そして、バンプ２が配線パ
ターンＡ上に位置するように位置決めを行い、キャップ
３を回路基板Ｂ上に押圧する〔図２の（ｂ）参照〕。こ
の時に、シリコンゴム４が圧縮されて、その圧縮力によ
り、チップ１を回路基板Ｂへ押し付ける圧力が生じる。
この状態で接着剤５に紫外線を照射すれば、接着剤５が
硬化して、バンプ２と配線パターンＡとの圧接状態が保
持される〔図２の（ｃ）参照〕。
【００１３】この状態で、実際にチップ１を動作させ、
正常か否かを確認する。もし、正常でないことが判明す
れば、接着剤５を溶かしてキャップ３ごとチップ１を取
り外し、別のチップに交換する。チップ１が正常に動作
することが確認されたならば、回路基板Ｂ上のチップ１
の側面１ｃに接する位置Ｃに液状紫外線硬化樹脂を滴下
する〔図１の（ｂ）参照〕。この紫外線硬化樹脂６は、
毛管現象により、チップ１と回路基板Ｂとの間の間隙を
充填する。この状態で紫外線を照射して、紫外線硬化樹
脂６を硬化させる。
正常か否かを確認する。もし、正常でないことが判明す
れば、接着剤５を溶かしてキャップ３ごとチップ１を取
り外し、別のチップに交換する。チップ１が正常に動作
することが確認されたならば、回路基板Ｂ上のチップ１
の側面１ｃに接する位置Ｃに液状紫外線硬化樹脂を滴下
する〔図１の（ｂ）参照〕。この紫外線硬化樹脂６は、
毛管現象により、チップ１と回路基板Ｂとの間の間隙を
充填する。この状態で紫外線を照射して、紫外線硬化樹
脂６を硬化させる。
【００１４】なお、上記実施形態では、接着剤５及び樹
脂６として、共に紫外線硬化樹脂を用いているが、これ
に限定されるものではない。又、上記実施形態では、弾
性体をシリコンゴムシートで構成しているが、キャップ
３と一体に成形される弾性部（例えば、ダイヤフラム状
や爪状）を弾性体としてもよく、適宜設計変更可能であ
る。
脂６として、共に紫外線硬化樹脂を用いているが、これ
に限定されるものではない。又、上記実施形態では、弾
性体をシリコンゴムシートで構成しているが、キャップ
３と一体に成形される弾性部（例えば、ダイヤフラム状
や爪状）を弾性体としてもよく、適宜設計変更可能であ
る。
【００１５】
【発明の効果】本発明の半導体装置の実装方法は、以上
説明したように、チップの一部分がキャップの脚部より
突出した状態でキャップの脚部を回路基板に接着するの
で、回路基板に対するチップの固定が確実に行われると
共に、チップのバンプが回路基板上の配線パターンに確
実に圧接される。又、チップに不良がある場合は、キャ
ップの脚部の接着剤のみを溶かせばよいので、チップの
交換の際に他への影響を及ぼすことが少ない。更には、
キャップによりチップを固定した後、チップと回路基板
との間に樹脂を充填することで、チップの横方向への位
置ずれがなく、チップをより堅固に実装できる。
説明したように、チップの一部分がキャップの脚部より
突出した状態でキャップの脚部を回路基板に接着するの
で、回路基板に対するチップの固定が確実に行われると
共に、チップのバンプが回路基板上の配線パターンに確
実に圧接される。又、チップに不良がある場合は、キャ
ップの脚部の接着剤のみを溶かせばよいので、チップの
交換の際に他への影響を及ぼすことが少ない。更には、
キャップによりチップを固定した後、チップと回路基板
との間に樹脂を充填することで、チップの横方向への位
置ずれがなく、チップをより堅固に実装できる。
【図１】本発明の半導体装置の実装方法による一実施形
態に係る半導体装置の実装構造を側方より見た図
（ａ）、及び同半導体装置の実装構造を上方より見た図
（ｂ）である。
態に係る半導体装置の実装構造を側方より見た図
（ａ）、及び同半導体装置の実装構造を上方より見た図
（ｂ）である。
【図２】本発明の半導体装置の実装方法の一実施形態の
実装工程を説明する図である。
実装工程を説明する図である。
【図３】従来例に係る半導体装置の実装構造を説明する
図である。
図である。
１ チップ １ａ パッド ２ バンプ ３ キャップ ３ａ 脚部 ４ シリコンゴム（弾性体） ５ 接着剤 ６ 樹脂 Ａ 配線パターン Ｂ 回路基板
Claims (1)
- 【請求項１】脚部を有するキャップの脚部側に、回路基
板上に搭載されるチップの厚み（高さ）と弾性体の厚み
（高さ）との和が脚部の突出長さよりも大きくなるよう
に、弾性体を設けると共に弾性体にチップを接着し、チ
ップの一部分がキャップの脚部より突出した状態で、キ
ャップの脚部を回路基板上に接着することで、弾性体に
よりチップの背面を押圧して、チップのバンプを回路基
板上の配線パターンに圧接することを特徴とする半導体
装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30129695A JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30129695A JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08213428A true JPH08213428A (ja) | 1996-08-20 |
Family
ID=17895138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30129695A Pending JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08213428A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030057187A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 모듈 온 칩 패키지 |
| KR100438404B1 (ko) * | 2001-11-28 | 2004-07-02 | 동부전자 주식회사 | 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법 |
| JP2010103397A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 電子部品及びその製造方法 |
| WO2021157472A1 (ja) * | 2020-02-04 | 2021-08-12 | パナソニックＩｐマネジメント株式会社 | サイドフィル用樹脂組成物、半導体装置、及びサイドフィル材の除去方法 |
| CN113299593A (zh) * | 2021-05-21 | 2021-08-24 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
| US11735461B2 (en) | 2021-05-21 | 2023-08-22 | PlayNitride Display Co., Ltd. | Adhesive-layer structure and semiconductor structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192125A (ja) * | 1988-01-27 | 1989-08-02 | Sharp Corp | 半導体装置の実装構造 |
-
1995
- 1995-11-20 JP JP30129695A patent/JPH08213428A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01192125A (ja) * | 1988-01-27 | 1989-08-02 | Sharp Corp | 半導体装置の実装構造 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100438404B1 (ko) * | 2001-11-28 | 2004-07-02 | 동부전자 주식회사 | 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법 |
| KR20030057187A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 모듈 온 칩 패키지 |
| JP2010103397A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 電子部品及びその製造方法 |
| WO2021157472A1 (ja) * | 2020-02-04 | 2021-08-12 | パナソニックＩｐマネジメント株式会社 | サイドフィル用樹脂組成物、半導体装置、及びサイドフィル材の除去方法 |
| CN113299593A (zh) * | 2021-05-21 | 2021-08-24 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
| CN113299593B (zh) * | 2021-05-21 | 2023-01-10 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
| US11735461B2 (en) | 2021-05-21 | 2023-08-22 | PlayNitride Display Co., Ltd. | Adhesive-layer structure and semiconductor structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4568215B2 (ja) | 回路装置および回路装置の製造方法 | |
| US5631191A (en) | Method for connecting a die to electrically conductive traces on a flexible lead-frame | |
| JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| US6271057B1 (en) | Method of making semiconductor chip package | |
| US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
| US20100237490A1 (en) | Package structure and manufacturing method thereof | |
| US7259028B2 (en) | Test pads on flash memory cards | |
| JPH08213428A (ja) | 半導体装置の実装方法 | |
| US5889333A (en) | Semiconductor device and method for manufacturing such | |
| JP3501281B2 (ja) | 半導体装置 | |
| JPH0789280A (ja) | Ｉｃモジュール | |
| JP4436588B2 (ja) | 半導体実装モジュール | |
| US6109369A (en) | Chip scale package | |
| JP3335562B2 (ja) | 半導体チップ接続バンプ形成方法 | |
| JPH09263082A (ja) | Ｉｃモジュールの製造方法、ｉｃカードの製造方法及びｉｃモジュール | |
| JP3829649B2 (ja) | フリップチップ実装方法 | |
| US7180184B2 (en) | Conductive bump for semiconductor device and method for making the same | |
| JP2599509B2 (ja) | 半導体装置の実装構造 | |
| JPH03241847A (ja) | 半導体装置の実装構造 |