JPH08213428A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH08213428A JPH08213428A JP30129695A JP30129695A JPH08213428A JP H08213428 A JPH08213428 A JP H08213428A JP 30129695 A JP30129695 A JP 30129695A JP 30129695 A JP30129695 A JP 30129695A JP H08213428 A JPH08213428 A JP H08213428A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- cap
- circuit board
- leg
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 チップの交換の際に他へ影響が及び難い半導
体装置の実装方法を提供する。 【解決手段】 脚部3aを有するキャップ3の脚部3a
側に、回路基板B上に搭載されるチップ1の厚み(高
さ)と弾性体4の厚み(高さ)との和が脚部3aの突出
長さよりも大きくなるように、弾性体4を設けると共に
弾性体4にチップ1を接着し、チップ1の一部分がキャ
ップ3の脚部3aより突出した状態で、キャップ3の脚
部3aを回路基板B上に接着することで、弾性体4によ
りチップ1の背面を押圧して、チップ1のバンプ2を回
路基板B上の配線パターンAに圧接する。
体装置の実装方法を提供する。 【解決手段】 脚部3aを有するキャップ3の脚部3a
側に、回路基板B上に搭載されるチップ1の厚み(高
さ)と弾性体4の厚み(高さ)との和が脚部3aの突出
長さよりも大きくなるように、弾性体4を設けると共に
弾性体4にチップ1を接着し、チップ1の一部分がキャ
ップ3の脚部3aより突出した状態で、キャップ3の脚
部3aを回路基板B上に接着することで、弾性体4によ
りチップ1の背面を押圧して、チップ1のバンプ2を回
路基板B上の配線パターンAに圧接する。
Description
【0001】
【発明の属する技術分野】本発明は、IC等の半導体装
置の、いわゆるフェイスダウン実装方法に関する。
置の、いわゆるフェイスダウン実装方法に関する。
【0002】
【従来の技術】近年、液晶表示器やプリントヘッド等に
おいて、回路基板上の配線パターンに、チップのパッド
をリード(ワイヤ)を用いず直接接続する、いわゆるフ
ェイスダウン実装が用いられている。図3の(a),
(b)は、それぞれ従来のフェイスダウン実装を説明す
る図である。
おいて、回路基板上の配線パターンに、チップのパッド
をリード(ワイヤ)を用いず直接接続する、いわゆるフ
ェイスダウン実装が用いられている。図3の(a),
(b)は、それぞれ従来のフェイスダウン実装を説明す
る図である。
【0003】図3の(a)では、チップ11のパッド1
1a上にバリヤメタル12を形成し、このバリヤメタル
12上に銅(Cu)13、金(Au)14をめっきし、
更に銀(Ag)−パラジウム(Pd)ペースト15をデ
ィップにより付着している。この銀−パラジウムペース
ト15を配線パターンA上に圧接して、この圧接状態を
樹脂17で保持する。
1a上にバリヤメタル12を形成し、このバリヤメタル
12上に銅(Cu)13、金(Au)14をめっきし、
更に銀(Ag)−パラジウム(Pd)ペースト15をデ
ィップにより付着している。この銀−パラジウムペース
ト15を配線パターンA上に圧接して、この圧接状態を
樹脂17で保持する。
【0004】図3の(b)は、回路基板Bの配線パター
ンA上に導電粒子16を印刷しておき、この導電粒子1
6にチップ11のパッド11aを圧接し、この圧接状態
を樹脂17で保持するものである。
ンA上に導電粒子16を印刷しておき、この導電粒子1
6にチップ11のパッド11aを圧接し、この圧接状態
を樹脂17で保持するものである。
【0005】
【発明が解決しようとする課題】上記半導体装置の実装
構造では、チップ11全体が樹脂17で固められてい
る。ところが、チップが複数個隣接して実装されてお
り、そのうち1つのチップを交換したい場合に、このチ
ップを固めている樹脂を溶かす必要があるが、その影響
が他のチップにまで及んでしまう問題点があった。
構造では、チップ11全体が樹脂17で固められてい
る。ところが、チップが複数個隣接して実装されてお
り、そのうち1つのチップを交換したい場合に、このチ
ップを固めている樹脂を溶かす必要があるが、その影響
が他のチップにまで及んでしまう問題点があった。
【0006】従って、本発明は、このような問題点に鑑
みてなされたもので、チップの交換の際に他へ影響が及
び難い半導体装置の実装方法の提供を目的としている。
みてなされたもので、チップの交換の際に他へ影響が及
び難い半導体装置の実装方法の提供を目的としている。
【0007】
【課題を解決するための手段】本発明の半導体装置の実
装方法の構成を、一実施例に対応する図2の(a),
(b),(c)を用いて説明すると、脚部3aを有する
キャップ3の脚部3a側に、回路基板B上に搭載される
チップ1の厚み(高さ)と弾性体4の厚み(高さ)との
和が脚部3aの突出長さよりも大きくなるように、弾性
体4を設けると共に弾性体4にチップ1を接着し、チッ
プ1の一部分がキャップ3の脚部3aより突出した状態
で、キャップ3の脚部3aを回路基板B上に接着するこ
とで、弾性体4によりチップ1の背面を押圧して、チッ
プ1のバンプ2を回路基板B上の配線パターンAに圧接
するものである。
装方法の構成を、一実施例に対応する図2の(a),
(b),(c)を用いて説明すると、脚部3aを有する
キャップ3の脚部3a側に、回路基板B上に搭載される
チップ1の厚み(高さ)と弾性体4の厚み(高さ)との
和が脚部3aの突出長さよりも大きくなるように、弾性
体4を設けると共に弾性体4にチップ1を接着し、チッ
プ1の一部分がキャップ3の脚部3aより突出した状態
で、キャップ3の脚部3aを回路基板B上に接着するこ
とで、弾性体4によりチップ1の背面を押圧して、チッ
プ1のバンプ2を回路基板B上の配線パターンAに圧接
するものである。
【0008】本発明の半導体装置の実装方法では、チッ
プ1の一部分(バンプ側部分)がキャップ3の脚部3a
より突出しているので、キャップ3を回路基板Bに接着
すると、回路基板Bに対するチップ1の固定が確実に行
われると共に、チップ1のバンプ2が弾性体4により回
路基板B上の配線パターンAに確実に圧接される。又、
チップ1に不良があることが判明した場合には、キャッ
プ脚部3aという限られた部分の接着剤を溶かして、チ
ップ1を取り外せばよいから、他への影響を少なくする
ことができる。
プ1の一部分(バンプ側部分)がキャップ3の脚部3a
より突出しているので、キャップ3を回路基板Bに接着
すると、回路基板Bに対するチップ1の固定が確実に行
われると共に、チップ1のバンプ2が弾性体4により回
路基板B上の配線パターンAに確実に圧接される。又、
チップ1に不良があることが判明した場合には、キャッ
プ脚部3aという限られた部分の接着剤を溶かして、チ
ップ1を取り外せばよいから、他への影響を少なくする
ことができる。
【0009】ところで、キャップ3と弾性体4のみでチ
ップ1を固定した場合、大きな横方向の力や衝撃が加わ
った場合に、チップ1がずれて、バンプ2と対応する配
線パターンAとの電気的接続が失われてしまう。そこ
で、チップ1の動作が確認され、もうチップ1の効果を
行う必要がなくなった後は、チップ1と回路基板Bとの
間に充填される樹脂6により、チップ1を回路基板Bに
固着し、チップ1が横にずれるのを防止する。
ップ1を固定した場合、大きな横方向の力や衝撃が加わ
った場合に、チップ1がずれて、バンプ2と対応する配
線パターンAとの電気的接続が失われてしまう。そこ
で、チップ1の動作が確認され、もうチップ1の効果を
行う必要がなくなった後は、チップ1と回路基板Bとの
間に充填される樹脂6により、チップ1を回路基板Bに
固着し、チップ1が横にずれるのを防止する。
【0010】
【発明の実施の形態】以下、本発明を実施の形態に基づ
いて説明する。図1の(a)は、実装方法による一実施
形態に係る実装構造を側方より見た図、図1の(b)
は、同実装構造を上方より見た図である。図1の(a)
において、Bは回路基板、Aはこの回路基板B上に形成
された配線パターンを示している。IC等のチップ1の
パッド1a上には、バンプ2が形成されており、前記配
線パターンA上にそれぞれ位置している。
いて説明する。図1の(a)は、実装方法による一実施
形態に係る実装構造を側方より見た図、図1の(b)
は、同実装構造を上方より見た図である。図1の(a)
において、Bは回路基板、Aはこの回路基板B上に形成
された配線パターンを示している。IC等のチップ1の
パッド1a上には、バンプ2が形成されており、前記配
線パターンA上にそれぞれ位置している。
【0011】このチップ1は、キャップ3で覆われてお
り、その脚部3aは、紫外線硬化樹脂よりなる接着剤5
により、回路基板B上に接着されている。キャップ3に
は、弾性体としてシート状のシリコンゴム4が貼着され
ている。このシリコンゴム4の弾性力により、チップ1
の背面1bが回路基板Bに向けて押圧され、バンプ2が
配線パターンAに圧接され、しかもこの圧接状態が保持
される。
り、その脚部3aは、紫外線硬化樹脂よりなる接着剤5
により、回路基板B上に接着されている。キャップ3に
は、弾性体としてシート状のシリコンゴム4が貼着され
ている。このシリコンゴム4の弾性力により、チップ1
の背面1bが回路基板Bに向けて押圧され、バンプ2が
配線パターンAに圧接され、しかもこの圧接状態が保持
される。
【0012】チップ1と回路基板Bとの間隙には、紫外
線硬化樹脂6が充填され、チップ1が横方向(回路基板
Bと平行な方向)にずれないよう固着している。なお、
バンプ2と配線パターンAとが、導電ペーストや導電粒
子を介することなく直接に接触しているため、接触抵抗
が従来よりも小さくなっている。図2の(a),
(b),(c)は、それぞれ順に実装工程を説明する図
である。まず、キャップ3を反転して、シリコンゴム4
上にチップ1を接着する〔図2の(a)参照〕。キャッ
プ3を元に戻し、図示しないチャック等で把持し、脚部
3aに接着剤5を付着する。そして、バンプ2が配線パ
ターンA上に位置するように位置決めを行い、キャップ
3を回路基板B上に押圧する〔図2の(b)参照〕。こ
の時に、シリコンゴム4が圧縮されて、その圧縮力によ
り、チップ1を回路基板Bへ押し付ける圧力が生じる。
この状態で接着剤5に紫外線を照射すれば、接着剤5が
硬化して、バンプ2と配線パターンAとの圧接状態が保
持される〔図2の(c)参照〕。
線硬化樹脂6が充填され、チップ1が横方向(回路基板
Bと平行な方向)にずれないよう固着している。なお、
バンプ2と配線パターンAとが、導電ペーストや導電粒
子を介することなく直接に接触しているため、接触抵抗
が従来よりも小さくなっている。図2の(a),
(b),(c)は、それぞれ順に実装工程を説明する図
である。まず、キャップ3を反転して、シリコンゴム4
上にチップ1を接着する〔図2の(a)参照〕。キャッ
プ3を元に戻し、図示しないチャック等で把持し、脚部
3aに接着剤5を付着する。そして、バンプ2が配線パ
ターンA上に位置するように位置決めを行い、キャップ
3を回路基板B上に押圧する〔図2の(b)参照〕。こ
の時に、シリコンゴム4が圧縮されて、その圧縮力によ
り、チップ1を回路基板Bへ押し付ける圧力が生じる。
この状態で接着剤5に紫外線を照射すれば、接着剤5が
硬化して、バンプ2と配線パターンAとの圧接状態が保
持される〔図2の(c)参照〕。
【0013】この状態で、実際にチップ1を動作させ、
正常か否かを確認する。もし、正常でないことが判明す
れば、接着剤5を溶かしてキャップ3ごとチップ1を取
り外し、別のチップに交換する。チップ1が正常に動作
することが確認されたならば、回路基板B上のチップ1
の側面1cに接する位置Cに液状紫外線硬化樹脂を滴下
する〔図1の(b)参照〕。この紫外線硬化樹脂6は、
毛管現象により、チップ1と回路基板Bとの間の間隙を
充填する。この状態で紫外線を照射して、紫外線硬化樹
脂6を硬化させる。
正常か否かを確認する。もし、正常でないことが判明す
れば、接着剤5を溶かしてキャップ3ごとチップ1を取
り外し、別のチップに交換する。チップ1が正常に動作
することが確認されたならば、回路基板B上のチップ1
の側面1cに接する位置Cに液状紫外線硬化樹脂を滴下
する〔図1の(b)参照〕。この紫外線硬化樹脂6は、
毛管現象により、チップ1と回路基板Bとの間の間隙を
充填する。この状態で紫外線を照射して、紫外線硬化樹
脂6を硬化させる。
【0014】なお、上記実施形態では、接着剤5及び樹
脂6として、共に紫外線硬化樹脂を用いているが、これ
に限定されるものではない。又、上記実施形態では、弾
性体をシリコンゴムシートで構成しているが、キャップ
3と一体に成形される弾性部(例えば、ダイヤフラム状
や爪状)を弾性体としてもよく、適宜設計変更可能であ
る。
脂6として、共に紫外線硬化樹脂を用いているが、これ
に限定されるものではない。又、上記実施形態では、弾
性体をシリコンゴムシートで構成しているが、キャップ
3と一体に成形される弾性部(例えば、ダイヤフラム状
や爪状)を弾性体としてもよく、適宜設計変更可能であ
る。
【0015】
【発明の効果】本発明の半導体装置の実装方法は、以上
説明したように、チップの一部分がキャップの脚部より
突出した状態でキャップの脚部を回路基板に接着するの
で、回路基板に対するチップの固定が確実に行われると
共に、チップのバンプが回路基板上の配線パターンに確
実に圧接される。又、チップに不良がある場合は、キャ
ップの脚部の接着剤のみを溶かせばよいので、チップの
交換の際に他への影響を及ぼすことが少ない。更には、
キャップによりチップを固定した後、チップと回路基板
との間に樹脂を充填することで、チップの横方向への位
置ずれがなく、チップをより堅固に実装できる。
説明したように、チップの一部分がキャップの脚部より
突出した状態でキャップの脚部を回路基板に接着するの
で、回路基板に対するチップの固定が確実に行われると
共に、チップのバンプが回路基板上の配線パターンに確
実に圧接される。又、チップに不良がある場合は、キャ
ップの脚部の接着剤のみを溶かせばよいので、チップの
交換の際に他への影響を及ぼすことが少ない。更には、
キャップによりチップを固定した後、チップと回路基板
との間に樹脂を充填することで、チップの横方向への位
置ずれがなく、チップをより堅固に実装できる。
【図1】本発明の半導体装置の実装方法による一実施形
態に係る半導体装置の実装構造を側方より見た図
(a)、及び同半導体装置の実装構造を上方より見た図
(b)である。
態に係る半導体装置の実装構造を側方より見た図
(a)、及び同半導体装置の実装構造を上方より見た図
(b)である。
【図2】本発明の半導体装置の実装方法の一実施形態の
実装工程を説明する図である。
実装工程を説明する図である。
【図3】従来例に係る半導体装置の実装構造を説明する
図である。
図である。
1 チップ 1a パッド 2 バンプ 3 キャップ 3a 脚部 4 シリコンゴム(弾性体) 5 接着剤 6 樹脂 A 配線パターン B 回路基板
Claims (1)
- 【請求項1】脚部を有するキャップの脚部側に、回路基
板上に搭載されるチップの厚み(高さ)と弾性体の厚み
(高さ)との和が脚部の突出長さよりも大きくなるよう
に、弾性体を設けると共に弾性体にチップを接着し、チ
ップの一部分がキャップの脚部より突出した状態で、キ
ャップの脚部を回路基板上に接着することで、弾性体に
よりチップの背面を押圧して、チップのバンプを回路基
板上の配線パターンに圧接することを特徴とする半導体
装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30129695A JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30129695A JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08213428A true JPH08213428A (ja) | 1996-08-20 |
Family
ID=17895138
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30129695A Pending JPH08213428A (ja) | 1995-11-20 | 1995-11-20 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08213428A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030057187A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 모듈 온 칩 패키지 |
KR100438404B1 (ko) * | 2001-11-28 | 2004-07-02 | 동부전자 주식회사 | 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법 |
JP2010103397A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 電子部品及びその製造方法 |
WO2021157472A1 (ja) * | 2020-02-04 | 2021-08-12 | パナソニックIpマネジメント株式会社 | サイドフィル用樹脂組成物、半導体装置、及びサイドフィル材の除去方法 |
CN113299593A (zh) * | 2021-05-21 | 2021-08-24 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
US11735461B2 (en) | 2021-05-21 | 2023-08-22 | PlayNitride Display Co., Ltd. | Adhesive-layer structure and semiconductor structure |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01192125A (ja) * | 1988-01-27 | 1989-08-02 | Sharp Corp | 半導体装置の実装構造 |
-
1995
- 1995-11-20 JP JP30129695A patent/JPH08213428A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01192125A (ja) * | 1988-01-27 | 1989-08-02 | Sharp Corp | 半導体装置の実装構造 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438404B1 (ko) * | 2001-11-28 | 2004-07-02 | 동부전자 주식회사 | 반도체 패키지의 조립 공정 단축 및 접촉불량 방지방법 |
KR20030057187A (ko) * | 2001-12-28 | 2003-07-04 | 동부전자 주식회사 | 모듈 온 칩 패키지 |
JP2010103397A (ja) * | 2008-10-27 | 2010-05-06 | Fujitsu Ltd | 電子部品及びその製造方法 |
WO2021157472A1 (ja) * | 2020-02-04 | 2021-08-12 | パナソニックIpマネジメント株式会社 | サイドフィル用樹脂組成物、半導体装置、及びサイドフィル材の除去方法 |
CN113299593A (zh) * | 2021-05-21 | 2021-08-24 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
CN113299593B (zh) * | 2021-05-21 | 2023-01-10 | 錼创显示科技股份有限公司 | 接着层结构以及半导体结构 |
US11735461B2 (en) | 2021-05-21 | 2023-08-22 | PlayNitride Display Co., Ltd. | Adhesive-layer structure and semiconductor structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
KR100606945B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4568215B2 (ja) | 回路装置および回路装置の製造方法 | |
US5631191A (en) | Method for connecting a die to electrically conductive traces on a flexible lead-frame | |
JP4476381B2 (ja) | 半導体チップパッケージ及びその製造方法 | |
JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20030008616A (ko) | 리드 프레임을 이용한 범프 칩 캐리어 패키지 및 그의제조 방법 | |
JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
JPH0927516A (ja) | 電子部品の接続構造 | |
US6271057B1 (en) | Method of making semiconductor chip package | |
US6177730B1 (en) | Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip | |
US20100237490A1 (en) | Package structure and manufacturing method thereof | |
US7259028B2 (en) | Test pads on flash memory cards | |
JPH08213428A (ja) | 半導体装置の実装方法 | |
US5889333A (en) | Semiconductor device and method for manufacturing such | |
JP3501281B2 (ja) | 半導体装置 | |
JPH0789280A (ja) | Icモジュール | |
JP4436588B2 (ja) | 半導体実装モジュール | |
US6109369A (en) | Chip scale package | |
JP3335562B2 (ja) | 半導体チップ接続バンプ形成方法 | |
JPH09263082A (ja) | Icモジュールの製造方法、icカードの製造方法及びicモジュール | |
JP3829649B2 (ja) | フリップチップ実装方法 | |
US7180184B2 (en) | Conductive bump for semiconductor device and method for making the same | |
JP2599509B2 (ja) | 半導体装置の実装構造 | |
JPH03241847A (ja) | 半導体装置の実装構造 |