JPH04273131A - 半導体チップのボンディング実装方法 - Google Patents
半導体チップのボンディング実装方法Info
- Publication number
- JPH04273131A JPH04273131A JP3033807A JP3380791A JPH04273131A JP H04273131 A JPH04273131 A JP H04273131A JP 3033807 A JP3033807 A JP 3033807A JP 3380791 A JP3380791 A JP 3380791A JP H04273131 A JPH04273131 A JP H04273131A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bump
- semiconductor chip
- bonding
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims description 15
- 239000011347 resin Substances 0.000 claims description 15
- 229920001187 thermosetting polymer Polymers 0.000 claims description 3
- 239000011521 glass Substances 0.000 abstract description 12
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- 239000011104 metalized film Substances 0.000 abstract description 4
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 230000008642 heat stress Effects 0.000 description 2
- 101710179734 6,7-dimethyl-8-ribityllumazine synthase 2 Proteins 0.000 description 1
- 101710186609 Lipoyl synthase 2 Proteins 0.000 description 1
- 101710122908 Lipoyl synthase 2, chloroplastic Proteins 0.000 description 1
- 101710101072 Lipoyl synthase 2, mitochondrial Proteins 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、半導体チップをボン
ディング法により基板に実装する半導体チップのボンデ
ィング実装方法に関するものである。
ディング法により基板に実装する半導体チップのボンデ
ィング実装方法に関するものである。
【０００２】
【従来の技術】ＬＣＤ素子，ＥＬ素子あるいはＥＣＤ素
子などを用いた表示装置においては、ＩＣチップ，ＬＳ
Ｉチップ等の半導体チップを直接ガラス基板等に取り付
けることが行われている。この半導体チップを基板等に
実装するボンディング実装方法として、例えばワイヤボ
ンディングという技術が知られている。これは、半導体
チップ上の電極パッド（Ａｌパッド）とパッケージ等の
端子間をＡｌワイヤにより結線するもので、加圧接触に
よる熱圧着、あるいは超音波を利用したものがある。
子などを用いた表示装置においては、ＩＣチップ，ＬＳ
Ｉチップ等の半導体チップを直接ガラス基板等に取り付
けることが行われている。この半導体チップを基板等に
実装するボンディング実装方法として、例えばワイヤボ
ンディングという技術が知られている。これは、半導体
チップ上の電極パッド（Ａｌパッド）とパッケージ等の
端子間をＡｌワイヤにより結線するもので、加圧接触に
よる熱圧着、あるいは超音波を利用したものがある。
【０００３】
【発明が解決しようとする課題】ところで、従来の半導
体チップのボンディング実装方法にあっては、例えばワ
イヤボンディングを使用した場合には接合部分が熱スト
レス（熱応力）に弱く、また接合部分で電気腐食が発生
したり、電気コンタクト（接触点）の面積が小さいなど
の問題点があった。
体チップのボンディング実装方法にあっては、例えばワ
イヤボンディングを使用した場合には接合部分が熱スト
レス（熱応力）に弱く、また接合部分で電気腐食が発生
したり、電気コンタクト（接触点）の面積が小さいなど
の問題点があった。
【０００４】この発明は、上記のような問題点に着目し
てなされたもので、熱ストレスに強く、また接合部分の
電気腐食を防止でき、電気コンタクトの面積が大きい半
導体チップのボンディング実装方法を提供することを目
的としている。
てなされたもので、熱ストレスに強く、また接合部分の
電気腐食を防止でき、電気コンタクトの面積が大きい半
導体チップのボンディング実装方法を提供することを目
的としている。
【０００５】
【課題を解決するための手段】この発明の半導体チップ
のボンディング実装方法は、半導体チップの電極パッド
部にボールボンディングによりバンプを形成すると共に
、所定の回路パターンを形成した基板上に前記半導体チ
ップのバンプと同質材料のバンプをボールボンディング
により形成した後、これらの半導体チップのバンプと基
板のバンプとを互いに重なり合うように接着させるよう
にしたものであり、また前記半導体チップと基板との間
に光硬化性樹脂あるいは熱硬化性樹脂を介在させ、該樹
脂の硬化収縮により各々のバンプを接着させるようにし
たものである。
のボンディング実装方法は、半導体チップの電極パッド
部にボールボンディングによりバンプを形成すると共に
、所定の回路パターンを形成した基板上に前記半導体チ
ップのバンプと同質材料のバンプをボールボンディング
により形成した後、これらの半導体チップのバンプと基
板のバンプとを互いに重なり合うように接着させるよう
にしたものであり、また前記半導体チップと基板との間
に光硬化性樹脂あるいは熱硬化性樹脂を介在させ、該樹
脂の硬化収縮により各々のバンプを接着させるようにし
たものである。
【０００６】
【作用】この発明の半導体チップのボンディング実装方
法においては、ワイヤを使用せず、またチップと基板の
各々に同質材料のバンプをボールボンディングにより形
成して両者を接着させているので、接合部分で電気腐食
が発生せず、電気コンタクトの面積も大きい。
法においては、ワイヤを使用せず、またチップと基板の
各々に同質材料のバンプをボールボンディングにより形
成して両者を接着させているので、接合部分で電気腐食
が発生せず、電気コンタクトの面積も大きい。
【０００７】
【実施例】図１はこの発明の一実施例による半導体チッ
プのボンディング実装方法を示す図で、ＬＣＤ素子，Ｅ
Ｌ素子，ＥＣＤ素子等を用いた表示装置における半導体
チップのフリップチップボンディング方式によるガラス
基板への実装過程を示している。このフリップチップボ
ンディングは、集積回路用の半導体チップ上の電極パッ
ドと基板上の配線用電極とを直接接着させる技術である
。
プのボンディング実装方法を示す図で、ＬＣＤ素子，Ｅ
Ｌ素子，ＥＣＤ素子等を用いた表示装置における半導体
チップのフリップチップボンディング方式によるガラス
基板への実装過程を示している。このフリップチップボ
ンディングは、集積回路用の半導体チップ上の電極パッ
ドと基板上の配線用電極とを直接接着させる技術である
。
【０００８】先ず、図１の（ａ−１）に示すように、半
導体チップであるＩＣチップ１上にＡｌパッド（電極パ
ッド）部２を設ける。そして、同図の（ｂ−１）のよう
に、このＡｌパッド部２上にＡｕワイヤのボールボンデ
ィングによりＡｕバンプ３を形成する。この時、ボール
ボンディングは１回で切り離し、球状のＡｕバンプ３を
形成する。
導体チップであるＩＣチップ１上にＡｌパッド（電極パ
ッド）部２を設ける。そして、同図の（ｂ−１）のよう
に、このＡｌパッド部２上にＡｕワイヤのボールボンデ
ィングによりＡｕバンプ３を形成する。この時、ボール
ボンディングは１回で切り離し、球状のＡｕバンプ３を
形成する。
【０００９】また一方、同図の（ａ−２）のように、Ｉ
ＴＯ膜５を成膜した後、所定の回路パターンを形成した
ガラス基板４に、無電解めっき法によりＮｉＰ膜（０．
３５〜０．８μｍ）を設け、更にこのＮｉＰ膜上に置換
めっき法によりＡｕ膜（３００Å〜１．４μｍ）を設け
てメタライズ膜６を形成する。そして、同図の（ｂ−２
）のように、このメタライズ膜６を設けたガラス基板４
の所望の位置に、上記ＩＣチップ１のＡｕバンプ３と同
質材料のＡｕバンプ７を同じくＡｕワイヤのボールボン
ディングにより形成する。
ＴＯ膜５を成膜した後、所定の回路パターンを形成した
ガラス基板４に、無電解めっき法によりＮｉＰ膜（０．
３５〜０．８μｍ）を設け、更にこのＮｉＰ膜上に置換
めっき法によりＡｕ膜（３００Å〜１．４μｍ）を設け
てメタライズ膜６を形成する。そして、同図の（ｂ−２
）のように、このメタライズ膜６を設けたガラス基板４
の所望の位置に、上記ＩＣチップ１のＡｕバンプ３と同
質材料のＡｕバンプ７を同じくＡｕワイヤのボールボン
ディングにより形成する。
【００１０】次に、同図の（ｃ）に示すように、上記の
ＩＣチップ１のＡｕバンプ３とガラス基板４のＡｕバン
プ７とが互いに重なり合うように位置合せをし、該ＩＣ
チップ１とガラス基板４との間にＵＶ光硬化性樹脂８を
介在させる。この時、ＵＶ光硬化性樹脂８は片側のガラ
ス基板４上に塗布すれば良い。そして、同図の（ｄ）の
ように、ＩＣチップ１の上側からプレスして加圧（１０
〜５０ｇ／バンプ）し、ガラス基板４の下側からＵＶ光
を照射する。これにより、ＵＶ光硬化性樹脂８が硬化収
縮し、同図の（ｅ）のように、ＩＣチップ１のＡｕバン
プ３とガラス基板４のＡｕバンプ７とが接着する。
ＩＣチップ１のＡｕバンプ３とガラス基板４のＡｕバン
プ７とが互いに重なり合うように位置合せをし、該ＩＣ
チップ１とガラス基板４との間にＵＶ光硬化性樹脂８を
介在させる。この時、ＵＶ光硬化性樹脂８は片側のガラ
ス基板４上に塗布すれば良い。そして、同図の（ｄ）の
ように、ＩＣチップ１の上側からプレスして加圧（１０
〜５０ｇ／バンプ）し、ガラス基板４の下側からＵＶ光
を照射する。これにより、ＵＶ光硬化性樹脂８が硬化収
縮し、同図の（ｅ）のように、ＩＣチップ１のＡｕバン
プ３とガラス基板４のＡｕバンプ７とが接着する。
【００１１】以上の過程によりフリップチップボンディ
ング方式による半導体チップの実装が行われるが、ここ
で上記の方法ではワイヤを使用していないので接合部分
が熱ストレスに強く、またボールボンディングによりバ
ンプを形成しているので、バンプの形成が容易であると
共に、バンプの形状が凸形となり、電気コンタクトの面
積が大きく、信頼性が向上したものとなる。また、チッ
プ側と基板側のバンプが同質材料であるため、電気腐食
の発生が防止される。
ング方式による半導体チップの実装が行われるが、ここ
で上記の方法ではワイヤを使用していないので接合部分
が熱ストレスに強く、またボールボンディングによりバ
ンプを形成しているので、バンプの形成が容易であると
共に、バンプの形状が凸形となり、電気コンタクトの面
積が大きく、信頼性が向上したものとなる。また、チッ
プ側と基板側のバンプが同質材料であるため、電気腐食
の発生が防止される。
【００１２】なお、上記の光硬化性樹脂は、これに代え
て熱硬化性樹脂を使用することもできる。この場合、Ｕ
Ｖ光の照射に代えて加圧と同時に加熱処理を行えば良い
。また、これらの樹脂を組み合せて使用することも可能
である。そして、この樹脂の硬化収縮による各々のバン
プの接着後、半導体チップ全体に樹脂コーティングを施
しても良く、より信頼性が向上したものとなる。
て熱硬化性樹脂を使用することもできる。この場合、Ｕ
Ｖ光の照射に代えて加圧と同時に加熱処理を行えば良い
。また、これらの樹脂を組み合せて使用することも可能
である。そして、この樹脂の硬化収縮による各々のバン
プの接着後、半導体チップ全体に樹脂コーティングを施
しても良く、より信頼性が向上したものとなる。
【００１３】
【発明の効果】以上のように、この発明によれば、半導
体チップと基板の各々に同質材料のバンプをボールボン
ディングにより形成して両者を接着させるようにしたた
め、熱ストレスに強く、また接合部分の電気腐食を防止
でき、電気コンタクトの面積も大きく、信頼性が向上す
るという効果が得られる。
体チップと基板の各々に同質材料のバンプをボールボン
ディングにより形成して両者を接着させるようにしたた
め、熱ストレスに強く、また接合部分の電気腐食を防止
でき、電気コンタクトの面積も大きく、信頼性が向上す
るという効果が得られる。
【図１】 この発明の一実施例を示す説明図
１ ＩＣチップ
２ Ａｌパッド
３ Ａｕ バンプ
４ ガラス基板
５ ＩＴＯ膜
６ メタライズ膜
７ Ａｕバンプ
８ ＵＶ光硬化性樹脂
Claims (2)
- 【請求項１】 半導体チップの電極パッド部にボール
ボンディングによりバンプを形成すると共に、所定の回
路パターンを形成した基板上に前記半導体チップのバン
プと同質材料のバンプをボールボンディングにより形成
した後、これらの半導体チップのバンプと基板のバンプ
とを互いに重なり合うように接着させることを特徴とす
る半導体チップのボンディング実装方法。 - 【請求項２】 前記半導体チップと基板との間に光硬
化性樹脂あるいは熱硬化性樹脂を介在させ、該樹脂の硬
化収縮により各々のバンプを接着させることを特徴とす
る請求項１記載の半導体チップのボンディング実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033807A JPH04273131A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのボンディング実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3033807A JPH04273131A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのボンディング実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04273131A true JPH04273131A (ja) | 1992-09-29 |
Family
ID=12396754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3033807A Withdrawn JPH04273131A (ja) | 1991-02-28 | 1991-02-28 | 半導体チップのボンディング実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04273131A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299810A (ja) * | 2001-04-02 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
-
1991
- 1991-02-28 JP JP3033807A patent/JPH04273131A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299810A (ja) * | 2001-04-02 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 電子部品の実装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100199962B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| JP3225062B2 (ja) | 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法 | |
| US7749806B2 (en) | Fabricating process of a chip package structure | |
| JP2004356529A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0927516A (ja) | 電子部品の接続構造 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JP2002270717A (ja) | 半導体装置 | |
| JP2000022286A (ja) | 電子回路装置 | |
| JPS63160352A (ja) | 半導体装置の実装方法 | |
| US6897088B2 (en) | Method for connecting circuit devices | |
| JP3026204B1 (ja) | ベアチップ実装方法 | |
| KR940027134A (ko) | 반도체집적회로장치의 제조방법 | |
| JPH04273131A (ja) | 半導体チップのボンディング実装方法 | |
| JP2994555B2 (ja) | 半導体実装構造 | |
| KR100614564B1 (ko) | 언더필 수지와 초음파를 이용한 칩 범프 및 기판 패드의접합방법 | |
| JPH09246464A (ja) | 半導体装置およびその製造方法 | |
| JP2000067200A (ja) | Ｉｃカード | |
| JP3211659B2 (ja) | 半導体装置およびその製造方法 | |
| JP3132458B2 (ja) | 半導体装置の実装構造及び実装方法 | |
| JPH034543A (ja) | 半導体装置 | |
| JP3562485B2 (ja) | 半導体装置 | |
| TWI393197B (zh) | 晶片封裝 | |
| JPH0888248A (ja) | フェイスダウンボンディング方法及びそれに用いる接続材料 | |
| JP2004253529A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |