CN105226178A - 半导体封装结构 - Google Patents

半导体封装结构 Download PDF

Info

Publication number
CN105226178A
CN105226178A CN201510681330.6A CN201510681330A CN105226178A CN 105226178 A CN105226178 A CN 105226178A CN 201510681330 A CN201510681330 A CN 201510681330A CN 105226178 A CN105226178 A CN 105226178A
Authority
CN
China
Prior art keywords
connection pad
patterned conductive
conductive layer
communication
led chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510681330.6A
Other languages
English (en)
Other versions
CN105226178B (zh
Inventor
苏柏仁
吴志凌
黄逸儒
施怡如
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Genesis Photonics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=48588712&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN105226178(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Genesis Photonics Inc filed Critical Genesis Photonics Inc
Publication of CN105226178A publication Critical patent/CN105226178A/zh
Application granted granted Critical
Publication of CN105226178B publication Critical patent/CN105226178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片；图案化导电层，配置于该绝缘基板上，且包括该接垫及与该接垫电性连接的至少一线路；发光二极体晶片电性接合于图案化导电层上且与线路电性连接，发光二极体晶片于该绝缘基板上覆盖一矩形区域，该接垫相对于该矩形区域的一角落的一顶点对应设置，且该接垫至该角落的该顶点的距离大于等于30微米。本发明提供的整体半导体封装结构具有较佳的出光效率。

Description

半导体封装结构
本发明是2012年02月23日所提出的申请号为201210042406.7、发明名称为《半导体封装结构》的发明专利申请的分案申请。
技术领域
本发明涉及一种半导体元件，且特别是涉及一种半导体封装结构。
背景技术
晶片封装的目的在于保护裸露的晶片、降低晶片接点的密度及提供晶片良好的散热。常见的封装方法是晶片通过打线(wirebonding)或覆晶接合(flipchipbonding)等方式而安装至一封装载板，以使晶片上的接点可电性连接至封装载板。因此，晶片的接点分布可藉由封装载板重新配置，以符合下一层级的外部元件的接点分布。
然而，目前将适于采用覆晶接合的封装载板直接转换成适于打线接合的封装载板时，焊线接垫的位置是邻近于晶片的侧表面。也就是说，若晶片为发光二极体晶片时，焊线接垫的位置是邻近晶片的发光面。如此一来，当焊线设置于焊线接垫上时，焊线会吸收发光二极体所发出的光，进而降低整体封装结构的发光效率。
发明内容
本发明提供一种半导体封装结构，具有较佳的出光效率。
本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片。绝缘基板具有上表面。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片覆晶接合于图案化导电层上，其中发光二极体晶片与线路电性连接。发光二极体晶片于图案化导电层上覆盖矩形区域，接垫设置于矩形区域的对角线的延伸位置。
本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层、发光二极体晶片以及保护层。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片覆晶接合于图案化导电层上。保护层配置于图案化导电层上，且保护层暴露矩形区域与接垫。发光二极体晶片配置于矩形区域，且矩形区域暴露部分这些线路，其中接垫与矩形区域的角落之间的距离为接垫与矩形区域之间的最短距离。
本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层以及发光二极体晶片。绝缘基板具有上表面。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片配置于图案化导电层上并与线路电性连接。发光二极体晶片于图案化导电层上覆盖矩形区域，接垫设置于矩形区域的对角线的延伸位置。
本发明的实施例提出一种适于提供至少一接垫与外部电路电性连接的半导体封装结构，其包括绝缘基板、图案化导电层、发光二极体晶片以及保护层。配置于绝缘基板上的图案化导电层包括多条线路与接垫，且发光二极体晶片配置于图案化导电层上并与线路电性连接。保护层配置于图案化导电层上，且保护层暴露矩形区域与接垫。发光二极体晶片配置于矩形区域，其中接垫与矩形区域的角落之间的距离为接垫与矩形区域之间的最短距离。
基于上述，本发明的接垫是与发光二极体晶片在图案化导电层上的正投影(即为矩形)的一角落对应设置。换言之，发光二极体晶片与外部电路电性连接时可以保持一定距离，且接垫的位置是在发光二极体晶片出光强度相对弱的地方，因此可降低外部电路吸收发光二极体晶片所发出的光的可能性，可使得本发明的整体半导体封装结构能具有较佳的出光效率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为本发明的一实施例的一种半导体封装结构的剖面示意图。
图1B为图1A的发光二极体晶片、接垫及导电连接件三者之间相对关系的俯视示意图。
图2为本发明的另一实施例的一种半导体封装结构的剖面示意图。
图3为本发明的另一实施例的一种半导体封装结构的剖面示意图。
图4为本发明的另一实施例的一种半导体封装结构的剖面示意图。
附图说明：
100a、100b、100c、100d：半导体封装结构
110：绝缘基板
112：上表面
113：元件配置区
115：元件接合区
120a、120b：图案化导电层
121：表面
122a、122b：线路
124a、124b：接垫
130a、130b：发光二极体晶片
132：晶片基板
134：半导体层
134a：N型掺杂层
134b：发光层
134c：P型掺杂层
136、138：接点
139：反射层
140：导电连接件
142：第一端点
144：第二端点
150：外部电路
160：保护层
C：角落
C1：顶点
R：水平距离
具体实施方式
图1A为本发明的一实施例的一种半导体封装结构的剖面示意图。图1B为图1A的发光二极体晶片、接垫及导电连接件三者之间相对关系的俯视示意图。请同时参考图1A与图1B，在本实施例中，半导体封装结构100a包括一绝缘基板110、一图案化导电层120a、一发光二极体晶片130a以及一导电连接件140。
详细来说，绝缘基板110具有一上表面112，其中上表面112可区分为一元件配置区113与一位于元件配置区113外侧的元件接合区115。图案化导电层120a配置于绝缘基板110上，且位于上表面112上。图案化导电层120a包括多条线路122a与至少一接垫124a(图1A与图1B中仅示意地示出一个)，其中线路122a位于元件配置区113内，而接垫124a位于元件接合区115内，且接垫124a与线路122a之一相连接。
发光二极体晶片130a覆晶接合于图案化导电层120a上，且位于元件配置区113，其中发光二极体晶片130a与线路122a电性连接。更具体来说，发光二极体晶片130a包括一晶片基板132、一半导体层134以及多个接点136、138，其中半导体层134位于晶片基板132与接点136、138之间，而接点136、138连接图案化导电层120a。此外，半导体层134包括一N型掺杂层134a、一发光层134b以及一P型掺杂层134c。发光层134b位于N型掺杂层134a与P型掺杂层134c之间，而接点136、138则分别与N型掺杂层134b与P型掺杂层134c电性连接。值得一提的是，为了增加光取出效率，必须避免发光二极体晶片130a的发光层134b所发出的光线被绝缘基板110吸收，因此绝缘基板110可例如是一透明绝缘基板，透明绝缘基板的材料包括氮化铝或蓝宝石。
导电连接件140配置于图案化导电层120a上，且位于元件接合区115。导电连接件140具有一第一端点142与一第二端点144，其中第一端点142与接垫124a电性连接，而第二端点144与一外部电路150电性连接。于此，导电连接件140例如是一焊线或一电线，而外部电路150例如是一导线架、一线路基板或一印刷电路板。
特别是，本实施例的发光二极体晶片130a于图案化导电层120a上的正投影为一矩形，而接垫124a与矩形的一角落C对应设置，且角落C的一顶点C1至导电连接件140的第一端点142之间的水平距离R大于等于30微米。换言之，以角落C的顶点C1为圆心，且以水平距离R为半径所围出的3/4圆形的轮廓上皆可设置导电连接件140。较佳地，角落C的顶点C1至导电连接件140的第一端点142之间的水平距离R小于等于1毫米(mm)。需说明的是，虽然于图1B中所示出的接垫124a的外型实质上为矩形，但于其他未示出的实施例中，接垫124a的外型亦可为圆形或其他适当的多边形，在此并不加以限制。
由于本实施例的接垫124a是与发光二极体晶片130a在图案化导电层120a上的正投影(即为矩形)的一个角落C对应设置，且角落C的顶点C1至导电连接件140的第一端点142之间的水平距离R大于等于30微米。也就是说，发光二极体晶片130a与导电连接件140之间相隔有一定距离，且接垫124a的位置是在发光二极体晶片130a出光强度相对弱(即角落C处)的地方，因此可有效降低导电连接件140吸收发光二极体晶片130a所发出的光的可能性，可使得本实施例的整体半导体封装结构100a能具有较佳的出光效率。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2为本发明的另一实施例的一种半导体封装结构的剖面示意图。请参考图2，本实施例的半导体封装结构100b与图1A的半导体封装结构100a相似，惟二者主要差异之处在于：本实施例的半导体封装结构100b的图案化导电层120b内埋于绝缘基板110的上表面112，即线路122b与接垫124b皆内埋于绝缘基板110的上表面112，且图案化导电层120b的一表面121与绝缘基板110的上表面112实质上平齐。如此一来，半导体封装结构100b可具有较薄的厚度，可符合现今轻薄化的发展趋势。
图3为本发明的另一实施例的一种半导体封装结构的剖面示意图。请参考图3，本实施例的半导体封装结构100c与图1A的半导体封装结构100a相似，惟二者主要差异之处在于：本实施例的半导体封装结构100c的发光二极体晶片130b还包括一反射层139，其中反射层139配置于发光二极体晶片130b的半导体层134与接点136、138之间，用以增加发光二极体晶片130b的出光效能，使半导体封装结构100c具有较佳的发光效率。
图4为本发明的另一实施例的一种半导体封装结构的剖面示意图。请参考图4，本实施例的半导体封装结构100d与图1A的半导体封装结构100a相似，惟二者主要差异之处在于：本实施例的半导体封装结构100d还包括一保护层160，其中保护层160配置于图案化导电层120a上，且覆盖部分接垫124a与绝缘基板110的部分上表面112，用以保护图案化导电层120a以及导电连接件140的第一端点142。
综上所述，本发明的接垫是与发光二极体晶片在图案化导电层上的正投影(即为矩形)的一角落对应设置，且角落的顶点至导电连接件的端点之间的水平距离大于等于30微米。换言之，发光二极体晶片与导电连接件之间相隔有一定距离，且接垫的位置是在发光二极体晶片出光强度相对弱的地方，因此可降低导电连接件吸收发光二极体晶片所发出的光的可能性，可使得本发明的整体半导体封装结构能具有较佳的出光效率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，而不脱离本发明的精神和范围。

Claims (18)

1.一种半导体封装结构，提供至少一接垫适于与外部电路电性连接，该半导体封装结构包括：
一绝缘基板；
一图案化导电层，配置于该绝缘基板上，且包括该接垫及与该接垫电性连接的至少一线路；以及
一发光二极体晶片，电性接合于该图案化导电层，其中该发光二极体晶片与该线路电性连接，该发光二极体晶片于该绝缘基板上覆盖一矩形区域，该接垫相对于该矩形区域的一角落的一顶点对应设置，且该接垫至该角落的该顶点的距离大于等于30微米。
2.根据权利要求1所述的半导体封装结构，其中该发光二极体晶片包括一晶片基板、一半导体层以及多个接点，该半导体层位于该晶片基板与所述接点之间，而所述接点电性连接该图案化导电层，其中该发光二极体晶片还包括一反射层，配置于该半导体层与所述接点之间并至少配置于该半导体层位于所述接点之间的侧壁上。
3.根据权利要求1所述的半导体封装结构，其中该图案化导电层内埋于该绝缘基板，且该图案化导电层的表面与该绝缘基板的一上表面大致平齐。
4.根据权利要求1所述的半导体封装结构，还包括一保护层，配置于该图案化导电层上，且覆盖部分该接垫与该绝缘基板的部分上表面。
5.一种半导体封装结构，提供至少一接垫适于与外部电路电性连接，该半导体封装结构包括：
一绝缘基板；
一图案化导电层，配置于该绝缘基板上，且包括该接垫及与该接垫电性连接的至少一条线路；
一发光二极体晶片，电性接合于该图案化导电层上且该发光二极体晶片于该绝缘基板上覆盖一矩形区域；以及
一保护层，配置于该图案化导电层上，该保护层覆盖部分该接垫与该绝缘基板的部分上表面而暴露部分该接垫，其中该接垫与该矩形区域的一角落的一顶点之间的距离大于等于30微米。
6.根据权利要求5所述的半导体封装结构，其中该发光二极体晶片包括一晶片基板、一半导体层以及多个接点，该半导体层位于该晶片基板与所述接点之间，而所述接点连接该图案化导电层，其中该发光二极体晶片还包括一反射层，配置于该半导体层与所述接点之间并至少配置于该半导体层位于所述接点之间的侧壁上。
7.根据权利要求5所述的半导体封装结构，其中该绝缘基板具有一上表面，该图案化导电层内埋于该绝缘基板，且该图案化导电层的表面与该绝缘基板的该上表面平齐。
8.一种半导体封装结构，提供至少一接垫适于与外部电路电性连接，包括：
一绝缘基板，具有一上表面；
一图案化导电层，配置于该绝缘基板上，且包括至少一条线路与该接垫；以及
一发光二极体晶片，配置于该绝缘基板上并与该线路电性连接，该接垫设置于该绝缘基板且在该发光二极体晶片出光强度相对弱的的位置上。
9.根据权利要求8所述的半导体封装结构，还包括一保护层，配置于该图案化导电层上，且覆盖部分该接垫与部分该上表面。
10.根据权利要求8所述的半导体封装结构，其中该图案化导电层的表面凸出该上表面或与该上表面平齐。
11.根据权利要求8所述的半导体封装结构，其中该发光二极体晶片包括一晶片基板、一半导体层以及多个接点，该半导体层位于该晶片基板与所述接点之间，而所述接点电性连接该图案化导电层，其中该发光二极体晶片还包括一反射层，配置于该半导体层与所述接点之间并至少配置于该半导体层位于所述接点之间的侧壁上。
12.一种半导体封装结构，提供至少一接垫适于与外部电路电性连接，包括：
一绝缘基板；
一图案化导电层，配置于该绝缘基板上，且包括至少一条线路与该接垫；
一发光二极体晶片，配置于该图案化导电层上并与该些线路电性连接；以及
一保护层，配置于该图案化导电层上，该保护层覆盖部分该接垫与该绝缘基板的部分上表面而暴露部分该接垫，其中该接垫设置于该绝缘基板且在该发光二极体晶片出光强度相对弱的的位置上。
13.根据权利要求12所述的半导体封装结构，其中该绝缘基板具有一上表面，该图案化导电层的表面凸出该上表面或与该上表面平齐。
14.根据权利要求12所述的半导体封装结构，其中该发光二极体晶片包括一晶片基板、一半导体层以及多个接点，该半导体层位于该晶片基板与所述接点之间，而所述接点电性连接该图案化导电层，其中该发光二极体晶片还包括一反射层，配置于该半导体层与所述接点之间并至少配置于该半导体层位于所述接点之间的侧壁上。
15.一种半导体封装结构，包括：
一绝缘基板，具有一元件配置区与一位于该元件配置区以外的元件接合区；
一图案化导电层，配置于该绝缘基板上，且包括多条线路，其中所述线路位于该元件配置区内；
至少一发光二极体晶片，位于该元件配置区，且与所述线路电性连接；以及
至少一接垫，配置于该元件接合区，该接垫与所述线路电性连接，其中该发光二极体晶片于绝缘基板上的正投影为一矩形，而该接垫与该矩形的一角落的一顶点距离大于等于30微米，且该接垫设置于该绝缘基板且在该发光二极体晶片出光强度相对弱的的位置上。
16.根据权利要求15所述的半导体封装结构，还包括一保护层，配置于该图案化导电层上，且覆盖部分该上表面。
17.根据权利要求15所述的半导体封装结构，其中该图案化导电层的表面凸出该上表面或与该上表面平齐。
18.根据权利要求15所述的半导体封装结构，其中该发光二极体晶片包括一晶片基板、一半导体层以及多个接点，该半导体层位于该晶片基板与所述接点之间，而所述接点电性连接该图案化导电层，其中该发光二极体晶片还包括一反射层，配置于该半导体层与所述接点之间并至少配置于该半导体层位于所述接点之间的侧壁上。
CN201510681330.6A 2011-12-16 2012-02-23 半导体封装结构 Active CN105226178B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
TW100146900A TWI449225B (zh) 2011-12-16 2011-12-16 半導體封裝結構
TW100146900 2011-12-16
CN201210042406.7A CN103165799B (zh) 2011-12-16 2012-02-23 半导体封装结构

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201210042406.7A Division CN103165799B (zh) 2011-12-16 2012-02-23 半导体封装结构

Publications (2)

Publication Number Publication Date
CN105226178A true CN105226178A (zh) 2016-01-06
CN105226178B CN105226178B (zh) 2018-11-30

Family

ID=48588712

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210042406.7A Active CN103165799B (zh) 2011-12-16 2012-02-23 半导体封装结构
CN201510681330.6A Active CN105226178B (zh) 2011-12-16 2012-02-23 半导体封装结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210042406.7A Active CN103165799B (zh) 2011-12-16 2012-02-23 半导体封装结构

Country Status (3)

Country Link
US (1) US8587013B2 (zh)
CN (2) CN103165799B (zh)
TW (1) TWI449225B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975659B2 (en) * 2013-06-13 2015-03-10 Cofan Usa, Inc. Chip on board light emitting diode device having dissipation unit array
TWI563684B (en) * 2013-08-06 2016-12-21 Genesis Photonics Inc Light emitting diode structure
CN103456866B (zh) * 2013-09-05 2017-05-17 山东晶泰星光电科技有限公司 一种全方位发光的倒装led芯片
TWI642874B (zh) * 2013-09-11 2018-12-01 晶元光電股份有限公司 發光二極體組件以及相關之照明裝置
CN103972360A (zh) * 2014-01-26 2014-08-06 上海瑞丰光电子有限公司 Led晶片封装方法
WO2015120409A1 (en) 2014-02-07 2015-08-13 Snowshoefood, Inc. Increased security method for hardware-tool-based authentication
US20150242612A1 (en) * 2014-02-07 2015-08-27 Snowshoefood, Inc. Hardware tools and methods for capacitive sensor enabled authentication
US9298907B2 (en) 2014-04-01 2016-03-29 Snowshoefood, Inc. Methods for enabling real-time digital object and tangible object interactions
CN109545814B (zh) * 2017-09-21 2021-04-23 群创光电股份有限公司 显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280415A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置
US20060202225A1 (en) * 2004-09-17 2006-09-14 Kim Hyun K Submount for use in flipchip-structured light emitting device including transistor
CN101226972A (zh) * 2007-01-16 2008-07-23 台达电子工业股份有限公司 发光二极管装置及其制造方法
CN102214649A (zh) * 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005203448A (ja) * 2004-01-13 2005-07-28 Toyoda Gosei Co Ltd 発光装置
JP4905009B2 (ja) * 2006-09-12 2012-03-28 豊田合成株式会社 発光装置の製造方法
JP2008218511A (ja) * 2007-02-28 2008-09-18 Toyoda Gosei Co Ltd 半導体発光装置及びその製造方法
JP2008270563A (ja) * 2007-04-20 2008-11-06 Toyoda Gosei Co Ltd 発光装置、光源装置及び発光装置の製造方法
TW201039383A (en) * 2009-04-17 2010-11-01 Arima Optoelectronics Corp Semiconductor chip electrode structure and manufacturing method thereof
CN201570513U (zh) * 2010-01-08 2010-09-01 陈炜旻 Led十字导轨移台磁力吸附定位铝线打线机

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280415A (ja) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd 半導体装置
US20060202225A1 (en) * 2004-09-17 2006-09-14 Kim Hyun K Submount for use in flipchip-structured light emitting device including transistor
CN101226972A (zh) * 2007-01-16 2008-07-23 台达电子工业股份有限公司 发光二极管装置及其制造方法
CN102214649A (zh) * 2011-05-25 2011-10-12 映瑞光电科技(上海)有限公司 一种led封装结构及其制备方法

Also Published As

Publication number Publication date
TWI449225B (zh) 2014-08-11
CN105226178B (zh) 2018-11-30
US8587013B2 (en) 2013-11-19
CN103165799B (zh) 2015-11-25
CN103165799A (zh) 2013-06-19
US20130153944A1 (en) 2013-06-20
TW201327942A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
US10950759B2 (en) LED module
CN103165799B (zh) 半导体封装结构
US9257624B2 (en) Light emitting diode package
US9595638B2 (en) Light emitting diode package and method for manufacturing the same
JP5869080B2 (ja) 発光素子
EP2515353B1 (en) Light emitting diode package
US9793249B2 (en) Light emitting device and light unit having the same
US8890203B2 (en) LED module
TWI570962B (zh) A light emitting unit and a semiconductor light emitting device
KR101830719B1 (ko) 발광 소자
JP2012114311A (ja) Ｌｅｄモジュール
KR20090104577A (ko) 멀티칩 ｌｅｄ 패키지
US10879438B2 (en) Light emitting module and manufacturing method of light emitting module
US8138517B2 (en) Light-emitting diode package
KR20110080474A (ko) 방열기판을 갖는 ｌｅｄ 패키지
JP2007335734A (ja) 半導体装置
JP2019016728A (ja) 発光装置、照明装置、及び、実装基板
US10147709B2 (en) Light emitting module
TWI451556B (zh) 發光二極體封裝模組
KR20120019697A (ko) 발광소자 패키지 및 이를 채용한 멀티칩 조명모듈
US20230155086A1 (en) Light emitting diode package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20240115

Address after: Tokushima County, Japan

Patentee after: NICHIA Corp.

Address before: Three Italy Taiwan Tainan District No. 5 Chinese Shanhua

Patentee before: Genesis Photonics Inc.

TR01 Transfer of patent right