TW201327942A - 半導體封裝結構 - Google Patents

Abstract

一種半導體封裝結構，包括一絕緣基板、一圖案化導電層、一發光二極體晶片及一導電連接件。絕緣基板具有一區分為一元件配置區與一元件接合區的上表面。圖案化導電層包括多條位於元件配置區內的線路與至少一位於元件接合區內的接墊。發光二極體晶片覆晶接合於圖案化導電層上且與線路電性連接。導電連接件具有一與接墊電性連接的第一端點及一與一外部電路電性連接的第二端點。發光二極體晶片於圖案化導電層上的正投影為一矩形，而接墊與矩形的一角落對應設置。角落的一頂點至導電連接件之第一端點之間的水平距離大於等於30微米。

Description

半導體封裝結構

本發明是有關於一種半導體元件，且特別是有關於一種半導體封裝結構。

晶片封裝的目的在於保護裸露的晶片、降低晶片接點的密度及提供晶片良好的散熱。常見的封裝方法是晶片透過打線接合(wire bonding)或覆晶接合(flip chip bonding)等方式而安裝至一封裝載板，以使晶片上的接點可電性連接至封裝載板。因此，晶片的接點分佈可藉由封裝載板重新配置，以符合下一層級的外部元件的接點分佈。

然而，目前將適於採用覆晶接合的封裝載板直接轉換成適於打線接合的封裝載板時，銲線接墊的位置是鄰近於晶片的側表面。也就是說，若晶片為發光二極體晶片時，銲線接墊的位置是鄰近晶片的發光面。如此一來，當銲線設置於銲線接墊上時，銲線會吸收發光二極體所發出的光，進而降低整體封裝結構的發光效率。

本發明提供一種半導體封裝結構，具有較佳的出光效率。

本發明提出一種半導體封裝結構，其包括一絕緣基板、一圖案化導電層、一發光二極體晶片以及一導電連接件。絕緣基板具有一上表面，其中上表面區分為一元件配置區與一位於元件配置區外側的元件接合區。圖案化導電層配置於絕緣基板上，且包括多條線路與至少一接墊，其中線路位於元件配置區內，而接墊位於元件接合區內。發光二極體晶片覆晶接合於圖案化導電層上，且位於元件配置區，其中發光二極體晶片與線路電性連接。導電連接件配置於圖案化導電層上，且位於元件接合區。導電連接件具有一第一端點與一第二端點，其中第一端點與接墊電性連接，而第二端點與一外部電路電性連接。發光二極體晶片於圖案化導電層上的正投影為一矩形，而接墊與矩形的一角落對應設置，且角落的一頂點至導電連接件之第一端點之間的水平距離大於等於30微米。

在本發明之一實施例中，上述之絕緣基板為一透明絕緣基板。

在本發明之一實施例中，上述之發光二極體晶片包括一晶片基板、一半導體層以及多個接點。半導體層位於晶片基板與接點之間，而接點連接圖案化導電層。

在本發明之一實施例中，上述之發光二極體晶片更包括一反射層，配置於半導體層與接點之間。

在本發明之一實施例中，上述之角落的頂點至導電連接件之第一端點之間的水平距離小於等於1毫米(mm)。

在本發明之一實施例中，上述之導電連接件包括一銲線或一電線。

在本發明之一實施例中，上述之外部電路包括一導線架、一線路基板或一印刷電路板。

在本發明之一實施例中，上述之圖案化導電層位於絕緣基板的上表面上。

在本發明之一實施例中，上述之圖案化導電層內埋於絕緣基板的上表面，且圖案化導電層的一表面與絕緣基板的上表面齊平。

在本發明之一實施例中，上述之半導體封裝結構更包括一保護層，配置於圖案化導電層上，且覆蓋部分接墊與部分上表面。

在本發明之一實施例中，上述之接墊與線路之一電性連接。

基於上述，本發明之接墊是與發光二極體晶片在圖案化導電層上之正投影(即為矩形)的一角落對應設置，且角落的頂點至導電連接件之端點之間的水平距離大於等於30微米。換言之，發光二極體晶片與導電連接件之間相隔有一定距離，且接墊的位置是在發光二極體晶片出光強度相對弱的地方，因此可降低導電連接件吸收發光二極體晶片所發出的光的可能性，可使得本發明之整體半導體封裝結構能具有較佳的出光效率。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1A為本發明之一實施例之一種半導體封裝結構的剖面示意圖。圖1B為圖1A之發光二極體晶片、接墊及導電連接件三者之間相對關係的俯視示意圖。請同時參考圖1A與圖1B，在本實施例中，半導體封裝結構100a包括一絕緣基板110、一圖案化導電層120a、一發光二極體晶片130a以及一導電連接件140。

詳細來說，絕緣基板110具有一上表面112，其中上表面112可區分為一元件配置區113與一位於元件配置區113外側的元件接合區115。圖案化導電層120a配置於絕緣基板110上，且位於上表面112上。圖案化導電層120a包括多條線路122a與至少一接墊124a(圖1A與圖1B中僅示意地繪示一個)，其中線路122a位於元件配置區113內，而接墊124a位於元件接合區115內，且接墊124a與線路122a之一相連接。

發光二極體晶片130a覆晶接合於圖案化導電層120a上，且位於元件配置區113，其中發光二極體晶片130a與線路122a電性連接。更具體來說，發光二極體晶片130a包括一晶片基板132、一半導體層134以及多個接點136、138，其中半導體層134位於晶片基板132與接點136、138之間，而接點136、138連接圖案化導電層120a。此外，半導體層134包括一N型摻雜層134a、一發光層134b以及一P型摻雜層134c。發光層134b位於N型摻雜層134a與P型摻雜層134c之間，而接點136、138則分別與N型摻雜層134b與P型摻雜層134c電性連接。值得一提的是，為了增加光取出效率，必須避免發光二極體晶片130a的發光層134b所發出之光線被絕緣基板110吸收，因此絕緣基板110可例如是一透明絕緣基板，透明絕緣基板的材料包括氮化鋁或藍寶石。

導電連接件140配置於圖案化導電層120a上，且位於元件接合區115。導電連接件140具有一第一端點142與一第二端點144，其中第一端點142與接墊124a電性連接，而第二端點144與一外部電路150電性連接。於此，導電連接件140例如是一銲線或一電線，而外部電路150例如是一導線架、一線路基板或一印刷電路板。

特別是，本實施例之發光二極體晶片130a於圖案化導電層120a上的正投影為一矩形，而接墊124a與矩形的一角落C對應設置，且角落C的一頂點C1至導電連接件140之第一端點142之間的水平距離R大於等於30微米。換言之，以角落C之頂點C1為圓心，且以水平距離R為半徑所圍出的3/4圓形的輪廓上皆可設置導電連接件140。較佳地，角落C的頂點C1至導電連接件140之第一端點142之間的水平距離R小於等於1毫米(mm)。需說明的是，雖然於圖1B中所繪示之接墊124a的外型實質上為矩形，但於其他未繪示的實施例中，接墊124a的外型亦可為圓形或其他適當的多邊形，在此並不加以限制。

由於本實施例之接墊124a是與發光二極體晶片130a在圖案化導電層120a上之正投影(即為矩形)的一個角落C對應設置，且角落C的頂點C1至導電連接件140之第一端點142之間的水平距離R大於等於30微米。也就是說，發光二極體晶片130a與導電連接件140之間相隔有一定距離，且接墊124a的位置是在發光二極體晶片130a出光強度相對弱(即角落C處)的地方，因此可有效降低導電連接件140吸收發光二極體晶片130a所發出的光的可能性，可使得本實施例之整體半導體封裝結構100a能具有較佳的出光效率。

在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請參考圖2，本實施例之半導體封裝結構100b與圖1A之半導體封裝結構100a相似，惟二者主要差異之處在於：本實施例之半導體封裝結構100b之圖案化導電層120b內埋於絕緣基板110的上表面112，即線路122b與接墊124b皆內埋於絕緣基板110的上表面112，且圖案化導電層120b的一表面121與絕緣基板110的上表面112實質上齊平。如此一來，半導體封裝結構100b可具有較薄的厚度，可符合現今輕薄化之發展趨勢。

圖3為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請參考圖3，本實施例之半導體封裝結構100c與圖1A之半導體封裝結構100a相似，惟二者主要差異之處在於：本實施例之半導體封裝結構100c之發光二極體晶片130b更包括一反射層139，其中反射層139配置於發光二極體晶片130b之半導體層134與接點136、138之間，用以增加發光二極體晶片130b的出光效能，使半導體封裝結構100c具有較佳的發光效率。

圖4為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。請參考圖4，本實施例之半導體封裝結構100d與圖1A之半導體封裝結構100a相似，惟二者主要差異之處在於：本實施例之半導體封裝結構100d更包括一保護層160，其中保護層160配置於圖案化導電層120a上，且覆蓋部分接墊124a與絕緣基板110的部分上表面112，用以保護圖案化導電層120a以及導電連接件140的第一端142。

綜上所述，本發明之接墊是與發光二極體晶片在圖案化導電層上之正投影(即為矩形)的一角落對應設置，且角落的頂點至導電連接件之端點之間的水平距離大於等於30微米。換言之，發光二極體晶片與導電連接件之間相隔有一定距離，且接墊的位置是在發光二極體晶片出光強度相對弱的地方，因此可降低導電連接件吸收發光二極體晶片所發出的光的可能性，可使得本發明之整體半導體封裝結構能具有較佳的出光效率。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100a、100b、100c、100d．．．半導體封裝結構

110．．．絕緣基板

112．．．上表面

113．．．元件配置區

115．．．元件接合區

120a、120b．．．圖案化導電層

121．．．表面

122a、122b．．．線路

124a、124b．．．接墊

130a、130b．．．發光二極體晶片

132．．．晶片基板

134．．．半導體層

134a．．．N型摻雜層

134b．．．發光層

134c．．．P型摻雜層

136、138．．．接點

139．．．反射層

140．．．導電連接件

142．．．第一端

144．．．第二端

150．．．外部電路

160．．．保護層

C．．．角落

C1．．．頂點

R．．．水平距離

圖1A為本發明之一實施例之一種半導體封裝結構的剖面示意圖。

圖1B為圖1A之發光二極體晶片、接墊及導電連接件三者之間相對關係的俯視示意圖。

圖2為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。

圖3為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。

圖4為本發明之另一實施例之一種半導體封裝結構的剖面示意圖。

100a．．．半導體封裝結構

110．．．絕緣基板

112．．．上表面

113．．．元件配置區

115．．．元件接合區

120a．．．圖案化導電層

122a．．．線路

124a．．．接墊

130a．．．發光二極體晶片

132．．．晶片基板

134．．．半導體層

134a．．．N型摻雜層

134b．．．發光層

134c．．．P型摻雜層

136、138．．．接點

140．．．導電連接件

142．．．第一端

144．．．第二端

150．．．外部電路

Claims (11)

1. 一種半導體封裝結構，包括：一絕緣基板，具有一上表面，其中該上表面區分為一元件配置區與一位於該元件配置區外側的元件接合區；一圖案化導電層，配置於該絕緣基板上，且包括多條線路與至少一接墊，其中該些線路位於該元件配置區內，而該接墊位於該元件接合區內；一發光二極體晶片，覆晶接合於該圖案化導電層上，且位於該元件配置區，其中該發光二極體晶片與該些線路電性連接；以及一導電連接件，配置於該圖案化導電層上，且位於該元件接合區，該導電連接件具有一第一端點與一第二端點，該第一端點與該接墊電性連接，而該第二端點與一外部電路電性連接，其中該發光二極體晶片於該圖案化導電層上的正投影為一矩形，而該接墊與該矩形的一角落對應設置，且該角落的一頂點至該導電連接件之該第一端點之間的水平距離大於等於30微米。
2. 如申請專利範圍第1項所述之半導體封裝結構，其中該絕緣基板為一透明絕緣基板。
3. 如申請專利範圍第1項所述之半導體封裝結構，其中該發光二極體晶片包括一晶片基板、一半導體層以及多個接點，該半導體層位於該晶片基板與該些接點之間，而該些接點連接該圖案化導電層。
4. 如申請專利範圍第3項所述之半導體封裝結構，其中該發光二極體晶片更包括一反射層，配置於該半導體層與該些接點之間。
5. 如申請專利範圍第1項所述之半導體封裝結構，其中該角落的該頂點至該導電連接件之該第一端點之間的水平距離小於等於1毫米(mm)。
6. 如申請專利範圍第1項所述之半導體封裝結構，其中該導電連接件包括一銲線或一電線。
7. 如申請專利範圍第1項所述之半導體封裝結構，其中該外部電路包括一導線架、一線路基板或一印刷電路板。
8. 如申請專利範圍第1項所述之半導體封裝結構，其中該圖案化導電層位於該絕緣基板的該上表面上。
9. 如申請專利範圍第1項所述之半導體封裝結構，其中該圖案化導電層內埋於該絕緣基板的該上表面，且該圖案化導電層的一表面與該絕緣基板的該上表面齊平。
10. 如申請專利範圍第1項所述之半導體封裝結構，更包括一保護層，配置於該圖案化導電層上，且覆蓋部分該接墊與部分該上表面。
11. 如申請專利範圍第1項所述之半導體封裝結構，其中該接墊與該些線路之一電性連接。