JP4897210B2 - 半導体装置の構造及びその製造方法 - Google Patents
半導体装置の構造及びその製造方法 Download PDFInfo
- Publication number
- JP4897210B2 JP4897210B2 JP2004334914A JP2004334914A JP4897210B2 JP 4897210 B2 JP4897210 B2 JP 4897210B2 JP 2004334914 A JP2004334914 A JP 2004334914A JP 2004334914 A JP2004334914 A JP 2004334914A JP 4897210 B2 JP4897210 B2 JP 4897210B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- manufacturing
- substrate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 155
- 238000004519 manufacturing process Methods 0.000 title claims description 75
- 239000000758 substrate Substances 0.000 claims description 143
- 229910052594 sapphire Inorganic materials 0.000 claims description 49
- 239000010980 sapphire Substances 0.000 claims description 49
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 41
- 238000001514 detection method Methods 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 description 33
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 21
- 239000010410 layer Substances 0.000 description 21
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
- H01L21/86—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body the insulating body being sapphire, e.g. silicon on sapphire structure, i.e. SOS
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Thin Film Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
たとえば、特許文献2では、サファイア基板の裏面に形成された光反射膜(光透過防止膜)とサファイア基板との熱膨張率の違いに起因して基板に反りや割れが生じないように、切れ込みパターンが形成された光反射膜を形成する方法が開示されている。
すなわち、ウェハ検出光の多くが反射することによって検出される半導体装置であって、ウェハ検出光を透過する絶縁性基板を有し上面及び該上面に対向する下面を有する第1の基板と、前記第1の基板の前記下面に設けられ前記ウェハ検出光を反射する第1の膜と、前記第1の膜に設けられ該第1の膜よりも屈折率が低い第2の膜と、前記第2の膜に設けられ該第2の膜よりも屈折率が高い第3の膜と、を有し、前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下であることを特徴とする。
すなわち、ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、ウェハ検出光を透過する絶縁性基板を有し上面と該上面に対向する下面を有する第1の基板を準備する工程と、前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、前記第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、前記第2の膜を加熱する工程と、前記加熱された第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、を含み、前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする。
三層膜を構成するシリコン酸化膜(SiO2)の結晶性を向上させることが出来る。これによって、フッ酸がシリコン酸化膜に入り込みにくくなりシリコン酸化膜がフッ酸によって溶けにくくすることが出来る。
本発明の実施例1に関する半導体装置は、図1に示すとおり、半導体基板(第1の基板)101と、第1の光反射膜(第1の膜)102と、第2の光反射膜(第2の膜)103と、第3の光反射膜(第3の膜)104とにより構成される。
第2の光反射膜103の底面及び側面に第3の光反射膜104が形成される。第3の光反射膜104の材料として、たとえばポリシリコンのような第2の光反射膜103と比較して屈折率の高い材料が挙げられる。
ウェハ検出光が半導体基板101に入射するまでに透過する空間の屈折率をn0、検出される物質の屈折率をnX、検出される物質を透過した後の空間の屈折率をnsとすると反射率を大きくするためには、検出される物質の屈折率nXが一番大きいことが必要である。
ここで、反射率Rが0.8以上となる場合にウェハを検出できるとするならば、ウェハ検出光の波長λの範囲はおおよそ640nm±100nmの範囲となる。このとき、第1の光反射膜102及び第3の光反射膜104の膜厚は、式(1)からd=42.1±6.6nm(以下、略42nmとする)と計算できる。この範囲が、第1の光反射膜102及び第3の光反射膜104の許容膜厚の範囲であるということが出来る。第2の光反射膜103は、式(1)からd=109.8±17.2nm(以下、略110nmとする)と計算できる。この範囲が、第2の光反射膜103の許容膜厚の範囲であるということが出来る。
以上が、本願発明の実施例1の膜厚に関する説明である。
図5に示すように、半導体基板201は、光を透過し絶縁性を有するサファイア基板205と、サファイア基板205上に形成されるシリコン膜からなる素子形成膜206と、素子形成膜206上に形成されるシリコン酸化膜207と、サファイア基板205と素子形成膜206とシリコン酸化膜207との側面及びサファイア基板205の下面に亘って形成される保護膜208とにより構成される。
101a … 底面
101b … 側面
102、202 … 第1の光反射膜
103、203 … 第2の光反射膜
104、204 … 第3の光反射膜
105、205 … サファイア基板
106、206 … 素子形成膜
107、207 … シリコン酸化膜
108、208 … 保護膜
Claims (35)
- ウェハ検出光の多くが反射することによって検出される半導体装置であって、
当該半導体装置は、
前記ウェハ検出光を透過する絶縁性基板を有し、上面及び該上面に対向する下面を有する第1の基板と、
前記第1の基板の前記下面に設けられ、前記ウェハ検出光を反射する材料からなる第1の膜と、
前記第1の膜に設けられ該第1の膜よりも屈折率が低い第2の膜と、
前記第2の膜に設けられ該第2の膜よりも屈折率が高い第3の膜と、
を有し、
前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン窒化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記絶縁性基板はサファイアを含む基板であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の基板は、前記絶縁性基板上に設けられる第4の膜を有することを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記第1の基板は、前記第4の膜上に設けられる第5の膜を有することを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記第1の基板は側面を有し該側面を覆う第6の膜を有することを特徴とする半導体装置。 - 請求項2に記載の半導体装置において、
前記第1の膜は膜厚が42.1±6.6nmであり、前記第2の膜は膜厚が109.8±17.2nmであり、前記第3の膜は膜厚が42.1±6.6nmであることを特徴とする半導体装置。 - 請求項3に記載の半導体装置において、
前記第1の膜は膜厚が42.1±6.6nmであり、前記第2の膜は膜厚が79.2±12.4nmであり、前記第3の膜は膜厚が42.1±6.6nmであることを特徴とする半導体装置。 - 請求項5に記載の半導体装置において、
前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置。 - 請求項7に記載の半導体装置において、
前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置。 - ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、
当該半導体装置の製造方法は、
前記ウェハ検出光を透過する絶縁性基板を有し、上面と該上面に対向する下面を有する第1の基板を準備する工程と、
前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、
前記第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、
前記第2の膜を加熱する工程と、
前記加熱された第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、
を含み、
前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記絶縁性基板は、サファイアを含む基板であることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記基板の前記上面を露出させる工程を含むことを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記第1の基板は、前記絶縁性基板上に第4の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
前記第1の基板は、前記第4の膜上に第5の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項13に記載の半導体装置の製造方法において、
前記第1の基板は側面を有し該側面を覆う第6の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項14に記載の半導体装置の製造方法において、
前記第1の膜は膜厚が42.1±6.6nmになるように形成され、前記第2の膜は膜厚が109.8±17.2nmになるように形成され、前記第3の膜は膜厚が42.1±6.6となるように形成されることを特徴とする半導体装置の製造方法。 - 請求項17に記載の半導体装置の製造方法において、
前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置の製造方法。 - 請求項18に記載の半導体装置の製造方法において、
前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置の製造方法。 - 請求項19に記載の半導体装置の製造方法において、
前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置の製造方法。 - ウェハ検出光の多くが反射することによって検出される半導体装置の製造方法であって、
当該半導体装置の製造方法は、
前記ウェハ検出光を透過する絶縁性基板を有し、上面と該上面に対向する下面を有する第1の基板を準備する工程と、
前記第1の基板の前記下面に、前記ウェハ検出光を反射する材料からなる第1の膜を形成する工程と、
前記第1の膜を加熱することによって該第1の膜上に該第1の膜よりも屈折率が低い第2の膜を形成する工程と、
前記第2の膜上に該第2の膜よりも屈折率が高い第3の膜を形成する工程と、
を含み、
前記第1の膜、前記第2の膜及び前記第3の膜の膜厚の総和が0.5μm以下になるように各膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記第1の膜はポリシリコンを含む膜であり、前記第2の膜はシリコン酸化物を含む膜であり、前記第3の膜はポリシリコンを含む膜であることを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記絶縁性基板は、サファイアを含む基板であることを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記基板の前記上面を露出させる工程を含むことを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記第1の基板は、前記絶縁性基板上に第4の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項28に記載の半導体装置の製造方法において、
前記第1の基板は、前記第4の膜上に第5の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項24に記載の半導体装置の製造方法において、
前記第1の基板は側面を有し該側面を覆う第6の膜が形成されることを特徴とする半導体装置の製造方法。 - 請求項25に記載の半導体装置の製造方法において、
前記第1の膜は膜厚が42.1±6.6nmになるように形成され、前記第2の膜は膜厚が109.8±17.2nmになるように形成され、前記第3の膜は膜厚が42.1±6.6となるように形成されることを特徴とする半導体装置の製造方法。 - 請求項28に記載の半導体装置の製造方法において、
前記第4の膜はシリコンを含む膜であることを特徴とする半導体装置の製造方法。 - 請求項29に記載の半導体装置の製造方法において、
前記第4の膜はシリコンを含む膜であり、前記第5の膜はシリコン酸化物を含む膜であることを特徴とする半導体装置の製造方法。 - 請求項30に記載の半導体装置の製造方法において、
前記第6の膜は、ポリシリコンとシリコン窒化物とを含む膜であることを特徴とする半導体装置の製造方法。 - ウェハ検出光の多くが反射することによって検出される半導体装置であって、
当該半導体装置は、
サファイアを含む絶縁性基板と、該絶縁性基板上に設けられるシリコンからなる第4の膜と、該第4の基板上に設けられるシリコン酸化物からなる第5の膜を有し、上面及び該上面に対向する下面を有する第1の基板と、
前記第1の基板の前記下面に設けられ、ポリシリコンを含む前記ウェハ検出光を反射する膜であって膜厚が42.1±6.6nmである第1の膜と、
前記第1の膜に設けられ、シリコン酸化膜を含む前記ウェハ検出光を反射する膜であって膜厚が109.8±17.2nmである第2の膜と、
前記第2の膜に設けられ、ポリシリコンを含む前記ウェハ検出光を反射する膜であって膜厚が42.1±6.6nmである第3の膜と、
を有することを特徴とする半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334914A JP4897210B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の構造及びその製造方法 |
CNB2005101087272A CN100483722C (zh) | 2004-11-18 | 2005-09-30 | 半导体装置的结构及其制造方法 |
US11/252,632 US7745880B2 (en) | 2004-11-18 | 2005-10-19 | Dielectric substrate with reflecting films |
KR1020050100109A KR101168856B1 (ko) | 2004-11-18 | 2005-10-24 | 반도체 장치의 구조 및 그 제조 방법 |
US12/779,244 US8076220B2 (en) | 2004-11-18 | 2010-05-13 | Fabrication method for device structure having transparent dielectric substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004334914A JP4897210B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006147788A JP2006147788A (ja) | 2006-06-08 |
JP4897210B2 true JP4897210B2 (ja) | 2012-03-14 |
Family
ID=36385370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004334914A Expired - Fee Related JP4897210B2 (ja) | 2004-11-18 | 2004-11-18 | 半導体装置の構造及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7745880B2 (ja) |
JP (1) | JP4897210B2 (ja) |
KR (1) | KR101168856B1 (ja) |
CN (1) | CN100483722C (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5203663B2 (ja) | 2007-09-27 | 2013-06-05 | ラピスセミコンダクタ株式会社 | 基板構造体、及び基板構造体の製造方法 |
CN102543675B (zh) * | 2010-12-31 | 2014-11-05 | 中芯国际集成电路制造(上海)有限公司 | 玻璃衬底的处理方法 |
CN102790163A (zh) * | 2012-01-16 | 2012-11-21 | 中山大学 | 一种基于紫光led芯片的白光led及其照明装置 |
KR101289442B1 (ko) * | 2012-03-02 | 2013-07-24 | 일진엘이디(주) | 분포 브래그 반사기를 포함하는 질화물 반도체 발광소자 및 그 제조 방법 |
CN113166943A (zh) * | 2018-12-17 | 2021-07-23 | 应用材料公司 | 用于透明基板的背侧涂层 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4093957A (en) * | 1976-07-15 | 1978-06-06 | The United States Of America As Represented By The Secretary Of The Army | SOS extrinsic infrared detector and read-out device |
US4297719A (en) * | 1979-08-10 | 1981-10-27 | Rca Corporation | Electrically programmable control gate injected floating gate solid state memory transistor and method of making same |
JPS57153445A (en) * | 1981-03-17 | 1982-09-22 | Nec Corp | Sos semiconductor substrate |
JPS57204115A (en) * | 1981-06-10 | 1982-12-14 | Toshiba Corp | Manufacture of semiconductor device |
US5877094A (en) | 1994-04-07 | 1999-03-02 | International Business Machines Corporation | Method for fabricating a silicon-on-sapphire wafer |
US5604581A (en) * | 1994-10-07 | 1997-02-18 | On-Line Technologies, Inc. | Film thickness and free carrier concentration analysis method and apparatus |
US5784167A (en) * | 1996-12-03 | 1998-07-21 | United Microelectronics Corp. | Method of measuring thickness of a multi-layers film |
US6333522B1 (en) * | 1997-01-31 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Light-emitting element, semiconductor light-emitting device, and manufacturing methods therefor |
JPH10261803A (ja) * | 1997-03-18 | 1998-09-29 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH11220114A (ja) | 1998-01-29 | 1999-08-10 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法 |
JP2000036585A (ja) * | 1998-07-21 | 2000-02-02 | Asahi Kasei Microsystems Kk | 半導体装置の製造方法 |
JP4986333B2 (ja) * | 2000-03-27 | 2012-07-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP3864670B2 (ja) * | 2000-05-23 | 2007-01-10 | 豊田合成株式会社 | Iii族窒化物系化合物半導体発光素子の製造方法 |
US6248603B1 (en) * | 2000-07-13 | 2001-06-19 | Advanced Micro Devices | Method of measuring dielectric layer thickness using SIMS |
WO2004038813A2 (en) * | 2002-10-22 | 2004-05-06 | University College Cardiff Consultants Ltd | Semiconductor optical devices |
KR100506730B1 (ko) * | 2002-12-10 | 2005-08-08 | 삼성전기주식회사 | 발광 다이오드의 제조방법 |
JP2004361923A (ja) * | 2003-05-15 | 2004-12-24 | Sony Corp | スクリーン及びその製造方法 |
WO2005082091A2 (en) * | 2004-02-26 | 2005-09-09 | Sioptical, Inc. | Active manipulation of light in a silicon-on-insulator (soi) structure |
US7808011B2 (en) * | 2004-03-19 | 2010-10-05 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting devices including in-plane light emitting layers |
-
2004
- 2004-11-18 JP JP2004334914A patent/JP4897210B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-30 CN CNB2005101087272A patent/CN100483722C/zh active Active
- 2005-10-19 US US11/252,632 patent/US7745880B2/en active Active
- 2005-10-24 KR KR1020050100109A patent/KR101168856B1/ko active IP Right Grant
-
2010
- 2010-05-13 US US12/779,244 patent/US8076220B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN100483722C (zh) | 2009-04-29 |
US7745880B2 (en) | 2010-06-29 |
US20100240195A1 (en) | 2010-09-23 |
US8076220B2 (en) | 2011-12-13 |
JP2006147788A (ja) | 2006-06-08 |
US20060102975A1 (en) | 2006-05-18 |
KR20060055320A (ko) | 2006-05-23 |
CN1776915A (zh) | 2006-05-24 |
KR101168856B1 (ko) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100243881B1 (ko) | 반도체 기판 및 반도체장치의 제조방법 | |
US7314832B2 (en) | Low temperature texturing layer to enhance adhesion of subsequent layers | |
KR101168856B1 (ko) | 반도체 장치의 구조 및 그 제조 방법 | |
US20030022463A1 (en) | Use of membrane properties to reduce residual stress in an interlayer region | |
KR102551381B1 (ko) | 프론트 사이드 타입 이미저를 위한 기판 및 이러한 기판의 제조 방법 | |
TWI323001B (en) | Semiconductor device and method of fabricating semiconductor device | |
JPH0810768B2 (ja) | 光感知半導体デバイス及びその製法 | |
JPS63116458A (ja) | フオトセンサと信号処理回路を備えた半導体装置 | |
KR100392743B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JPH06326091A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
JPH04163907A (ja) | 半導体基板 | |
JPH0237747A (ja) | 半導体装置の製造方法 | |
TWI851581B (zh) | 前側成像器及用於製造此成像器之方法 | |
JP2892569B2 (ja) | 回路内蔵受光素子の作製方法 | |
KR102666552B1 (ko) | 전면 이미지 센서 및 이러한 이미지 센서를 제조하기 위한 프로세스 | |
CN117410302A (zh) | 一种半导体器件及其制备方法 | |
JPH11163118A (ja) | 半導体装置の製造方法 | |
JP2950620B2 (ja) | 半導体装置 | |
JPH09219535A (ja) | 発光素子の製造方法 | |
JP2623633B2 (ja) | 半導体装置の製造方法 | |
JP2961860B2 (ja) | 半導体装置の製造方法 | |
JP3900115B2 (ja) | 半導体装置およびその製造方法 | |
JP2000353748A (ja) | 半導体装置の製造方法 | |
JPS6054277B2 (ja) | 非単結晶半導体層の単結晶化方法 | |
KR940008320B1 (ko) | 반도체 장치의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20100820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4897210 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |