JP3965777B2 - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法 Download PDFInfo
- Publication number
- JP3965777B2 JP3965777B2 JP13797798A JP13797798A JP3965777B2 JP 3965777 B2 JP3965777 B2 JP 3965777B2 JP 13797798 A JP13797798 A JP 13797798A JP 13797798 A JP13797798 A JP 13797798A JP 3965777 B2 JP3965777 B2 JP 3965777B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wafer
- diode
- pattern
- semiconductor light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
Description
【０００１】
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光装置に係り、特に半導体発光素子をサブマウント素子にチップ接合させて複合素子化しこのサブマウント素子によって機能改善を可能とした半導体発光装置の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色発光の半導体発光素子は、結晶基板として一般的には絶縁性のサファイアが利用される。このような絶縁性の基板を用いるものでは、基板とは反対側の面にｐ側及びｎ側の電極がそれぞれ形成される。そして、このことを利用して、各電極をマイクロバンプを介してリードフレームの搭載面に搭載して接合するフリップチップ型のものが既に知られている。このフリップチップ型とする場合では、基板側を主光取出し面としたＬＥＤランプやチップＬＥＤの発光装置が得られる。
【０００３】
ところが、サファイア等の絶縁性の基板の上に化合物半導体層を積層したものでは、素子材料のたとえば誘電率εなどの物理定数や素子構造に起因して、静電気に対して非常に弱いことが従来から知られている。たとえば、ＬＥＤランプと静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせたとき、順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖの静電圧で破壊されてしまう。
【０００４】
これに対し、静電気等の過電流による発光素子の破壊を防止するためには、Ｓｉダイオードを利用した静電気保護素子を備えることが有効である。この静電気保護素子は、本願出願人が先に提案して特願平９−１８７８２号として既に出願した明細書及び図面に記載のものが適用できる。これは、ｎ型のシリコン基板を基材としたＳｉダイオードを発光素子と逆極性の関係になるように導通をとりながら接続した構成としたものである。
【０００５】
このようなＳｉダイオードとともに発光素子を複合素子化する発光装置の製造は、Ｓｉダイオードをウエハーとして形成しておき、このウエハー上に発光素子を搭載していくというものであり、図６に従来の製造工程の概略を順に示す。
【０００６】
まず、フリップチップ型の発光素子５１のｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１ｂを形成したものを準備する。一方、表面にｐ側及びｎ側の電極のパターンを形成済みのＳｉダイオードウエハー５２を加工装置のステージ上に位置決めして載せておく。
【０００７】
次いで、フリップチップ型の発光素子５１をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側及びｐ側の電極に逆極性となる関係として搭載する。この発光素子５１の搭載は１個ごとについて行われ、超音波，熱及び荷重の負荷によってマイクロバンプ５１ａ，５１ｂを溶着することによって発光素子５１がチップ接合される。Ｓｉダイオードウエハー５２の全面に対してチップ接合が完了すると、それぞれ１個の発光素子５１を上面に含むようにＳｉダイオードウエハー５２をダイサー５３によってダイシングし、これによってＳｉダイオード５４の上に発光素子５１を搭載した静電気保護対応の複合素子が得られる。
【０００８】
このＳｉダイオード５４と発光素子５１との複合素子は、リードフレーム５５ａのマウント部５５ｂに搭載され、Ｓｉダイオード５４の下面に形成されているｎ電極をこのマウント部５５ｂに導通させる。そして、Ｓｉダイオード５４の上面のｐ側電極を他方のリード５５ｃとワイヤ５５ｄによってボンディングするとともに、エポキシ樹脂５５ｅによって全体を被覆することで、図示の形状のＬＥＤランプ５５を得ることができる。
【０００９】
【発明が解決しようとする課題】
ところが、マイクロバンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉダイオードウエハー５２に搭載してチップ接合する工程は、発光素子５１の１個ずつについて行われるので、この工程に要する時間がかなり長くなる。すなわち、発光素子５１の搭載の工程は、この発光素子５１をピックアップしてＳｉダイオードウエハーの電極パターンに合わせて位置決めする工程と、これに続いて超音波，加熱及び荷重の負荷を加えながら接合する工程となるので、１個の発光素子５１については３秒程度の時間が必要となる。そして、生産性を向上させるために、１枚のＳｉダイオードウエハー５２にたとえば３万個程度の発光素子５１を搭載できるようにしたものが多用されているので、このような多数の発光素子５１の搭載完了までには２４時間以上を費やすことになる。
【００１０】
このように、従来の製造方法では、１個の発光素子５１を単位としてＳｉダイオードウエハー５２上に搭載する操作であるため、後工程のダイサー５３によるダイシングの時間まで含めると、工程時間が長くなり、生産性への影響は無視できない。
【００１１】
また、近来では、発光装置は小型化が設計面での重要な課題であり、１個の発光素子の寸法形状の小型化が進んでいる。したがって、図６のように発光素子５１の１個の単体を対象とする製造工程では、発光素子５１が小さいためそのハンドリングに困難さが残り、組み立て精度にも影響する。
【００１２】
本発明において解決すべき課題は、発光素子をたとえば静電気保護対応のためのサブマウント素子等と複合素子化するに際して工程時間を短縮し発光素子のハンドリングも向上させ得る半導体発光装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体発光装置の製造方法は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子が、２つ以上の電極を持つサブマウント素子としてのＳｉダイオード上に搭載接合された半導体発光装置の製造方法であって、ウエハーに前記Ｓｉダイオードの電極パターンを格子状に形成するとともに、当該Ｓｉダイオードの電極パターンを、ある行のパターンと次の行のパターンとが鏡面対称か回転対称の関係となるように形成し、前記ウエハーのＳｉダイオードの電極パターンの前記関係に対応させて、２行に形成された複数の半導体発光素子を、前記Ｓｉダイオードの電極パターンと一致するように、１行目のパターンと２行目のパターンとが互いに鏡面対称か回転対称かのいずれかの関係となるように形成し、前記複数の半導体発光素子が形成されたウエハー片を、前記ウエハーのＳｉダイオード上の電極パターンに合わせて搭載接合した後、前記ウエハー片の複数の半導体発光素子のそれぞれが単体に分離されるように前記ウエハー片及び前記ウエハーを同時にダイシングすることを特徴とする。
【００１４】
このような構成では、半導体発光素子のパターンを複数形成したウエハー片を単位としてサブマウント素子のウエハー上に搭載して接合するので、１個ずつの半導体発光素子をチップ接合するのに比べると、チップ接合時間の工程が大幅に短縮できるとともに、小型チップのハンドリングも容易にすることができる。
【００１５】
【発明の実施の形態】
本願の第１の発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子が、２つ以上の電極を持つサブマウント素子上に搭載接合された半導体発光装置の製造方法であって、ウエハーに前記サブマウント素子のパターンを行列状に形成し、前記ウエハーのサブマウント素子のパターンに対応して複数の半導体発光素子を行列状に形成したウエハー片を前記ウエハーの上に電極パターンの行列に合わせて搭載接合した後、前記ウエハー片の複数の半導体発光素子のそれぞれが単体に分離されるように前記ウエハー片及び前記ウエハーを同時にダイシングするものであり、サブマウント素子のパターンを形成したウエハー上に複数のパターンを持つウエハー片を同時にチップ接合するので、工程時間を短縮できるとともに、小型チップのハンドリングを容易にするという作用を有する。
【００１６】
本願の第２の発明は、前記ウエハー片に形成する半導体発光素子のパターンは、１または２行に格子配列され、この格子配列を前記ウエハーのサブマウント素子の行列に整合させてダイシングする第１の発明の半導体発光装置の製造方法であり、発光素子よりも大きなサブマウント素子上に接合させる場合、複数の発光素子から成るウエハー片を１行又は２行のブロックに制限することにより、第１の発明の工法が可能になるという作用を有する。
【００１７】
本願の第３の発明は、前記ウエハーに形成されるサブマウント素子のパターンは、ある行のパターンと次の行のパターンとが鏡面対称か回転対称の関係にある第１の発明または第２の発明の半導体発光装置の製造方法であり、複数の発光素子から成るウエハー片が２行の場合に、ウエハーに形成されるサブマウント素子のパターンの各行を鏡面対称か回転対称とすることにより、発光素子をそれよりも大きなサブマウント素子上に接合させる上記工法が可能になるという作用を有する。
【００１８】
本願の第４の発明は、前記ウエハー片に形成する半導体発光素子のパターンは、２行に形成され、１行目のパターンは２行目のパターンと互いに鏡面対称か回転対称の関係にある第３の発明の半導体発光装置の製造方法であり、この場合も、上記理由により上記工法が可能になるという作用を有する。
【００１９】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の製造方法によって得られる静電気保護対応のサブマウント素子とともに複合化した発光素子を備えたＬＥＤランプの例であって、同図の（ａ）は平面図、同図の（ｂ）は縦断面図である。なお、最終的に得られるＬＥＤの構造は、図６の例で示したものとほぼ同様であるが、ここでは発光素子とＳｉダイオードの平面形状の大きさの関係を示すために、改めて説明するものとする。
【００２０】
図１において、リードフレーム２１の一方のリード２１ａのマウント部２１ｂの上に、静電気保護用のサブマウント素子としてのＳｉダイオード１と発光素子２とを順に重合させた状態で搭載している。発光素子２は透明基板２ａを上方に向けてこれを光取出し面とし、Ｓｉダイオード１の上面と向かい合う面にｐ側電極及びｎ側電極（後述）を形成したものである。
【００２１】
Ｓｉダイオード１はたとえばｎ型シリコン基板を利用したもので、その下面にｎ電極１ａを形成して導電性ペースト等を介してマウント部２１ｂに導通搭載される。そして、Ｓｉダイオードの上面にはｐ側電極及びｎ側電極（後述）を形成し、発光素子２のｐ側及びｎ側の電極を逆極性として搭載接合し、ｐ側電極にはワイヤ２２をボンディングして他方のリード２１ｃに導通させている。なお、Ｓｉダイオード１のｎ型シリコン基板には、上面を向く部分の一部にｐ型不純物を注入してｐ型半導体領域を拡散形成し、このｐ型半導体領域に対応して電極を接合することによって、これをｐ側電極とすることができる。
【００２２】
このようにＳｉダイオード１の上に半導体発光素子２を導通搭載して複合素子化することによって、Ｓｉダイオード１による発光素子２の静電気保護が得られ、エポキシ樹脂２３によって封止することで、図６の例と同様のＬＥＤランプ２４が得られる。
【００２３】
図２は本発明の製造方法に用いる発光素子２のウエハー片の詳細であって、同図の（ａ）は平面図、同図の（ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図である。
【００２４】
図６に示した発光素子５１はその１個が単位となってＳｉダイオードウエハー５２の電極パターンの上に搭載してチップ接合するというものであった。これに対し、本発明の製造方法では、図２に示すように１個のウエハー片３に６個の発光素子２のパターンを形成しておき、このウエハー片３をＳｉダイオードのウエハー上に搭載することで、１回の操作で６個の発光素子２のチップ接合を実行させる。
【００２５】
すなわち、ウエハー片３は透明基板３ａの上にＧａＮ系の半導体薄膜を積層形成したウエハーを、ダイシング又はスクライブによって図２の（ａ）に示す平面形状となるように分割加工したものである。そして、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分によって６個に区画される部分のそれぞれに発光素子２のパターンが形成されている。この発光素子２のパターンは、従来のＧａＮ系のフリップチップ型のものと同様に、ｐ型層及びｎ型層のそれぞれにｐ側電極２ｂ及びｎ側電極２ｃを蒸着法によって形成し、これらのｐ側及びｎ側の電極２ｂ，２ｃにマイクロバンプ２ｄ，２ｅを形成したものである。そして、同図の（ａ）において、線分Ｘ−Ｘの下側の３列はｐ側及びｎ側電極２ｂ，２ｃの配置パターンは全く同じであり、上側の３列は線分Ｘ−Ｘに対して鏡面対称の関係となるような配置となっている。
【００２６】
一方、図３はＳｉダイオード１のパターンを形成したＳｉダイオードウエハーの一部であって１枚のウエハー片３に対応する部分の詳細図であり、同図の（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視による縦断面図である。
【００２７】
Ｓｉダイオードウエハー４は、従来例と同様にｎ型シリコン基板４ａを利用したもので、このｎ型シリコン基板４ａの底面にはｎ電極４ｂを形成している。また、ｎ型シリコン基板４ａの表面は、同図の（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分によって６個に区画され、それぞれにｐ側電極４ｃ及びｎ側電極４ｄのパターンを形成している。そして、図２の（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄの配置パターンは全く同じであり、上側の３列は線分Ｋ−Ｋに対して鏡面対称の関係となるような配置となっている。
【００２８】
ここで、Ｓｉダイオードウエハー４のｐ側及びｎ側の電極４ｃ，４ｄのパターン及びその大きさは、図２の（ａ）の姿勢のウエハー片３を上下反転したときに、ｐ側電極２ｂがｎ側電極４ｄに含まれると同時にｎ側電極２ｃがｐ側電極４ｃに含まれるように形成する。すなわち、図３の（ａ）の斜線の部分にｎ側電極２ｃ上のバンプ２ｅ及びｐ側電極２ｂ上のバンプ２ｄが位置する関係とする。
【００２９】
図４はウエハー片３のＳｉダイオードウエハー４への接合工程であって、同図の（ａ）は要部の正面図、同図の（ｂ）は要部の平面図である。
【００３０】
図において、チップ接合用のヘッド１０に透明基板３ａを吸着・保持されているウエハー片３は、図３の（ａ）に示したＳｉダイオードウエハー４のｐ側及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の電極２ｃ，２ｂが対応するように位置決めされる。このような位置決めは、たとえば、図２の（ａ）に示したＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させることと同義である。そして、ヘッド１０を下降させて加圧及び超音波振動を加えることによって、マイクロバンプ２ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合させる。
【００３１】
以上の工程により、１枚のウエハー片３がＳｉダイオードウエハー４上に接合され、このウエハー片３に含まれた６個の発光素子２のパターンが全てＳｉダイオード素子１側のｐ側及びｎ側の電極４ｃ，４ｄのパターンに整合させてチップ接合される。したがって、従来のように１個ずつの発光素子をＳｉダイオードウエハーのパターン上に載せてチップ接合する方法に比べると、６倍の速さで発光素子２のＳｉダイオードウエハー４上へのチップ接合が可能となる。
【００３２】
ウエハー片３をＳｉダイオードウエハー４の全面にチップ接合した後には、図５に示すようにダイサー１１によって、ウエハー片３とＳｉダイオードウエハー４を同時にダイシングする。このダイシングの工程では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させればよい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線分を含む方向にダイシングしている状態として示されている。
【００３３】
以上のダイシング工程によって、図５の（ａ）の左端部に示すように、ウエハー片３とＳｉダイオードウエハー４がダイシングされ、図１に示したＳｉダイオード１と発光素子２とを積層させた複合素子が得られる。
【００３４】
なお、図５の（ｂ）から明らかなように、ダイシングされた後の複合素子は、長方形状のＳｉダイオード１とほぼ正方形状の発光素子２との組み合わせであり、Ｓｉダイオード１のｐ側電極４ｃの一部に発光素子２が被さるだけである。したがって、ｐ側電極４ｃの広い部分は図３の（ａ）に示すようにワイヤ２２のボンディング面として利用することができる。
【００３５】
以上のようにして得られたＳｉダイオード１と発光素子２の複合素子は、図１に示したようにｎ電極１ａをマウント部２１ｂに搭載するとともに、リード２１ｃとｐ側電極４ｃとの間をワイヤ２２でボンディングすることで、リードフレーム２１に導通させることができる。そして、Ｓｉダイオード１と発光素子２とをｐ側及びｎ側の電極を逆極性として接合することによって、静電気等による過電流が負荷されたときの発光素子２の破壊が防止される。
【００３６】
上記の実施例では、ウエハー片３を２行３列の計６個の発光素子２のブロックとし、行はお互いに鏡面対称としたが、これに限るものではなく、１行２列，１行３列，…や２行１列，２行２列，２行３列，…であってもよい。また、２行の場合は行間でお互いに対面する発光素子は鏡面対称であっても１８０度の回転対称であってもよい。
【００３７】
【発明の効果】
本発明では、半導体発光素子のウエハーへの搭載をブロック化（ウエハー片）することによって半導体発光素子について複数単位で行えるので、静電気保護用のＳｉダイオードのウエハー上への搭載のための工程時間を短くでき、生産性を大幅に改善することができる。また、半導体発光素子単体とする場合よりもブロック化することによって、ハンドリングも容易となり精度も良好な製品が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の製造方法によって得られる発光素子をリードフレーム上に搭載したＬＥＤランプの平面図
（ｂ）は同図（ａ）の縦断面図
【図２】（ａ）は発光素子を透明基板上に搭載したウエハー片の平面図
（ｂ）は同図（ａ）のＡ−Ａ線矢視部の縦断面図
【図３】（ａ）はウエハー片を搭載する部分に対応したＳｉダイオードウエハーの平面図
（ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
【図４】（ａ）はＳｉダイオードウエハー上にウエハー片を接合する工程を説明する為の要部正面図
（ｂ）はＳｉダイオードウエハーに対するウエハー片の搭載姿勢と位置関係を示す平面図
【図５】（ａ）はウエハー片を搭載した後のダイシング工程を説明する為の正面図
（ｂ）は同図（ａ）の要部平面図
【図６】従来の製造方法による工程を順に示す概略図
【符号の説明】
１ Ｓｉダイオード
１ａ ｎ電極
２ 発光素子
２ａ 透明基板
２ｂ ｐ側電極
２ｃ ｎ側電極
２ｄ，２ｅ マイクロバンプ
３ ウエハー片
３ａ 透明基板
４ Ｓｉダイオードウエハー
４ａ ｎ型シリコン基板
４ｂ ｎ電極
４ｃ ｐ側電極
４ｄ ｎ側電極
１０ ヘッド
１１ ダイサー
２１ リードフレーム
２１ａ リード
２１ｂ マウント部
２１ｃ リード
２２ ワイヤ
２３ エポキシ樹脂
２４ ＬＥＤランプ
【発明の属する技術分野】
本発明は、フリップチップ型の半導体発光装置に係り、特に半導体発光素子をサブマウント素子にチップ接合させて複合素子化しこのサブマウント素子によって機能改善を可能とした半導体発光装置の製造方法に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色発光の半導体発光素子は、結晶基板として一般的には絶縁性のサファイアが利用される。このような絶縁性の基板を用いるものでは、基板とは反対側の面にｐ側及びｎ側の電極がそれぞれ形成される。そして、このことを利用して、各電極をマイクロバンプを介してリードフレームの搭載面に搭載して接合するフリップチップ型のものが既に知られている。このフリップチップ型とする場合では、基板側を主光取出し面としたＬＥＤランプやチップＬＥＤの発光装置が得られる。
【０００３】
ところが、サファイア等の絶縁性の基板の上に化合物半導体層を積層したものでは、素子材料のたとえば誘電率εなどの物理定数や素子構造に起因して、静電気に対して非常に弱いことが従来から知られている。たとえば、ＬＥＤランプと静電気がチャージされたコンデンサとを対向させて両者間に放電を生じさせたとき、順方向でおよそ１００Ｖの静電圧で、逆方向ではおよそ３０Ｖの静電圧で破壊されてしまう。
【０００４】
これに対し、静電気等の過電流による発光素子の破壊を防止するためには、Ｓｉダイオードを利用した静電気保護素子を備えることが有効である。この静電気保護素子は、本願出願人が先に提案して特願平９−１８７８２号として既に出願した明細書及び図面に記載のものが適用できる。これは、ｎ型のシリコン基板を基材としたＳｉダイオードを発光素子と逆極性の関係になるように導通をとりながら接続した構成としたものである。
【０００５】
このようなＳｉダイオードとともに発光素子を複合素子化する発光装置の製造は、Ｓｉダイオードをウエハーとして形成しておき、このウエハー上に発光素子を搭載していくというものであり、図６に従来の製造工程の概略を順に示す。
【０００６】
まず、フリップチップ型の発光素子５１のｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１ｂを形成したものを準備する。一方、表面にｐ側及びｎ側の電極のパターンを形成済みのＳｉダイオードウエハー５２を加工装置のステージ上に位置決めして載せておく。
【０００７】
次いで、フリップチップ型の発光素子５１をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側及びｐ側の電極に逆極性となる関係として搭載する。この発光素子５１の搭載は１個ごとについて行われ、超音波，熱及び荷重の負荷によってマイクロバンプ５１ａ，５１ｂを溶着することによって発光素子５１がチップ接合される。Ｓｉダイオードウエハー５２の全面に対してチップ接合が完了すると、それぞれ１個の発光素子５１を上面に含むようにＳｉダイオードウエハー５２をダイサー５３によってダイシングし、これによってＳｉダイオード５４の上に発光素子５１を搭載した静電気保護対応の複合素子が得られる。
【０００８】
このＳｉダイオード５４と発光素子５１との複合素子は、リードフレーム５５ａのマウント部５５ｂに搭載され、Ｓｉダイオード５４の下面に形成されているｎ電極をこのマウント部５５ｂに導通させる。そして、Ｓｉダイオード５４の上面のｐ側電極を他方のリード５５ｃとワイヤ５５ｄによってボンディングするとともに、エポキシ樹脂５５ｅによって全体を被覆することで、図示の形状のＬＥＤランプ５５を得ることができる。
【０００９】
【発明が解決しようとする課題】
ところが、マイクロバンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉダイオードウエハー５２に搭載してチップ接合する工程は、発光素子５１の１個ずつについて行われるので、この工程に要する時間がかなり長くなる。すなわち、発光素子５１の搭載の工程は、この発光素子５１をピックアップしてＳｉダイオードウエハーの電極パターンに合わせて位置決めする工程と、これに続いて超音波，加熱及び荷重の負荷を加えながら接合する工程となるので、１個の発光素子５１については３秒程度の時間が必要となる。そして、生産性を向上させるために、１枚のＳｉダイオードウエハー５２にたとえば３万個程度の発光素子５１を搭載できるようにしたものが多用されているので、このような多数の発光素子５１の搭載完了までには２４時間以上を費やすことになる。
【００１０】
このように、従来の製造方法では、１個の発光素子５１を単位としてＳｉダイオードウエハー５２上に搭載する操作であるため、後工程のダイサー５３によるダイシングの時間まで含めると、工程時間が長くなり、生産性への影響は無視できない。
【００１１】
また、近来では、発光装置は小型化が設計面での重要な課題であり、１個の発光素子の寸法形状の小型化が進んでいる。したがって、図６のように発光素子５１の１個の単体を対象とする製造工程では、発光素子５１が小さいためそのハンドリングに困難さが残り、組み立て精度にも影響する。
【００１２】
本発明において解決すべき課題は、発光素子をたとえば静電気保護対応のためのサブマウント素子等と複合素子化するに際して工程時間を短縮し発光素子のハンドリングも向上させ得る半導体発光装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の半導体発光装置の製造方法は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子が、２つ以上の電極を持つサブマウント素子としてのＳｉダイオード上に搭載接合された半導体発光装置の製造方法であって、ウエハーに前記Ｓｉダイオードの電極パターンを格子状に形成するとともに、当該Ｓｉダイオードの電極パターンを、ある行のパターンと次の行のパターンとが鏡面対称か回転対称の関係となるように形成し、前記ウエハーのＳｉダイオードの電極パターンの前記関係に対応させて、２行に形成された複数の半導体発光素子を、前記Ｓｉダイオードの電極パターンと一致するように、１行目のパターンと２行目のパターンとが互いに鏡面対称か回転対称かのいずれかの関係となるように形成し、前記複数の半導体発光素子が形成されたウエハー片を、前記ウエハーのＳｉダイオード上の電極パターンに合わせて搭載接合した後、前記ウエハー片の複数の半導体発光素子のそれぞれが単体に分離されるように前記ウエハー片及び前記ウエハーを同時にダイシングすることを特徴とする。
【００１４】
このような構成では、半導体発光素子のパターンを複数形成したウエハー片を単位としてサブマウント素子のウエハー上に搭載して接合するので、１個ずつの半導体発光素子をチップ接合するのに比べると、チップ接合時間の工程が大幅に短縮できるとともに、小型チップのハンドリングも容易にすることができる。
【００１５】
【発明の実施の形態】
本願の第１の発明は、透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子が、２つ以上の電極を持つサブマウント素子上に搭載接合された半導体発光装置の製造方法であって、ウエハーに前記サブマウント素子のパターンを行列状に形成し、前記ウエハーのサブマウント素子のパターンに対応して複数の半導体発光素子を行列状に形成したウエハー片を前記ウエハーの上に電極パターンの行列に合わせて搭載接合した後、前記ウエハー片の複数の半導体発光素子のそれぞれが単体に分離されるように前記ウエハー片及び前記ウエハーを同時にダイシングするものであり、サブマウント素子のパターンを形成したウエハー上に複数のパターンを持つウエハー片を同時にチップ接合するので、工程時間を短縮できるとともに、小型チップのハンドリングを容易にするという作用を有する。
【００１６】
本願の第２の発明は、前記ウエハー片に形成する半導体発光素子のパターンは、１または２行に格子配列され、この格子配列を前記ウエハーのサブマウント素子の行列に整合させてダイシングする第１の発明の半導体発光装置の製造方法であり、発光素子よりも大きなサブマウント素子上に接合させる場合、複数の発光素子から成るウエハー片を１行又は２行のブロックに制限することにより、第１の発明の工法が可能になるという作用を有する。
【００１７】
本願の第３の発明は、前記ウエハーに形成されるサブマウント素子のパターンは、ある行のパターンと次の行のパターンとが鏡面対称か回転対称の関係にある第１の発明または第２の発明の半導体発光装置の製造方法であり、複数の発光素子から成るウエハー片が２行の場合に、ウエハーに形成されるサブマウント素子のパターンの各行を鏡面対称か回転対称とすることにより、発光素子をそれよりも大きなサブマウント素子上に接合させる上記工法が可能になるという作用を有する。
【００１８】
本願の第４の発明は、前記ウエハー片に形成する半導体発光素子のパターンは、２行に形成され、１行目のパターンは２行目のパターンと互いに鏡面対称か回転対称の関係にある第３の発明の半導体発光装置の製造方法であり、この場合も、上記理由により上記工法が可能になるという作用を有する。
【００１９】
以下に、本発明の実施の形態の具体例を図面を参照しながら説明する。
図１は本発明の製造方法によって得られる静電気保護対応のサブマウント素子とともに複合化した発光素子を備えたＬＥＤランプの例であって、同図の（ａ）は平面図、同図の（ｂ）は縦断面図である。なお、最終的に得られるＬＥＤの構造は、図６の例で示したものとほぼ同様であるが、ここでは発光素子とＳｉダイオードの平面形状の大きさの関係を示すために、改めて説明するものとする。
【００２０】
図１において、リードフレーム２１の一方のリード２１ａのマウント部２１ｂの上に、静電気保護用のサブマウント素子としてのＳｉダイオード１と発光素子２とを順に重合させた状態で搭載している。発光素子２は透明基板２ａを上方に向けてこれを光取出し面とし、Ｓｉダイオード１の上面と向かい合う面にｐ側電極及びｎ側電極（後述）を形成したものである。
【００２１】
Ｓｉダイオード１はたとえばｎ型シリコン基板を利用したもので、その下面にｎ電極１ａを形成して導電性ペースト等を介してマウント部２１ｂに導通搭載される。そして、Ｓｉダイオードの上面にはｐ側電極及びｎ側電極（後述）を形成し、発光素子２のｐ側及びｎ側の電極を逆極性として搭載接合し、ｐ側電極にはワイヤ２２をボンディングして他方のリード２１ｃに導通させている。なお、Ｓｉダイオード１のｎ型シリコン基板には、上面を向く部分の一部にｐ型不純物を注入してｐ型半導体領域を拡散形成し、このｐ型半導体領域に対応して電極を接合することによって、これをｐ側電極とすることができる。
【００２２】
このようにＳｉダイオード１の上に半導体発光素子２を導通搭載して複合素子化することによって、Ｓｉダイオード１による発光素子２の静電気保護が得られ、エポキシ樹脂２３によって封止することで、図６の例と同様のＬＥＤランプ２４が得られる。
【００２３】
図２は本発明の製造方法に用いる発光素子２のウエハー片の詳細であって、同図の（ａ）は平面図、同図の（ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図である。
【００２４】
図６に示した発光素子５１はその１個が単位となってＳｉダイオードウエハー５２の電極パターンの上に搭載してチップ接合するというものであった。これに対し、本発明の製造方法では、図２に示すように１個のウエハー片３に６個の発光素子２のパターンを形成しておき、このウエハー片３をＳｉダイオードのウエハー上に搭載することで、１回の操作で６個の発光素子２のチップ接合を実行させる。
【００２５】
すなわち、ウエハー片３は透明基板３ａの上にＧａＮ系の半導体薄膜を積層形成したウエハーを、ダイシング又はスクライブによって図２の（ａ）に示す平面形状となるように分割加工したものである。そして、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分によって６個に区画される部分のそれぞれに発光素子２のパターンが形成されている。この発光素子２のパターンは、従来のＧａＮ系のフリップチップ型のものと同様に、ｐ型層及びｎ型層のそれぞれにｐ側電極２ｂ及びｎ側電極２ｃを蒸着法によって形成し、これらのｐ側及びｎ側の電極２ｂ，２ｃにマイクロバンプ２ｄ，２ｅを形成したものである。そして、同図の（ａ）において、線分Ｘ−Ｘの下側の３列はｐ側及びｎ側電極２ｂ，２ｃの配置パターンは全く同じであり、上側の３列は線分Ｘ−Ｘに対して鏡面対称の関係となるような配置となっている。
【００２６】
一方、図３はＳｉダイオード１のパターンを形成したＳｉダイオードウエハーの一部であって１枚のウエハー片３に対応する部分の詳細図であり、同図の（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視による縦断面図である。
【００２７】
Ｓｉダイオードウエハー４は、従来例と同様にｎ型シリコン基板４ａを利用したもので、このｎ型シリコン基板４ａの底面にはｎ電極４ｂを形成している。また、ｎ型シリコン基板４ａの表面は、同図の（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分によって６個に区画され、それぞれにｐ側電極４ｃ及びｎ側電極４ｄのパターンを形成している。そして、図２の（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄの配置パターンは全く同じであり、上側の３列は線分Ｋ−Ｋに対して鏡面対称の関係となるような配置となっている。
【００２８】
ここで、Ｓｉダイオードウエハー４のｐ側及びｎ側の電極４ｃ，４ｄのパターン及びその大きさは、図２の（ａ）の姿勢のウエハー片３を上下反転したときに、ｐ側電極２ｂがｎ側電極４ｄに含まれると同時にｎ側電極２ｃがｐ側電極４ｃに含まれるように形成する。すなわち、図３の（ａ）の斜線の部分にｎ側電極２ｃ上のバンプ２ｅ及びｐ側電極２ｂ上のバンプ２ｄが位置する関係とする。
【００２９】
図４はウエハー片３のＳｉダイオードウエハー４への接合工程であって、同図の（ａ）は要部の正面図、同図の（ｂ）は要部の平面図である。
【００３０】
図において、チップ接合用のヘッド１０に透明基板３ａを吸着・保持されているウエハー片３は、図３の（ａ）に示したＳｉダイオードウエハー４のｐ側及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の電極２ｃ，２ｂが対応するように位置決めされる。このような位置決めは、たとえば、図２の（ａ）に示したＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させることと同義である。そして、ヘッド１０を下降させて加圧及び超音波振動を加えることによって、マイクロバンプ２ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合させる。
【００３１】
以上の工程により、１枚のウエハー片３がＳｉダイオードウエハー４上に接合され、このウエハー片３に含まれた６個の発光素子２のパターンが全てＳｉダイオード素子１側のｐ側及びｎ側の電極４ｃ，４ｄのパターンに整合させてチップ接合される。したがって、従来のように１個ずつの発光素子をＳｉダイオードウエハーのパターン上に載せてチップ接合する方法に比べると、６倍の速さで発光素子２のＳｉダイオードウエハー４上へのチップ接合が可能となる。
【００３２】
ウエハー片３をＳｉダイオードウエハー４の全面にチップ接合した後には、図５に示すようにダイサー１１によって、ウエハー片３とＳｉダイオードウエハー４を同時にダイシングする。このダイシングの工程では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させればよい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線分を含む方向にダイシングしている状態として示されている。
【００３３】
以上のダイシング工程によって、図５の（ａ）の左端部に示すように、ウエハー片３とＳｉダイオードウエハー４がダイシングされ、図１に示したＳｉダイオード１と発光素子２とを積層させた複合素子が得られる。
【００３４】
なお、図５の（ｂ）から明らかなように、ダイシングされた後の複合素子は、長方形状のＳｉダイオード１とほぼ正方形状の発光素子２との組み合わせであり、Ｓｉダイオード１のｐ側電極４ｃの一部に発光素子２が被さるだけである。したがって、ｐ側電極４ｃの広い部分は図３の（ａ）に示すようにワイヤ２２のボンディング面として利用することができる。
【００３５】
以上のようにして得られたＳｉダイオード１と発光素子２の複合素子は、図１に示したようにｎ電極１ａをマウント部２１ｂに搭載するとともに、リード２１ｃとｐ側電極４ｃとの間をワイヤ２２でボンディングすることで、リードフレーム２１に導通させることができる。そして、Ｓｉダイオード１と発光素子２とをｐ側及びｎ側の電極を逆極性として接合することによって、静電気等による過電流が負荷されたときの発光素子２の破壊が防止される。
【００３６】
上記の実施例では、ウエハー片３を２行３列の計６個の発光素子２のブロックとし、行はお互いに鏡面対称としたが、これに限るものではなく、１行２列，１行３列，…や２行１列，２行２列，２行３列，…であってもよい。また、２行の場合は行間でお互いに対面する発光素子は鏡面対称であっても１８０度の回転対称であってもよい。
【００３７】
【発明の効果】
本発明では、半導体発光素子のウエハーへの搭載をブロック化（ウエハー片）することによって半導体発光素子について複数単位で行えるので、静電気保護用のＳｉダイオードのウエハー上への搭載のための工程時間を短くでき、生産性を大幅に改善することができる。また、半導体発光素子単体とする場合よりもブロック化することによって、ハンドリングも容易となり精度も良好な製品が得られる。
【図面の簡単な説明】
【図１】（ａ）は本発明の製造方法によって得られる発光素子をリードフレーム上に搭載したＬＥＤランプの平面図
（ｂ）は同図（ａ）の縦断面図
【図２】（ａ）は発光素子を透明基板上に搭載したウエハー片の平面図
（ｂ）は同図（ａ）のＡ−Ａ線矢視部の縦断面図
【図３】（ａ）はウエハー片を搭載する部分に対応したＳｉダイオードウエハーの平面図
（ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
【図４】（ａ）はＳｉダイオードウエハー上にウエハー片を接合する工程を説明する為の要部正面図
（ｂ）はＳｉダイオードウエハーに対するウエハー片の搭載姿勢と位置関係を示す平面図
【図５】（ａ）はウエハー片を搭載した後のダイシング工程を説明する為の正面図
（ｂ）は同図（ａ）の要部平面図
【図６】従来の製造方法による工程を順に示す概略図
【符号の説明】
１ Ｓｉダイオード
１ａ ｎ電極
２ 発光素子
２ａ 透明基板
２ｂ ｐ側電極
２ｃ ｎ側電極
２ｄ，２ｅ マイクロバンプ
３ ウエハー片
３ａ 透明基板
４ Ｓｉダイオードウエハー
４ａ ｎ型シリコン基板
４ｂ ｎ電極
４ｃ ｐ側電極
４ｄ ｎ側電極
１０ ヘッド
１１ ダイサー
２１ リードフレーム
２１ａ リード
２１ｂ マウント部
２１ｃ リード
２２ ワイヤ
２３ エポキシ樹脂
２４ ＬＥＤランプ
Claims (1)
- 透明基板の上に半導体薄膜層を積層するとともにこの積層膜の表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素子が、２つ以上の電極を持つサブマウント素子としてのＳｉダイオード上に搭載接合された半導体発光装置の製造方法であって、
ウエハーに前記Ｓｉダイオードの電極パターンを格子状に形成するとともに、当該Ｓｉダイオードの電極パターンを、ある行のパターンと次の行のパターンとが鏡面対称か回転対称の関係となるように形成し、
前記ウエハーのＳｉダイオードの電極パターンの前記関係に対応させて、２行に形成された複数の半導体発光素子を、前記Ｓｉダイオードの電極パターンと一致するように、１行目のパターンと２行目のパターンとが互いに鏡面対称か回転対称かのいずれかの関係となるように形成し、
前記複数の半導体発光素子が形成されたウエハー片を、前記ウエハーのＳｉダイオード上の電極パターンに合わせて搭載接合した後、
前記ウエハー片の複数の半導体発光素子のそれぞれが単体に分離されるように前記ウエハー片及び前記ウエハーを同時にダイシングする半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797798A JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797798A JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330620A JPH11330620A (ja) | 1999-11-30 |
| JP3965777B2 true JP3965777B2 (ja) | 2007-08-29 |
Family
ID=15211174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13797798A Expired - Fee Related JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965777B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4904628B2 (ja) * | 2001-03-14 | 2012-03-28 | パナソニック株式会社 | 複合発光素子 |
| JP6367084B2 (ja) | 2014-10-30 | 2018-08-01 | 株式会社東芝 | 半導体チップの接合方法及び半導体チップの接合装置 |
-
1998
- 1998-05-20 JP JP13797798A patent/JP3965777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330620A (ja) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4459433B2 (ja) | 発光素子の製造方法 | |
| KR100853064B1 (ko) | 복합발광소자 | |
| JP4996463B2 (ja) | 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス | |
| EP2197051B1 (en) | Light emitting device and method for manufacturing same | |
| TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
| JP4301075B2 (ja) | 発光ダイオード用パッケージおよびそれを用いた発光装置 | |
| WO2016021476A1 (ja) | 半導体装置及びその製造方法 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| JP2002270905A (ja) | 複合発光素子 | |
| KR20180111941A (ko) | 발광 다이오드, 발광 다이오드의 제조 방법, 발광 다이오드 표시 장치 및 발광 다이오드 표시 장치의 제조 방법 | |
| JP2002057374A (ja) | 半導体発光装置 | |
| TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
| US10699991B2 (en) | Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same | |
| JPH10229097A (ja) | チップ型半導体の製造方法 | |
| JP4682138B2 (ja) | 半導体発光装置 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| JP3965777B2 (ja) | 半導体発光装置の製造方法 | |
| JP2001168383A (ja) | 複合発光素子の製造方法 | |
| JP4443397B2 (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JP6780293B2 (ja) | 発光装置の製造方法 | |
| JP2000012898A (ja) | 半導体発光装置 | |
| JPH11251645A (ja) | 半導体発光装置 | |
| JPH11346007A (ja) | 半導体発光装置及びその製造方法 | |
| JP2003204033A (ja) | 半導体装置の製造方法 | |
| JP7407360B2 (ja) | 発光装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |