JP2002270905A - 複合発光素子 - Google Patents
複合発光素子Info
- Publication number
- JP2002270905A JP2002270905A JP2001072222A JP2001072222A JP2002270905A JP 2002270905 A JP2002270905 A JP 2002270905A JP 2001072222 A JP2001072222 A JP 2001072222A JP 2001072222 A JP2001072222 A JP 2001072222A JP 2002270905 A JP2002270905 A JP 2002270905A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- light
- emitting element
- submount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 31
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 26
- 239000004065 semiconductor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000005611 electricity Effects 0.000 description 6
- 229910052594 sapphire Inorganic materials 0.000 description 6
- 239000010980 sapphire Substances 0.000 description 6
- 230000003068 static effect Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 発光素子を複数個備えたブロック発光素子を
１個のサブマウント素子に搭載することによりコスト面
と熱による発光効率の低下を改善した複合発光素子を提
供すること。 【解決手段】 Ｓｉ基板２ａを持つサブマウント素子２
の上にブロック発光素子１を導通搭載する複合発光素子
であって、Ｓｉ基板２ａの良放熱性とブロック発光素子
１には複数の発光素子を含む構成とすることにより、大
電流の印加に対しても熱による発光効率の低下を改善
し、高輝度を保てるようにする。
１個のサブマウント素子に搭載することによりコスト面
と熱による発光効率の低下を改善した複合発光素子を提
供すること。 【解決手段】 Ｓｉ基板２ａを持つサブマウント素子２
の上にブロック発光素子１を導通搭載する複合発光素子
であって、Ｓｉ基板２ａの良放熱性とブロック発光素子
１には複数の発光素子を含む構成とすることにより、大
電流の印加に対しても熱による発光効率の低下を改善
し、高輝度を保てるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、複合発光素子に係
り、特に発光素子をサブマウント素子にチップ接合させ
て複合素子化し、このサブマウント素子によって機能改
善を可能とした複合発光素子に関する。
り、特に発光素子をサブマウント素子にチップ接合させ
て複合素子化し、このサブマウント素子によって機能改
善を可能とした複合発光素子に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、従来のものに比べて格段に高
輝度化されたので、青色発光だけでなく蛍光物質を含む
波長変換層で被覆するようにして白色発光としても利用
されるようになった。ＧａＮ系化合物半導体を利用する
発光素子では、結晶基板として一般的には透明で絶縁性
のサファイアが利用されるので、基板とは反対側の面に
ｐ側及びｎ側の電極がそれぞれ形成されたフリップチッ
プ型である。このようなフリップチップ型の発光素子で
は、各電極をマイクロバンプを介して配線基板やリード
フレームの搭載面に搭載して接合するフェイスダウン方
式とし、透明のサファイア基板の上面を主光取り出し面
とすることが効果的である。一方、このようなＧａＮ系
化合物半導体による青色発光の発光素子では、静電気に
弱いという性質があるので、静電気保護用のツェナーダ
イオードと組み合わせた複合発光素子が近来では広く使
用されるようになった。
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、従来のものに比べて格段に高
輝度化されたので、青色発光だけでなく蛍光物質を含む
波長変換層で被覆するようにして白色発光としても利用
されるようになった。ＧａＮ系化合物半導体を利用する
発光素子では、結晶基板として一般的には透明で絶縁性
のサファイアが利用されるので、基板とは反対側の面に
ｐ側及びｎ側の電極がそれぞれ形成されたフリップチッ
プ型である。このようなフリップチップ型の発光素子で
は、各電極をマイクロバンプを介して配線基板やリード
フレームの搭載面に搭載して接合するフェイスダウン方
式とし、透明のサファイア基板の上面を主光取り出し面
とすることが効果的である。一方、このようなＧａＮ系
化合物半導体による青色発光の発光素子では、静電気に
弱いという性質があるので、静電気保護用のツェナーダ
イオードと組み合わせた複合発光素子が近来では広く使
用されるようになった。
【０００３】図１１の（ａ）は従来の複合発光素子の平
面図、（ｂ）は正面図、（ｃ）は等価回路図である。
面図、（ｂ）は正面図、（ｃ）は等価回路図である。
【０００４】図示のように、発光素子５１はサファイア
基板５１ａの上にＧａＮ系化合物半導体を積層したもの
で、ｐ型層及びｎ型層に導通させてｐ側電極５１ｃ及び
ｎ側電極５１ｂが形成されている。一方、ツェナーダイ
オードを利用したサブマウント素子５２はｎ型のＳｉ基
板５２ａの上面側の一部に不純物を注入してｐ型半導体
領域５２ｂを形成し、このｐ型半導体領域５２ｂに接触
させてｐ側電極５２ｃを設け、残りのｎ型半導体領域５
２ａの上面側にｎ側電極５２ｄを形成し、下面側に裏面
電極５２ｅを形成したものである。そして、発光素子５
１のｎ側電極５１ｂがバンプ５３ａによってサブマウン
ト素子５２のｐ側電極５２ｃに接続され、発光素子５１
のｐ側電極５１ｃがバンプ５３ｂによってサブマウント
素子５２のｎ側電極５２ｄに接続されている。
基板５１ａの上にＧａＮ系化合物半導体を積層したもの
で、ｐ型層及びｎ型層に導通させてｐ側電極５１ｃ及び
ｎ側電極５１ｂが形成されている。一方、ツェナーダイ
オードを利用したサブマウント素子５２はｎ型のＳｉ基
板５２ａの上面側の一部に不純物を注入してｐ型半導体
領域５２ｂを形成し、このｐ型半導体領域５２ｂに接触
させてｐ側電極５２ｃを設け、残りのｎ型半導体領域５
２ａの上面側にｎ側電極５２ｄを形成し、下面側に裏面
電極５２ｅを形成したものである。そして、発光素子５
１のｎ側電極５１ｂがバンプ５３ａによってサブマウン
ト素子５２のｐ側電極５２ｃに接続され、発光素子５１
のｐ側電極５１ｃがバンプ５３ｂによってサブマウント
素子５２のｎ側電極５２ｄに接続されている。
【０００５】このように、ｎ側とｐ側とを逆極性で導通
させることにより、ツェナーダイオードを利用したサブ
マウント素子５２によって発光素子５１の静電気による
破壊を防止できる。また、サファイア基板５１ａは熱伝
導率が小さいので放熱が十分ではないが、Ｓｉ基板５２
ａには十分な放熱性があるので、発光素子５１をサブマ
ウント素子５２と複合素子化することで、発光素子５１
の発熱による輝度低下も防ぐことができる。
させることにより、ツェナーダイオードを利用したサブ
マウント素子５２によって発光素子５１の静電気による
破壊を防止できる。また、サファイア基板５１ａは熱伝
導率が小さいので放熱が十分ではないが、Ｓｉ基板５２
ａには十分な放熱性があるので、発光素子５１をサブマ
ウント素子５２と複合素子化することで、発光素子５１
の発熱による輝度低下も防ぐことができる。
【０００６】
【発明が解決しようとする課題】各発光色の発光素子
（ＬＥＤ素子）は、各種の分野で広く利用されている
が、近年では植物栽培用や照明用の光源としても検討さ
れるようになってきた。この植物栽培用や照明用の光源
とする場合では、大きな光度が必要となるため、多数の
ＬＥＤランプ等の発光装置が必要になる。すなわち、現
在までに開発されている発光素子では、通電可能な電流
の大きさはせいぜい２０ｍＡ程度と極めて小さいので、
光度を大きくするためには多数のＬＥＤ素子を必要とす
るためコストが極めて高くなる。
（ＬＥＤ素子）は、各種の分野で広く利用されている
が、近年では植物栽培用や照明用の光源としても検討さ
れるようになってきた。この植物栽培用や照明用の光源
とする場合では、大きな光度が必要となるため、多数の
ＬＥＤランプ等の発光装置が必要になる。すなわち、現
在までに開発されている発光素子では、通電可能な電流
の大きさはせいぜい２０ｍＡ程度と極めて小さいので、
光度を大きくするためには多数のＬＥＤ素子を必要とす
るためコストが極めて高くなる。
【０００７】このように多数の発光素子を使用する場合
でも、図１１に示したサブマウント素子５２に発光素子
５１を搭載した複合発光素子を利用できる。この場合、
サブマウント素子５２にＳｉ基板５２ａを用いることに
より放熱性が促進されるため、発光効率が良くなり、照
明用の光源としては適している。しかし、このタイプの
発光素子５１は、ｐ側及びｎ側電極が同一面側に形成さ
れたフリップチップ型でｎ側電極が４角の１角に形成さ
れているため、流れる電流はｎ側とｐ側電極の境界近傍
に集中し、その部分の電流密度が大きくなり、発熱も多
く発光効率が悪くなるという欠点がある。そのため、発
光素子５１全体で考えても、均等に電流密度が分布して
いる場合と比較すると、一部に電流が集中している場合
のほうが発光効率は悪くなる。言い換えると、発光素子
５１全体で同じ発光量を得るためには、均等な電流密度
分布に近いほうがトータルの発熱量が少ないということ
である。
でも、図１１に示したサブマウント素子５２に発光素子
５１を搭載した複合発光素子を利用できる。この場合、
サブマウント素子５２にＳｉ基板５２ａを用いることに
より放熱性が促進されるため、発光効率が良くなり、照
明用の光源としては適している。しかし、このタイプの
発光素子５１は、ｐ側及びｎ側電極が同一面側に形成さ
れたフリップチップ型でｎ側電極が４角の１角に形成さ
れているため、流れる電流はｎ側とｐ側電極の境界近傍
に集中し、その部分の電流密度が大きくなり、発熱も多
く発光効率が悪くなるという欠点がある。そのため、発
光素子５１全体で考えても、均等に電流密度が分布して
いる場合と比較すると、一部に電流が集中している場合
のほうが発光効率は悪くなる。言い換えると、発光素子
５１全体で同じ発光量を得るためには、均等な電流密度
分布に近いほうがトータルの発熱量が少ないということ
である。
【０００８】また、複合発光素子を多数設備する場合
に、直列配置とすると１００Ｖの商用電源をそのまま使
えるような消費電力に設定できる。しかしながら、１個
の発光素子５１を１個のサブマウント素子５２に搭載
し、サブマウント素子５２にＳｉ基板５２ａを用いたも
のでも、この放熱性を利用するだけでは設備全体の放熱
の促進には限界があり、発光素子５１の発光効率低下を
もたらしてしまう。
に、直列配置とすると１００Ｖの商用電源をそのまま使
えるような消費電力に設定できる。しかしながら、１個
の発光素子５１を１個のサブマウント素子５２に搭載
し、サブマウント素子５２にＳｉ基板５２ａを用いたも
のでも、この放熱性を利用するだけでは設備全体の放熱
の促進には限界があり、発光素子５１の発光効率低下を
もたらしてしまう。
【０００９】また、図１１の複合発光素子はマイクロバ
ンプ５３ａ，５３ｂを介して発光素子５１をサブマウン
ト素子５２上にフリップチップ実装するが、その実装工
程は、発光素子５１の１個ずつについて行われるので、
この工程に要する時間がかなり長くなる。すなわち、発
光素子５１の搭載の工程は、この発光素子５１をピック
アップしてサブマウント素子５２が形成されたウエハー
の電極パターンに合わせて位置決めする工程と、これに
続いて超音波、加熱及び荷重の負荷を加えながらバンプ
接合する工程となるため、１個の発光素子５１について
は３秒程度の時間が必要となる。そして、サブマウント
素子５２が形成されたウエハーにたとえば３万個程度の
発光素子５１を搭載できるようにしたものが多用されて
いるので、このような多数の発光素子５１の搭載完了ま
でには２４時間以上を費やすことになり、生産性への影
響すなわちコストへの影響は無視できない。
ンプ５３ａ，５３ｂを介して発光素子５１をサブマウン
ト素子５２上にフリップチップ実装するが、その実装工
程は、発光素子５１の１個ずつについて行われるので、
この工程に要する時間がかなり長くなる。すなわち、発
光素子５１の搭載の工程は、この発光素子５１をピック
アップしてサブマウント素子５２が形成されたウエハー
の電極パターンに合わせて位置決めする工程と、これに
続いて超音波、加熱及び荷重の負荷を加えながらバンプ
接合する工程となるため、１個の発光素子５１について
は３秒程度の時間が必要となる。そして、サブマウント
素子５２が形成されたウエハーにたとえば３万個程度の
発光素子５１を搭載できるようにしたものが多用されて
いるので、このような多数の発光素子５１の搭載完了ま
でには２４時間以上を費やすことになり、生産性への影
響すなわちコストへの影響は無視できない。
【００１０】このように、図１１に示した従来構造の複
合発光素子により照明用など大きな光度が必要な光源を
実現するには、上記のような問題点を改善することが必
要である。
合発光素子により照明用など大きな光度が必要な光源を
実現するには、上記のような問題点を改善することが必
要である。
【００１１】そこで、本発明は、発光素子を複数個備え
たブロック発光素子を１個のサブマウント素子に搭載す
ることにより、コスト面及び発熱による発光効率の低下
を改善した複合発光素子を提供することを目的とする。
たブロック発光素子を１個のサブマウント素子に搭載す
ることにより、コスト面及び発熱による発光効率の低下
を改善した複合発光素子を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明の複合発光素子
は、サブマウント素子上に発光素子が実装された複合発
光素子であって、発光素子が複数個の発光素子で構成さ
れたブロック発光素子からなることを特徴とする。
は、サブマウント素子上に発光素子が実装された複合発
光素子であって、発光素子が複数個の発光素子で構成さ
れたブロック発光素子からなることを特徴とする。
【００１３】本発明によれば、発光素子を複数個備えた
ブロック発光素子を１個のサブマウント素子に搭載する
ことにより、コスト面と発熱による発光効率の低下を改
善した複合発光素子が得られる。
ブロック発光素子を１個のサブマウント素子に搭載する
ことにより、コスト面と発熱による発光効率の低下を改
善した複合発光素子が得られる。
【００１４】
【発明の実施の形態】請求項１に記載の発明は、サブマ
ウント素子上に発光素子が実装された複合発光素子であ
って、前記発光素子が複数個の発光素子で構成されたブ
ロック発光素子からなることを特徴とする複合発光素子
であり、複数の発光素子からなるブロック発光素子にす
ることにより、熱による発光効率の低下と生産性を含め
たコストを改善できる。
ウント素子上に発光素子が実装された複合発光素子であ
って、前記発光素子が複数個の発光素子で構成されたブ
ロック発光素子からなることを特徴とする複合発光素子
であり、複数の発光素子からなるブロック発光素子にす
ることにより、熱による発光効率の低下と生産性を含め
たコストを改善できる。
【００１５】請求項２に記載の発明は、前記サブマウン
ト素子に対し、前記ブロック発光素子を構成する複数個
の発光素子を直列、並列またはその組み合わせで接続し
たことを特徴とする請求項１記載の複合発光素子であ
り、ブロック発光素子を構成する複数の発光素子を並列
に接続することにより請求項１に記載の発明と同様の作
用が得られ、また、直列に接続することにより請求項１
に記載の発明による作用に加え、１００Ｖの商用電源を
そのまま使えるような消費電力に設定できる。
ト素子に対し、前記ブロック発光素子を構成する複数個
の発光素子を直列、並列またはその組み合わせで接続し
たことを特徴とする請求項１記載の複合発光素子であ
り、ブロック発光素子を構成する複数の発光素子を並列
に接続することにより請求項１に記載の発明と同様の作
用が得られ、また、直列に接続することにより請求項１
に記載の発明による作用に加え、１００Ｖの商用電源を
そのまま使えるような消費電力に設定できる。
【００１６】請求項３に記載の発明は、前記サブマウン
ト素子に、前記ブロック発光素子を構成する複数個の発
光素子が直列、並列またはその組み合わせで接続される
配線を設けたことを特徴とする請求項１記載の複合発光
素子であり、配線により複数の発光素子を並列に接続す
ることにより請求項１に記載の発明と同様の作用が得ら
れ、また、直列に接続することにより請求項１に記載の
発明による作用に加え、１００Ｖの商用電源をそのまま
使えるような消費電力に設定できる。
ト素子に、前記ブロック発光素子を構成する複数個の発
光素子が直列、並列またはその組み合わせで接続される
配線を設けたことを特徴とする請求項１記載の複合発光
素子であり、配線により複数の発光素子を並列に接続す
ることにより請求項１に記載の発明と同様の作用が得ら
れ、また、直列に接続することにより請求項１に記載の
発明による作用に加え、１００Ｖの商用電源をそのまま
使えるような消費電力に設定できる。
【００１７】請求項４に記載の発明は、前記サブマウン
ト素子は、少なくとも１つのダイオードからなり、前記
ブロック発光素子と逆極性で並列に接続されたものであ
ることを特徴とする請求項２または３記載の複合発光素
子であり、請求項２，３に記載の発明による作用に加
え、１つのサブマウント素子で複数の発光素子の静電気
保護を行うことができる。
ト素子は、少なくとも１つのダイオードからなり、前記
ブロック発光素子と逆極性で並列に接続されたものであ
ることを特徴とする請求項２または３記載の複合発光素
子であり、請求項２，３に記載の発明による作用に加
え、１つのサブマウント素子で複数の発光素子の静電気
保護を行うことができる。
【００１８】以下、本発明の実施の形態を図面に基づい
て説明する。
て説明する。
【００１９】図１は本発明の複合発光素子に用いるブロ
ック発光素子の詳細であって、（ａ）は平面図、（ｂ）
は（ａ）のＡ−Ａ線矢視による断面図である。
ック発光素子の詳細であって、（ａ）は平面図、（ｂ）
は（ａ）のＡ−Ａ線矢視による断面図である。
【００２０】図において、ブロック発光素子１はサファ
イア基板１ａの上にＧａＮ系化合物半導体を積層した青
色発光のもので、ＧａＮ系化合物半導体のｎ型層の上面
にｎ側電極１ｂを形成するとともに、ｐ型層の上面にｐ
側電極１ｃを形成したものである。ｎ側電極１ｂ及びｐ
側電極１ｃの形成パターンは、従来例の図１１で示した
ものの相似形で約４分の１の面積のものを４組配列した
ものに相当し、１個のブロック発光素子１で従来の発光
素子の１．１倍の発光輝度を担うことができる。なお、
ｎ側電極１ｂ及びｐ側電極１ｃの形成パターンを、図１
１で示したものと同じサイズのものを４組配列したもの
に相当するものとすれば、４倍以上の発光輝度を担うこ
とができる。
イア基板１ａの上にＧａＮ系化合物半導体を積層した青
色発光のもので、ＧａＮ系化合物半導体のｎ型層の上面
にｎ側電極１ｂを形成するとともに、ｐ型層の上面にｐ
側電極１ｃを形成したものである。ｎ側電極１ｂ及びｐ
側電極１ｃの形成パターンは、従来例の図１１で示した
ものの相似形で約４分の１の面積のものを４組配列した
ものに相当し、１個のブロック発光素子１で従来の発光
素子の１．１倍の発光輝度を担うことができる。なお、
ｎ側電極１ｂ及びｐ側電極１ｃの形成パターンを、図１
１で示したものと同じサイズのものを４組配列したもの
に相当するものとすれば、４倍以上の発光輝度を担うこ
とができる。
【００２１】図２はサブマウント素子の詳細であって、
（ａ）は平面図、（ｂ）は正面図である。
（ａ）は平面図、（ｂ）は正面図である。
【００２２】サブマウント素子２は、１つの静電気保護
用のツェナーダイオードを利用してｎ型のＳｉ基板２ａ
の下面に裏面電極２ｂを形成するとともに上面にはＳｉ
Ｏ2の絶縁膜２ｃを形成したものである。Ｓｉ基板２ａ
の一部には不純物を注入してｐ型半導体領域２ｄを形成
している。絶縁膜２ｃはＳｉ基板２ａの全体に形成され
ているが、ｐ型半導体領域２ｄを開放するｐ側窓２ｅ及
びＳｉ基板２ａのｎ型層を開放するｎ側窓２ｆを一部に
設けている。そして、絶縁膜２ｃの上にはｐ側窓２ｅに
被さってｐ型半導体領域２ｄに導通するｐ側電極３ａ
と、ｎ側窓２ｆに被さってＳｉ基板２ａのｎ型層に導通
するｎ側電極３ｂが形成されている。また、絶縁膜２ｃ
にはｐ側電極３ａ及びｎ側電極３ｂとともにブロック発
光素子のｎ側電極１ｂ及びｐ側電極１ｃのパターンを直
列配置するための配線パターンとして第１電極４ａ，第
２電極４ｂ，第３電極４ｃがそれぞれ形成されている。
用のツェナーダイオードを利用してｎ型のＳｉ基板２ａ
の下面に裏面電極２ｂを形成するとともに上面にはＳｉ
Ｏ2の絶縁膜２ｃを形成したものである。Ｓｉ基板２ａ
の一部には不純物を注入してｐ型半導体領域２ｄを形成
している。絶縁膜２ｃはＳｉ基板２ａの全体に形成され
ているが、ｐ型半導体領域２ｄを開放するｐ側窓２ｅ及
びＳｉ基板２ａのｎ型層を開放するｎ側窓２ｆを一部に
設けている。そして、絶縁膜２ｃの上にはｐ側窓２ｅに
被さってｐ型半導体領域２ｄに導通するｐ側電極３ａ
と、ｎ側窓２ｆに被さってＳｉ基板２ａのｎ型層に導通
するｎ側電極３ｂが形成されている。また、絶縁膜２ｃ
にはｐ側電極３ａ及びｎ側電極３ｂとともにブロック発
光素子のｎ側電極１ｂ及びｐ側電極１ｃのパターンを直
列配置するための配線パターンとして第１電極４ａ，第
２電極４ｂ，第３電極４ｃがそれぞれ形成されている。
【００２３】図３はサブマウント素子２にブロック発光
素子１を搭載したときの詳細であって、（ａ）は平面
図、（ｂ）は正面図である。
素子１を搭載したときの詳細であって、（ａ）は平面
図、（ｂ）は正面図である。
【００２４】ブロック発光素子１は図１の姿勢をそのま
ま反転してサブマウント素子２の上に被せたものであ
り、サブマウント素子２のｐ側電極３ａ，ｎ側電極３ｂ
及び第１〜第３電極４ａ，４ｂ，４ｃに予め形成したバ
ンプ５によって導通接続されている。このとき、ブロッ
ク発光素子１の４組のｎ側電極１ｂ及びｐ側電極１ｃと
サブマウント素子２の各電極３ａ，３ｂ，４ａ，４ｂ，
４ｃの対応は図４に示す通りである。このような導通構
造により、図５の等価回路に示すように、１個のサブマ
ウント素子２に対して４個の発光素子が直列配列される
ことになる。
ま反転してサブマウント素子２の上に被せたものであ
り、サブマウント素子２のｐ側電極３ａ，ｎ側電極３ｂ
及び第１〜第３電極４ａ，４ｂ，４ｃに予め形成したバ
ンプ５によって導通接続されている。このとき、ブロッ
ク発光素子１の４組のｎ側電極１ｂ及びｐ側電極１ｃと
サブマウント素子２の各電極３ａ，３ｂ，４ａ，４ｂ，
４ｃの対応は図４に示す通りである。このような導通構
造により、図５の等価回路に示すように、１個のサブマ
ウント素子２に対して４個の発光素子が直列配列される
ことになる。
【００２５】以上の構造において、サブマウント素子２
の上に導通搭載されたブロック発光素子１には４個の発
光素子が含まれているので、従来のものに比べて高輝度
の発光が得られ、植物栽培用光源や照明用光源として最
適に利用できる。また、ブロック発光素子１は４個の発
光素子を直列配列しているので駆動電圧を家庭用電源の
１００Ｖに近づけることができ、植物栽培や照明施設等
での使用が簡単になる。そして、駆動電流が大きくて発
光素子による発熱が大きくても、Ｓｉ基板２ａを用いた
サブマウント素子２による放熱が促進されるので、発熱
輝度が低下することもない。
の上に導通搭載されたブロック発光素子１には４個の発
光素子が含まれているので、従来のものに比べて高輝度
の発光が得られ、植物栽培用光源や照明用光源として最
適に利用できる。また、ブロック発光素子１は４個の発
光素子を直列配列しているので駆動電圧を家庭用電源の
１００Ｖに近づけることができ、植物栽培や照明施設等
での使用が簡単になる。そして、駆動電流が大きくて発
光素子による発熱が大きくても、Ｓｉ基板２ａを用いた
サブマウント素子２による放熱が促進されるので、発熱
輝度が低下することもない。
【００２６】図６はブロック発光素子１を並列配置する
サブマウント素子２の詳細であって、（ａ）は平面図、
（ｂ）は正面図である。
サブマウント素子２の詳細であって、（ａ）は平面図、
（ｂ）は正面図である。
【００２７】サブマウント素子２は、先の例と同様にｎ
型のＳｉ基板２ａの下面に裏面電極２ｂを形成するとと
もに上面にはＳｉＯ2の絶縁膜２ｃを形成したものであ
る。Ｓｉ基板２ａの一部には不純物を注入してｐ型半導
体領域２ｄを形成している。絶縁膜２ｃはＳｉ基板２ａ
の全体に形成されているが、ｐ型半導体領域２ｄを開放
するｐ側窓２ｅ及びＳｉ基板２ａのｎ型層を開放するｎ
側窓２ｆ，２ｇを一部に設けている。そして、絶縁膜２
ｃの上にはｐ側窓２ｅに被さってｐ型半導体領域２ｄに
導通するｐ側電極３ａと、ｎ側窓２ｆに被さってＳｉ基
板２ａのｎ型層に導通するｎ側電極３ｂと、ｎ側窓２ｇ
に被さってＳｉ基板のｎ型層に導通するｎ側電極３ｃが
形成されている。
型のＳｉ基板２ａの下面に裏面電極２ｂを形成するとと
もに上面にはＳｉＯ2の絶縁膜２ｃを形成したものであ
る。Ｓｉ基板２ａの一部には不純物を注入してｐ型半導
体領域２ｄを形成している。絶縁膜２ｃはＳｉ基板２ａ
の全体に形成されているが、ｐ型半導体領域２ｄを開放
するｐ側窓２ｅ及びＳｉ基板２ａのｎ型層を開放するｎ
側窓２ｆ，２ｇを一部に設けている。そして、絶縁膜２
ｃの上にはｐ側窓２ｅに被さってｐ型半導体領域２ｄに
導通するｐ側電極３ａと、ｎ側窓２ｆに被さってＳｉ基
板２ａのｎ型層に導通するｎ側電極３ｂと、ｎ側窓２ｇ
に被さってＳｉ基板のｎ型層に導通するｎ側電極３ｃが
形成されている。
【００２８】図６に示したサブマウント素子２に対する
ブロック発光素子１の実装は、ブロック発光素子１を図
１の姿勢からそのまま反転してサブマウント素子２の上
に被せたものである。すなわち、ブロック発光素子１の
４組のｎ側電極１ｂ及びｐ側電極１ｃとサブマウント素
子２の各電極３ａ，３ｂ，３ｃの対応は図７に示す通り
である。このような導通構造により、図８の等価回路に
示すように、１個のサブマウント素子２に対して４個の
発光素子が並列配列されることになる。
ブロック発光素子１の実装は、ブロック発光素子１を図
１の姿勢からそのまま反転してサブマウント素子２の上
に被せたものである。すなわち、ブロック発光素子１の
４組のｎ側電極１ｂ及びｐ側電極１ｃとサブマウント素
子２の各電極３ａ，３ｂ，３ｃの対応は図７に示す通り
である。このような導通構造により、図８の等価回路に
示すように、１個のサブマウント素子２に対して４個の
発光素子が並列配列されることになる。
【００２９】なお、上記実施形態では、ブロック発光素
子１は、４分割の４個の発光素子で構成されているが、
これに限ったものではなく、発光効率への効果は、分割
が細かいほど、すなわち構成される発光素子の数が多い
ほど、また、電流が大きいほど大きくなる。
子１は、４分割の４個の発光素子で構成されているが、
これに限ったものではなく、発光効率への効果は、分割
が細かいほど、すなわち構成される発光素子の数が多い
ほど、また、電流が大きいほど大きくなる。
【００３０】このようにサブマウント素子２にブロック
発光素子１を導通搭載することで、ブロック発光素子１
の発光素子を並列配列することができ、高輝度の光源と
して利用できる。
発光素子１を導通搭載することで、ブロック発光素子１
の発光素子を並列配列することができ、高輝度の光源と
して利用できる。
【００３１】次に、複合発光素子をブロック発光素子１
によって構成することにより，発光効率が良くなること
を概算で説明する。
によって構成することにより，発光効率が良くなること
を概算で説明する。
【００３２】図１１に示した従来の構造の複合発光素子
において、計算を簡単とするため発光素子５１のチップ
サイズを図９（ａ）に示すように平面的で１辺が０．４
ｍｍの正方形とし、その一角（同図右下）に半径０．２
ｍｍの扇状のｎ側電極が形成されているものとする。ま
た、ｎ側電極以外の部分にはｐ側電極が形成されている
ものとし、この部分の下のｐ−ｎジャンクション部が発
光する。電流は２０ｍＡ流すものとする。このとき、ｎ
側とｐ側電極の境界線Ａ近傍の電流密度と円弧Ｂ近傍の
電流密度は、円弧Ａと円弧Ｂの長さに逆比例する。すな
わち、Ａ近傍の電流密度はＢ近傍の電流密度の２倍とな
る。
において、計算を簡単とするため発光素子５１のチップ
サイズを図９（ａ）に示すように平面的で１辺が０．４
ｍｍの正方形とし、その一角（同図右下）に半径０．２
ｍｍの扇状のｎ側電極が形成されているものとする。ま
た、ｎ側電極以外の部分にはｐ側電極が形成されている
ものとし、この部分の下のｐ−ｎジャンクション部が発
光する。電流は２０ｍＡ流すものとする。このとき、ｎ
側とｐ側電極の境界線Ａ近傍の電流密度と円弧Ｂ近傍の
電流密度は、円弧Ａと円弧Ｂの長さに逆比例する。すな
わち、Ａ近傍の電流密度はＢ近傍の電流密度の２倍とな
る。
【００３３】次に、図３に示した本実施形態における複
合発光素子を示すものとして、図９（ａ）に示す１辺が
０．４ｍｍの正方形を図９（ｂ）に示すように１辺が
０．２ｍｍの正方形に４等分し、その各々に１／４の面
積で相似形のｎ側電極及びｐ側電極を形成する。その小
さな４個の発光素子は並列に接続され、その各々には電
流５ｍＡが流される。このとき、小さな発光素子のｎ側
電極とｐ側電極の境界線ＳＡ近傍の電流密度は、円弧Ｓ
Ｂ近傍の電流密度の２倍となる。また、図９（ａ）に示
すＡ近傍の電流密度は、ＳＡ近傍の電流密度の２倍とな
る。すなわち、Ａ近傍の電流密度，Ｂ近傍の電流密度，
ＳＡ近傍の電流密度，ＳＢ近傍の電流密度の比は４：
２：２：１である。
合発光素子を示すものとして、図９（ａ）に示す１辺が
０．４ｍｍの正方形を図９（ｂ）に示すように１辺が
０．２ｍｍの正方形に４等分し、その各々に１／４の面
積で相似形のｎ側電極及びｐ側電極を形成する。その小
さな４個の発光素子は並列に接続され、その各々には電
流５ｍＡが流される。このとき、小さな発光素子のｎ側
電極とｐ側電極の境界線ＳＡ近傍の電流密度は、円弧Ｓ
Ｂ近傍の電流密度の２倍となる。また、図９（ａ）に示
すＡ近傍の電流密度は、ＳＡ近傍の電流密度の２倍とな
る。すなわち、Ａ近傍の電流密度，Ｂ近傍の電流密度，
ＳＡ近傍の電流密度，ＳＢ近傍の電流密度の比は４：
２：２：１である。
【００３４】ここで、図１０（ａ）に示すように発光素
子の輝度が電流密度に比例して大きくなるものであれ
ば、Ａ近傍の輝度とＢ近傍の輝度との合計（４×１＋２
×２）はＳＡ近傍の輝度とＳＢ近傍の輝度との合計（２
×１／２＋１×１）の４倍に等しくなるはずであるが、
実際は図１０（ｂ）に示すように電流密度が大きくなる
にしたがって飽和していく。飽和の重みをそれぞれＡ，
Ｂ，ＳＡ，ＳＢの順に０．８９，０．９５，０．９５，
１とすると、Ａ近傍の輝度とＢ近傍の輝度との合計は４
×０．８９×１＋２×０．９５×２＝７．３６、ＳＡ近
傍の輝度とＳＢ近傍の輝度との合計の４倍は４×（２×
０．９５×１／２＋１×１×１）＝７．８となる。すな
わち、合計面積が同じで発光素子であっても、分割して
並列に接続する方が、発光効率が高くなることを示して
いる。なお、直列に接続する場合も同じように説明でき
る。
子の輝度が電流密度に比例して大きくなるものであれ
ば、Ａ近傍の輝度とＢ近傍の輝度との合計（４×１＋２
×２）はＳＡ近傍の輝度とＳＢ近傍の輝度との合計（２
×１／２＋１×１）の４倍に等しくなるはずであるが、
実際は図１０（ｂ）に示すように電流密度が大きくなる
にしたがって飽和していく。飽和の重みをそれぞれＡ，
Ｂ，ＳＡ，ＳＢの順に０．８９，０．９５，０．９５，
１とすると、Ａ近傍の輝度とＢ近傍の輝度との合計は４
×０．８９×１＋２×０．９５×２＝７．３６、ＳＡ近
傍の輝度とＳＢ近傍の輝度との合計の４倍は４×（２×
０．９５×１／２＋１×１×１）＝７．８となる。すな
わち、合計面積が同じで発光素子であっても、分割して
並列に接続する方が、発光効率が高くなることを示して
いる。なお、直列に接続する場合も同じように説明でき
る。
【００３５】また、コスト面では、発光効率が高くなる
ので発光装置の数が削減できる。また、発光素子を複数
個形成したブロック発光素子を１つのサブマウント素子
上に実装するため、１個ずつの発光素子をチップ接合す
るのに比べると、チップ接合時間の工程が大幅に短縮で
きるとともに、小型の発光素子もブロックで扱うのでハ
ンドリングも容易にすることができる。また、複数個の
発光素子の静電気保護を１つのツェナーダイオードで行
えることもコスト的にメリットがある。
ので発光装置の数が削減できる。また、発光素子を複数
個形成したブロック発光素子を１つのサブマウント素子
上に実装するため、１個ずつの発光素子をチップ接合す
るのに比べると、チップ接合時間の工程が大幅に短縮で
きるとともに、小型の発光素子もブロックで扱うのでハ
ンドリングも容易にすることができる。また、複数個の
発光素子の静電気保護を１つのツェナーダイオードで行
えることもコスト的にメリットがある。
【００３６】なお、本実施形態においては、１つのツェ
ナーダイオードを用いたサブマウント素子２の例につい
て説明したが、複数のダイオードによって等価的に１つ
のダイオードとすることも可能である。
ナーダイオードを用いたサブマウント素子２の例につい
て説明したが、複数のダイオードによって等価的に１つ
のダイオードとすることも可能である。
【００３７】
【発明の効果】本発明では、サブマウント素子上に複数
の発光素子で構成されたブロック発光素子を搭載するの
で、発光輝度を向上させることができ、植物栽培用や照
明用の光源として有効に利用できる。また、ブロック発
光素子に含まれる複数の発光素子は、サブマウント素子
を静電気保護用のＳｉ基板のツェナーダイオードとする
ことによって静電気による破壊が防止されるとともに、
大電流を流してもＳｉ基板による放熱が促進されるので
熱による発光素子の発光効率の低下を低く抑えることが
できる。
の発光素子で構成されたブロック発光素子を搭載するの
で、発光輝度を向上させることができ、植物栽培用や照
明用の光源として有効に利用できる。また、ブロック発
光素子に含まれる複数の発光素子は、サブマウント素子
を静電気保護用のＳｉ基板のツェナーダイオードとする
ことによって静電気による破壊が防止されるとともに、
大電流を流してもＳｉ基板による放熱が促進されるので
熱による発光素子の発光効率の低下を低く抑えることが
できる。
【図１】本発明の複合発光素子に使用する青色発光のブ
ロック発光素子の詳細であって、 （ａ）は平面図 （ｂ）は（ａ）のＡ−Ａ線矢視による断面図
ロック発光素子の詳細であって、 （ａ）は平面図 （ｂ）は（ａ）のＡ−Ａ線矢視による断面図
【図２】図１のブロック発光素子を搭載するサブマウン
ト素子の詳細であって、 （ａ）は平面図 （ｂ）は正面図
ト素子の詳細であって、 （ａ）は平面図 （ｂ）は正面図
【図３】（ａ）はブロック発光素子をサブマウント素子
に導通搭載したときの平面図 （ｂ）は正面図
に導通搭載したときの平面図 （ｂ）は正面図
【図４】ブロック発光素子の電極とサブマウント素子の
電極の対応を説明するための平面図
電極の対応を説明するための平面図
【図５】図３の実装のときのサブマウント素子とブロッ
ク発光素子の等価回路図
ク発光素子の等価回路図
【図６】ブロック発光素子を並列配置するときの電極パ
ターンを形成したサブマウント素子の詳細であって、 （ａ）は平面図 （ｂ）は正面図
ターンを形成したサブマウント素子の詳細であって、 （ａ）は平面図 （ｂ）は正面図
【図７】図６のサブマウント素子に対するブロック発光
素子の電極の対応を説明するための平面図
素子の電極の対応を説明するための平面図
【図８】並列配列のときの等価回路図
【図９】発光効率を説明するための発光素子の模式図で
あって、 （ａ）は従来の発光素子の模式図 （ｂ）はブロック発光素子の模式図
あって、 （ａ）は従来の発光素子の模式図 （ｂ）はブロック発光素子の模式図
【図１０】発光素子（ＬＥＤ素子）の発光輝度（光束）
の電流密度依存性を表したグラフであって、 （ａ）は理論値を示す図 （ｂ）は実際値を示す図
の電流密度依存性を表したグラフであって、 （ａ）は理論値を示す図 （ｂ）は実際値を示す図
【図１１】従来例の複合発光素子であって、 （ａ）は平面図 （ｂ）は正面図 （ｃ）は等価回路図
１ ブロック発光素子 １ａ サファイア基板 １ｂ ｎ側電極 １ｃ ｐ側電極 ２ サブマウント素子 ２ａ Ｓｉ基板 ２ｂ 裏面電極 ２ｃ 絶縁膜 ２ｄ ｐ型半導体領域 ２ｅ ｐ側窓 ２ｆ，２ｇ ｎ側窓 ３ａ ｐ側電極 ３ｂ，３ｃ ｎ側電極 ４ａ 第１電極 ４ｂ 第２電極 ４ｃ 第３電極 ５ バンプ
Claims (4)
- 【請求項１】 サブマウント素子上に発光素子が実装さ
れた複合発光素子であって、前記発光素子が複数個の発
光素子で構成されたブロック発光素子からなることを特
徴とする複合発光素子。 - 【請求項２】 前記サブマウント素子に対し、前記ブロ
ック発光素子を構成する複数個の発光素子を直列、並列
またはその組み合わせで接続したことを特徴とする請求
項１記載の複合発光素子。 - 【請求項３】 前記サブマウント素子に、前記ブロック
発光素子を構成する複数個の発光素子が直列、並列また
はその組み合わせで接続される配線を設けたことを特徴
とする請求項１記載の複合発光素子。 - 【請求項４】 前記サブマウント素子は、少なくとも１
つのダイオードからなり、前記ブロック発光素子と逆極
性で並列に接続されたものであることを特徴とする請求
項２または３記載の複合発光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072222A JP4904628B2 (ja) | 2001-03-14 | 2001-03-14 | 複合発光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072222A JP4904628B2 (ja) | 2001-03-14 | 2001-03-14 | 複合発光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270905A true JP2002270905A (ja) | 2002-09-20 |
| JP4904628B2 JP4904628B2 (ja) | 2012-03-28 |
Family
ID=18929832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072222A Expired - Fee Related JP4904628B2 (ja) | 2001-03-14 | 2001-03-14 | 複合発光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4904628B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008083A (ja) * | 2001-05-15 | 2003-01-10 | Lumileds Lighting Us Llc | 多数チップ半導体ｌｅｄアセンブリ |
| JP2004320024A (ja) * | 2003-04-16 | 2004-11-11 | Lumileds Lighting Us Llc | 交流発光デバイス |
| JP2005019874A (ja) * | 2003-06-27 | 2005-01-20 | Matsushita Electric Ind Co Ltd | Ｌｅｄ、ｌｅｄチップ、ｌｅｄモジュール、および照明装置 |
| JP2005109434A (ja) * | 2003-09-11 | 2005-04-21 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| WO2005106978A1 (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 発光装置およびその製造方法 |
| JP2006024936A (ja) * | 2004-07-09 | 2006-01-26 | Lg Electron Inc | 発光素子実装用サブマウント基板及びその製造方法 |
| JP2006179894A (ja) * | 2004-12-08 | 2006-07-06 | National Central Univ | 発光素子 |
| US7271426B2 (en) | 2004-05-11 | 2007-09-18 | Stanley Electric Co., Ltd. | Semiconductor light emitting device on insulating substrate and its manufacture method |
| KR100862457B1 (ko) | 2004-12-29 | 2008-10-08 | 삼성전기주식회사 | 금속컬럼을 이용한 발광소자의 플립칩 본딩 구조체 |
| JP2009519606A (ja) * | 2005-12-15 | 2009-05-14 | ソウル セミコンダクター カンパニー リミテッド | 発光装置 |
| JP2009164209A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 基板及び発光モジュール |
| JP2010517274A (ja) * | 2007-01-22 | 2010-05-20 | クリー レッド ライティング ソリューションズ、インコーポレイテッド | 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法 |
| US8174033B2 (en) | 2007-04-18 | 2012-05-08 | Nichia Corporation | Light emission device including semiconductor light emitting elements |
| JP2016072269A (ja) * | 2014-09-26 | 2016-05-09 | 日亜化学工業株式会社 | 発光装置及び発光装置用基板 |
| JP2018534786A (ja) * | 2015-11-20 | 2018-11-22 | ルミレッズ ホールディング ベーフェー | 異なる電気的構成を可能にするダイボンドパッド設計 |
| WO2021066475A1 (ko) * | 2019-10-01 | 2021-04-08 | 주식회사 세미콘라이트 | 반도체 발광소자용 기판 및 이를 이용한 반도체 발광소자 |
| US11227985B2 (en) | 2019-03-28 | 2022-01-18 | Nichia Corporation | Light-emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189661A (ja) * | 1996-12-12 | 1998-07-21 | Lucent Technol Inc | 光電子デバイスの形成方法 |
| JPH11150303A (ja) * | 1997-11-14 | 1999-06-02 | Sanyo Electric Co Ltd | 発光部品 |
| JPH11307818A (ja) * | 1998-04-24 | 1999-11-05 | Matsushita Electron Corp | フルカラー複合半導体発光素子及びこれを用いた発光装置 |
| JPH11330620A (ja) * | 1998-05-20 | 1999-11-30 | Matsushita Electron Corp | 半導体発光装置の製造方法 |
-
2001
- 2001-03-14 JP JP2001072222A patent/JP4904628B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10189661A (ja) * | 1996-12-12 | 1998-07-21 | Lucent Technol Inc | 光電子デバイスの形成方法 |
| JPH11150303A (ja) * | 1997-11-14 | 1999-06-02 | Sanyo Electric Co Ltd | 発光部品 |
| JPH11307818A (ja) * | 1998-04-24 | 1999-11-05 | Matsushita Electron Corp | フルカラー複合半導体発光素子及びこれを用いた発光装置 |
| JPH11330620A (ja) * | 1998-05-20 | 1999-11-30 | Matsushita Electron Corp | 半導体発光装置の製造方法 |
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003008083A (ja) * | 2001-05-15 | 2003-01-10 | Lumileds Lighting Us Llc | 多数チップ半導体ｌｅｄアセンブリ |
| JP2004320024A (ja) * | 2003-04-16 | 2004-11-11 | Lumileds Lighting Us Llc | 交流発光デバイス |
| JP4699681B2 (ja) * | 2003-06-27 | 2011-06-15 | パナソニック株式会社 | Ｌｅｄモジュール、および照明装置 |
| JP2005019874A (ja) * | 2003-06-27 | 2005-01-20 | Matsushita Electric Ind Co Ltd | Ｌｅｄ、ｌｅｄチップ、ｌｅｄモジュール、および照明装置 |
| JP2005109434A (ja) * | 2003-09-11 | 2005-04-21 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| WO2005106978A1 (ja) * | 2004-04-28 | 2005-11-10 | Matsushita Electric Industrial Co., Ltd. | 発光装置およびその製造方法 |
| US7271426B2 (en) | 2004-05-11 | 2007-09-18 | Stanley Electric Co., Ltd. | Semiconductor light emitting device on insulating substrate and its manufacture method |
| US7605403B2 (en) | 2004-05-11 | 2009-10-20 | Stanley Electric Co., Ltd. | Semiconductor light-emitting device and fabrication method of the same |
| JP2006024936A (ja) * | 2004-07-09 | 2006-01-26 | Lg Electron Inc | 発光素子実装用サブマウント基板及びその製造方法 |
| JP2006179894A (ja) * | 2004-12-08 | 2006-07-06 | National Central Univ | 発光素子 |
| KR100862457B1 (ko) | 2004-12-29 | 2008-10-08 | 삼성전기주식회사 | 금속컬럼을 이용한 발광소자의 플립칩 본딩 구조체 |
| JP2009519606A (ja) * | 2005-12-15 | 2009-05-14 | ソウル セミコンダクター カンパニー リミテッド | 発光装置 |
| KR101506356B1 (ko) | 2007-01-22 | 2015-03-26 | 크리, 인코포레이티드 | 외부적으로 상호연결된 발광 장치의 어레이를 사용하는 조명 장치 및 그 제조 방법 |
| JP2010517274A (ja) * | 2007-01-22 | 2010-05-20 | クリー レッド ライティング ソリューションズ、インコーポレイテッド | 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法 |
| US10157898B2 (en) | 2007-01-22 | 2018-12-18 | Cree, Inc. | Illumination devices, and methods of fabricating same |
| US10586787B2 (en) | 2007-01-22 | 2020-03-10 | Cree, Inc. | Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same |
| US8174033B2 (en) | 2007-04-18 | 2012-05-08 | Nichia Corporation | Light emission device including semiconductor light emitting elements |
| JP2009164209A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Corp | 基板及び発光モジュール |
| JP2016072269A (ja) * | 2014-09-26 | 2016-05-09 | 日亜化学工業株式会社 | 発光装置及び発光装置用基板 |
| JP2018534786A (ja) * | 2015-11-20 | 2018-11-22 | ルミレッズ ホールディング ベーフェー | 異なる電気的構成を可能にするダイボンドパッド設計 |
| US11227985B2 (en) | 2019-03-28 | 2022-01-18 | Nichia Corporation | Light-emitting device |
| US11605768B2 (en) | 2019-03-28 | 2023-03-14 | Nichia Corporation | Light-emitting device |
| WO2021066475A1 (ko) * | 2019-10-01 | 2021-04-08 | 주식회사 세미콘라이트 | 반도체 발광소자용 기판 및 이를 이용한 반도체 발광소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4904628B2 (ja) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10679973B2 (en) | Multiple pixel surface mount device package | |
| US7897981B2 (en) | Light emitting device and method of manufacturing the same | |
| JP5528794B2 (ja) | 交流駆動型発光装置 | |
| US7842959B2 (en) | Light emitting device having a plurality of light emitting cells and package mounting the same | |
| US10431567B2 (en) | White ceramic LED package | |
| US6841802B2 (en) | Thin film light emitting diode | |
| JP4904628B2 (ja) | 複合発光素子 | |
| US7875473B2 (en) | Method of manufacturing light emitting diode device | |
| US20070210317A1 (en) | High power light emitting device assembly with ESD protection ability and the method of manufacturing the same | |
| US7456438B2 (en) | Nitride-based semiconductor light emitting diode | |
| JP2008160046A (ja) | 発光素子パッケージ及びその製造方法 | |
| KR100788265B1 (ko) | 다수의 수직형 발광소자를 구비하는 발광 다이오드 패키지 | |
| JP2004214592A (ja) | 混色発光ダイオード | |
| JP2008010872A (ja) | 上面熱消散手段を有するｌｅｄデバイス | |
| WO2012027871A1 (en) | Led package with contrasting face | |
| JP2011249411A (ja) | 半導体発光素子、発光装置、照明装置、表示装置、信号灯器及び道路情報装置 | |
| JP2003218397A (ja) | 半導体発光装置及びこれを用いた照明用発光装置 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| JP2005064412A (ja) | ブロックハイブリッド発光素子及びそれを用いた照明用光源 | |
| US20050156177A1 (en) | Light-emitting device with enlarged area of active luminescence region | |
| JPH10321915A (ja) | 半導体発光素子 | |
| US20170352780A1 (en) | High-voltage driven light emitting element and method for manufacturing same | |
| KR100707870B1 (ko) | 복수개의 발광 다이오드칩이 배치된 발광 다이오드 패캐지 | |
| JP2004200277A (ja) | 複合発光素子 | |
| JP2003218403A (ja) | 複合発光素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080227 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |