JPH11330620A - 半導体発光装置の製造方法 - Google Patents
半導体発光装置の製造方法Info
- Publication number
- JPH11330620A JPH11330620A JP10137977A JP13797798A JPH11330620A JP H11330620 A JPH11330620 A JP H11330620A JP 10137977 A JP10137977 A JP 10137977A JP 13797798 A JP13797798 A JP 13797798A JP H11330620 A JPH11330620 A JP H11330620A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wafer
- semiconductor light
- pattern
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
Landscapes
- Dicing (AREA)
- Led Device Packages (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 発光素子を静電気保護素子等のサブマウント
素子のウエハー上に搭載する工程を時間短縮するととも
にハンドリングも向上し得る製造方法の提供。 【解決手段】 ｐ側及びｎ側の電極を含む静電気保護用
のＳｉダイオード１のパターンを行列状に形成したウエ
ハー４の上に、半導体発光素子２をフリップチップ型と
して導通搭載する製造方法であって、Ｓｉダイオード１
の複数の互いに隣接するパターンに対応する複数の半導
体発光素子２を形成したウエハー片３をＳｉダイオード
ウエハー４の行列に合わせて搭載し、ウエハー片３の複
数の半導体発光素子２のそれぞれが単体に分離されるよ
うにウエハー片３及びＳｉダイオードウエハー４を同時
にダイシングする。
素子のウエハー上に搭載する工程を時間短縮するととも
にハンドリングも向上し得る製造方法の提供。 【解決手段】 ｐ側及びｎ側の電極を含む静電気保護用
のＳｉダイオード１のパターンを行列状に形成したウエ
ハー４の上に、半導体発光素子２をフリップチップ型と
して導通搭載する製造方法であって、Ｓｉダイオード１
の複数の互いに隣接するパターンに対応する複数の半導
体発光素子２を形成したウエハー片３をＳｉダイオード
ウエハー４の行列に合わせて搭載し、ウエハー片３の複
数の半導体発光素子２のそれぞれが単体に分離されるよ
うにウエハー片３及びＳｉダイオードウエハー４を同時
にダイシングする。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の半導体発光装置に係り、特に半導体発光素子をサブマ
ウント素子にチップ接合させて複合素子化しこのサブマ
ウント素子によって機能改善を可能とした半導体発光装
置の製造方法に関する。
の半導体発光装置に係り、特に半導体発光素子をサブマ
ウント素子にチップ接合させて複合素子化しこのサブマ
ウント素子によって機能改善を可能とした半導体発光装
置の製造方法に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、結晶基板として一般的には絶
縁性のサファイアが利用される。このような絶縁性の基
板を用いるものでは、基板とは反対側の面にｐ側及びｎ
側の電極がそれぞれ形成される。そして、このことを利
用して、各電極をマイクロバンプを介してリードフレー
ムの搭載面に搭載して接合するフリップチップ型のもの
が既に知られている。このフリップチップ型とする場合
では、基板側を主光取出し面としたＬＥＤランプやチッ
プＬＥＤの発光装置が得られる。
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、結晶基板として一般的には絶
縁性のサファイアが利用される。このような絶縁性の基
板を用いるものでは、基板とは反対側の面にｐ側及びｎ
側の電極がそれぞれ形成される。そして、このことを利
用して、各電極をマイクロバンプを介してリードフレー
ムの搭載面に搭載して接合するフリップチップ型のもの
が既に知られている。このフリップチップ型とする場合
では、基板側を主光取出し面としたＬＥＤランプやチッ
プＬＥＤの発光装置が得られる。
【０００３】ところが、サファイア等の絶縁性の基板の
上に化合物半導体層を積層したものでは、素子材料のた
とえば誘電率εなどの物理定数や素子構造に起因して、
静電気に対して非常に弱いことが従来から知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
上に化合物半導体層を積層したものでは、素子材料のた
とえば誘電率εなどの物理定数や素子構造に起因して、
静電気に対して非常に弱いことが従来から知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
【０００４】これに対し、静電気等の過電流による発光
素子の破壊を防止するためには、Ｓｉダイオードを利用
した静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用できる。これは、ｎ型のシリコン基板を基
材としたＳｉダイオードを発光素子と逆極性の関係にな
るように導通をとりながら接続した構成としたものであ
る。
素子の破壊を防止するためには、Ｓｉダイオードを利用
した静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用できる。これは、ｎ型のシリコン基板を基
材としたＳｉダイオードを発光素子と逆極性の関係にな
るように導通をとりながら接続した構成としたものであ
る。
【０００５】このようなＳｉダイオードとともに発光素
子を複合素子化する発光装置の製造は、Ｓｉダイオード
をウエハーとして形成しておき、このウエハー上に発光
素子を搭載していくというものであり、図６に従来の製
造工程の概略を順に示す。
子を複合素子化する発光装置の製造は、Ｓｉダイオード
をウエハーとして形成しておき、このウエハー上に発光
素子を搭載していくというものであり、図６に従来の製
造工程の概略を順に示す。
【０００６】まず、フリップチップ型の発光素子５１の
ｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１
ｂを形成したものを準備する。一方、表面にｐ側及びｎ
側の電極のパターンを形成済みのＳｉダイオードウエハ
ー５２を加工装置のステージ上に位置決めして載せてお
く。
ｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１
ｂを形成したものを準備する。一方、表面にｐ側及びｎ
側の電極のパターンを形成済みのＳｉダイオードウエハ
ー５２を加工装置のステージ上に位置決めして載せてお
く。
【０００７】次いで、フリップチップ型の発光素子５１
をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５
１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側
及びｐ側の電極に逆極性となる関係として搭載する。こ
の発光素子５１の搭載は１個ごとについて行われ、超音
波，熱及び荷重の負荷によってマイクロバンプ５１ａ，
５１ｂを溶着することによって発光素子５１がチップ接
合される。Ｓｉダイオードウエハー５２の全面に対して
チップ接合が完了すると、それぞれ１個の発光素子５１
を上面に含むようにＳｉダイオードウエハー５２をダイ
サー５３によってダイシングし、これによってＳｉダイ
オード５４の上に発光素子５１を搭載した静電気保護対
応の複合素子が得られる。
をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５
１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側
及びｐ側の電極に逆極性となる関係として搭載する。こ
の発光素子５１の搭載は１個ごとについて行われ、超音
波，熱及び荷重の負荷によってマイクロバンプ５１ａ，
５１ｂを溶着することによって発光素子５１がチップ接
合される。Ｓｉダイオードウエハー５２の全面に対して
チップ接合が完了すると、それぞれ１個の発光素子５１
を上面に含むようにＳｉダイオードウエハー５２をダイ
サー５３によってダイシングし、これによってＳｉダイ
オード５４の上に発光素子５１を搭載した静電気保護対
応の複合素子が得られる。
【０００８】このＳｉダイオード５４と発光素子５１と
の複合素子は、リードフレーム５５ａのマウント部５５
ｂに搭載され、Ｓｉダイオード５４の下面に形成されて
いるｎ電極をこのマウント部５５ｂに導通させる。そし
て、Ｓｉダイオード５４の上面のｐ側電極を他方のリー
ド５５ｃとワイヤ５５ｄによってボンディングするとと
もに、エポキシ樹脂５５ｅによって全体を被覆すること
で、図示の形状のＬＥＤランプ５５を得ることができ
る。
の複合素子は、リードフレーム５５ａのマウント部５５
ｂに搭載され、Ｓｉダイオード５４の下面に形成されて
いるｎ電極をこのマウント部５５ｂに導通させる。そし
て、Ｓｉダイオード５４の上面のｐ側電極を他方のリー
ド５５ｃとワイヤ５５ｄによってボンディングするとと
もに、エポキシ樹脂５５ｅによって全体を被覆すること
で、図示の形状のＬＥＤランプ５５を得ることができ
る。
【０００９】
【発明が解決しようとする課題】ところが、マイクロバ
ンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉ
ダイオードウエハー５２に搭載してチップ接合する工程
は、発光素子５１の１個ずつについて行われるので、こ
の工程に要する時間がかなり長くなる。すなわち、発光
素子５１の搭載の工程は、この発光素子５１をピックア
ップしてＳｉダイオードウエハーの電極パターンに合わ
せて位置決めする工程と、これに続いて超音波，加熱及
び荷重の負荷を加えながら接合する工程となるので、１
個の発光素子５１については３秒程度の時間が必要とな
る。そして、生産性を向上させるために、１枚のＳｉダ
イオードウエハー５２にたとえば３万個程度の発光素子
５１を搭載できるようにしたものが多用されているの
で、このような多数の発光素子５１の搭載完了までには
２４時間以上を費やすことになる。
ンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉ
ダイオードウエハー５２に搭載してチップ接合する工程
は、発光素子５１の１個ずつについて行われるので、こ
の工程に要する時間がかなり長くなる。すなわち、発光
素子５１の搭載の工程は、この発光素子５１をピックア
ップしてＳｉダイオードウエハーの電極パターンに合わ
せて位置決めする工程と、これに続いて超音波，加熱及
び荷重の負荷を加えながら接合する工程となるので、１
個の発光素子５１については３秒程度の時間が必要とな
る。そして、生産性を向上させるために、１枚のＳｉダ
イオードウエハー５２にたとえば３万個程度の発光素子
５１を搭載できるようにしたものが多用されているの
で、このような多数の発光素子５１の搭載完了までには
２４時間以上を費やすことになる。
【００１０】このように、従来の製造方法では、１個の
発光素子５１を単位としてＳｉダイオードウエハー５２
上に搭載する操作であるため、後工程のダイサー５３に
よるダイシングの時間まで含めると、工程時間が長くな
り、生産性への影響は無視できない。
発光素子５１を単位としてＳｉダイオードウエハー５２
上に搭載する操作であるため、後工程のダイサー５３に
よるダイシングの時間まで含めると、工程時間が長くな
り、生産性への影響は無視できない。
【００１１】また、近来では、発光装置は小型化が設計
面での重要な課題であり、１個の発光素子の寸法形状の
小型化が進んでいる。したがって、図６のように発光素
子５１の１個の単体を対象とする製造工程では、発光素
子５１が小さいためそのハンドリングに困難さが残り、
組み立て精度にも影響する。
面での重要な課題であり、１個の発光素子の寸法形状の
小型化が進んでいる。したがって、図６のように発光素
子５１の１個の単体を対象とする製造工程では、発光素
子５１が小さいためそのハンドリングに困難さが残り、
組み立て精度にも影響する。
【００１２】本発明において解決すべき課題は、発光素
子をたとえば静電気保護対応のためのサブマウント素子
等と複合素子化するに際して工程時間を短縮し発光素子
のハンドリングも向上させ得る半導体発光装置の製造方
法を提供することにある。
子をたとえば静電気保護対応のためのサブマウント素子
等と複合素子化するに際して工程時間を短縮し発光素子
のハンドリングも向上させ得る半導体発光装置の製造方
法を提供することにある。
【００１３】
【課題を解決するための手段】本発明は、透明基板の上
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子が、２つ以上の電極を持つサブマウント素子上に接合
された半導体発光装置の製造方法であって、ウエハーに
前記サブマウント素子のパターンを行列状に形成し、前
記ウエハーのサブマウント素子のパターンに対応して複
数の半導体発光素子を行列状に形成したウエハー片を前
記ウエハーの上に電極パターンの行列に合わせて搭載接
合した後、前記ウエハー片の複数の半導体発光素子のそ
れぞれが単体に分離されるように前記ウエハー片及び前
記ウエハーを同時にダイシングすることを特徴とする。
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子が、２つ以上の電極を持つサブマウント素子上に接合
された半導体発光装置の製造方法であって、ウエハーに
前記サブマウント素子のパターンを行列状に形成し、前
記ウエハーのサブマウント素子のパターンに対応して複
数の半導体発光素子を行列状に形成したウエハー片を前
記ウエハーの上に電極パターンの行列に合わせて搭載接
合した後、前記ウエハー片の複数の半導体発光素子のそ
れぞれが単体に分離されるように前記ウエハー片及び前
記ウエハーを同時にダイシングすることを特徴とする。
【００１４】このような構成では、半導体発光素子のパ
ターンを複数形成したウエハー片を単位としてサブマウ
ント素子のウエハー上に搭載して接合するので、１個ず
つの半導体発光素子をチップ接合するのに比べると、チ
ップ接合時間の工程が大幅に短縮できるとともに、小型
チップのハンドリングも容易にすることができる。
ターンを複数形成したウエハー片を単位としてサブマウ
ント素子のウエハー上に搭載して接合するので、１個ず
つの半導体発光素子をチップ接合するのに比べると、チ
ップ接合時間の工程が大幅に短縮できるとともに、小型
チップのハンドリングも容易にすることができる。
【００１５】
【発明の実施の形態】請求項１に記載の発明は、透明基
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子が、２つ以上の電極を持つサブマウント素子上
に搭載接合された半導体発光装置の製造方法であって、
ウエハーに前記サブマウント素子のパターンを行列状に
形成し、前記ウエハーのサブマウント素子のパターンに
対応して複数の半導体発光素子を行列状に形成したウエ
ハー片を前記ウエハーの上に電極パターンの行列に合わ
せて搭載接合した後、前記ウエハー片の複数の半導体発
光素子のそれぞれが単体に分離されるように前記ウエハ
ー片及び前記ウエハーを同時にダイシングするものであ
り、サブマウント素子のパターンを形成したウエハー上
に複数のパターンを持つウエハー片を同時にチップ接合
するので、工程時間を短縮できるとともに、小型チップ
のハンドリングを容易にするという作用を有する。
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子が、２つ以上の電極を持つサブマウント素子上
に搭載接合された半導体発光装置の製造方法であって、
ウエハーに前記サブマウント素子のパターンを行列状に
形成し、前記ウエハーのサブマウント素子のパターンに
対応して複数の半導体発光素子を行列状に形成したウエ
ハー片を前記ウエハーの上に電極パターンの行列に合わ
せて搭載接合した後、前記ウエハー片の複数の半導体発
光素子のそれぞれが単体に分離されるように前記ウエハ
ー片及び前記ウエハーを同時にダイシングするものであ
り、サブマウント素子のパターンを形成したウエハー上
に複数のパターンを持つウエハー片を同時にチップ接合
するので、工程時間を短縮できるとともに、小型チップ
のハンドリングを容易にするという作用を有する。
【００１６】請求項２に記載の発明は、前記ウエハー片
に形成する半導体発光素子のパターンは、１または２行
に格子配列され、この格子配列を前記ウエハーのサブマ
ウント素子の行列に整合させてダイシングする請求項１
記載の半導体発光装置の製造方法であり、発光素子より
も大きなサブマウント素子上に接合させる場合、複数の
発光素子から成るウエハー片を１行又は２行のブロック
に制限することにより、請求項１に記載の工法が可能に
なるという作用を有する。
に形成する半導体発光素子のパターンは、１または２行
に格子配列され、この格子配列を前記ウエハーのサブマ
ウント素子の行列に整合させてダイシングする請求項１
記載の半導体発光装置の製造方法であり、発光素子より
も大きなサブマウント素子上に接合させる場合、複数の
発光素子から成るウエハー片を１行又は２行のブロック
に制限することにより、請求項１に記載の工法が可能に
なるという作用を有する。
【００１７】請求項３に記載の発明は、前記ウエハーに
形成されるサブマウント素子のパターンは、ある行のパ
ターンと次の行のパターンとが鏡面対称か回転対称の関
係にある請求項１または２記載の半導体発光装置の製造
方法であり、複数の発光素子から成るウエハー片が２行
の場合に、ウエハーに形成されるサブマウント素子のパ
ターンの各行を鏡面対称か回転対称とすることにより、
発光素子をそれよりも大きなサブマウント素子上に接合
させる上記工法が可能になるという作用を有する。
形成されるサブマウント素子のパターンは、ある行のパ
ターンと次の行のパターンとが鏡面対称か回転対称の関
係にある請求項１または２記載の半導体発光装置の製造
方法であり、複数の発光素子から成るウエハー片が２行
の場合に、ウエハーに形成されるサブマウント素子のパ
ターンの各行を鏡面対称か回転対称とすることにより、
発光素子をそれよりも大きなサブマウント素子上に接合
させる上記工法が可能になるという作用を有する。
【００１８】請求項４に記載の発明は、前記ウエハー片
に形成する半導体発光素子のパターンは、２行に形成さ
れ、１行目のパターンは２行目のパターンと互いに鏡面
対称か回転対称の関係にある請求項３記載の半導体発光
装置の製造方法であり、この場合も、上記理由により上
記工法が可能になるという作用を有する。
に形成する半導体発光素子のパターンは、２行に形成さ
れ、１行目のパターンは２行目のパターンと互いに鏡面
対称か回転対称の関係にある請求項３記載の半導体発光
装置の製造方法であり、この場合も、上記理由により上
記工法が可能になるという作用を有する。
【００１９】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。図１は本発明の製造方法に
よって得られる静電気保護対応のサブマウント素子とと
もに複合化した発光素子を備えたＬＥＤランプの例であ
って、同図の（ａ）は平面図、同図の（ｂ）は縦断面図
である。なお、最終的に得られるＬＥＤの構造は、図６
の例で示したものとほぼ同様であるが、ここでは発光素
子とＳｉダイオードの平面形状の大きさの関係を示すた
めに、改めて説明するものとする。
面を参照しながら説明する。図１は本発明の製造方法に
よって得られる静電気保護対応のサブマウント素子とと
もに複合化した発光素子を備えたＬＥＤランプの例であ
って、同図の（ａ）は平面図、同図の（ｂ）は縦断面図
である。なお、最終的に得られるＬＥＤの構造は、図６
の例で示したものとほぼ同様であるが、ここでは発光素
子とＳｉダイオードの平面形状の大きさの関係を示すた
めに、改めて説明するものとする。
【００２０】図１において、リードフレーム２１の一方
のリード２１ａのマウント部２１ｂの上に、静電気保護
用のサブマウント素子としてのＳｉダイオード１と発光
素子２とを順に重合させた状態で搭載している。発光素
子２は透明基板２ａを上方に向けてこれを光取出し面と
し、Ｓｉダイオード１の上面と向かい合う面にｐ側電極
及びｎ側電極（後述）を形成したものである。
のリード２１ａのマウント部２１ｂの上に、静電気保護
用のサブマウント素子としてのＳｉダイオード１と発光
素子２とを順に重合させた状態で搭載している。発光素
子２は透明基板２ａを上方に向けてこれを光取出し面と
し、Ｓｉダイオード１の上面と向かい合う面にｐ側電極
及びｎ側電極（後述）を形成したものである。
【００２１】Ｓｉダイオード１はたとえばｎ型シリコン
基板を利用したもので、その下面にｎ電極１ａを形成し
て導電性ペースト等を介してマウント部２１ｂに導通搭
載される。そして、Ｓｉダイオードの上面にはｐ側電極
及びｎ側電極（後述）を形成し、発光素子２のｐ側及び
ｎ側の電極を逆極性として搭載接合し、ｐ側電極にはワ
イヤ２２をボンディングして他方のリード２１ｃに導通
させている。なお、Ｓｉダイオード１のｎ型シリコン基
板には、上面を向く部分の一部にｐ型不純物を注入して
ｐ型半導体領域を拡散形成し、このｐ型半導体領域に対
応して電極を接合することによって、これをｐ側電極と
することができる。
基板を利用したもので、その下面にｎ電極１ａを形成し
て導電性ペースト等を介してマウント部２１ｂに導通搭
載される。そして、Ｓｉダイオードの上面にはｐ側電極
及びｎ側電極（後述）を形成し、発光素子２のｐ側及び
ｎ側の電極を逆極性として搭載接合し、ｐ側電極にはワ
イヤ２２をボンディングして他方のリード２１ｃに導通
させている。なお、Ｓｉダイオード１のｎ型シリコン基
板には、上面を向く部分の一部にｐ型不純物を注入して
ｐ型半導体領域を拡散形成し、このｐ型半導体領域に対
応して電極を接合することによって、これをｐ側電極と
することができる。
【００２２】このようにＳｉダイオード１の上に半導体
発光素子２を導通搭載して複合素子化することによっ
て、Ｓｉダイオード１による発光素子２の静電気保護が
得られ、エポキシ樹脂２３によって封止することで、図
６の例と同様のＬＥＤランプ２４が得られる。
発光素子２を導通搭載して複合素子化することによっ
て、Ｓｉダイオード１による発光素子２の静電気保護が
得られ、エポキシ樹脂２３によって封止することで、図
６の例と同様のＬＥＤランプ２４が得られる。
【００２３】図２は本発明の製造方法に用いる発光素子
２のウエハー片の詳細であって、同図の（ａ）は平面
図、同図の（ｂ）は同図（ａ）のＡ−Ａ線矢視による縦
断面図である。
２のウエハー片の詳細であって、同図の（ａ）は平面
図、同図の（ｂ）は同図（ａ）のＡ−Ａ線矢視による縦
断面図である。
【００２４】図６に示した発光素子５１はその１個が単
位となってＳｉダイオードウエハー５２の電極パターン
の上に搭載してチップ接合するというものであった。こ
れに対し、本発明の製造方法では、図２に示すように１
個のウエハー片３に６個の発光素子２のパターンを形成
しておき、このウエハー片３をＳｉダイオードのウエハ
ー上に搭載することで、１回の操作で６個の発光素子２
のチップ接合を実行させる。
位となってＳｉダイオードウエハー５２の電極パターン
の上に搭載してチップ接合するというものであった。こ
れに対し、本発明の製造方法では、図２に示すように１
個のウエハー片３に６個の発光素子２のパターンを形成
しておき、このウエハー片３をＳｉダイオードのウエハ
ー上に搭載することで、１回の操作で６個の発光素子２
のチップ接合を実行させる。
【００２５】すなわち、ウエハー片３は透明基板３ａの
上にＧａＮ系の半導体薄膜を積層形成したウエハーを、
ダイシング又はスクライブによって図２の（ａ）に示す
平面形状となるように分割加工したものである。そし
て、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線
分によって６個に区画される部分のそれぞれに発光素子
２のパターンが形成されている。この発光素子２のパタ
ーンは、従来のＧａＮ系のフリップチップ型のものと同
様に、ｐ型層及びｎ型層のそれぞれにｐ側電極２ｂ及び
ｎ側電極２ｃを蒸着法によって形成し、これらのｐ側及
びｎ側の電極２ｂ，２ｃにマイクロバンプ２ｄ，２ｅを
形成したものである。そして、同図の（ａ）において、
線分Ｘ−Ｘの下側の３列はｐ側及びｎ側電極２ｂ，２ｃ
の配置パターンは全く同じであり、上側の３列は線分Ｘ
−Ｘに対して鏡面対称の関係となるような配置となって
いる。
上にＧａＮ系の半導体薄膜を積層形成したウエハーを、
ダイシング又はスクライブによって図２の（ａ）に示す
平面形状となるように分割加工したものである。そし
て、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線
分によって６個に区画される部分のそれぞれに発光素子
２のパターンが形成されている。この発光素子２のパタ
ーンは、従来のＧａＮ系のフリップチップ型のものと同
様に、ｐ型層及びｎ型層のそれぞれにｐ側電極２ｂ及び
ｎ側電極２ｃを蒸着法によって形成し、これらのｐ側及
びｎ側の電極２ｂ，２ｃにマイクロバンプ２ｄ，２ｅを
形成したものである。そして、同図の（ａ）において、
線分Ｘ−Ｘの下側の３列はｐ側及びｎ側電極２ｂ，２ｃ
の配置パターンは全く同じであり、上側の３列は線分Ｘ
−Ｘに対して鏡面対称の関係となるような配置となって
いる。
【００２６】一方、図３はＳｉダイオード１のパターン
を形成したＳｉダイオードウエハーの一部であって１枚
のウエハー片３に対応する部分の詳細図であり、同図の
（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＢ−
Ｂ線矢視による縦断面図である。
を形成したＳｉダイオードウエハーの一部であって１枚
のウエハー片３に対応する部分の詳細図であり、同図の
（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＢ−
Ｂ線矢視による縦断面図である。
【００２７】Ｓｉダイオードウエハー４は、従来例と同
様にｎ型シリコン基板４ａを利用したもので、このｎ型
シリコン基板４ａの底面にはｎ電極４ｂを形成してい
る。また、ｎ型シリコン基板４ａの表面は、同図の
（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に
よって６個に区画され、それぞれにｐ側電極４ｃ及びｎ
側電極４ｄのパターンを形成している。そして、図２の
（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−
Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄ
の配置パターンは全く同じであり、上側の３列は線分Ｋ
−Ｋに対して鏡面対称の関係となるような配置となって
いる。
様にｎ型シリコン基板４ａを利用したもので、このｎ型
シリコン基板４ａの底面にはｎ電極４ｂを形成してい
る。また、ｎ型シリコン基板４ａの表面は、同図の
（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に
よって６個に区画され、それぞれにｐ側電極４ｃ及びｎ
側電極４ｄのパターンを形成している。そして、図２の
（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−
Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄ
の配置パターンは全く同じであり、上側の３列は線分Ｋ
−Ｋに対して鏡面対称の関係となるような配置となって
いる。
【００２８】ここで、Ｓｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターン及びその大きさ
は、図２の（ａ）の姿勢のウエハー片３を上下反転した
ときに、ｐ側電極２ｂがｎ側電極４ｄに含まれると同時
にｎ側電極２ｃがｐ側電極４ｃに含まれるように形成す
る。すなわち、図３の（ａ）の斜線の部分にｎ側電極２
ｃ上のバンプ２ｅ及びｐ側電極２ｂ上のバンプ２ｄが位
置する関係とする。
及びｎ側の電極４ｃ，４ｄのパターン及びその大きさ
は、図２の（ａ）の姿勢のウエハー片３を上下反転した
ときに、ｐ側電極２ｂがｎ側電極４ｄに含まれると同時
にｎ側電極２ｃがｐ側電極４ｃに含まれるように形成す
る。すなわち、図３の（ａ）の斜線の部分にｎ側電極２
ｃ上のバンプ２ｅ及びｐ側電極２ｂ上のバンプ２ｄが位
置する関係とする。
【００２９】図４はウエハー片３のＳｉダイオードウエ
ハー４への接合工程であって、同図の（ａ）は要部の正
面図、同図の（ｂ）は要部の平面図である。
ハー４への接合工程であって、同図の（ａ）は要部の正
面図、同図の（ｂ）は要部の平面図である。
【００３０】図において、チップ接合用のヘッド１０に
透明基板３ａを吸着・保持されているウエハー片３は、
図３の（ａ）に示したＳｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の
電極２ｃ，２ｂが対応するように位置決めされる。この
ような位置決めは、たとえば、図２の（ａ）に示したＸ
−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に
示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させること
と同義である。そして、ヘッド１０を下降させて加圧及
び超音波振動を加えることによって、マイクロバンプ２
ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合
させる。
透明基板３ａを吸着・保持されているウエハー片３は、
図３の（ａ）に示したＳｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の
電極２ｃ，２ｂが対応するように位置決めされる。この
ような位置決めは、たとえば、図２の（ａ）に示したＸ
−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に
示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させること
と同義である。そして、ヘッド１０を下降させて加圧及
び超音波振動を加えることによって、マイクロバンプ２
ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合
させる。
【００３１】以上の工程により、１枚のウエハー片３が
Ｓｉダイオードウエハー４上に接合され、このウエハー
片３に含まれた６個の発光素子２のパターンが全てＳｉ
ダイオード素子１側のｐ側及びｎ側の電極４ｃ，４ｄの
パターンに整合させてチップ接合される。したがって、
従来のように１個ずつの発光素子をＳｉダイオードウエ
ハーのパターン上に載せてチップ接合する方法に比べる
と、６倍の速さで発光素子２のＳｉダイオードウエハー
４上へのチップ接合が可能となる。
Ｓｉダイオードウエハー４上に接合され、このウエハー
片３に含まれた６個の発光素子２のパターンが全てＳｉ
ダイオード素子１側のｐ側及びｎ側の電極４ｃ，４ｄの
パターンに整合させてチップ接合される。したがって、
従来のように１個ずつの発光素子をＳｉダイオードウエ
ハーのパターン上に載せてチップ接合する方法に比べる
と、６倍の速さで発光素子２のＳｉダイオードウエハー
４上へのチップ接合が可能となる。
【００３２】ウエハー片３をＳｉダイオードウエハー４
の全面にチップ接合した後には、図５に示すようにダイ
サー１１によって、ウエハー片３とＳｉダイオードウエ
ハー４を同時にダイシングする。このダイシングの工程
では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，
Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−
Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させれば
よい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線
分を含む方向にダイシングしている状態として示されて
いる。
の全面にチップ接合した後には、図５に示すようにダイ
サー１１によって、ウエハー片３とＳｉダイオードウエ
ハー４を同時にダイシングする。このダイシングの工程
では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，
Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−
Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させれば
よい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線
分を含む方向にダイシングしている状態として示されて
いる。
【００３３】以上のダイシング工程によって、図５の
（ａ）の左端部に示すように、ウエハー片３とＳｉダイ
オードウエハー４がダイシングされ、図１に示したＳｉ
ダイオード１と発光素子２とを積層させた複合素子が得
られる。
（ａ）の左端部に示すように、ウエハー片３とＳｉダイ
オードウエハー４がダイシングされ、図１に示したＳｉ
ダイオード１と発光素子２とを積層させた複合素子が得
られる。
【００３４】なお、図５の（ｂ）から明らかなように、
ダイシングされた後の複合素子は、長方形状のＳｉダイ
オード１とほぼ正方形状の発光素子２との組み合わせで
あり、Ｓｉダイオード１のｐ側電極４ｃの一部に発光素
子２が被さるだけである。したがって、ｐ側電極４ｃの
広い部分は図３の（ａ）に示すようにワイヤ２２のボン
ディング面として利用することができる。
ダイシングされた後の複合素子は、長方形状のＳｉダイ
オード１とほぼ正方形状の発光素子２との組み合わせで
あり、Ｓｉダイオード１のｐ側電極４ｃの一部に発光素
子２が被さるだけである。したがって、ｐ側電極４ｃの
広い部分は図３の（ａ）に示すようにワイヤ２２のボン
ディング面として利用することができる。
【００３５】以上のようにして得られたＳｉダイオード
１と発光素子２の複合素子は、図１に示したようにｎ電
極１ａをマウント部２１ｂに搭載するとともに、リード
２１ｃとｐ側電極４ｃとの間をワイヤ２２でボンディン
グすることで、リードフレーム２１に導通させることが
できる。そして、Ｓｉダイオード１と発光素子２とをｐ
側及びｎ側の電極を逆極性として接合することによっ
て、静電気等による過電流が負荷されたときの発光素子
２の破壊が防止される。
１と発光素子２の複合素子は、図１に示したようにｎ電
極１ａをマウント部２１ｂに搭載するとともに、リード
２１ｃとｐ側電極４ｃとの間をワイヤ２２でボンディン
グすることで、リードフレーム２１に導通させることが
できる。そして、Ｓｉダイオード１と発光素子２とをｐ
側及びｎ側の電極を逆極性として接合することによっ
て、静電気等による過電流が負荷されたときの発光素子
２の破壊が防止される。
【００３６】上記の実施例では、ウエハー片３を２行３
列の計６個の発光素子２のブロックとし、行はお互いに
鏡面対称としたが、これに限るものではなく、１行２
列，１行３列，…や２行１列，２行２列，２行３列，…
であってもよい。また、２行の場合は行間でお互いに対
面する発光素子は鏡面対称であっても１８０度の回転対
称であってもよい。
列の計６個の発光素子２のブロックとし、行はお互いに
鏡面対称としたが、これに限るものではなく、１行２
列，１行３列，…や２行１列，２行２列，２行３列，…
であってもよい。また、２行の場合は行間でお互いに対
面する発光素子は鏡面対称であっても１８０度の回転対
称であってもよい。
【００３７】
【発明の効果】本発明では、半導体発光素子のウエハー
への搭載をブロック化（ウエハー片）することによって
半導体発光素子について複数単位で行えるので、静電気
保護用のＳｉダイオードのウエハー上への搭載のための
工程時間を短くでき、生産性を大幅に改善することがで
きる。また、半導体発光素子単体とする場合よりもブロ
ック化することによって、ハンドリングも容易となり精
度も良好な製品が得られる。
への搭載をブロック化（ウエハー片）することによって
半導体発光素子について複数単位で行えるので、静電気
保護用のＳｉダイオードのウエハー上への搭載のための
工程時間を短くでき、生産性を大幅に改善することがで
きる。また、半導体発光素子単体とする場合よりもブロ
ック化することによって、ハンドリングも容易となり精
度も良好な製品が得られる。
【図１】（ａ）は本発明の製造方法によって得られる発
光素子をリードフレーム上に搭載したＬＥＤランプの平
面図 （ｂ）は同図（ａ）の縦断面図
光素子をリードフレーム上に搭載したＬＥＤランプの平
面図 （ｂ）は同図（ａ）の縦断面図
【図２】（ａ）は発光素子を透明基板上に搭載したウエ
ハー片の平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視部の縦断面図
ハー片の平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視部の縦断面図
【図３】（ａ）はウエハー片を搭載する部分に対応した
Ｓｉダイオードウエハーの平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
Ｓｉダイオードウエハーの平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視部の縦断面図
【図４】（ａ）はＳｉダイオードウエハー上にウエハー
片を接合する工程を説明する為の要部正面図 （ｂ）はＳｉダイオードウエハーに対するウエハー片の
搭載姿勢と位置関係を示す平面図
片を接合する工程を説明する為の要部正面図 （ｂ）はＳｉダイオードウエハーに対するウエハー片の
搭載姿勢と位置関係を示す平面図
【図５】（ａ）はウエハー片を搭載した後のダイシング
工程を説明する為の正面図 （ｂ）は同図（ａ）の要部平面図
工程を説明する為の正面図 （ｂ）は同図（ａ）の要部平面図
【図６】従来の製造方法による工程を順に示す概略図
１ Ｓｉダイオード １ａ ｎ電極 ２ 発光素子 ２ａ 透明基板 ２ｂ ｐ側電極 ２ｃ ｎ側電極 ２ｄ，２ｅ マイクロバンプ ３ ウエハー片 ３ａ 透明基板 ４ Ｓｉダイオードウエハー ４ａ ｎ型シリコン基板 ４ｂ ｎ電極 ４ｃ ｐ側電極 ４ｄ ｎ側電極 １０ ヘッド １１ ダイサー ２１ リードフレーム ２１ａ リード ２１ｂ マウント部 ２１ｃ リード ２２ ワイヤ ２３ エポキシ樹脂 ２４ ＬＥＤランプ
Claims (4)
- 【請求項１】 透明基板の上に半導体薄膜層を積層する
とともにこの積層膜の表面側にｐ側及びｎ側の電極をそ
れぞれ形成した半導体発光素子が、２つ以上の電極を持
つサブマウント素子上に搭載接合された半導体発光装置
の製造方法であって、ウエハーに前記サブマウント素子
のパターンを行列状に形成し、前記ウエハーのサブマウ
ント素子のパターンに対応して複数の半導体発光素子を
行列状に形成したウエハー片を前記ウエハー上に電極パ
ターンの行列に合わせて搭載接合した後、前記ウエハー
片の複数の半導体発光素子のそれぞれが単体に分離され
るように前記ウエハー片及び前記ウエハーを同時にダイ
シングする半導体発光装置の製造方法。 - 【請求項２】 前記ウエハー片に形成する半導体発光素
子のパターンは、１または２行に格子配列され、この格
子配列を前記ウエハーのサブマウント素子の行列に整合
させてダイシングする請求項１記載の半導体発光装置の
製造方法。 - 【請求項３】 前記ウエハーに形成されるサブマウント
素子のパターンは、ある行のパターンと次の行のパター
ンとが鏡面対称か回転対称の関係にある請求項１または
２記載の半導体発光装置の製造方法。 - 【請求項４】 前記ウエハー片に形成する半導体発光素
子のパターンは、２行に形成され、１行目のパターンは
２行目のパターンと互いに鏡面対称か回転対称の関係に
ある請求項３記載の半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797798A JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13797798A JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330620A true JPH11330620A (ja) | 1999-11-30 |
| JP3965777B2 JP3965777B2 (ja) | 2007-08-29 |
Family
ID=15211174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13797798A Expired - Fee Related JP3965777B2 (ja) | 1998-05-20 | 1998-05-20 | 半導体発光装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965777B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270905A (ja) * | 2001-03-14 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 複合発光素子 |
| US9728519B2 (en) | 2014-10-30 | 2017-08-08 | Kabushiki Kaisha Toshiba | Bonding method of semiconductor chip and bonding apparatus of semiconductor chip |
-
1998
- 1998-05-20 JP JP13797798A patent/JP3965777B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270905A (ja) * | 2001-03-14 | 2002-09-20 | Matsushita Electric Ind Co Ltd | 複合発光素子 |
| US9728519B2 (en) | 2014-10-30 | 2017-08-08 | Kabushiki Kaisha Toshiba | Bonding method of semiconductor chip and bonding apparatus of semiconductor chip |
| US10847497B2 (en) | 2014-10-30 | 2020-11-24 | Kabushiki Kaisha Toshiba | Bonding method of semiconductor chip and bonding apparatus of semiconductor chip |
| US11018112B2 (en) | 2014-10-30 | 2021-05-25 | Kabushiki Kaisha Toshiba | Bonding method of semiconductor chip and bonding apparatus of semiconductor chip |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3965777B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9172021B2 (en) | Semiconductor light emitting device | |
| JP4459433B2 (ja) | 発光素子の製造方法 | |
| TWI422044B (zh) | 封裝發光裝置之晶片尺度方法及經晶片尺度封裝之發光裝置 | |
| KR100853064B1 (ko) | 복합발광소자 | |
| JP4996463B2 (ja) | 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス | |
| US6614058B2 (en) | Light emitting semiconductor device with a surface-mounted and flip-chip package structure | |
| US10586787B2 (en) | Illumination devices using externally interconnected arrays of light emitting devices, and methods of fabricating same | |
| US9620681B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3641122B2 (ja) | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 | |
| US20120286240A1 (en) | Methods of Fabricating Light Emitting Diode Packages | |
| US9461216B2 (en) | Light emitting device | |
| US8598611B2 (en) | Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods | |
| JP2002270905A (ja) | 複合発光素子 | |
| TWI661584B (zh) | 發光晶粒、封裝結構及其相關製造方法 | |
| JP4042213B2 (ja) | フルカラー半導体発光装置 | |
| JP2001168383A (ja) | 複合発光素子の製造方法 | |
| JPH10335699A (ja) | 化合物半導体発光素子とその製造方法 | |
| JP5471805B2 (ja) | 発光素子及びその製造方法 | |
| JPH08102552A (ja) | 半導体発光素子、およびその製造方法 | |
| US9391233B2 (en) | Method for manufacturing light emitting device package | |
| JPH06302864A (ja) | 発光デバイスの製造方法 | |
| JP3965777B2 (ja) | 半導体発光装置の製造方法 | |
| JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| JPH11346007A (ja) | 半導体発光装置及びその製造方法 | |
| JP2000012898A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040206 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040312 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |