JP2001168383A - 複合発光素子の製造方法 - Google Patents
複合発光素子の製造方法Info
- Publication number
- JP2001168383A JP2001168383A JP34450799A JP34450799A JP2001168383A JP 2001168383 A JP2001168383 A JP 2001168383A JP 34450799 A JP34450799 A JP 34450799A JP 34450799 A JP34450799 A JP 34450799A JP 2001168383 A JP2001168383 A JP 2001168383A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- light emitting
- semiconductor light
- dicing
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Abstract
(57)【要約】
【課題】 半導体発光素子を静電気保護素子等のサブマ
ウント素子のウエハー上に搭載接合する工程時間を短縮
するとともにハンドリングも向上し得る製造方法の提
供。 【解決手段】 ｐ側及びｎ側の電極を含む静電気保護用
のＳｉダイオード１のパターンを行列状に形成したＳｉ
ダイオードウエハー４の上に、半導体発光素子２をフリ
ップチップ型として導通搭載する製造方法であって、Ｓ
ｉダイオード１の複数の互いに隣接するパターンに対応
する複数の半導体発光素子２を形成したウエハー片３を
Ｓｉダイオードウエハー４の行列に合わせて搭載し、ウ
エハー片３の複数の半導体発光素子２のそれぞれが分割
されるようにウエハー片３及びＳｉダイオードウエハー
４をダイシングする。
ウント素子のウエハー上に搭載接合する工程時間を短縮
するとともにハンドリングも向上し得る製造方法の提
供。 【解決手段】 ｐ側及びｎ側の電極を含む静電気保護用
のＳｉダイオード１のパターンを行列状に形成したＳｉ
ダイオードウエハー４の上に、半導体発光素子２をフリ
ップチップ型として導通搭載する製造方法であって、Ｓ
ｉダイオード１の複数の互いに隣接するパターンに対応
する複数の半導体発光素子２を形成したウエハー片３を
Ｓｉダイオードウエハー４の行列に合わせて搭載し、ウ
エハー片３の複数の半導体発光素子２のそれぞれが分割
されるようにウエハー片３及びＳｉダイオードウエハー
４をダイシングする。
Description
【０００１】
【発明の属する技術分野】本発明は、フリップチップ型
の半導体発光素子に係り、特に半導体発光素子をサブマ
ウント素子にチップ接合させて複合素子化し、このサブ
マウント素子によって機能改善を可能とした複合発光素
子の製造方法に関する。
の半導体発光素子に係り、特に半導体発光素子をサブマ
ウント素子にチップ接合させて複合素子化し、このサブ
マウント素子によって機能改善を可能とした複合発光素
子の製造方法に関する。
【０００２】
【従来の技術】ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩ
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、結晶基板として一般的には絶
縁性のサファイアが利用される。このような絶縁性の基
板を用いるものでは、基板とは反対側の面にｐ側及びｎ
側の電極がそれぞれ形成される。そして、このことを利
用して、各電極をマイクロバンプを介してリードフレー
ムの搭載面に搭載して接合するフリップチップ型のもの
が既に知られている。このフリップチップ型とする場合
では、基板側を主光取出し面としたＬＥＤランプやチッ
プＬＥＤの発光装置が得られる。
ｎＡｌＧａＮ等のＧａＮ系化合物半導体を利用した青色
発光の半導体発光素子は、結晶基板として一般的には絶
縁性のサファイアが利用される。このような絶縁性の基
板を用いるものでは、基板とは反対側の面にｐ側及びｎ
側の電極がそれぞれ形成される。そして、このことを利
用して、各電極をマイクロバンプを介してリードフレー
ムの搭載面に搭載して接合するフリップチップ型のもの
が既に知られている。このフリップチップ型とする場合
では、基板側を主光取出し面としたＬＥＤランプやチッ
プＬＥＤの発光装置が得られる。
【０００３】ところが、サファイア等の絶縁性の基板の
上に化合物半導体層を積層したものでは、素子材料のた
とえば誘電率εなどの物理定数や素子構造に起因して、
静電気に対して非常に弱いことが従来から知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
上に化合物半導体層を積層したものでは、素子材料のた
とえば誘電率εなどの物理定数や素子構造に起因して、
静電気に対して非常に弱いことが従来から知られてい
る。たとえば、ＬＥＤランプと静電気がチャージされた
コンデンサとを対向させて両者間に放電を生じさせたと
き、順方向でおよそ１００Ｖの静電圧で、逆方向ではお
よそ３０Ｖの静電圧で破壊されてしまう。
【０００４】これに対し、静電気等の過電圧による発光
素子の破壊を防止するためには、Ｓｉダイオードを利用
した静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用できる。これは、ｎ型のシリコン基板を基
材としたＳｉダイオードを発光素子と逆極性の関係にな
るように導通をとりながら接続した構成としたものであ
る。
素子の破壊を防止するためには、Ｓｉダイオードを利用
した静電気保護素子を備えることが有効である。この静
電気保護素子は、本願出願人が先に提案して特願平９−
１８７８２号として既に出願した明細書及び図面に記載
のものが適用できる。これは、ｎ型のシリコン基板を基
材としたＳｉダイオードを発光素子と逆極性の関係にな
るように導通をとりながら接続した構成としたものであ
る。
【０００５】このようなＳｉダイオードとともに発光素
子を複合素子化する製造方法は、Ｓｉダイオードをウエ
ハーとして形成しておき、このウエハー上に発光素子を
搭載していくというものであり、図９に従来の製造工程
の概略を順に示す。
子を複合素子化する製造方法は、Ｓｉダイオードをウエ
ハーとして形成しておき、このウエハー上に発光素子を
搭載していくというものであり、図９に従来の製造工程
の概略を順に示す。
【０００６】まず、フリップチップ型の発光素子５１の
ｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１
ｂを形成したものを準備する。一方、表面にｐ側及びｎ
側の電極のパターンを形成済みのＳｉダイオードウエハ
ー５２を加工装置のステージ上に位置決めして載せてお
く。この場合、マイクロバンプ５１ａ，５１ｂはＳｉダ
イオードウエハー５２側に形成してもよい。
ｐ側及びｎ側の電極に予めマイクロバンプ５１ａ，５１
ｂを形成したものを準備する。一方、表面にｐ側及びｎ
側の電極のパターンを形成済みのＳｉダイオードウエハ
ー５２を加工装置のステージ上に位置決めして載せてお
く。この場合、マイクロバンプ５１ａ，５１ｂはＳｉダ
イオードウエハー５２側に形成してもよい。
【０００７】次いで、フリップチップ型の発光素子５１
をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５
１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側
及びｐ側の電極に逆極性となる関係として搭載する。こ
の発光素子５１の搭載は１個ごとについて行われ、超音
波，熱及び荷重の負荷によってマイクロバンプ５１ａ，
５１ｂを溶着することによって発光素子５１がチップ接
合される。Ｓｉダイオードウエハー５２の全面に対して
チップ接合が完了すると、それぞれ１個の発光素子５１
を上面に含むようにＳｉダイオードウエハー５２をダイ
サー５３によってダイシングし、これによってＳｉダイ
オード５４の上に発光素子５１を搭載した静電気保護対
応の複合発光素子が得られる。
をそのｐ側及びｎ側の電極のマイクロバンプ５１ａ，５
１ｂのそれぞれを、Ｓｉダイオードウエハー５２のｎ側
及びｐ側の電極に逆極性となる関係として搭載する。こ
の発光素子５１の搭載は１個ごとについて行われ、超音
波，熱及び荷重の負荷によってマイクロバンプ５１ａ，
５１ｂを溶着することによって発光素子５１がチップ接
合される。Ｓｉダイオードウエハー５２の全面に対して
チップ接合が完了すると、それぞれ１個の発光素子５１
を上面に含むようにＳｉダイオードウエハー５２をダイ
サー５３によってダイシングし、これによってＳｉダイ
オード５４の上に発光素子５１を搭載した静電気保護対
応の複合発光素子が得られる。
【０００８】このＳｉダイオード５４と発光素子５１と
の複合発光素子は、例えば、砲弾型ＬＥＤランプに組み
込む場合は、リードフレーム５５ａのマウント部５５ｂ
に搭載され、Ｓｉダイオード５４の下面に形成されてい
るｎ電極をこのマウント部５５ｂに導通させる。そし
て、Ｓｉダイオード５４の上面のｐ側電極を他方のリー
ド５５ｃとワイヤ５５ｄによってボンディングするとと
もに、エポキシ樹脂５５ｅによって全体を被覆すること
で、図示の形状のＬＥＤランプ５５を得ることができ
る。また、複合発光素子はチップＬＥＤや光源用の発光
装置に組み込むことも可能である。
の複合発光素子は、例えば、砲弾型ＬＥＤランプに組み
込む場合は、リードフレーム５５ａのマウント部５５ｂ
に搭載され、Ｓｉダイオード５４の下面に形成されてい
るｎ電極をこのマウント部５５ｂに導通させる。そし
て、Ｓｉダイオード５４の上面のｐ側電極を他方のリー
ド５５ｃとワイヤ５５ｄによってボンディングするとと
もに、エポキシ樹脂５５ｅによって全体を被覆すること
で、図示の形状のＬＥＤランプ５５を得ることができ
る。また、複合発光素子はチップＬＥＤや光源用の発光
装置に組み込むことも可能である。
【０００９】
【発明が解決しようとする課題】ところが、マイクロバ
ンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉ
ダイオードウエハー５２に搭載してチップ接合する工程
は、発光素子５１の１個ずつについて行われるので、こ
の工程に要する時間がかなり長くなる。すなわち、発光
素子５１の搭載の工程は、この発光素子５１をピックア
ップしてＳｉダイオードウエハーの電極パターンに合わ
せて位置決めする工程と、これに続いて超音波，熱及び
荷重の負荷を加えながら接合する工程となるので、１個
の発光素子５１については３秒程度の時間が必要とな
る。そして、生産性を向上させるために、１枚のＳｉダ
イオードウエハー５２にたとえば３万個程度の発光素子
５１を搭載できるようにしたものが多用されているの
で、このような多数の発光素子５１の搭載完了までには
２４時間以上を費やすことになる。
ンプ５１ａ，５１ｂを予め形成した発光素子５１をＳｉ
ダイオードウエハー５２に搭載してチップ接合する工程
は、発光素子５１の１個ずつについて行われるので、こ
の工程に要する時間がかなり長くなる。すなわち、発光
素子５１の搭載の工程は、この発光素子５１をピックア
ップしてＳｉダイオードウエハーの電極パターンに合わ
せて位置決めする工程と、これに続いて超音波，熱及び
荷重の負荷を加えながら接合する工程となるので、１個
の発光素子５１については３秒程度の時間が必要とな
る。そして、生産性を向上させるために、１枚のＳｉダ
イオードウエハー５２にたとえば３万個程度の発光素子
５１を搭載できるようにしたものが多用されているの
で、このような多数の発光素子５１の搭載完了までには
２４時間以上を費やすことになる。
【００１０】このように、従来の製造方法では、１個の
発光素子５１を単位としてＳｉダイオードウエハー５２
上に搭載する操作であるため、後工程のダイサー５３に
よるダイシングの時間まで含めると、工程時間が長くな
り、生産性への影響は無視できない。
発光素子５１を単位としてＳｉダイオードウエハー５２
上に搭載する操作であるため、後工程のダイサー５３に
よるダイシングの時間まで含めると、工程時間が長くな
り、生産性への影響は無視できない。
【００１１】また、近来では、発光装置は小型化が設計
面での重要な課題であり、１個の発光素子の寸法形状の
小型化が進んでいる。したがって、図９のように発光素
子５１の１個の単体を対象とする製造工程では、発光素
子５１が小さいためそのハンドリングに困難さが残り、
組み立て精度にも影響する。
面での重要な課題であり、１個の発光素子の寸法形状の
小型化が進んでいる。したがって、図９のように発光素
子５１の１個の単体を対象とする製造工程では、発光素
子５１が小さいためそのハンドリングに困難さが残り、
組み立て精度にも影響する。
【００１２】本発明において解決すべき課題は、発光素
子をたとえば静電気保護対応のためのサブマウント素子
等と複合素子化するに際して工程時間を短縮し発光素子
のハンドリングも向上し得る複合素子の製造方法を提供
することにある。
子をたとえば静電気保護対応のためのサブマウント素子
等と複合素子化するに際して工程時間を短縮し発光素子
のハンドリングも向上し得る複合素子の製造方法を提供
することにある。
【００１３】
【課題を解決するための手段】本発明は、透明基板の上
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子が、２つ以上の電極を持つサブマウント素子上に搭載
接合された複合発光素子の製造方法であって、ウエハー
に前記サブマウント素子を行列状に形成し、該ウエハー
の上に複数の半導体発光素子を行列状に形成したウエハ
ー片を電極パターンの行列に合わせて搭載接合した後、
前記ウエハー片の複数の半導体発光素子のそれぞれが分
割されるように前記ウエハー片及び前記ウエハーをダイ
シングすることを特徴とする。
に半導体薄膜層を積層するとともにこの積層膜の表面側
にｐ側及びｎ側の電極をそれぞれ形成した半導体発光素
子が、２つ以上の電極を持つサブマウント素子上に搭載
接合された複合発光素子の製造方法であって、ウエハー
に前記サブマウント素子を行列状に形成し、該ウエハー
の上に複数の半導体発光素子を行列状に形成したウエハ
ー片を電極パターンの行列に合わせて搭載接合した後、
前記ウエハー片の複数の半導体発光素子のそれぞれが分
割されるように前記ウエハー片及び前記ウエハーをダイ
シングすることを特徴とする。
【００１４】このような構成では、半導体発光素子のパ
ターンを複数形成したウエハー片を単位としてサブマウ
ント素子のウエハー上に搭載して接合するので、１個ず
つの半導体発光素子をチップ接合するのに比べると、チ
ップ接合時間の工程が大幅に短縮できるとともに、小型
チップのハンドリングも容易にすることができる。
ターンを複数形成したウエハー片を単位としてサブマウ
ント素子のウエハー上に搭載して接合するので、１個ず
つの半導体発光素子をチップ接合するのに比べると、チ
ップ接合時間の工程が大幅に短縮できるとともに、小型
チップのハンドリングも容易にすることができる。
【００１５】
【発明の実施の形態】請求項１に記載の発明は、透明基
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子が、２つ以上の電極を持つサブマウント素子上
に搭載接合された複合発光素子の製造方法であって、ウ
エハーに前記サブマウント素子を行列状に形成し、該ウ
エハーの上に複数の半導体発光素子を行列状に形成した
ウエハー片を電極パターンの行列に合わせて搭載接合し
た後、前記ウエハー片の複数の半導体発光素子のそれぞ
れが分割されるように前記ウエハー片及び前記ウエハー
をダイシングするものであり、サブマウント素子のパタ
ーンを形成したウエハー上に複数のパターンを持つウエ
ハー片を同時にチップ接合するので、工程時間を短縮で
きるとともに、小型チップのハンドリングを容易にする
という作用を有する。
板の上に半導体薄膜層を積層するとともにこの積層膜の
表面側にｐ側及びｎ側の電極をそれぞれ形成した半導体
発光素子が、２つ以上の電極を持つサブマウント素子上
に搭載接合された複合発光素子の製造方法であって、ウ
エハーに前記サブマウント素子を行列状に形成し、該ウ
エハーの上に複数の半導体発光素子を行列状に形成した
ウエハー片を電極パターンの行列に合わせて搭載接合し
た後、前記ウエハー片の複数の半導体発光素子のそれぞ
れが分割されるように前記ウエハー片及び前記ウエハー
をダイシングするものであり、サブマウント素子のパタ
ーンを形成したウエハー上に複数のパターンを持つウエ
ハー片を同時にチップ接合するので、工程時間を短縮で
きるとともに、小型チップのハンドリングを容易にする
という作用を有する。
【００１６】請求項２に記載の発明は、前記ウエハー片
に形成する半導体発光素子のパターンは、１または２行
に格子配列され、この格子配列を前記ウエハーのサブマ
ウント素子の行列に整合させてダイシングする請求項１
記載の複合発光素子の製造方法であり、発光素子よりも
大きなサブマウント素子上に接合させる場合、複数の発
光素子から成るウエハー片を１行又は２行のブロックに
制限することにより、請求項１に記載の工法が可能にな
るという作用を有する。
に形成する半導体発光素子のパターンは、１または２行
に格子配列され、この格子配列を前記ウエハーのサブマ
ウント素子の行列に整合させてダイシングする請求項１
記載の複合発光素子の製造方法であり、発光素子よりも
大きなサブマウント素子上に接合させる場合、複数の発
光素子から成るウエハー片を１行又は２行のブロックに
制限することにより、請求項１に記載の工法が可能にな
るという作用を有する。
【００１７】請求項３に記載の発明は、前記ウエハーに
形成されるサブマウント素子のパターンは、ある行のパ
ターンと次の行のパターンとが鏡面対称か回転対称の関
係にある請求項１または２記載の複合発光素子の製造方
法であり、複数の発光素子から成るウエハー片が２行の
場合に、ウエハーに形成されるサブマウント素子のパタ
ーンの各行を鏡面対称か回転対称とすることにより、発
光素子をそれよりも大きなサブマウント素子上に接合さ
せる上記工法が可能になるという作用を有する。
形成されるサブマウント素子のパターンは、ある行のパ
ターンと次の行のパターンとが鏡面対称か回転対称の関
係にある請求項１または２記載の複合発光素子の製造方
法であり、複数の発光素子から成るウエハー片が２行の
場合に、ウエハーに形成されるサブマウント素子のパタ
ーンの各行を鏡面対称か回転対称とすることにより、発
光素子をそれよりも大きなサブマウント素子上に接合さ
せる上記工法が可能になるという作用を有する。
【００１８】請求項４に記載の発明は、前記ウエハー片
に形成する半導体発光素子のパターンは、２行に形成さ
れ、１行目のパターンは２行目のパターンと互いに鏡面
対称か回転対称の関係にある請求項３記載の複合発光素
子の製造方法であり、この場合も、上記理由により上記
工法が可能になるという作用を有する。
に形成する半導体発光素子のパターンは、２行に形成さ
れ、１行目のパターンは２行目のパターンと互いに鏡面
対称か回転対称の関係にある請求項３記載の複合発光素
子の製造方法であり、この場合も、上記理由により上記
工法が可能になるという作用を有する。
【００１９】請求項５に記載の発明は、前記サブマウン
ト素子のウエハーとその上に搭載接合された前記半導体
発光素子のウエハー片との隙間に樹脂を充填し、硬化さ
せた後、前記ウエハー片及び前記ウエハーをダイシング
する請求項１，２，３又は４記載の複合発光素子の製造
方法であり、サブマウント素子のウエハー上に搭載接合
された半導体発光素子のウエハー片の固定を樹脂で補強
することにより、ダイシング時の衝撃で半導体発光素子
の接合に不具合が生じることを防ぎ、生産性の歩留まり
や製品の信頼性を良くする作用がある。
ト素子のウエハーとその上に搭載接合された前記半導体
発光素子のウエハー片との隙間に樹脂を充填し、硬化さ
せた後、前記ウエハー片及び前記ウエハーをダイシング
する請求項１，２，３又は４記載の複合発光素子の製造
方法であり、サブマウント素子のウエハー上に搭載接合
された半導体発光素子のウエハー片の固定を樹脂で補強
することにより、ダイシング時の衝撃で半導体発光素子
の接合に不具合が生じることを防ぎ、生産性の歩留まり
や製品の信頼性を良くする作用がある。
【００２０】請求項６に記載の発明は、前記ウエハー片
を前記ウエハー上に搭載接合した後に、前記ウエハー片
の厚みを５０μｍ以下に研磨した後、前記ウエハー片の
複数の半導体発光素子のそれぞれが分割されるように前
記ウエハー片及び前記ウエハーをダイシングする請求項
１又は５記載の複合発光素子の製造方法であり、搭載接
合後、半導体発光素子のウエハー片をダイシングにより
分割する場合、半導体発光素子がサファイアを基板とす
るＧａＮ系半導体発光素子であるとダイシングが困難な
ためその厚みを５０μｍ以下に薄くすることにより分割
が容易になるという作用がある。
を前記ウエハー上に搭載接合した後に、前記ウエハー片
の厚みを５０μｍ以下に研磨した後、前記ウエハー片の
複数の半導体発光素子のそれぞれが分割されるように前
記ウエハー片及び前記ウエハーをダイシングする請求項
１又は５記載の複合発光素子の製造方法であり、搭載接
合後、半導体発光素子のウエハー片をダイシングにより
分割する場合、半導体発光素子がサファイアを基板とす
るＧａＮ系半導体発光素子であるとダイシングが困難な
ためその厚みを５０μｍ以下に薄くすることにより分割
が容易になるという作用がある。
【００２１】請求項７に記載の発明は、前記ウエハー片
及び前記ウエハーをダイシングする工程において、ひと
つの分割ラインを複数回のダイシングで分割し、１回目
のダイシングに用いるダイシングブレード幅を最大と
し、２回目以降に用いるダイシングブレード幅を狭くし
たことを特徴とする請求項１，５又は６記載の複合発光
素子の製造方法であり、ウエハー片がサファイアを基板
とするＧａＮ系半導体発光素子であるとサブマウント素
子のウエハーと同時に１回のダイシングで分割すること
が困難である場合、ダイシングを複数回に分け、さらに
１回目のダイシングに用いるダイシングブレード幅を最
大幅とし、２回目以降に用いるダイシングブレード幅を
狭くすることにより、良好な分割が可能になるという作
用がある。
及び前記ウエハーをダイシングする工程において、ひと
つの分割ラインを複数回のダイシングで分割し、１回目
のダイシングに用いるダイシングブレード幅を最大と
し、２回目以降に用いるダイシングブレード幅を狭くし
たことを特徴とする請求項１，５又は６記載の複合発光
素子の製造方法であり、ウエハー片がサファイアを基板
とするＧａＮ系半導体発光素子であるとサブマウント素
子のウエハーと同時に１回のダイシングで分割すること
が困難である場合、ダイシングを複数回に分け、さらに
１回目のダイシングに用いるダイシングブレード幅を最
大幅とし、２回目以降に用いるダイシングブレード幅を
狭くすることにより、良好な分割が可能になるという作
用がある。
【００２２】以下に、本発明の実施の形態の具体例を図
面を参照しながら説明する。
面を参照しながら説明する。
【００２３】図１は本発明の製造方法によって得られた
複合発光素子で、同図の（ａ）は平面図、同図の（ｂ）
は同図（ａ）のＡ−Ａ線矢視による縦断面図である。な
お、最終的に得られる複合発光素子の構造は、図９の例
で示したものとほぼ同様であるが、ここでは発光素子と
Ｓｉダイオードの平面形状の大きさの関係を示すため
に、改めて説明するものとする。
複合発光素子で、同図の（ａ）は平面図、同図の（ｂ）
は同図（ａ）のＡ−Ａ線矢視による縦断面図である。な
お、最終的に得られる複合発光素子の構造は、図９の例
で示したものとほぼ同様であるが、ここでは発光素子と
Ｓｉダイオードの平面形状の大きさの関係を示すため
に、改めて説明するものとする。
【００２４】図１において、静電気保護用のサブマウン
ト素子としてのＳｉダイオード１と半導体発光素子２と
をマイクロバンプ（後述）を介して順に重合させた状態
で、半導体発光素子２は透明基板２ａを上方に向けてこ
れを主光取出し面とし、Ｓｉダイオード１の上面と向か
い合う面にｐ側電極及びｎ側電極（後述）を形成したも
のである。
ト素子としてのＳｉダイオード１と半導体発光素子２と
をマイクロバンプ（後述）を介して順に重合させた状態
で、半導体発光素子２は透明基板２ａを上方に向けてこ
れを主光取出し面とし、Ｓｉダイオード１の上面と向か
い合う面にｐ側電極及びｎ側電極（後述）を形成したも
のである。
【００２５】Ｓｉダイオード１は、例えば、ｎ型シリコ
ン基板を利用したもので、その下面にｎ電極１ｃを形成
して導電性ペースト等を介してリードフレームやプリン
ト基板の配線電極に導通搭載される。そして、Ｓｉダイ
オードの上面にはｐ側電極及びｎ側電極（後述）を形成
し、マイクロバンプを介して半導体発光素子２のｐ側及
びｎ側の電極を逆極性として搭載接合し、ｐ側電極には
ワイヤをボンディングするボンディングパッド部２２が
ある。
ン基板を利用したもので、その下面にｎ電極１ｃを形成
して導電性ペースト等を介してリードフレームやプリン
ト基板の配線電極に導通搭載される。そして、Ｓｉダイ
オードの上面にはｐ側電極及びｎ側電極（後述）を形成
し、マイクロバンプを介して半導体発光素子２のｐ側及
びｎ側の電極を逆極性として搭載接合し、ｐ側電極には
ワイヤをボンディングするボンディングパッド部２２が
ある。
【００２６】なお、Ｓｉダイオード１のｎ型シリコン基
板１ａには、上面を向く部分の一部にｐ型不純物を注入
してｐ型半導体領域１ｂを拡散形成し、このｐ型半導体
領域１ｂに対応して電極を形成し、これをｐ側電極とし
ている。
板１ａには、上面を向く部分の一部にｐ型不純物を注入
してｐ型半導体領域１ｂを拡散形成し、このｐ型半導体
領域１ｂに対応して電極を形成し、これをｐ側電極とし
ている。
【００２７】このようにＳｉダイオード１の上に半導体
発光素子２を導通搭載して複合素子化することによっ
て、Ｓｉダイオード１による半導体発光素子２の静電気
保護が得られる。
発光素子２を導通搭載して複合素子化することによっ
て、Ｓｉダイオード１による半導体発光素子２の静電気
保護が得られる。
【００２８】また、半導体発光素子２が、静電気に強い
素子である場合は、サブマウント素子をＳｉダイオード
とする必要はなく、例えば、導電性基板（シリコン基板
など）の上面を向く部分の一部（前記Ｓｉダイオードの
場合のｐ型半導体領域１ｂの表面に相当する部分）に絶
縁膜を形成し、その上に電極を形成し、これをｐ側電極
とすれば良い。
素子である場合は、サブマウント素子をＳｉダイオード
とする必要はなく、例えば、導電性基板（シリコン基板
など）の上面を向く部分の一部（前記Ｓｉダイオードの
場合のｐ型半導体領域１ｂの表面に相当する部分）に絶
縁膜を形成し、その上に電極を形成し、これをｐ側電極
とすれば良い。
【００２９】図２は本発明の製造方法に用いる半導体発
光素子２のウエハー片の詳細であって、同図の（ａ）は
平面図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視によ
る縦断面図である。
光素子２のウエハー片の詳細であって、同図の（ａ）は
平面図、同図の（ｂ）は同図（ａ）のＢ−Ｂ線矢視によ
る縦断面図である。
【００３０】図９に示した半導体発光素子５１はその１
個が単位となってＳｉダイオードウエハー５２の電極パ
ターンの上に搭載してチップ接合するというものであっ
た。これに対し、本発明の製造方法では、図２に示すよ
うに１個のウエハー片３に６個の半導体発光素子２のパ
ターンを形成しておき、このウエハー片３をＳｉダイオ
ードのウエハー上に搭載することで、１回の操作で６個
の半導体発光素子２のチップ接合を実行させる。
個が単位となってＳｉダイオードウエハー５２の電極パ
ターンの上に搭載してチップ接合するというものであっ
た。これに対し、本発明の製造方法では、図２に示すよ
うに１個のウエハー片３に６個の半導体発光素子２のパ
ターンを形成しておき、このウエハー片３をＳｉダイオ
ードのウエハー上に搭載することで、１回の操作で６個
の半導体発光素子２のチップ接合を実行させる。
【００３１】すなわち、ウエハー片３は透明基板３ａの
上にＧａＮ系の半導体薄膜を積層形成したウエハーを、
ダイシング又はスクライブによって図２の（ａ）に示す
平面形状となるように分割加工したものである。そし
て、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線
分によって６個に区画される部分のそれぞれに半導体発
光素子２のパターンが形成されている。この半導体発光
素子２のパターンは、従来のＧａＮ系のフリップチップ
型のものと同様に、ｐ型層及びｎ型層のそれぞれにｐ側
電極２ｂ及びｎ側電極２ｃを蒸着法によって形成し、こ
れらのｐ側及びｎ側の電極２ｂ，２ｃにマイクロバンプ
２ｄ，２ｅを形成したものである。そして、同図の
（ａ）において、線分Ｘ−Ｘの下側の３列はｐ側及びｎ
側電極２ｂ，２ｃの配置パターンは全く同じであり、上
側の３列は線分Ｘ−Ｘに対して鏡面対称の関係となるよ
うな配置となっている。また、鏡面対称の関係を回転対
称の関係にしてもよい。
上にＧａＮ系の半導体薄膜を積層形成したウエハーを、
ダイシング又はスクライブによって図２の（ａ）に示す
平面形状となるように分割加工したものである。そし
て、図において点線で示すＸ−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線
分によって６個に区画される部分のそれぞれに半導体発
光素子２のパターンが形成されている。この半導体発光
素子２のパターンは、従来のＧａＮ系のフリップチップ
型のものと同様に、ｐ型層及びｎ型層のそれぞれにｐ側
電極２ｂ及びｎ側電極２ｃを蒸着法によって形成し、こ
れらのｐ側及びｎ側の電極２ｂ，２ｃにマイクロバンプ
２ｄ，２ｅを形成したものである。そして、同図の
（ａ）において、線分Ｘ−Ｘの下側の３列はｐ側及びｎ
側電極２ｂ，２ｃの配置パターンは全く同じであり、上
側の３列は線分Ｘ−Ｘに対して鏡面対称の関係となるよ
うな配置となっている。また、鏡面対称の関係を回転対
称の関係にしてもよい。
【００３２】一方、図３はＳｉダイオード１のパターン
を形成したＳｉダイオードウエハーの一部であって１枚
のウエハー片３に対応する部分の詳細図であり、同図の
（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＣ−
Ｃ線矢視による縦断面図である。
を形成したＳｉダイオードウエハーの一部であって１枚
のウエハー片３に対応する部分の詳細図であり、同図の
（ａ）はその平面図、同図の（ｂ）は同図（ａ）のＣ−
Ｃ線矢視による縦断面図である。
【００３３】Ｓｉダイオードウエハー４は、従来例と同
様にｎ型シリコン基板４ａを利用したもので、このｎ型
シリコン基板４ａの底面にはｎ電極４ｂを形成してい
る。また、ｎ型シリコン基板４ａの表面は、同図の
（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に
よって６個に区画され、それぞれにｐ側電極４ｃ及びｎ
側電極４ｄのパターンを形成している。そして、図２の
（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−
Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄ
の配置パターンは全く同じであり、上側の３列は線分Ｋ
−Ｋに対して鏡面対称の関係となるような配置となって
いる。また、半導体発光素子２が形成されたウエハー片
３が回転対称の関係の場合は、それに対応して回転対称
の関係とする。
様にｎ型シリコン基板４ａを利用したもので、このｎ型
シリコン基板４ａの底面にはｎ電極４ｂを形成してい
る。また、ｎ型シリコン基板４ａの表面は、同図の
（ａ）に示すように、Ｋ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に
よって６個に区画され、それぞれにｐ側電極４ｃ及びｎ
側電極４ｄのパターンを形成している。そして、図２の
（ａ）で示したウエハー片３の場合と同様に、線分Ｋ−
Ｋの下側の３列についてはｐ側及びｎ側電極４ｃ，４ｄ
の配置パターンは全く同じであり、上側の３列は線分Ｋ
−Ｋに対して鏡面対称の関係となるような配置となって
いる。また、半導体発光素子２が形成されたウエハー片
３が回転対称の関係の場合は、それに対応して回転対称
の関係とする。
【００３４】ここで、Ｓｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターン及びその大きさ
は、図２の（ａ）の姿勢のウエハー片３を上下反転した
ときに、ｐ側電極２ｂがｎ電極４ｄに含まれると同時に
ｎ側電極２ｃがｐ側電極４ｃに含まれるように形成す
る。すなわち、図３の（ａ）の斜線の部分にｎ側電極２
ｃ上のマイクロバンプ２ｅ及びｐ側電極２ｂ上のマイク
ロバンプ２ｄが位置する関係とする。
及びｎ側の電極４ｃ，４ｄのパターン及びその大きさ
は、図２の（ａ）の姿勢のウエハー片３を上下反転した
ときに、ｐ側電極２ｂがｎ電極４ｄに含まれると同時に
ｎ側電極２ｃがｐ側電極４ｃに含まれるように形成す
る。すなわち、図３の（ａ）の斜線の部分にｎ側電極２
ｃ上のマイクロバンプ２ｅ及びｐ側電極２ｂ上のマイク
ロバンプ２ｄが位置する関係とする。
【００３５】図４はウエハー片３のＳｉダイオードウエ
ハー４への接合工程であって、同図の（ａ）は要部の正
面図、同図の（ｂ）は要部の平面図である。
ハー４への接合工程であって、同図の（ａ）は要部の正
面図、同図の（ｂ）は要部の平面図である。
【００３６】図において、チップ接合用のヘッド１０に
透明基板３ａを吸着・保持されているウエハー片３は、
図３の（ａ）に示したＳｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の
電極２ｃ，２ｂが対応するように位置決めされる。この
ような位置決めは、たとえば、図２の（ａ）に示したＸ
−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に
示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させること
と同義である。そして、ヘッド１０を下降させて加圧及
び超音波振動を加えることによって、マイクロバンプ２
ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合
させる。
透明基板３ａを吸着・保持されているウエハー片３は、
図３の（ａ）に示したＳｉダイオードウエハー４のｐ側
及びｎ側の電極４ｃ，４ｄのパターンにｎ側及びｐ側の
電極２ｃ，２ｂが対応するように位置決めされる。この
ような位置決めは、たとえば、図２の（ａ）に示したＸ
−Ｘ，Ｙ−Ｙ，Ｚ−Ｚの線分がそれぞれ図３の（ａ）に
示したＫ−Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分に一致させること
と同義である。そして、ヘッド１０を下降させて加圧及
び超音波振動を加えることによって、マイクロバンプ２
ｄ，２ｅをそれぞれｎ側電極４ｄとｐ側電極４ｃに接合
させる。
【００３７】以上の工程により、１枚のウエハー片３が
Ｓｉダイオードウエハー４上に接合され、このウエハー
片３に含まれた６個の半導体発光素子２のパターンが全
てＳｉダイオードウエハー４側のｐ側及びｎ側の電極４
ｃ，４ｄのパターンに整合させてチップ接合される。し
たがって、従来のように１個ずつの発光素子をＳｉダイ
オードウエハーのパターン上に載せてチップ接合する方
法に比べると、６倍の速さで半導体発光素子２のＳｉダ
イオードウエハー４上へのチップ接合が可能となる。
Ｓｉダイオードウエハー４上に接合され、このウエハー
片３に含まれた６個の半導体発光素子２のパターンが全
てＳｉダイオードウエハー４側のｐ側及びｎ側の電極４
ｃ，４ｄのパターンに整合させてチップ接合される。し
たがって、従来のように１個ずつの発光素子をＳｉダイ
オードウエハーのパターン上に載せてチップ接合する方
法に比べると、６倍の速さで半導体発光素子２のＳｉダ
イオードウエハー４上へのチップ接合が可能となる。
【００３８】ここで、この実施の形態では半導体発光素
子２の電極上にマイクロバンプを形成しているが、サブ
マウント素子（Ｓｉダイオード１）の電極上にマイクロ
バンプを形成しても良い。この方がマイクロバンプの取
り扱い上の損傷を少なくでき、製造上都合がよい。
子２の電極上にマイクロバンプを形成しているが、サブ
マウント素子（Ｓｉダイオード１）の電極上にマイクロ
バンプを形成しても良い。この方がマイクロバンプの取
り扱い上の損傷を少なくでき、製造上都合がよい。
【００３９】ウエハー片３をＳｉダイオードウエハー４
の全面にチップ接合した後には、図５に示すようにダイ
サー１１によって、ウエハー片３とＳｉダイオードウエ
ハー４を同時にダイシングする。このダイシングの工程
では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，
Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−
Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させれば
よい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線
分を含む方向にダイシングしている状態として示されて
いる。
の全面にチップ接合した後には、図５に示すようにダイ
サー１１によって、ウエハー片３とＳｉダイオードウエ
ハー４を同時にダイシングする。このダイシングの工程
では、ダイサー１１を図２の（ａ）のＸ−Ｘ，Ｙ−Ｙ，
Ｚ−Ｚの線分を含む３方向、または図３の（ａ）のＫ−
Ｋ，Ｌ−Ｌ，Ｍ−Ｍの線分を含む３方向に移動させれば
よい。なお、図５の（ｂ）では、Ｚ−Ｚ（Ｍ−Ｍ）の線
分を含む方向にダイシングしている状態として示されて
いる。
【００４０】以上のダイシング工程によって、図５の
（ａ）の左端部に示すように、ウエハー片３とＳｉダイ
オードウエハー４がダイシングされ、図１に示したＳｉ
ダイオード１と半導体発光素子２とを積層させた複合発
光素子が得られる。
（ａ）の左端部に示すように、ウエハー片３とＳｉダイ
オードウエハー４がダイシングされ、図１に示したＳｉ
ダイオード１と半導体発光素子２とを積層させた複合発
光素子が得られる。
【００４１】ここで、半導体発光素子２がＧａＮ系ＬＥ
Ｄの場合、上記ウエハー片３のダイシングがかなり困難
となる。それは、硬度の高いサファイア基板とＧａＮ系
化合物半導体から構成されているためで、従来のＧａＮ
系ＬＥＤチップの厚さ（約１００μｍ）では、ウエハー
片３とＳｉダイオードウエハー４とを１回のダイシング
で同時にダイシングすることは、殆ど不可能である。ウ
エハー片３の厚さが５０μｍ以下、好ましくは３０μｍ
以下になれば同時ダイシングは可能になるが、あらかじ
めウエハー片を一様に３０μｍ以下に研磨することは困
難であるし、Ｓｉダイオードウエハー４の上に接合する
ときも困難となる。
Ｄの場合、上記ウエハー片３のダイシングがかなり困難
となる。それは、硬度の高いサファイア基板とＧａＮ系
化合物半導体から構成されているためで、従来のＧａＮ
系ＬＥＤチップの厚さ（約１００μｍ）では、ウエハー
片３とＳｉダイオードウエハー４とを１回のダイシング
で同時にダイシングすることは、殆ど不可能である。ウ
エハー片３の厚さが５０μｍ以下、好ましくは３０μｍ
以下になれば同時ダイシングは可能になるが、あらかじ
めウエハー片を一様に３０μｍ以下に研磨することは困
難であるし、Ｓｉダイオードウエハー４の上に接合する
ときも困難となる。
【００４２】更に、マイクロバンプのみによる接合の強
度では、ダイシングの衝撃により半導体発光素子２の剥
がれが生じ、接合の強度を補強する必要がある。
度では、ダイシングの衝撃により半導体発光素子２の剥
がれが生じ、接合の強度を補強する必要がある。
【００４３】そこで、図６に示すように、ウエハー片３
をＳｉダイオードウエハー４上に接合させる工程におい
て、Ｓｉダイオードウエハー４上のウエハー片３が搭載
される部分に、スクリーン印刷やディスペンサーによる
ポッティングなどの方法により、接着用のエポキシ樹脂
２５を塗布した後に、図４と同じ方法によりウエハー片
３を搭載接合させる。この場合、加圧と超音波の印加に
よりマイクロバンプとＳｉダイオードウエハー４の電極
４ｃ，４ｄの間のエポキシ樹脂２５は押しのけられ接合
は良好にできる。この場合、エポキシ樹脂がＳｉダイオ
ードのボンディングパッド部２２を汚染するとワイヤー
ボンディング性が悪くなるので、エポキシ樹脂の塗布は
スクリーン印刷の方法が好ましい。搭載接合後、エポキ
シ樹脂２５の硬化を行ないウエハー片３とＳｉダイオー
ドウエハー４の接着強度を補強する。
をＳｉダイオードウエハー４上に接合させる工程におい
て、Ｓｉダイオードウエハー４上のウエハー片３が搭載
される部分に、スクリーン印刷やディスペンサーによる
ポッティングなどの方法により、接着用のエポキシ樹脂
２５を塗布した後に、図４と同じ方法によりウエハー片
３を搭載接合させる。この場合、加圧と超音波の印加に
よりマイクロバンプとＳｉダイオードウエハー４の電極
４ｃ，４ｄの間のエポキシ樹脂２５は押しのけられ接合
は良好にできる。この場合、エポキシ樹脂がＳｉダイオ
ードのボンディングパッド部２２を汚染するとワイヤー
ボンディング性が悪くなるので、エポキシ樹脂の塗布は
スクリーン印刷の方法が好ましい。搭載接合後、エポキ
シ樹脂２５の硬化を行ないウエハー片３とＳｉダイオー
ドウエハー４の接着強度を補強する。
【００４４】また、別の方法として、図４でＳｉダイオ
ードウエハー４上にウエハー片３を接合した後に、スピ
ナー等でレジストをウエハー全面に塗布することによ
り、Ｓｉダイオードウエハー４とウエハー片３との隙間
にレジストを充填させ、硬化することにより、接着強度
を補強する。この場合、後でレジストを除去する工程が
必要になる。
ードウエハー４上にウエハー片３を接合した後に、スピ
ナー等でレジストをウエハー全面に塗布することによ
り、Ｓｉダイオードウエハー４とウエハー片３との隙間
にレジストを充填させ、硬化することにより、接着強度
を補強する。この場合、後でレジストを除去する工程が
必要になる。
【００４５】その後、図７に示すように研磨機２６によ
りウエハー片３の透明基板３ａ（サファイア基板）側を
研磨し、厚さを５０μｍ以下、好ましくは３０μｍ以下
にする。接合によるウエハー片３のＳｉダイオードウエ
ハー４表面からの高さのバラツキは±１０μｍ程度で、
Ｓｉダイオードウエハー４の厚さのバラツキを考慮して
も５０μｍ以下の研磨は可能である。
りウエハー片３の透明基板３ａ（サファイア基板）側を
研磨し、厚さを５０μｍ以下、好ましくは３０μｍ以下
にする。接合によるウエハー片３のＳｉダイオードウエ
ハー４表面からの高さのバラツキは±１０μｍ程度で、
Ｓｉダイオードウエハー４の厚さのバラツキを考慮して
も５０μｍ以下の研磨は可能である。
【００４６】更に、図８に示すようにダイシングを２回
に分けて行なう。すなわち、同図の（ａ）で示す１回目
のダイシングにより、切り代幅がＷ１のダイシングブレ
ード１１ａを用いて、ウエハー片３のみを半導体発光素
子２の単位になるように分割し、同図（ｂ）で示す２回
目のダイシングにより、切り代幅がＷ２のダイシングブ
レード１１ｂを用いて、Ｓｉダイオードウエハー４を分
割する。この場合、Ｗ１＞Ｗ２のブレードを用いること
により良好なダイシングが可能である。
に分けて行なう。すなわち、同図の（ａ）で示す１回目
のダイシングにより、切り代幅がＷ１のダイシングブレ
ード１１ａを用いて、ウエハー片３のみを半導体発光素
子２の単位になるように分割し、同図（ｂ）で示す２回
目のダイシングにより、切り代幅がＷ２のダイシングブ
レード１１ｂを用いて、Ｓｉダイオードウエハー４を分
割する。この場合、Ｗ１＞Ｗ２のブレードを用いること
により良好なダイシングが可能である。
【００４７】また、図８には明記されていないが、エポ
キシ樹脂２５やレジストで接着を補強して行なう方がよ
り好ましい。レジストで補強した場合は、１回目のダイ
シングでウエハー片３のみを半導体発光素子２の単位に
なるように分割した後に、レジストの除去を行ない、そ
の後２回目のダイシングを行なうとよい。
キシ樹脂２５やレジストで接着を補強して行なう方がよ
り好ましい。レジストで補強した場合は、１回目のダイ
シングでウエハー片３のみを半導体発光素子２の単位に
なるように分割した後に、レジストの除去を行ない、そ
の後２回目のダイシングを行なうとよい。
【００４８】また、３回以上に分けてダイシングを行な
っても良い。
っても良い。
【００４９】以上のようにして得られたＳｉダイオード
１と半導体発光素子２の複合発光素子は、例えば、図９
に示したように砲弾型ＬＥＤランプに組み立てられ、Ｓ
ｉダイオード１と半導体発光素子２とをｐ側及びｎ側の
電極を逆極性として接合することによって、静電気等に
よる過電圧が負荷されたときの半導体発光素子２の破壊
が防止される。
１と半導体発光素子２の複合発光素子は、例えば、図９
に示したように砲弾型ＬＥＤランプに組み立てられ、Ｓ
ｉダイオード１と半導体発光素子２とをｐ側及びｎ側の
電極を逆極性として接合することによって、静電気等に
よる過電圧が負荷されたときの半導体発光素子２の破壊
が防止される。
【００５０】上記の実施の形態では、ウエハー片３を２
行３列の計６個の半導体発光素子２のブロックとし、行
はお互いに鏡面対称としたが、これに限るものではな
く、１行２列，１行３列，…や２行１列，２行２列，２
行４列，…であってもよい。また、２行の場合は行間で
お互いに対面する半導体発光素子は鏡面対称であっても
１８０度の回転対称であってもよい。
行３列の計６個の半導体発光素子２のブロックとし、行
はお互いに鏡面対称としたが、これに限るものではな
く、１行２列，１行３列，…や２行１列，２行２列，２
行４列，…であってもよい。また、２行の場合は行間で
お互いに対面する半導体発光素子は鏡面対称であっても
１８０度の回転対称であってもよい。
【００５１】また、サブマウント素子のウエハーとし
て、Ｓｉダイオードウエハー４を用いて説明したが、こ
れに限ったものではなく、静電気に強い半導体発光素子
の場合は、前述した導電性のシリコン基板の上面を向く
部分の一部（前記Ｓｉダイオードの場合のｐ型半導体領
域１ｂの表面に相当する部分）に絶縁膜を形成し、その
上に電極を形成し、これをｐ側電極としたものでもよ
い。
て、Ｓｉダイオードウエハー４を用いて説明したが、こ
れに限ったものではなく、静電気に強い半導体発光素子
の場合は、前述した導電性のシリコン基板の上面を向く
部分の一部（前記Ｓｉダイオードの場合のｐ型半導体領
域１ｂの表面に相当する部分）に絶縁膜を形成し、その
上に電極を形成し、これをｐ側電極としたものでもよ
い。
【００５２】
【発明の効果】本発明では、半導体発光素子のウエハー
への搭載をブロック化（ウエハー片）することによって
半導体発光素子について複数単位で行えるので、静電気
保護用のＳｉダイオードのウエハー上への搭載のための
工程時間を短くでき、生産性を大幅に改善することがで
きる。また、半導体発光素子単体とする場合よりもブロ
ック化することによって、ハンドリングも容易となり精
度も良好な製品が得られるとともに半導体発光素子単体
の小型化と低コスト化が可能となる。
への搭載をブロック化（ウエハー片）することによって
半導体発光素子について複数単位で行えるので、静電気
保護用のＳｉダイオードのウエハー上への搭載のための
工程時間を短くでき、生産性を大幅に改善することがで
きる。また、半導体発光素子単体とする場合よりもブロ
ック化することによって、ハンドリングも容易となり精
度も良好な製品が得られるとともに半導体発光素子単体
の小型化と低コスト化が可能となる。
【図１】本発明の製造方法によって得られる複合発光素
子であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図
子であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＡ−Ａ線矢視による縦断面図
【図２】発光素子のパターンを透明基板上に形成したウ
エハー片の詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視による縦断面図
エハー片の詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＢ−Ｂ線矢視による縦断面図
【図３】ウエハー片を搭載する部分に対応したＳｉダイ
オードウエハーの詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＣ−Ｃ線矢視による縦断面図
オードウエハーの詳細であって、 （ａ）は平面図 （ｂ）は同図（ａ）のＣ−Ｃ線矢視による縦断面図
【図４】Ｓｉダイオードウエハー上にウエハー片を接合
する工程であって、 （ａ）は要部の正面図 （ｂ）はＳｉダイオードウエハーに対するウエハー片の
搭載姿勢と位置関係を示す平面図
する工程であって、 （ａ）は要部の正面図 （ｂ）はＳｉダイオードウエハーに対するウエハー片の
搭載姿勢と位置関係を示す平面図
【図５】ウエハー片を接合後のダイシングの工程であっ
て、 （ａ）は要部の正面図 （ｂ）は要部の平面図
て、 （ａ）は要部の正面図 （ｂ）は要部の平面図
【図６】Ｓｉダイオードウエハー上のウエハー片が搭載
される部分にエポキシ樹脂を塗布した状態でウエハー片
を接合する工程の要部の正面図
される部分にエポキシ樹脂を塗布した状態でウエハー片
を接合する工程の要部の正面図
【図７】ウエハー片をＳｉダイオードウエハー上に搭載
接合後にウエハー片の研磨を行なう要部の正面図
接合後にウエハー片の研磨を行なう要部の正面図
【図８】ウエハー片を接合後、ダイシングを数回に分け
て分割する工程であって、 （ａ）は１回目の要部の正面図 （ｂ）は２回目の要部の正面図
て分割する工程であって、 （ａ）は１回目の要部の正面図 （ｂ）は２回目の要部の正面図
【図９】従来の製造方法による工程を順に示す概略図
１ Ｓｉダイオード １ａ ｎ型シリコン基板 １ｂ ｐ型半導体領域 ２ 半導体発光素子 ２ａ 透明基板 ２ｂ ｐ側電極 ２ｃ ｎ側電極 ２ｄ，２ｅ マイクロバンプ ３ ウエハー片 ３ａ 透明基板 ４ Ｓｉダイオードウエハー ４ａ ｎ型シリコン基板 ４ｂ ｎ電極 ４ｃ ｐ側電極 ４ｄ ｎ側電極 ４ｅ ｐ型半導体領域 １０ ヘッド １１ ダイサー １１ａ，１１ｂ ダイシングブレード ２５ エポキシ樹脂 ２６ 研磨機
───────────────────────────────────────────────────── フロントページの続き (72)発明者 北園 俊郎 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F041 AA21 AA31 CB33 DA02 DA09 DA12 DA20 DA83 DB01
Claims (7)
- 【請求項１】 透明基板の上に半導体薄膜層を積層する
とともにこの積層膜の表面側にｐ側及びｎ側の電極をそ
れぞれ形成した半導体発光素子が、２つ以上の電極を持
つサブマウント素子上に搭載接合された複合発光素子の
製造方法であって、ウエハーに前記サブマウント素子を
行列状に形成し、該ウエハーの上に複数の半導体発光素
子を行列状に形成したウエハー片を電極パターンの行列
に合わせて搭載接合した後、前記ウエハー片の複数の半
導体発光素子のそれぞれが分割されるように前記ウエハ
ー片及び前記ウエハーをダイシングする複合発光素子の
製造方法。 - 【請求項２】 前記ウエハー片に形成する半導体発光素
子のパターンは、１または２行に格子配列され、この格
子配列を前記ウエハーのサブマウント素子の行列に整合
させてダイシングする請求項１記載の複合発光素子の製
造方法。 - 【請求項３】 前記ウエハーに形成されるサブマウント
素子のパターンは、ある行のパターンと次の行のパター
ンとが鏡面対称か回転対称の関係にある請求項１または
２記載の複合発光素子の製造方法。 - 【請求項４】 前記ウエハー片に形成する半導体発光素
子のパターンは、２行に形成され、１行目のパターンは
２行目のパターンと互いに鏡面対称か回転対称の関係に
ある請求項３記載の複合発光素子の製造方法。 - 【請求項５】 前記サブマウント素子のウエハーとその
上に搭載接合された前記半導体発光素子のウエハー片と
の隙間に樹脂を充填し、硬化させた後、前記ウエハー片
及び前記ウエハーをダイシングする請求項１，２，３又
は４記載の複合発光素子の製造方法。 - 【請求項６】 前記ウエハー片を前記ウエハーの上に搭
載接合した後に、前記ウエハー片の厚みを５０μｍ以下
に研磨した後、前記ウエハー片の複数の半導体発光素子
のそれぞれが分割されるように前記ウエハー片及び前記
ウエハーをダイシングする請求項１又は５記載の複合発
光素子の製造方法。 - 【請求項７】 前記ウエハー片及び前記ウエハーをダイ
シングする工程において、ひとつの分割ラインを複数回
のダイシングで分割し、１回目のダイシングに用いるダ
イシングブレード幅を最大とし、２回目以降に用いるダ
イシングブレード幅を狭くしたことを特徴とする請求項
１，５又は６記載の複合発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34450799A JP2001168383A (ja) | 1999-12-03 | 1999-12-03 | 複合発光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34450799A JP2001168383A (ja) | 1999-12-03 | 1999-12-03 | 複合発光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168383A true JP2001168383A (ja) | 2001-06-22 |
Family
ID=18369815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34450799A Pending JP2001168383A (ja) | 1999-12-03 | 1999-12-03 | 複合発光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168383A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109434A (ja) * | 2003-09-11 | 2005-04-21 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| JP2007517404A (ja) * | 2003-12-24 | 2007-06-28 | ゲルコアー リミテッド ライアビリティ カンパニー | 窒化物フリップチップからのサファイヤのレーザ・リフトオフ |
| JP2008066557A (ja) * | 2006-09-08 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| JP2008108952A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| WO2008102548A1 (ja) * | 2007-02-21 | 2008-08-28 | Panasonic Corporation | 半導体発光素子および半導体発光装置の製造方法 |
| JP2012084933A (ja) * | 2005-06-22 | 2012-04-26 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
| WO2016139914A1 (en) | 2015-03-05 | 2016-09-09 | Sony Corporation | Semiconductor device and manufacturing method, and electronic appliance |
| KR102058503B1 (ko) | 2018-05-11 | 2019-12-23 | 영남대학교 산학협력단 | 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드 |
-
1999
- 1999-12-03 JP JP34450799A patent/JP2001168383A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005109434A (ja) * | 2003-09-11 | 2005-04-21 | Nichia Chem Ind Ltd | 半導体装置およびその製造方法 |
| JP2007517404A (ja) * | 2003-12-24 | 2007-06-28 | ゲルコアー リミテッド ライアビリティ カンパニー | 窒化物フリップチップからのサファイヤのレーザ・リフトオフ |
| JP2012084933A (ja) * | 2005-06-22 | 2012-04-26 | Seoul Opto Devices Co Ltd | 発光素子及びその製造方法 |
| JP2008066557A (ja) * | 2006-09-08 | 2008-03-21 | Matsushita Electric Ind Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| JP2008108952A (ja) * | 2006-10-26 | 2008-05-08 | Matsushita Electric Ind Co Ltd | 半導体発光装置および半導体発光装置の製造方法 |
| JP4527197B2 (ja) * | 2007-02-21 | 2010-08-18 | パナソニック株式会社 | 半導体発光素子および半導体発光装置の製造方法 |
| JPWO2008102548A1 (ja) * | 2007-02-21 | 2010-05-27 | パナソニック株式会社 | 半導体発光素子および半導体発光装置の製造方法 |
| US7951625B2 (en) | 2007-02-21 | 2011-05-31 | Panasonic Corporation | Semiconductor light emitting element and method for manufacturing semiconductor light emitting device |
| WO2008102548A1 (ja) * | 2007-02-21 | 2008-08-28 | Panasonic Corporation | 半導体発光素子および半導体発光装置の製造方法 |
| WO2016139914A1 (en) | 2015-03-05 | 2016-09-09 | Sony Corporation | Semiconductor device and manufacturing method, and electronic appliance |
| KR20170124526A (ko) | 2015-03-05 | 2017-11-10 | 소니 주식회사 | 반도체 장치 및 제조 방법 및 전자 기기 |
| KR20230054494A (ko) | 2015-03-05 | 2023-04-24 | 소니그룹주식회사 | 반도체 장치 및 제조 방법 및 전자 기기 |
| KR102058503B1 (ko) | 2018-05-11 | 2019-12-23 | 영남대학교 산학협력단 | 초소형 발광다이오드의 제조방법 및 이에 의해 제조된 초소형 발광다이오드 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9478722B2 (en) | Light emitting device and method for manufacturing same | |
| US7560302B2 (en) | Semiconductor device fabricating method | |
| JP6398222B2 (ja) | 発光装置およびその製造方法 | |
| US7554126B2 (en) | Semiconductor light-emitting element, manufacturing method and mounting method of the same and light-emitting device | |
| JP3641122B2 (ja) | 半導体発光素子、半導体発光モジュール、およびこれらの製造方法 | |
| US8735189B2 (en) | Flip light emitting diode chip and method of fabricating the same | |
| US10224470B2 (en) | Light emitting device | |
| US20140227813A1 (en) | Method of manufacturing light emitting element | |
| WO2004079700A1 (ja) | 素子転写方法および表示装置 | |
| JP5294902B2 (ja) | 表面実装型発光素子の製造方法 | |
| TW201248924A (en) | Light emitting diode | |
| JP5462217B2 (ja) | 発光装置の製造方法 | |
| JP2007208129A (ja) | 表面実装型発光素子の製造方法 | |
| JP2008109156A (ja) | 電子部品及びその製造方法、これを用いた画像表示装置 | |
| US8598611B2 (en) | Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| US11682662B2 (en) | Method of manufacturing light-emitting element | |
| JP2001168383A (ja) | 複合発光素子の製造方法 | |
| JP2013084989A (ja) | 半導体発光装置及び発光装置 | |
| JP3965777B2 (ja) | 半導体発光装置の製造方法 | |
| JP6034456B2 (ja) | 半導体発光装置及び発光装置 | |
| JP5091846B2 (ja) | 光半導体装置及び光半導体装置の製造方法 | |
| JPH11346007A (ja) | 半導体発光装置及びその製造方法 | |
| TW201001632A (en) | Chip rearrangement package structure and the method thereof | |
| JP2002232016A (ja) | 半導体発光素子の実装方法 |