JPH10189661A - 光電子デバイスの形成方法 - Google Patents

光電子デバイスの形成方法

Info

Publication number
JPH10189661A
JPH10189661A JP34133697A JP34133697A JPH10189661A JP H10189661 A JPH10189661 A JP H10189661A JP 34133697 A JP34133697 A JP 34133697A JP 34133697 A JP34133697 A JP 34133697A JP H10189661 A JPH10189661 A JP H10189661A
Authority
JP
Japan
Prior art keywords
bonding
temperature
substrate
encapsulation
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34133697A
Other languages
English (en)
Other versions
JP3168260B2 (ja
Inventor
Maria Syrovski Leo
マリア シロブスキー レオ
Edward Kuningamu John
エドワード クニンガム ジョン
Arthur Dasaro Lucian
アーサー ダサロ ルシアン
Wain Goosen Keith
ウェイン グーセン キース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JPH10189661A publication Critical patent/JPH10189661A/ja
Application granted granted Critical
Publication of JP3168260B2 publication Critical patent/JP3168260B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Abstract

(57)【要約】 【課題】 従来のボンディング技術の持つストレスの問
題を解消して、信頼性の高い、高歩留まりのボンディン
グ方法を提供する。 【解決手段】 異なる熱膨張係数を持つ基板を含む基板
構造を熱圧縮ボンディングする方法が開示される。例え
ば、光ダイオードアレーまたは他の半導体基板（１４）
をシリコン基板（３８）に熱圧縮ボンディングして、電
子デバイスまたは光電子デバイスを形成する。この方法
は、相互接続対象となる基板構造（１４、３８）を位置
合わせし、接触させるステップ（６６）、ボンディング
温度でコンタクトパッド要素（２２、２４と４２、４
４）を熱圧縮するステップ（７０）、カプセル化温度を
設定するステップ（８２）、ボンディングされた基板構
造の間にカプセル化材料（７９）を供給するステップ
（８４）、およびこのカプセル化材料をカプセル化温度
で硬化させるステップを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスや
セラミックデバイス等の構造を互いにボンディングして
光電子デバイスを形成するための方法に関する。
【０００２】
【従来の技術】回路チップアセンブリを製造する際に半
導体デバイスと他の構造を相互接続する場合には、概し
て、ボンディング技術を使用している。例えば、そのよ
うな技術は、電子デバイスまたは光電子デバイスを形成
するために、シリコン（Ｓｉ）、リン化インジウム（Ｉ
ｎＰ）、またはその他の基板に対して、半導体構造、光
学構造、光子構造、セラミック構造、またはその他の要
素の構造をマイクロボンディングする技術を含む。
【０００３】ボンディングの一つに、光電子デバイスを
形成するために、半導体基板に対して光学部品をマイク
ロボンディングする技術が存在する。例えば、Ｓｉ集積
回路（ＩＣ）チップ等の半導体基板に対してＧａＡｓ基
板上のＧａＡｓ／ＡｌＧａＡｓ光ダイオードアレーをマ
イクロボンディングすることによって、整列された複数
の光ダイオードを持つ光電子チップアセンブリを形成す
ることができる。
【０００４】そのようなアセンブリにおいて、光ダイオ
ードアレー内の各光ダイオードは、Ｓｉ基板上のボンデ
ィングコンタクトアレー内の対応する一対のボンディン
グコンタクトにボンディングするための、一対の多層構
造のマイクロコンタクト要素を持つ。ボンディングされ
るコンタクト要素の一方または両方のアレー上にはんだ
突起が形成された後に、その構造は、互いに位置合わせ
され、圧縮され（タッキングされ）て十分に加熱され、
それにより、はんだ突起が軟化または溶融して、対応す
る相互接続部が形成される。この相互接続部によって形
成されたデバイスは、続いて冷却され、ボンディング装
置から取り外される。
【０００５】しかしながら、ＧａＡｓ光ダイオードアレ
ー基板やＳｉ基板等の基板の個々の熱膨張係数は異なる
ため、これらの基板の間に形成された相互接続部には、
機械的ストレスが加わり易い。そのようなストレスは、
相互接続部の品質に影響を与え、はんだ接続部を劣化さ
せたり、さらには破壊してしまう可能性がある。
【０００６】このようなストレスの問題を解消するため
に、概して、２つの基板の間にカプセル化材料を供給し
て最終パッケージングの前に硬化させる方法が採用され
ており、この方法によって、相互接続部にある程度の安
定性を与えることができる。しかしながら、この方法で
は、カプセル化の前に相互接続部に発生した損傷は少し
も修復することができない。
【０００７】また、ＧａＡｓ光ダイオードアレー基板
が、光ダイオードの通常動作の波長に対して不伝導性で
ある場合に、この基板は、デバイスを正確に動作させる
ために除去される場合が多い。このような基板の除去
は、例えば、エッチングによって行われる。そのような
場合に、前記カプセル化材料は、相互接続部に安定性や
強度を与えるだけでなく、腐食液から相互接続部を保護
するように作用する。
【０００８】このように（光ダイオードアレーのみを残
して）ＧａＡｓ光ダイオードアレー基板を除去すること
により、作製された光電子デバイス内の機械的ストレス
の大半を軽減することができる。しかしながら、先行す
る処理の間に相互接続部に発生した損傷は少しも修復す
ることができない。
【０００９】
【発明が解決しようとする課題】以上のように、カプセ
ル化材料の使用やＧａＡｓ光ダイオードアレー基板の除
去によるストレス低減の努力にも関わらず、作製された
デバイスは、概して、ボンディング接続部の低品質化
と、多層構造のマイクロコンタクト要素内の破壊を被っ
ている。
【００１０】したがって、本発明の目的は、上述したよ
うな従来のボンディング技術の持つストレスの問題を解
消して、信頼性の高い、高歩留まりのボンディング方法
を提供することである。
【００１１】
【課題を解決するための手段】本発明は、請求の範囲に
記載の通りである。本発明は、電子デバイスまたは光電
子デバイスを形成するために、構造相互の熱圧縮ボンデ
ィング、例えば、光ダイオードアレーまたはその他の半
導体構造をシリコン基板に対して熱圧縮ボンディングす
る方法として実現される。この方法は、相互接続される
構造を位置合わせして接触させるステップ、それらの構
造をコンタクトパッド要素を介してボンディング温度で
熱圧縮するステップ、カプセル化温度を設定するステッ
プ、ボンディングされた構造の間にカプセル化材料を供
給するステップ、および、前記カプセル化温度でそのカ
プセル化材料を硬化させるステップを含む。
【００１２】従来のボンディングプロセスは、ボンディ
ングプロセスとは別の独立したステップとしてカプセル
化を行うものである。このような従来のプロセスにおい
ては、ボンディングされたアセンブリを溶融させるた
め、そのボンディングされたアセンブリを室温まで冷却
し、続いて、カプセル化材料を供給する前に、カプセル
化温度まで再加熱する、という少なくとも一つの熱サイ
クルを含む。
【００１３】これに対して、本発明は、熱圧縮ボンディ
ングプロセスにおいて絶対必要なステップとしてカプセ
ル化を含むことにより、このような熱サイクルを除去す
るものであり、それにより、ボンディング時間とカプセ
ル化時間の間にボンドまたはその多層構造のコンタクト
要素に損傷が発生する可能性を低減または除去するもの
である。結果的に、本発明の方法によって形成されたデ
バイス内のボンドの品質と信頼性は、従来方法によって
形成されたボンドに比べて大幅に向上する。
【００１４】
【発明の実施の形態】下記の説明においては、図面およ
び対応する記載全体を明瞭にするために、対応する部品
を同じ参照番号によって示している。
【００１５】本発明は、主として、特定の形態、すなわ
ち、光電子チップアセンブリを作製するための熱圧縮ボ
ンディング方法に関して記載される。しかしながら、当
業者であれば容易に推測できるように、本発明は、これ
に限定されるものではない。例えば、異なる熱膨張係数
を持ち、その相互接続方法がプロセス間の熱サイクルを
含むような（半導体材料やセラミック材料を含む）あら
ゆる構造を相互接続するために、本発明の形態を使用可
能である。
【００１６】本発明の技術は、相互接続部の劣化を引き
起こす熱膨張ストレスが、ボンディングプロセス内にお
ける熱サイクルステップに起因し、特に、その熱サイク
ルステップの冷却段階に起因するという認識に基づくも
のである。従来のボンディングプロセスは、このような
相互接続の欠陥が、不適切なタッキングや不十分な加熱
によって引き起こされた不完全あるいは不適切なボンデ
ィングの結果であるとの予想に基づいている場合が多か
った。結果的に、従来のプロセスは、ボンディングされ
た相互接続部の品質の向上を期待して、タッキングステ
ップ、加熱ステップ、あるいは他のボンディング処理ス
テップに関し、それらのステップ間のタイミングや関係
というよりはむしろ、それらのステップ自身に着目しが
ちであった。
【００１７】図１は、前述したような光電子チップアセ
ンブリ１０を形成するために使用される主要な構成要素
を示している。図２と図３は、従来の手法（図２の方法
２０）と本発明の一例（図３の方法３０）によって光電
子チップアセンブリ１０を形成するために使用される各
方法の手順をそれぞれ示すブロック図である。
【００１８】図１に示すように、光学基板１２（例え
ば、ＧａＡｓ基板）は、光ダイオード１４を支持してお
り、この光ダイオード１４上には、ｎドープ領域（概し
て符号１６として示すように形成される）とｐドープ領
域（概して符号１８として示すように形成される）が形
成されている。
【００１９】ボンディングを容易にするために、ｎドー
プ領域１６は、蒸着、スパッタリング等の通常の手法に
よって形成された導電性のコンタクトパッド２２を備え
ている。例えば、コンタクトパッド２２は、チタン（Ｔ
ｉ）、ニッケル（Ｎｉ）、および金（Ａｕ）からなる約
１．０ミクロン（μｍ）以下の厚さの層である。あるい
はまた、Ｔｉの代わりにクロム（Ｃｒ）が使用され、ニ
ッケル（Ｎｉ）の代わりにプラチナ（Ｐｔ）が使用され
る。典型的なコンタクトパッド２２は、例えば、Ｔｉま
たはＣｒからなる５０〜２５０Å厚さの層、Ｎｉまたは
Ｐｔからなる１００〜１０００Å厚さの層、およびＡｕ
からなる１５００〜５０００Å厚さの層から構成され
る。
【００２０】また、ｎドープ領域１６は、このｎドープ
領域１６とコンタクトパッド２２の間に形成された約
０．２μｍ厚さの金属コンタクト層２６を有する。この
金属コンタクト層２６は、例えば、ゲルマニウムニッケ
ル金（ＧｅＮｉＡｕ）またはその他の適切な材料から構
成される。
【００２１】同様に、ｐドープ領域１８は、通常の手法
によって形成された導電性のコンタクトパッド２４を備
えている。典型的に、コンタクトパッド２４は、約１．
０μｍの厚さを持ち、Ｔｉ、Ｎｉ、およびＡｕから構成
され、あるいは、他の適切な材料から構成される。ｐド
ープ領域１８とコンタクトバッド２４の間には、通常の
手法によってオーミック金属コンタクト層２８と金ある
いは金合金からなるパッド層３２が形成される。
【００２２】例えば、オーミック金属コンタクト層２８
は、ベリリウム金（ＢｅＡｕ）またはその他の適切な材
料からなる約０．２μｍ厚さの層であり、パッド層３２
は、Ａｕからなる約１．５０μｍ厚さの層である。層２
８、３２の厚さは、異なってもよいが、２層全体の厚さ
は、パッド２４の底面２５をパッド２２の対応する底面
２３とほぼ水平に位置合わせするのに十分な厚さでなけ
ればならない。
【００２３】本発明の別の実施の形態においては、図示
するように、コンタクトパッド２２、２４の各々は、そ
の上にそれぞれ形成されたゴールドポスト３４、３６を
有する。ゴールドポスト３４、３６は、例えば、圧縮ス
トッパとして、ボンディングプロセスの間にはんだ突起
が延びるのを制限するために使用される。
【００２４】一般的には、各光ダイオード１４の有効キ
ャパシタンスと直列抵抗を低減するために、コンタクト
パッド２２、２４は、できる限り小さく、かつ、互いに
密接するように形成することが望ましい。しかしなが
ら、そうすることはまた、ストレス損傷に対する脆弱性
を助長させてしまう。
【００２５】一般的な構成において、光学基板１２は、
約６×６ｍｍすなわち３６ｍｍ2 の横寸法を持ち、約
５．４×５．４ｍｍ寸法の光ダイオードアレーを有す
る。このようにして、一般的に、隣接する光ダイオード
の中心間距離が約８０μｍで、約４３５２の光ダイオー
ドからなる光ダイオードアレーが光学基板１２上に形成
される。
【００２６】半導体基板３８は、例えば、ＳｉＩＣデバ
イスであるが、その中に形成されたパッド４２、４４と
このパッド４２、４４の上に形成されたバリア金属パッ
ド４６、４８を支持している。パッド４２、４４は、例
えば、約０．４〜１．０μｍの範囲内の厚さを持つアル
ミニウムシリコン（ＡｌＳｉ）、アルミニウム銅（Ａｌ
Ｃｕ）、またはアルミニウムシリコン銅（ＡｌＳｉＣ
ｕ）等のアルミニウム合金層であり、ＩＣ基板内に形成
される。続いて、バリア金属パッド層４６、４８が、通
常の手法で形成される。各層は、一般的に、約１．０μ
ｍ以上の厚さを持ち、Ｔｉ、Ｎｉ、およびＡｕから構成
されるか、あるいは、その他の適切な材料から構成され
る。バリア金属パッド４６、４８は、基板１２、３８が
相互接続された場合に光学基板１２の対応する光ダイオ
ードのコンタクトパッド２２、２４と揃う寸法とされ、
配置される。
【００２７】単層または多層の構成は異なる厚さの層を
要求するが、通常のコンタクト要素の横寸法は、一般的
に同程度の寸法を持ち、約１０×１０μｍから約２０×
２０μｍまでの範囲内である。例えば、コンタクトパッ
ド２２、２４、オーミック金属コンタクト層２８、およ
びパッド層３２は、それぞれ、約１５×１５μｍの横寸
法を持つ。また、一般的に、所定の光ダイオードにおい
て、ｎドープ領域とｐドープ領域のコンタクト要素の端
部間の距離は、パッドの寸法とほぼ等しい。すなわち、
約１５×１５μｍの寸法のコンタクトパッド２２、２４
に対して、その間の距離は、約１５μｍである。
【００２８】図示するように、パッド４２、４４の上に
は、一般的に、通常の方法ではんだ突起５２、５４が形
成される。あるいはまた、対応するコンタクトパッドの
ボンディング用のはんだを追加するために、コンタクト
パッド２２、２４上に第２対のはんだ突起（図示せず）
が形成される。しかしながら、パッド２２、２４上には
んだ突起や（前述した）ゴールドポストを形成しない構
成も可能である。
【００２９】従来の手法において、光電子チップアセン
ブリ１０は、例えば、図２においてブロック図として示
すような方法に従って、上記のような光学基板構造と半
導体基板構造を相互接続することにより、作製される。
従来方法２０における第１のステップ６２は、ボンディ
ング対象となる構造上のコンタクト要素を形成するステ
ップである。コンタクト要素は、例えば、半導体基板３
８の支持用のパッド４２、４４上にそれぞれ形成された
バリア金属パッド４６、４８と、光学基板１２上に光ダ
イオード１４を介して形成されたコンタクトパッド２
２、２４等を含む。
【００３０】コンタクト要素は、例えば、電子ビーム蒸
着、スパッタリング、熱蒸着、あるいはその他の適切な
プロセス等の、通常の蒸着技術によって形成される。コ
ンタクト要素は、多層構造であり、例えば、オーミック
金属コンタクト層２６、２８と金または金合金からなる
パッド層３２等の他の層を含む。
【００３１】次のステップ６４は、はんだ突起の形成、
例えば、バリア金属パッド４６、４８等のコンタクト要
素上に、はんだ突起５２、５４を形成したり、あるいは
また、コンタクトパッド２２、２４上にはんだ突起を形
成するステップである。これらのはんだ突起は、蒸着等
の通常のプロセスによって形成される。しかしながら、
各種の適切なはんだ突起形成プロセスを用いることがで
きる。通常のはんだ材料は、例えば、スズ（Ｓｎ）、金
メッキしたスズ、鉛／スズ（Ｐｂ／Ｓｎ）、および鉛／
スズ合金、およびインジウム（Ｉｎ）等を含む。
【００３２】次のステップ６６は、ボンディング対象と
なる基板の位置合わせ、接触を行うステップである。ス
テップ６６は、個々のコンタクト要素を位置合わせし、
かつ、対応するコンタクト要素を接触させるようにし
て、基板を配置するステップを含む。
【００３３】基板のコンタクト要素を接触させた時点
で、実際のボンディングステップが行われる。従来のプ
ロセスにおいて、ボンディングステップ６８は、基板構
造のコンタクト要素間のはんだを軟化させまたは溶融さ
せてその間に相互接続部を形成するために、これらの構
造を十分に加熱するステップを含む。
【００３４】これに対して、本発明の方法においては、
熱圧縮ステップ７０（図３）が行われる。この熱圧縮ス
テップにおいては、基板構造を互いに十分にボンディン
グして一般的に図４に示すようなアセンブリを形成する
ために、ボンディング温度の元で、基板構造に十分な圧
力が加えられる。前述したような基板構造をボンディン
グするための一般的な圧力は、ボンディング表面、すな
わち、はんだパッドの断面領域に対して約１．２５〜
７．００ｍｇ／μｍ2 に設定される。しかしながら、圧
力範囲は、多くの場合、２．００〜５．００ｍｇ／μｍ
2 の間に設定される。
【００３５】ボンディング温度は、一般的に、はんだの
融点より低く設定され、ボンディングされるコンタクト
要素、例えば、パッド２２、２４、４６、４８の融点よ
り低く設定される。例えば、約２３２℃の融点を持つス
ズはんだを用いた場合には、ボンディング温度は、一般
的に、約１４０℃と約１７０℃の間の範囲内に設定され
る。このようなボンディング温度は、通常の手法、例え
ば、市販のボンディングマシンによって容易に実現でき
る。
【００３６】図４に示すように、ボンディング要素の存
在によって、熱圧縮ステップ７０は基板１２、３８の間
に低プロファイルギャップ７２を形成する。一般的に、
低プロファイルギャップ７２は、約４〜６μｍである。
低プロファイルギャップ７２の表面領域は、基板の寸法
によって決定されるが、一般的に、２５ｍｍ2 よりも大
きい。
【００３７】図示するように、基板３８のバリア金属パ
ッド４６、４８は、基板１２上に形成された光ダイオー
ド１４のコンタクトパッド２２、２４にボンディングさ
れる。前述したように、あるいはまた、ボンディングの
間のはんだの延びを制限するために、コンタクトパッド
２２、２４上に金または金合金からなるポスト３４、３
６が形成される。
【００３８】再び図２、図３を参照すれば、従来のプロ
セスにおいては（例えば、図２に示すように）、相互接
続対象である基板が共に溶融されると、アセンブリは、
相互接続部を無傷で保持するために冷却される。従来の
ボンディングプロセスにおいて、そのような冷却ステッ
プ７４（図２に示すステップ７４）は、ボンディング用
の装置（例えば、市販のボンディングマシン）からボン
ディングされたアセンブリを取り外し、そのボンディン
グされたアセンブリを、室温で、例えば、約２２℃から
約２５℃の範囲内で冷却することによって行われる。
【００３９】冷却ステップ７４における室温での冷却に
続いて、従来のボンディングプロセスは、そのボンディ
ングされたアセンブリを、カプセル化温度まで加熱し
（例えば、図２の加熱ステップ７６）し、低プロファイ
ルギャップ７２内にカプセル化材料を供給する（例え
ば、図２に示す供給ステップ７８）。このような加熱ス
テップは、ボンディングされたアセンブリを、カプセル
か温度まで加熱してカプセル化材料を供給するための適
切な装置内にそのアセンブリを搬送するステップを含
む。低プロファイルギャップ７２内へのカプセル化材料
の供給は、通常の手法によって行われる。その結果、一
般的に、図５の（Ａ）に示すようなアセンブリが得られ
る。
【００４０】カプセル化温度は、一般的に、ボンディン
グ温度よりもわずかに低く、室温よりも十分に高いが、
カプセル化材料を流すのに最も有効な温度に設定され
る。例えば、光ダイオードアレー付きの光電子チップを
形成する間、カプセル化温度は、約１００℃から１２０
℃の範囲内の温度に設定される。
【００４１】上述したように、カプセル化材料（符号７
９によって示される）は、基板が取り外されない場合
に、そのボンディングされた相互接続部をカプセル化
し、固定し、密封することによって、機械的ストレスを
低減するように作用する。ＧａＡｓ光ダイオードアレー
基板が取り外される場合には、カプセル化材料は、基板
を取り外すのに使用される腐食液から相互接続部や他の
回路要素を保護する。カプセル化材料は、初期において
並みの品質を持つボンドを効果的に硬化させることはで
きるが、従来の熱サイクルのような先行するプロセスの
結果として生じる相互接続の損傷等の、損傷を受けたボ
ンドを修復することはできない。
【００４２】カプセル化材料は、適当な熱硬化性材料、
例えば、低プロファイルギャップ７２を充填するのに十
分低い粘性を持ち、かつ、ボンディングされた相互接続
部を有効に固定する硬さまで硬化可能なエポキシ材料で
ある。カプセル化材料が低プロファイルギャップ７２を
充填して所望の硬さまで硬化した時点で、光ダイオード
アレー基板１２は、例えば、エッチングまたはその他の
適切な技術によって取り外され、図５の（Ｂ）に示すよ
うなデバイスが形成される。
【００４３】本発明は、ボンディング後の、相互接続部
のカプセル化の前に行われる熱サイクルを除去すること
によって、ボンディングされた相互接続部の品質を向上
できるという発見に基づくものである。結果として、相
互接続されたアセンブリの歩留まりが向上する。特に、
熱サイクルは、ボンディング後にそのボンディングされ
たアセンブリをボンディング温度から室温まで冷却する
ステップと、これに続いて、そのアセンブリをカプセル
化温度まで加熱するステップを含む。このような熱サイ
クルは、ボンディングされたアセンブリ、特に、その相
互接続部と多層構造のマイクロコンタクト要素内にひず
みや損傷を引き起こす。
【００４４】本発明の例によれば、基板が十分なボンデ
ィング圧力でボンディングされた後に、ボンディングさ
れたアセンブリの温度は、（アセンブリをボンディング
温度から室温まで冷却した後に、室温からカプセル化温
度まで加熱するのではなく、）ボンディング温度からカ
プセル化温度に直接調整される。この手法により、本発
明の例では、ボンディングステップとカプセル化ステッ
プとの間に従来行われていた熱サイクルを除去する。前
述したように、本発明の方法は、ボンディングとカプセ
ル化を２つの独立した処理として扱っていた従来のプロ
セスとは異なり、ボンディングプロセス内にカプセル化
を組み込んだものである。
【００４５】本発明の例によれば、ボンディング温度と
カプセル化温度の差は、約２０℃から約７０℃の範囲内
である。使用する材料に応じて、この温度範囲の両側の
限界は拡張可能である。しかしながら、一般的に、ボン
ディング温度とカプセル化温度の間の温度差が増大する
と、熱サイクルの悪影響によって、ストレスフリーのボ
ンド、例えばボンドアレーにおける歩留まりの低減を助
長する可能性が増大する。したがって、温度差を増大さ
せることは、ストレスフリーのボンドにおける歩留まり
の低減を受け入れることを意味する。
【００４６】図３に示すように、熱圧縮ステップ７０の
後に、そのデバイスに対してカプセル化温度が設定され
る（ステップ８２）。本発明の例において、ステップ８
２は、従来のプロセスにおける冷却ステップ７４と加熱
ステップ７６の代わりに行われる。
【００４７】一例として、そのボンディングされたアセ
ンブリに対するカプセル化温度の設定は、ボンディング
されたアセンブリの温度がボンディング温度からカプセ
ル化温度に直接変化するように、設定されたボンディン
グ温度を持つ環境から設定されたカプセル化温度を持つ
環境に対してそのアセンブリを搬送することによって行
われる。あるいはまた、ボンディングされたアセンブリ
は、ボンディング温度環境中（例えば、市販のボンディ
ングマシン）に残され、その温度が、カプセル化温度に
直接調整される。
【００４８】カプセル化温度が設定されると、カプセル
化材料が通常の方法で低プロファイルギャップ７２内に
供給される。そのようなステップは、一般的に、例え
ば、図２の従来プロセス中の供給ステップ７８や、図３
に示す本発明のプロセス中の供給ステップ８４等として
示される。カプセル化温度は、カプセル化材料を硬化さ
せ、その結果、相互接続部を安定化させてその強度を向
上するのに十分な時間（例えば、０．５０時間）に亘っ
て維持される。
【００４９】前述したように、ボンディングされたアセ
ンブリ内のひずみや損傷は、熱サイクル、例えば、従来
プロセスにおける冷却ステップ７４と加熱ステップ７６
によって生成される熱サイクルによって引き起こされ
る。本発明の例によれば、ステップ８２は、カプセル化
材料を供給するためにボンディング後にボンディング温
度をカプセル化温度に直接調整することによって熱サイ
クルを除去することができる。
【００５０】ある場合には、ボンディングアセンブリ
は、アセンブリが繰り返し熱サイクルを受け、ボンディ
ングされた相互接続部に損傷が生じる可能性があるよう
な応用において使用される。そのような場合において、
従来のボンディングプロセスは、一般的に、２つの基板
の間にカプセル化材料を供給して、最終的なパッケージ
ングの前の第１の熱サイクルのずっと後にそのカプセル
化材料を硬化させて相互接続部を固定しているが、その
ような相互接続部は、先行する熱サイクルによって損傷
を受けている可能性がある。
【００５１】従来のボンディングプロセスは、カプセル
化をボンディングとは独立した別のプロセスとして扱っ
ている。したがって、ボンディングプロセスの実行にお
いて、基板構造は、後続のカプセル化プロセスを施され
る前に（一般的には室温で）冷却される。この従来方法
においては、ボンディングとカプセル化の間に少なくと
も一つの熱サイクルが含まれる。これに対して、本発明
によれば、熱圧縮とカプセル化が単一のプロセスの一部
として行われる（すなわち、カプセル化は、ボンディン
グプロセスに必要な一部として組み込まれる）。この方
法によれば、ボンディングとカプセル化の間の熱サイク
ルを都合よく除去でき、ボンディングされたアセンブリ
の質を向上することができる。
【００５２】ボンディングされたアセンブリ内のカプセ
ル化材料を硬化する関係から、ボンディングプロセス
は、そのアセンブリを室温まで冷却することによって完
了する。そのようなステップは、一般的に、図２や図３
中の冷却ステップ８６、８８等として示される。
【００５３】また、ある場合において、ＧａＡｓ光ダイ
オードアレー基板１２は、ダイオードアレーを露出する
ために取り外される。光ダイオードアレー基板１２は、
例えば、ウェットエッチングまたは反応イオンエッチン
グ（ＲＩＥ）等の他の適切な技術によって取り外され
る。このような基板の除去は、図２や図３中の除去ステ
ップ９２、９４等として示される。
【００５４】基板１２の除去によって、相互接続に加わ
る機械的ストレス、特に、熱サイクルの間基板１２の熱
膨張と収縮によって引き起こされるストレスの一部を軽
減することができる。しかしながら、この基板１２の除
去によって、その前に相互接続部に生じた損傷（例え
ば、先行するプロセスの間の熱サイクルによって生じる
損傷）を軽減することはできない。
【００５５】しかしながら、光ダイオードの動作波長、
例えば、ＧａＡｓ光ダイオードアレー基板を透過する動
作波長が使用される場合もある。したがって、光ダイオ
ードアレー基板を取り外すことは、作製されたデバイス
を適正に動作させるために必ずしも必要ではない。
【００５６】本発明の方法によって品質を向上し、歩留
まりを増大させることができるため、比較的脆弱なボン
ド間についても信頼性の高い接続部を持つ大型のアレー
（数千）を作製することができる。加えて、上記のよう
な本発明の方法は、不規則または規則的に生じる熱サイ
クル以外の他のストレス要因から脆弱なボンドを保護す
る場合にも有効である。
【００５７】なお、本発明は、前記実施の形態に限定さ
れるものではなく、当業者であれば、他の多種多様な形
態を実施可能であり、それらは、いずれも特許請求の範
囲に記載された本発明の範囲に包含される。
【００５８】
【発明の効果】以上述べたように、本発明によれば、従
来のボンディング技術の持つストレスの問題を解消し
て、信頼性の高い、高歩留まりのボンディング方法を提
供することができる。
【図面の簡単な説明】
【図１】本発明に係る光電子デバイスを形成するために
使用されるＧａＡｓ光ダイオードアレー基板とＳｉ基板
の、相互接続前の状態を示す断面図である。
【図２】基板構造をボンディングするための従来のプロ
セスを示す簡略なブロック図である。
【図３】本発明の一例に係る熱圧縮ボンディング方法を
示す簡略なブロック図である。
【図４】本発明の一例に従って、図１に示すＧａＡｓ光
ダイオードアレー基板とＳｉ基板を熱圧縮ボンディング
した後の光電子デバイスを示す断面図である。
【図５】本発明の一例に従って作製された光電子デバイ
スを示す図であり、（Ａ）は、ＧａＡｓ光ダイオードア
レー基板を除去する前の光電子デバイスを示す模式的断
面図、（Ｂ）は、ＧａＡｓ光ダイオードアレー基板を除
去した後の光電子デバイスを示す模式的断面図である。
【符号の説明】
１０…光電子チップアセンブリ １２…光学基板 １４…光ダイオード １６…ｎドープ領域 １８…ｐドープ領域 ２０…従来の方法 ２２、２４…コンタクトパッド ２３、２５…底面 ２６…金属コンタクト層 ２８…オーミック金属コンタクト層 ３０…本発明による方法 ３２…パッド層 ３４、３６…ゴールドポスト ３８…半導体基板 ４２、４４…パッド ４６、４８…バリア金属パッド ５２、５４…はんだ突起 ７２…低プロファイルギャップ ７９…カプセル化材料 図２中の記載 ６２…コンタクト要素の形成 ６４…コンタクト要素上へのはんだ突起の形成 ６６…ボンディングする基板構造の位置合わせ・接触 ６８…ボンディング温度における基板構造の溶融 ７４…室温まで冷却 ７６…カプセル化温度まで加熱 ７８…ボンドにカプセル化材料を供給 ８６…室温まで冷却 ９２…光ダイオードアレー基板の除去 図３中の記載 ６２…コンタクト要素の形成 ６４…コンタクト要素上へのはんだ突起の形成 ６６…ボンディングする基板構造の位置合わせ・接触 ７０…ボンディング温度における基板構造の熱圧縮 ８２…カプセル化温度の設定 ８４…ボンドにカプセル化材料を供給 ８８…室温まで冷却 ９４…光ダイオードアレー基板の除去
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ジョン エドワード クニンガム アメリカ合衆国、07738 ニュージャージ ー、リンクロフト、ネビル ドライブ 21 (72)発明者 ルシアン アーサー ダサロ アメリカ合衆国、07940 ニュージャージ ー、マディソン、ウッドクリフ ドライブ ７ (72)発明者 キース ウェイン グーセン アメリカ合衆国、07747 ニュージャージ ー、アバーディーン、デボラ レーン 18

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 光電子デバイス（１０）を形成するため
    の方法において、 少なくとも一つの光学部品の上に少なくとも一つのコン
    タクトパッド（２２，２４）が形成された光学部品（１
    ４）のアレーと、第１の熱膨張係数を持つ光学基板（１
    ２）を提供するステップと、 前記光学部品のコンタクトパッドに対応して形成され、
    整列された複数のコンタクトパッド（４２，４４）と、
    前記第１の熱膨張係数とは異なる第２の熱膨張係数を持
    つ半導体基板（３８）を提供するステップと、 少なくとも一つの熱圧縮ボンドを持つ光電子デバイスを
    形成するようなボンディング温度と圧力によって、前記
    光学基板の前記コンタクトパッドの少なくとも一つを、
    前記半導体基板の対応するコンタクトパッドに対して、
    それらの間に低プロファイルギャップが形成されるよう
    にボンディングするステップと、 前記光電子デバイスに対してカプセル化温度を設定する
    ステップと、 前記低プロファイルギャップ内にカプセル化材料（７
    ９）を供給するステップと、 前記カプセル化材料が前記光電子デバイス内に形成され
    た前記少なくとも一つの熱圧縮ボンドをカプセル化して
    その熱圧縮ボンドを安定させるように前記カプセル化温
    度を維持するステップを有することを特徴とする光電子
    デバイスの形成方法。
  2. 【請求項２】 前記ボンディング温度は前記コンタクト
    パッドの融点よりも低いことを特徴とする請求項１に記
    載の方法。
  3. 【請求項３】 前記ボンディング温度は約１４０℃〜約
    １７０℃の範囲内であることを特徴とする請求項１に記
    載の方法。
  4. 【請求項４】 前記カプセル化温度は約１００℃〜約１
    ２０℃の範囲内であることを特徴とする請求項１に記載
    の方法。
  5. 【請求項５】 前記コンタクトパッドの少なくとも一つ
    にはんだ突起を形成するステップをさらに有することを
    特徴とする請求項１に記載の方法。
  6. 【請求項６】 前記基板の少なくとも一方にコンタクト
    パッドを形成するステップをさらに有することを特徴と
    する請求項１に記載の方法。
  7. 【請求項７】 前記カプセル化温度を維持するステップ
    の後に、前記光電子デバイスを約２２℃〜約２５℃の範
    囲内の室温まで冷却するステップをさらに有することを
    特徴とする請求項１に記載の方法。
  8. 【請求項８】 前記カプセル化温度を維持するステップ
    は、前記カプセル化材料が前記少なくとも一つの熱圧縮
    ボンドを安定させるように前記低プロファイルギャップ
    内の前記カプセル化材料を硬化させるステップをさらに
    含むことを特徴とする請求項１に記載の方法。
  9. 【請求項９】 前記光学基板はＧａＡｓ材料を含み、前
    記光学部品は光ダイオードを含むことを特徴とする請求
    項１に記載の方法。
JP34133697A 1996-12-12 1997-12-11 光電子デバイスの形成方法 Expired - Fee Related JP3168260B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/766,215 US5996221A (en) 1996-12-12 1996-12-12 Method for thermocompression bonding structures
US08/766215 1996-12-12

Publications (2)

Publication Number Publication Date
JPH10189661A true JPH10189661A (ja) 1998-07-21
JP3168260B2 JP3168260B2 (ja) 2001-05-21

Family

ID=25075751

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34133697A Expired - Fee Related JP3168260B2 (ja) 1996-12-12 1997-12-11 光電子デバイスの形成方法

Country Status (2)

Country Link
US (1) US5996221A (ja)
JP (1) JP3168260B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270905A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 複合発光素子
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
KR20130046754A (ko) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008071A (en) * 1995-09-20 1999-12-28 Fujitsu Limited Method of forming solder bumps onto an integrated circuit device
US6172414B1 (en) * 1998-04-28 2001-01-09 Trw Inc. Apparatus and method for snap-on thermo-compression bonding
AU2916401A (en) * 1999-10-22 2001-04-30 Lockheed Martin Corporation Method of making an optoelectronic device using multiple etch stop layers
US6884313B2 (en) * 2001-01-08 2005-04-26 Fujitsu Limited Method and system for joining and an ultra-high density interconnect
US6872319B2 (en) * 2002-09-30 2005-03-29 Rockwell Scientific Licensing, Llc Process for high yield fabrication of MEMS devices
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US7276794B2 (en) * 2005-03-02 2007-10-02 Endevco Corporation Junction-isolated vias
DE102005046942A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Verfahren zur Verbindung von Schichten, entsprechendes Bauelement und organische Leuchtdiode

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE9100597D0 (sv) * 1991-03-01 1991-03-01 Carlstedt Elektronik Ab Kapsel foer vlsi-wafer
US5207864A (en) * 1991-12-30 1993-05-04 Bell Communications Research Low-temperature fusion of dissimilar semiconductors
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5739053A (en) * 1992-10-27 1998-04-14 Matsushita Electric Industrial Co., Ltd. Process for bonding a semiconductor to a circuit substrate including a solder bump transferring step
US5831828A (en) * 1993-06-03 1998-11-03 International Business Machines Corporation Flexible circuit board and common heat spreader assembly
US5386624A (en) * 1993-07-06 1995-02-07 Motorola, Inc. Method for underencapsulating components on circuit supporting substrates
US5813115A (en) * 1994-08-03 1998-09-29 Matsushita Electric Industrial Co., Ltd. Method of mounting a semiconductor chip on a wiring substrate
DE19511898C2 (de) * 1995-03-31 1999-09-23 Fraunhofer Ges Forschung Verfahren zur Verbindung von Kontaktflächen eines elektronischen Bauelements und eines Substrats
US5816478A (en) * 1995-06-05 1998-10-06 Motorola, Inc. Fluxless flip-chip bond and a method for making
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270905A (ja) * 2001-03-14 2002-09-20 Matsushita Electric Ind Co Ltd 複合発光素子
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
US8846445B2 (en) 2005-06-14 2014-09-30 Cufer Asset Ltd. L.L.C. Inverse chip connector
US9147635B2 (en) 2005-06-14 2015-09-29 Cufer Asset Ltd. L.L.C. Contact-based encapsulation
US9324629B2 (en) 2005-06-14 2016-04-26 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US9754907B2 (en) 2005-06-14 2017-09-05 Cufer Asset Ltd. L.L.C. Tooling for coupling multiple electronic chips
US10340239B2 (en) 2005-06-14 2019-07-02 Cufer Asset Ltd. L.L.C Tooling for coupling multiple electronic chips
KR20130046754A (ko) * 2011-10-28 2013-05-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP2013098562A (ja) * 2011-10-28 2013-05-20 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ

Also Published As

Publication number Publication date
US5996221A (en) 1999-12-07
JP3168260B2 (ja) 2001-05-21

Similar Documents

Publication Publication Date Title
US5975408A (en) Solder bonding of electrical components
US5234149A (en) Debondable metallic bonding method
KR100846270B1 (ko) 반도체장치 및 그 제조방법
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP3168260B2 (ja) 光電子デバイスの形成方法
US20020171152A1 (en) Flip-chip-type semiconductor device and manufacturing method thereof
US7745258B2 (en) Manufacturing method of semiconductor device
JPH10233413A (ja) 半導体装置およびその製造方法並びに配線基板
JP3168256B2 (ja) 接点パッドのアレイをはんだボンディングする方法とその部品アッセンブリ
JP3262728B2 (ja) 半導体装置及びその製造方法
US5918794A (en) Solder bonding of dense arrays of microminiature contact pads
US6639321B1 (en) Balanced coefficient of thermal expansion for flip chip ball grid array
JPH0997816A (ja) 半導体装置の実装方法および実装構造
JP3269390B2 (ja) 半導体装置
US6649833B1 (en) Negative volume expansion lead-free electrical connection
JPH09246325A (ja) 半導体素子の実装構造及びその製造方法
JP2000150716A (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3014020B2 (ja) 半導体装置の製造方法
JPH104121A (ja) 半導体装置の製造方法
US8735277B2 (en) Methods for producing an ultrathin semiconductor circuit
JPH09283564A (ja) 半導体接合構造
KR100311980B1 (ko) 적외선 검출기 및 그 제조방법
JP3419398B2 (ja) 半導体装置の製造方法
JP2002009111A (ja) 半導体フリップ・チップの実装方法
US20210082856A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080309

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090309

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees