JP2013098562A - 発光素子及び発光素子パッケージ - Google Patents

発光素子及び発光素子パッケージ Download PDF

Info

Publication number
JP2013098562A
JP2013098562A JP2012237130A JP2012237130A JP2013098562A JP 2013098562 A JP2013098562 A JP 2013098562A JP 2012237130 A JP2012237130 A JP 2012237130A JP 2012237130 A JP2012237130 A JP 2012237130A JP 2013098562 A JP2013098562 A JP 2013098562A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
semiconductor layer
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012237130A
Other languages
English (en)
Other versions
JP2013098562A5 (ja
JP6133040B2 (ja
Inventor
Sung Kyoon Kim
キム・ソンキョン
Hyun Seoung Ju
ジュ・ヒョンソンウ
Gi Seok Hong
ホン・ジソク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013098562A publication Critical patent/JP2013098562A/ja
Publication of JP2013098562A5 publication Critical patent/JP2013098562A5/ja
Application granted granted Critical
Publication of JP6133040B2 publication Critical patent/JP6133040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】向上した発光効率を有し、電極が剥離したり損傷することを防止できる発光素子及び発光素子パッケージを提供する。
【解決手段】発光素子100は、第1半導体層、活性層、及び第2半導体層を含む複数の発光領域P1〜Pn(n>1である自然数)を有する発光構造物と、複数の発光領域上に配置される第1分散ブラッグ反射層と、複数の発光領域のうちいずれか一つの第1半導体層上に配置される第1電極部150と、複数の発光領域のうち他のいずれか一つの第2半導体層上に配置される第2電極部170と、複数の発光領域のうち少なくとも更に他の一つの第2半導体層上に配置される中間パッド182,184と、複数の発光領域を直列連結するように第1分散ブラッグ反射層上に配置される連結電極160−1〜160−m(m≧1である自然数)とを含む。
【選択図】図1

Description

実施例は、発光素子、発光素子パッケージ、照明装置、及び表示装置に関する。
窒化ガリウム(GaN)の金属有機化学気相蒸着法及び分子線成長法などの発達に基づいて、高輝度及び白色光の具現が可能な赤色、緑色及び青色LED(Light Emitting Diode)が開発された。
このようなLEDは、白熱灯と蛍光灯などの既存の照明器具に使用される水銀(Hg)のような環境有害物質が含まれていないので環境性に優れ、長寿命、低電力消費特性などのような長所があるので、既存の光源を代替している。このようなLED素子の核心競争要素は、高効率・高出力チップ及びパッケージング技術による高輝度の具現である。
高輝度を具現するために光抽出効率を高めることが重要である。光抽出効率を高めるために、フリップチップ(flip−chip)構造、表面凹凸形成(surface texturing)、凹凸が形成されたサファイア基板(patterned sapphire substrate:PSS)、光結晶(photonic crystal)技術、及び反射防止膜(anti−reflection layer)構造などを用いた多様な方法が研究されている。
一般に、発光素子は、基板上に位置する第1導電型半導体層、活性層、及び第2導電型半導体層を含む発光構造物と、第1導電型半導体層に第1電源を供給する第1電極と、第2導電型半導体層に第2電源を供給する第2電極と、を含むことができる。
実施例は、向上した発光効率を有し、電極が剥離したり損傷することを防止できる発光素子及び発光素子パッケージを提供する。
発光素子は、第1半導体層、活性層、及び第2半導体層を含む複数の発光領域を有する発光構造物と、前記複数の発光領域上に配置される第1分散ブラッグ反射層と、前記複数の発光領域のうちいずれか一つの第1半導体層上に配置される第1電極部と、前記複数の発光領域のうち他のいずれか一つの第2半導体層上に配置される第2電極部と、前記複数の発光領域のうち少なくとも更に他の一つの第2半導体層上に配置される中間パッドと、前記複数の発光領域を直列連結するように前記第1分散ブラッグ反射層上に配置される連結電極とを含む。
または、発光素子は、第1半導体層、活性層、及び第2半導体層を含む複数の発光領域を有する発光構造物と、前記複数の発光領域上に配置される第1分散ブラッグ反射層と、前記複数の発光領域のうちいずれか一つの第1半導体層上に配置される第1電極部と、前記複数の発光領域のうち他のいずれか一つの第2半導体層上に配置される第2電極部と、前記複数の発光領域のうち少なくとも更に他の一つの第1半導体層上に配置される中間パッドと、前記複数の発光領域を直列連結するように前記第1分散ブラッグ反射層上に配置される連結電極とを含む。
前記連結電極は、隣接する発光領域のいずれか一方の第1半導体層と、残りの他方の第2半導体層とを電気的に連結する。
前記第1電極部及び前記第2電極部のそれぞれは、電源が供給されるパッドを含むことができる。
前記中間パッドは、同一の発光領域内に位置する連結電極と電気的に連結されることができる。前記同一の発光領域内で、前記第1分散ブラッグ反射層上において前記中間パッドは前記連結電極と離隔することができる。または、前記同一の発光領域内で、前記第1分散ブラッグ反射層上において前記中間パッドは前記連結電極と一体化されることができる。
前記連結電極は、前記第1分散ブラッグ反射層を貫通して、前記隣接する発光領域のいずれか一方の第2半導体層と接触する第1部分と;第1分散ブラッグ反射層、前記第2半導体層、及び前記活性層を貫通して、前記隣接する発光領域のうち残りの他方の第1半導体層と接触する第2部分と;を含み、前記第1分散ブラッグ反射層は、前記第2部分と前記第2半導体層との間、及び前記第2部分と前記活性層との間に配置されることができる。
発光素子は、前記発光構造物の下に配置される基板、及び前記発光領域と前記第1分散ブラッグ反射層との間に配置される伝導層をさらに含むことができる。
前記連結電極の第2部分は前記伝導層を貫通することができ、前記第1分散ブラッグ反射層は前記連結電極と前記伝導層との間に配置されることができる。
発光素子は、前記第1分散ブラッグ反射層上に配置され、前記連結電極を覆う第2分散ブラッグ反射層をさらに含むことができる。
前記第2分散ブラッグ反射層は、前記第1電極部、前記第2電極部、及び前記中間パッドを露出することができる。
前記第1分散ブラッグ反射層及び前記第2分散ブラッグ反射層のそれぞれは、屈折率が互いに異なる第1層及び第2層が交互に少なくとも1回以上積層された絶縁物質であってもよい。
前記第1電極部は第1電源の印加を受け、前記中間パッド及び前記第2電極部のうち少なくとも一つは第2電源の印加を受けることができる。または、前記中間パッド及び前記第1電極部のうち少なくとも一つは第1電源の印加を受け、前記第2電極部は第2電源の印加を受けることができる。
または、発光素子パッケージは、サブマウントと;前記サブマウント上に互いに離隔して配置される第1金属層及び第2金属層と;前記サブマウント上に配置される請求項1又は2に記載の発光素子と;前記発光素子と前記サブマウントを電気的に連結する第1バンプ部及び第2バンプ部と;を含み、前記第1バンプ部は、前記第1金属層と前記発光素子の第1電極部とを電気的に連結し、前記第2バンプ部は、前記第2金属層と、前記発光素子の第2電極部及び中間パッドのいずれか一つとを電気的に連結する。
前記第1バンプ部は、前記第1金属層と前記第1電極部との間に位置する第1バンパーと;前記第1バンパーと前記第1電極部との間に位置する第1拡散防止接着層と;前記第1バンパーと前記第1金属層との間に位置する第2拡散防止接着層と;を含み、前記第2バンプ部は、前記第2金属層と、第2電極部及び中間パッドのいずれか一つとの間に位置する第2バンパーと;前記第2バンパーと、前記第2電極部及び中間パッドのいずれか一つとの間に位置する第3拡散防止接着層と;前記第2バンパーと前記第2金属層との間に位置する第4拡散防止接着層と;を含む。
前記発光素子は、前記第1分散ブラッグ反射層上に配置され、前記連結電極を覆う第2分散ブラッグ反射層をさらに含むことができる。
実施例の発光素子及び発光素子パッケージは、発光面積を増大させて発光効率を向上させ、電極が剥離したり損傷することを防止できる。
下記の図面を参照して実施例について詳細に説明する。ただし、図面中、同一のエレメントには同一の参照符号を付する。
第1実施例に係る発光素子の平面図である。 図1に示された発光素子のAA’方向の断面図である。 図1に示された発光素子のBB’方向の断面図である。 図1に示された発光素子のCC’の方向の断面図である。 図1に示された発光素子の回路図である。 第1実施例の変形例に係る断面図である。 第1実施例の変形例に係る断面図である。 第1実施例の変形例に係る断面図である。 第2実施例に係る発光素子の平面図である。 図9に示された発光素子のDD’方向の断面図である。 図9に示された発光素子のEE’方向の断面図である。 図9に示された発光素子の回路図である。 第2実施例の変形例に係る発光素子の断面図である。 第2実施例の変形例に係る発光素子の断面図である。 実施例に係る発光素子を含む発光素子パッケージを示す図である。 実施例に係る発光素子パッケージを含む照明装置の分解斜視図である。 実施例に係る発光素子パッケージを含む表示装置を示す図である。
以下、各実施例は、添付の図面及び実施例に対する説明を通じて明白になるだろう。実施例の説明において、各層(膜)、領域、パターンまたは構造物が基板、各層(膜)、領域、パッドまたはパターンの“上(on)”にまたは“下(under)”に形成されると記載される場合において、“上(on)”と“下(under)”は、“直接(directly)”または“別の層を介在して(indirectly)”形成されることを全て含む。また、各層の上または下は、図面を基準にして説明する。
図面において、大きさは、説明の便宜及び明確性のために誇張されたり、省略されたり、又は概略的に示されている。また、各構成要素の大きさは実際の大きさを全的に反映するものではない。また、同一の参照符号は図面の説明を通じて同一の要素を示す。以下、添付の図面を参照して、実施例に係る発光素子、その製造方法、及び発光素子パッケージを説明する。
図1は、第1実施例に係る発光素子100の平面図を示し、図2は、図1に示された発光素子100のAA’方向の断面図を示し、図3は、図1に示された発光素子100のBB’方向の断面図を示し、図4は、図1に示された発光素子100のCC’方向の断面図を示す。
図1乃至図4を参照すると、発光素子100は、基板110と、バッファ層115と、複数の発光領域P1〜Pn(n>1である自然数)に区分される発光構造物(light emitting structure)120と、伝導層130と、第1分散ブラッグ反射層(Distributed Bragg Reflective layer)140−1と、第1電極部150と、連結電極160−1〜160−m(m≧1である自然数)と、少なくとも一つの中間パッド182,184と、第2電極部170とを含む。
基板110は、半導体物質の成長に適した物質、キャリアウエハで形成されることができる。また、基板110は、熱伝導性に優れた物質で形成されることができ、伝導性基板または絶縁性基板であってもよい。例えば、基板110は、サファイア(Al)、GaN、SiC、ZnO、Si、GaP、InP、Ga、GaAsのうち少なくとも一つを含む物質であってもよい。このような基板110の上面には凹凸パターンが形成されることができる。
バッファ層115は、基板110と発光構造物120との間に配置され、3族−5族元素の化合物半導体を用いて形成されることができる。バッファ層115は、基板110と発光構造物120との間の格子定数の差を減少させる役割をする。
発光構造物120は、光を発生する半導体層であってもよく、第1導電型半導体層122、活性層124、及び第2導電型半導体層126を含むことができる。発光構造物120は、基板110上に第1導電型半導体層122、活性層124、及び第2導電型半導体層126が順次に積層された構造であってもよい。
第1導電型半導体層122は、半導体化合物で形成されることができる。第1導電型半導体層122は、3族−5族、2族−6族などの化合物半導体で具現されることができ、第1導電型ドーパントがドーピングされることができる。
例えば、第1導電型半導体層122は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体であってもよい。例えば、第1導電型半導体層122は、InAlGaN、GaN、AlGaN、InGaN、AlN、InNのいずれか一つを含むことができ、n型ドーパント(例:Si、Ge、Sn等)がドーピングされることができる。
活性層124は、第1導電型半導体層122と第2導電型半導体層126との間に配置され、第1導電型半導体層122及び第2導電型半導体層126からそれぞれ提供される電子(electron)と正孔(hole)の再結合(recombination)過程で発生するエネルギーにより光を生成できる。
活性層124は、半導体化合物、例えば、3族−5族、2族−6族の化合物半導体であってもよく、二重接合構造、単一井戸構造、多重井戸構造、量子細線(Quantum−Wire)構造、または量子ドット(Quantum Dot)構造などで形成されることができる。
活性層124が量子井戸構造である場合、例えば、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する井戸層、及びInAlGa1−a−bN(0≦a≦1、0≦b≦1、0≦a+b≦1)の組成式を有する障壁層を有する単一または量子井戸構造を有することができる。井戸層は、障壁層のエネルギーバンドギャップよりも低いバンドギャップを有する物質であってもよい。
第2導電型半導体層126は、半導体化合物で形成されることができる。第2導電型半導体層126は、3族−5族、2族−6族などの化合物半導体で具現されることができ、第2導電型ドーパントがドーピングされることができる。
例えば、第2導電型半導体層126は、InAlGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)の組成式を有する半導体であってもよい。例えば、第2導電型半導体層126は、GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInPのいずれか一つを含むことができ、p型ドーパント(例えば、Mg、Zn、Ca、Sr、Ba)がドーピングされることができる。
発光構造物120は、第1導電型半導体層122の一部を露出させることができる。すなわち、発光構造物120は、第2導電型半導体層126、活性層124及び第1導電型半導体層122の一部がエッチングされて第1導電型半導体層122の一部を露出させることができる。このとき、メサエッチング(mesa etching)によって露出する第1導電型半導体層122の露出面は、活性層124の下面よりも低く位置することができる。
活性層124と第1導電型半導体層122との間、または活性層124と第2導電型半導体層126との間には導電型クラッド層(clad layer、図示せず)が配置されてもよく、導電型クラッド層は窒化物半導体(例えば、AlGaN)で形成されることができる。
発光構造物120は、第2導電型半導体層126の下に第3導電型半導体層(図示せず)をさらに含むことができ、第3導電型半導体層は、第2導電型半導体層126と反対の極性を有することができる。第1導電型半導体層122はn型半導体層で、第2導電型半導体層126はp型半導体層で具現されることができ、これによって、発光構造物120は、N−P接合、P−N接合、N−P−N接合、及びP−N−P接合構造のうち少なくとも一つを含むことができる。
発光構造物120は、複数個の互いに離隔する発光領域P1〜Pn(n>1である自然数)及び境界領域Sを含むことができる。このとき、境界領域Sは、発光領域P1〜Pn(n>1である自然数)の間に位置する領域であってもよい。または境界領域Sは、発光領域P1〜Pn(n>1である自然数)のそれぞれの周囲に位置する領域であってもよい。境界領域Sは、発光構造物120を複数の発光領域P1〜Pn(n>1である自然数)に区分するために、発光構造物120をメサエッチングして第1導電型半導体層122の一部が露出する領域を含むことができる。複数の発光領域P1〜Pn(n>1である自然数)のそれぞれの面積は同一であってもよいが、これに限定されるものではない。
一つのチップ(single chip)の発光構造物120は、境界領域Sにより複数個の発光領域P1〜Pn(n>1である自然数)に区分されることができる。
伝導層130は、第2導電型半導体層126上に配置される。伝導層130は、全反射を減少させるだけでなく、透光性が良いので、活性層124から第2導電型半導体層126へ放出される光の抽出効率を増加させることができる。伝導層130は、発光波長に対して透過率が高い透明な酸化物系物質、例えば、ITO(Indium Tin Oxide)、TO(Tin Oxide)、IZO(Indium Zinc Oxide)、IZTO(Indium Zinc Tin Oxide)、IAZO(Indium Aluminium Zinc Oxide)、IGZO(Indium Gallium Zinc Oxide)、IGTO(Indium Gallium Tin Oxide)、AZO(Aluminium Zinc Oxide)、ATO(Aluminium Tin Oxide)、GZO(Gallium Zinc Oxide)、IrOx、RuOx、RuOx/ITO、Ni、Ag、Ni/IrOx/AuまたはNi/IrOx/Au/ITOのうち一つ以上を用いて単層または多層で具現することができる。
第1分散ブラッグ反射層140−1は、複数の発光領域P1〜Pn(n>1である自然数)及び境界領域S上に配置される。例えば、第1分散ブラッグ反射層140−1は、複数の発光領域P1〜Pn(n>1である自然数)の上面及び側面を覆い、境界領域Sを覆うことができる。
第1分散ブラッグ反射層140−1は、複数の発光領域P1〜Pn(n>1である自然数)から入射する光を反射させる。したがって、第1分散ブラッグ反射層140−1は、複数の発光領域P1〜Pn(n>1である自然数)から入射する光が第2電極部170、連結電極160−1〜160−n(n>1である自然数)、及び中間パッド182,184に吸収されることを遮断するので、実施例は、発光効率を向上させることができる。
第1分散ブラッグ反射層140−1は、屈折率の互いに異なる第1層及び第2層が交互に少なくとも1回以上積層された構造であってもよい。第1分散ブラッグ反射層140−1は電気絶縁物質であってもよい。
例えば、第1層はTiOのような第1誘電体層であり、第2層はSiOのような第2誘電体層を含むことができる。例えば、第1分散ブラッグ反射層140−1は、TiO/SiO層が少なくとも1回以上積層された構造であってもよい。第1層及び第2層のそれぞれの厚さはλ/4であり、λは、発光領域から発生する光の波長であってもよい。
第1電極部150は、複数の発光領域P1〜Pn(例えば、n=9)のいずれか一つの発光領域(例えば、P1)の第1導電型半導体層122上に配置され、第1導電型半導体層122と接触することができる。第1電極部150は、第1電源を提供するためのワイヤー(図示せず)がボンディングされる第1パッド(pad)を含むことができる。図1の実施例においては、第1電極部150が第1パッドの役割をすることができる。
第2電極部170は、複数の発光領域P1〜Pn(例えば、n=9)のうち他のいずれか一つの発光領域(例えば、P9)の第2導電型半導体層126上に配置される。第2電極部170は、第2導電型半導体層126または伝導層130と接触することができる。例えば、第2電極部170は、直列連結される発光領域のうち最後の発光領域(例えば、P9)の伝導層130と接触することができる。
第2電極部170は、第1分散ブラッグ反射層140−1上に配置される第2パッド172及び枝電極174を含むことができる。第2パッド172は、第2電源を提供するためのワイヤー(図示せず)がボンディングされ、枝電極174は、第2パッド172から拡張され、第1分散ブラッグ反射層140−1を貫通して伝導層130と接触する少なくとも一つの部分175を有することができる。
連結電極160−1〜160−m(例えば、m=8)は、第1分散ブラッグ反射層140−1上に配置され、複数の発光領域P1〜Pn(例えば、n=9)を電気的に直列連結する。例えば、連結電極160−1〜160−m(例えば、m=8)は、第1電極部150が位置する第1発光領域P1を始点とし、第2電極部170が位置する第9発光領域P9を終点として複数の発光領域P1〜P9を直列連結することができる。
各連結電極(例えば、160−1)は、隣接する発光領域(例えば、P1及びP2)のいずれか一方の発光領域P1の伝導層130と、残りの他方の発光領域(例えば、P2)の第1導電型半導体層122とを互いに電気的に連結することができる。
伝導層130が省略される他の実施例では、連結電極(例えば、160−1)は、いずれか一方の発光領域(例えば、P1)の第2導電型半導体層126と、残りの他方の発光領域(例えば、P2)の第1導電型半導体層122とを電気的に連結することができる。
発光素子100に含まれる互いに直列連結される複数の発光領域P1〜Pn(n>1である自然数)を順次に第1発光領域〜第n発光領域という。すなわち、第1電極部150が位置する発光領域を第1発光領域P1といい、第2電極部170が位置する発光領域を第n発光領域Pnという。ここで、“隣接する発光領域”は、第k発光領域と第k+1発光領域であり、第k連結電極は、第k発光領域と第k+1発光領域とを電気的に直列連結することができ、1≦k≦(n−1)であリ得る。
すなわち、第k連結電極は、第k発光領域の第2導電型半導体層126または伝導層130と第k+1発光領域の第1導電型半導体層122とを電気的に連結することができる。
例えば、図3を参照すると、第k連結電極(例えば、k=1)は、第k発光領域(例えば、k=1)、第k+1発光領域(例えば、k=1)、及びそれらの間の境界領域S上に位置できる。そして、第k連結電極(例えば、160−1)は、第1分散ブラッグ反射層140−1を貫通して第k発光領域(例えば、P1)の伝導層130(又は第2導電型半導体層126)と接触する少なくとも一つの第1部分(例えば、101)を有することができる。図1に示された実線の丸は、連結電極160−1〜160−m(例えば、m=8)の第1部分101を示す。
第1分散ブラッグ反射層140−1は、境界領域Sに位置する発光構造物120と連結電極(例えば、160−1)との間に配置されることができる。
また、第k連結電極(例えば、160−1)は、第k+1発光領域(例えば、P2)の第1分散ブラッグ反射層140−1、伝導層130、第2導電型半導体層126、及び活性層124を貫通して第1導電型半導体層122と接触する少なくとも一つの第2部分(例えば、102)を有することができる。図1に示された点線の丸は、連結電極160−1〜160−m(例えば、m=8)の第2部分102を示す。
このとき、第1分散ブラッグ反射層140−1は、第k連結電極(例えば、160−1)と伝導層130との間、連結電極(例えば、160−1)の第2部分102と第2導電型半導体層126との間、及び連結電極(例えば、160−1)の第2部分102と活性層124との間に位置できる。
一般的に、第1導電型半導体層と連結される電極を形成するためには、発光構造物をエッチングして第1導電型半導体層を露出させるメサエッチング(mesa etching)を行う。そして、一般的に、メサエッチングされた部分だけ発光素子の発光領域が減少する。
しかし、第k連結電極(例えば、160−1)の第2部分(例えば、102)は、ホールまたは溝に電極物質が充填された形態で形成されることができ、これによって、メサエッチングにより損失される発光領域が減少するので、実施例は発光面積を増大させることができる。
第1分散ブラッグ反射層140−1は、第k+1発光領域(例えば、P2)の伝導層130、第2導電型半導体層126、及び活性層124から第k連結電極(例えば、160−1)を電気的に絶縁させる役割をすることができる。
第k連結電極(例えば、160−1)の第2部分102の下面103は、活性層124の下面104よりも下に位置できる。第2部分102は、ホール(hole)または溝(groove)に電極物質が充填された形態であってもよい。
中間パッド182,184は、発光領域P1〜Pn(n>1である自然数)のうち少なくとも一つの発光領域の第1分散ブラッグ反射層140−1上に配置され、第2導電型半導体層126または伝導層130と電気的に連結されることができる。中間パッド182,184は、第2電源を供給するためにワイヤーがボンディングされる領域であってもよい。
例えば、中間パッド182,184は、第1電極部150及び第2電極部172が位置する発光領域(例えば、P1及びP9)を除外した発光領域(例えば、P2〜P8)のうち少なくとも一つの発光領域(例えば、P4、P7)の第1分散ブラッグ反射層140−1上に配置されることができる。
図4に示されたように、中間パッド182,184と伝導層130との間に第1分散ブラッグ反射層140−1が位置し、中間パッド(例えば、182)は、同一の発光領域(例えば、P4)内に位置する連結電極(例えば、160−3、160−4)のいずれか一つ(例えば、160−4)と連結されることができる。
しかし、他の実施例では、中間パッドの一部が第1分散ブラッグ反射層を貫通して伝導層と直接連結されてもよく、このとき、同一の発光領域内に位置する中間パッドと連結電極は互いに連結されたり、または連結されなくてもよい。
図5は、図1に示された発光素子100の回路図を示す。図1及び図5を参照すると、発光素子100は、共通した一つの(−)端子、例えば、一つの第1パッド150を有し、2以上の(+)端子、例えば、第2パッド172と少なくとも一つの中間パッド182,184を有することができる。
したがって、実施例は、複数の(+)端子であるパッド172,182,184を備えることにより、多様な駆動電圧を使用することができ、多様な明るさの発光を具現するように調節することができる。例えば、一つの発光領域を駆動する駆動電圧が3.4Vである場合、仮に発光素子100に印加される駆動電圧が13.6Vであれば、第1中間パッド182に第2電源を供給して第1ないし第4発光領域P1〜P4を駆動できる。
また、発光素子100に印加される駆動電圧が23.8Vであれば、第2中間パッド184に第2電源を供給して第1ないし第7発光領域P1〜P7を駆動できる。そして、発光素子100に印加される駆動電圧が30.6Vであれば、第2パッド172に第2電源を供給して第1ないし第9発光領域P1〜P9を駆動できる。
このように、実施例は、印加される駆動電圧によって、中間パッド182,184及び第2パッド172のいずれか一つに第2電源を供給して、発光領域のうち一部又は全部を駆動するように設計されることができる。
また、実施例は、連結電極160−1〜160−m(m≧1である自然数)が伝導層130または第1導電型半導体層122と点接触(point contact)するので、発光面積を増大させ、電流を分散させることによって発光効率を向上させることができる。
第1分散ブラッグ反射層140−1によって、第2電極部170、連結電極160−1〜160−n(n>1である自然数)、及び中間パッド182,184に光が吸収されて損失されることを遮断することにより、実施例は、発光効率を向上させることができる。
図6乃至図8は、第1実施例の変形例による断面図を示す。図6は、図1に示された発光素子のAA’方向の断面図で、図7は、BB’方向の断面図で、図8は、CC’方向の断面図である。図1乃至図4と同一の図面符号は同一の構成を示し、前述した内容と重複する内容は省略したり簡略に説明する。
図6乃至図8を参照すると、変形例は、第1実施例に第2分散ブラッグ反射層140−2をさらに含む。第2分散ブラッグ反射層140−2は、第1分散ブラッグ反射層上に配置され、連結電極160−1〜160−m(m≧1である自然数)を覆う。第2分散ブラッグ反射層140−2は、第1電極部150の第1パッド、第2電極部170の第2パッド172、及び中間パッド182,184を露出することができる。
第2分散ブラッグ反射層140−2は、第1分散ブラッグ反射層140−1と同一の物質で形成されることができる。第2分散ブラッグ反射層140−2は、連結電極160−1〜160−m(m≧1である自然数)が剥離したり損傷することを防止することができる。
図9は、第2実施例に係る発光素子200の平面図を示し、図10は、図9に示された発光素子200のDD’方向の断面図を示し、図11は、図9に示された発光素子200のEE’方向の断面図を示す。図1乃至図4と同一の図面符号は同一の構成を示し、前述した内容と重複する内容は省略したり簡略に説明する。
図9乃至図11を参照すると、発光素子200は、基板110と、バッファ層115と、複数の発光領域P1〜Pn(n>1である自然数)に区分される発光構造物(light emitting structure)120と、伝導層130と、第1分散ブラッグ反射層140−1と、第1電極部250と、連結電極260−1〜260−m(m≧1である自然数)と、少なくとも一つの中間パッド252,254と、第2電極部272とを含む。
第1電極部250は、複数の発光領域P1〜Pn(例えば、n=9)のいずれか一つの発光領域(例えば、P9)の第1導電型半導体層122上に配置され、第1導電型半導体層122と接触することができる。第1電極部250は、第1電源を提供するためのワイヤー(図示せず)がボンディングされる第1パッド(pad)を含むことができる。図6の実施例では、第1電極部250が第1パッドの役割をすることができる。
第2電極部272は、複数の発光領域P1〜Pn(例えば、n=9)のうち他のいずれか一つの発光領域(例えば、P1)の第2導電型半導体層126上に配置される。第2電極部272は、第2導電型半導体層126または伝導層130と接触することができる。
例えば、第2電極部272は、直列連結される発光領域のうち1番目の発光領域P1の伝導層130上に配置され、第1電極部250は、最後の発光領域P9の第1導電型半導体層122上に配置されることができる。第2電極部272は、第2電源を供給するためのワイヤーがボンディングされる第2パッドを含むことができる。他の実施例の電極部は、第2パッドから拡張される枝電極(図示せず)をさらに含むことができる。
第1分散ブラッグ反射層140−1は、複数の発光領域P1〜Pn(n>1である自然数)及び境界領域S上に配置されることができる。連結電極260−1〜260−m(例えば、m=8)は、第1分散ブラッグ反射層140−1上に配置され、複数の発光領域P1〜Pn(例えば、n=9)を電気的に直列連結することができる。
各連結電極(例えば、260−1)は、隣接する発光領域(例えば、P1及びP2)のいずれか一方の発光領域P1の第1導電型半導体層122と、残りの他方の発光領域(例えば、P2)の第2導電型半導体層126または伝導層130を電気的に連結することができる。
すなわち、第k連結電極260−k(1 ≦ k ≦ n-1)は、第k発光領域の第1導電型半導体層122と、第k+1発光領域の第2導電型半導体層126または伝導層130を電気的に連結することができる。例えば、図10を参照すると、第k連結電極260−1〜260−n(n>1である自然数、例えば、k=2)は、第k発光領域(例えば、k=2)、第k+1発光領域(例えば、k=2)、及びそれらの間の境界領域S上に位置することができる。そして、第k連結電極260−1〜260−n(n>1である自然数、例えば、k=2)は、第1分散ブラッグ反射層140−1を貫通して第k+1発光領域(例えば、P3)の伝導層130または第2導電型半導体層126と接触する少なくとも一つの第1部分(例えば、201)を有することができる。
第1分散ブラッグ反射層140−1は、境界領域Sに位置する発光構造物120と連結電極260−1〜260−n(n>1である自然数)との間に配置されることができる。
また、第k連結電極260−k(例えば、k=2)は、第k発光領域(例えば、P2)の第1分散ブラッグ反射層140−1、伝導層130、第2導電型半導体層126、及び活性層124を貫通して第1導電型半導体層122と接触する少なくとも一つの第2部分(例えば、202)を有することができる。このとき、第1分散ブラッグ反射層140−1は、第k連結電極260−k(例えば、k=2)と伝導層130との間、第k連結電極260−1〜260−n(n>1である自然数、例えば、k=2)の第2部分202と第2導電型半導体層126との間、及び第k連結電極260−k(例えば、k=2)の第2部分202と活性層124との間に位置することができる。
中間パッド252,254は、発光領域P1〜Pn(n>1である自然数)のうち少なくとも一つの発光領域の第1導電型半導体層122上に配置される。中間パッド252,254は、第1電源を供給するためにワイヤーがボンディングされることができる。
図11に示されたように、発光領域(例えば、P2〜P8)のうち少なくとも一つの発光領域は、メサエッチングによって第1導電型半導体層122の一部が露出し、露出される第1導電型半導体層122の一部上に中間パッド252,254が配置されることができる。
例えば、中間パッド252,254は、第1電極部250及び第2電極部272が位置する発光領域(例えば、P1及びP9)を除外した発光領域(例えば、P2〜P8)のうち少なくとも一つの発光領域(例えば、P4、P7)の第1導電型半導体層122上に配置されることができる。
図12は、図9に示された発光素子200の回路図を示す。図9及び図12を参照すると、発光素子200は、共通した一つの(+)端子、例えば、一つの第2電極部272を有し、2以上の(−)端子、例えば、第1電極部250と少なくとも一つの中間パッド252,254を有することができる。
実施例は、2以上の(−)端子であるパッド250,252,254を備えることにより、多様な駆動電圧を使用することができ、多様な明るさの発光を具現するように調節することができる。
図13及び図14は、第2実施例の変形例による発光素子の断面図を示す。図13は、図9に示された発光素子のDD’方向の断面図で、図14は、図9に示された発光素子のEE’方向の断面図を示す。
図13及び図14を参照すると、変形例は、第2実施例に第2分散ブラッグ反射層140−2をさらに含む。第2分散ブラッグ反射層140−2は、第1分散ブラッグ反射層上に配置され、連結電極260−1〜260−m(m≧1である自然数)を覆う。第2分散ブラッグ反射層140−2は、第1電極部250、第2電極部272、及び中間パッド252,254を露出することができる。
第2分散ブラッグ反射層140−2は、第1分散ブラッグ反射層140−1と同一の物質で形成されることができる。第2分散ブラッグ反射層140−2は、連結電極260−1〜260−m(m≧1である自然数)が剥離したり損傷することを防止できる。
図15は、実施例に係る発光素子を含む発光素子パッケージ400を示す。
図15を参照すると、発光素子パッケージ400は、サブマウント(submount)10、発光素子20、第1金属層15−1、第2金属層15−2、第1バンプ部40、及び第2バンプ部50を含む。
サブマウント10は発光素子20を実装する。サブマウント10は、パッケージボディー(package body)または印刷回路基板(Printed Circuit Board)などで具現されることができ、発光素子20がフリップチップボンディング(flip chip bonding)され得るいかなる形態のものでもよい。
発光素子20は、サブマウント10上に配置され、第1バンプ部40及び第2バンプ部50によってサブマウント10と電気的に連結される。図15に示された発光素子20は、図6に示された変形例を示したが、実施例はこれに限定されるものではなく、他の実施例による発光素子(例えば、100、200、又は200−1)であってもよい。
サブマウント10は、ポリフタルアミド(PolyPhthal Amide、PPA)、液晶高分子(Liquid Crystal Polymer、LCP)、ポリアミド9T(PolyAmide9T、PA9T)、などのような樹脂、金属、感光性ガラス(photo sensitive glass)、サファイア、セラミック、印刷回路基板(Printed Circuit Board)などを含むことができる。しかし、実施例によるサブマウント10が、これらの物質に限定されるものではない。
第1金属層15−1及び第2金属層15−2は、サブマウント10の上面に互いに離隔して配置される。ここで、サブマウント10の上面は、発光素子20に対向する面であってもよい。第1金属層15−1及び第2金属層15−2は、伝導性金属、例えば、アルミニウム(Al)またはロジウム(Rh)であってもよい。
第1バンプ部40及び第2バンプ部50は、サブマウント10と発光素子20との間に配置される。第1バンプ部40は、第1電極部150と第1金属層15−1とを電気的に連結することができる。
第2バンプ部50は、第2電極部170及び中間パッド182,184のいずれか一つと第2金属層15−2とを電気的に連結することができる。
第1バンプ部40は、第1拡散防止接着層41、第1バンパー(bumper)42、及び第2拡散防止接着層43を含む。第1バンパー42は、第1電極部150と第1金属層15−1との間に位置する。第1拡散防止接着層41は、第1電極部150と第1バンパー42との間に位置し、第1バンパー42と第1電極部150を互いに接合させる。すなわち、第1拡散防止接着層41は、第1バンパー42と第1電極部150との間の接着力を向上させ、第1バンパー42に含まれたイオンが第1電極部150を通じて発光構造物20に浸透または拡散することを防止する役割をする。
第2拡散防止接着層43は、第1バンパー42と第1金属層15−1との間に配置され、第1バンパー42と第1金属層15−1を接合させる。第2拡散防止接着層43は、第1バンパー42と第1金属層15−1との間の接着力を向上させ、第1バンパー42に含まれたイオンが第1金属層15−1を通じてサブマウント10に浸透または拡散することを防止する役割をする。
第2バンプ部50は、第3拡散防止接着層51、第2バンパー52、及び第4拡散防止接着層53を含む。第2バンパー52は、第2電極部170及び中間パッド182,184のいずれか一つと第2金属層15−2との間に位置する。
第3拡散防止接着層51は、第2電極部170及び中間パッド182,184のいずれか一つと第2バンパー52との間に位置し、両者を互いに接合させる。すなわち、第3拡散防止接着層51は、接着力を向上させ、第2バンパー52に含まれたイオンが第2電極部170または中間パッド182,184を通じて発光構造物20に浸透または拡散することを防止する役割をする。
第4拡散防止接着層53は、第2バンパー52と第2金属層15−2との間に配置され、第2バンパー52と第2金属層15−2を接合させる。第4拡散防止接着層53は、第2バンパー52と第2金属層15−2との間の接着力を向上させ、第2バンパー52に含まれたイオンが第2金属層15−2を通じてサブマウント10に浸透または拡散することを防止する役割をする。
第1ないし第4拡散防止接着層41,43,51,53は、Pt、Ti、W/Ti、Auのうち少なくとも一つ、またはこれらの合金であってもよい。また、第1バンプ42及び第2バンプ52は、チタン(Ti)、銅(Cu)、ニッケル(Ni)、金(Au)、クロム(Cr)、タンタル(Ta)、白金(Pt)、及び錫(Sn)のうち少なくとも一つを含むことができる。
実施例は、第1分散ブラッグ反射層140−1によって、第2電極部170、連結電極160−1〜160−n(n>1である自然数)、及び中間パッド182,184に光が吸収されて損失されることを遮断することにより、発光効率を向上させることができる。
また、実施例は、第2分散ブラッグ反射層140−2が連結電極160−1〜160−m(m≧1である自然数)を保護するので、発光素子20をサブマウント10にボンディングする時に、連結電極160−1〜160−m(m≧1である自然数)が剥離したり損傷することを防止できる。
実施例による発光素子パッケージは、複数個が基板上にアレイされ、発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどが配置されることができる。このような発光素子パッケージ、基板、光学部材はバックライトユニットとして機能することができる。
更に他の実施例は、上述した実施例に記載された発光素子または発光素子パッケージを含む表示装置、指示装置、照明システムで具現されることができ、例えば、照明システムは、ランプ及び街灯を含むことができる。
図16は、実施例による発光素子パッケージを含む照明装置の分解斜視図である。図16を参照すると、照明装置は、光を投射する光源750と、光源750が内蔵されるハウジング700と、光源750の熱を放出する放熱部740と、光源750及び放熱部740をハウジング700に結合するホルダー760と、を含む。
ハウジング700は、電気ソケット(図示せず)に結合されるソケット結合部710と、ソケット結合部710と連結され、光源750が内蔵されるボディー部730とを含む。ボディー部730には、一つの空気流動口720が貫通して形成されることができる。
ハウジング700のボディー部730上に複数個の空気流動口720が備えられ、空気流動口720は、一つまたは複数個であってもよい。空気流動口720は、ボディー部730に放射状に配置されたり、多様な形態で配置されることができる。
光源750は、基板754上に備えられる複数個の発光素子パッケージ752を含む。基板754は、ハウジング700の開口部に挿入されることができる形状であってもよく、後述するように、放熱部740に熱を伝達するために熱伝導率の高い物質からなることができる。複数個の発光素子パッケージは上述した実施例であってもよい。
光源750の下部にはホルダー760が備えられ、ホルダー760はフレーム及び他の空気流動口を含むことができる。また、図示していないが、光源750の下部には光学部材が備えられ、光源750の発光素子パッケージ752から投射された光を拡散、散乱または収斂させることができる。
図17は、実施例に係る発光素子パッケージを含む表示装置800を示す。
図17を参照すると、表示装置800は、ボトムカバー810と、ボトムカバー810上に配置される反射板820と、光を放出する発光モジュール830,835と、反射板820の前方に配置され、前記発光モジュール830,835から発散される光を表示装置の前方に案内する導光板840と、導光板840の前方に配置されるプリズムシート850,860を含む光学シートと、光学シートの前方に配置されるディスプレイパネル870と、ディスプレイパネル870と連結され、ディスプレイパネル870に画像信号を供給する画像信号出力回路と、ディスプレイパネル870の前方に配置されるカラーフィルター880とを含むことができる。ここで、ボトムカバー810、反射板820、発光モジュール830,835、導光板840、及び光学シートはバックライトユニット(Backlight Unit)をなすことができる。
発光モジュールは、基板830上の発光素子パッケージ835を含んでなる。ここで、基板830はPCBなどが使用されることができる。発光素子パッケージ835は、実施例による発光素子パッケージであってもよい。
ボトムカバー810は、表示装置800内の構成要素を収納することができる。そして、反射板820は、図14でのように別途の構成要素として設けられてもよく、導光板840の後面や、ボトムカバー810の前面に反射度の高い物質でコーティングされる形態で設けられることも可能である。
ここで、反射板820は、反射率が高く、超薄型で使用可能な素材を使用することができ、ポリエチレンテレフタレート(PolyEthylene Terephtalate;PET)を使用することができる。
そして、導光板840は、ポリメチルメタクリレート(PolyMethylMethAcrylate ;PMMA)、ポリカーボネート(PolyCarbonate;PC)、またはポリエチレン(PolyEthylene;PE)などで形成されることができる。
そして、第1プリズムシート850は、支持フィルムの一面に、透光性で且つ弾性を有する重合体材料で形成されることができ、重合体は、複数個の立体構造が反復して形成されたプリズム層を有することができる。ここで、複数個のパターンは、図示のように山部と谷部が反復的にストライプタイプで備えられることができる。
そして、第2プリズムシート860において支持フィルムの一面の山部と谷部の方向は、第1プリズムシート850内の支持フィルムの一面の山部と谷部の方向と垂直をなすことができる。これは発光モジュールと反射シートから伝達された光をディスプレイパネル870の全面に均一に分散させるためである。
そして、図示していないが、導光板840と第1プリズムシート850との間に拡散シートが配置されることができる。拡散シートは、ポリエステルとポリカーボネート系列の材料からなることができ、バックライトユニットから入射された光を、屈折及び散乱を通じて光投射角を最大に広げることができる。そして、拡散シートは、光拡散剤を含む支持層と、光射出面(第1プリズムシート方向)と光入射面(反射シート方向)に形成され、光拡散剤を含まない第1レイヤー及び第2レイヤーを含むことができる。
実施例において、光学シートは、拡散シート、第1プリズムシート850及び第2プリズムシート860からなるが、光学シートは、他の組合せ、例えば、マイクロレンズアレイで構成されたり、拡散シートとマイクロレンズアレイとの組合せ、または一つのプリズムシートとマイクロレンズアレイの組合せなどで構成されることができる。
ディスプレイパネル870は、液晶表示パネル(Liquid crystal display)が配置されることができ、液晶表示パネルの他に、光源を必要とする他の種類の表示装置が備えられることができる。
実施例の発光素子及び発光素子パッケージは、発光面積を増大させて発光効率を向上させ、電極が剥離したり損傷することを防止できる。
以上で各実施例に説明された特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれ、必ず一つの実施例にのみ限定されるものではない。さらに、各実施例で例示された特徴、構造、効果などは、各実施例の属する分野における通常の知識を有する者によって、他の各実施例に対しても組合せ又は変形して実施可能である。したがって、このような組合せと変形に関する内容は、本発明の範囲に含まれるものと解釈しなければならない。

Claims (20)

  1. 第1半導体層、活性層、及び第2半導体層を含む複数の発光領域を有する発光構造物と、
    前記複数の発光領域上に配置される第1分散ブラッグ反射層と、
    前記複数の発光領域のうちいずれか一つの第1半導体層上に配置される第1電極部と、
    前記複数の発光領域のうち他のいずれか一つの第2半導体層上に配置される第2電極部と、
    前記複数の発光領域のうち少なくとも更に他の一つの第2半導体層上に配置される中間パッドと、
    前記複数の発光領域を直列連結するように前記第1分散ブラッグ反射層上に配置される連結電極と、を含む、発光素子。
  2. 第1半導体層、活性層、及び第2半導体層を含む複数の発光領域を有する発光構造物と、
    前記複数の発光領域上に配置される第1分散ブラッグ反射層と、
    前記複数の発光領域のうちいずれか一つの第1半導体層上に配置される第1電極部と、
    前記複数の発光領域のうち他のいずれか一つの第2半導体層上に配置される第2電極部と、
    前記複数の発光領域のうち少なくとも更に他の一つの第1半導体層上に配置される中間パッドと、
    前記複数の発光領域を直列連結するように前記第1分散ブラッグ反射層上に配置される連結電極と、を含む、発光素子。
  3. 前記連結電極は、
    隣接する発光領域のいずれか一方の第1半導体層と、残りの他方の第2半導体層とを電気的に連結する、請求項1又は2に記載の発光素子。
  4. 前記第1電極部及び前記第2電極部のそれぞれは、電源が供給されるパッドを含む、請求項1ないし3のいずれかに記載の発光素子。
  5. 前記中間パッドは、同一の発光領域内に位置する連結電極と電気的に連結される、請求項1、3、及び4のいずれかに記載の発光素子。
  6. 前記同一の発光領域内で、前記第1分散ブラッグ反射層上において前記中間パッドは前記連結電極と離隔した、請求項1ないし5のいずれかに記載の発光素子。
  7. 前記同一の発光領域内で、前記第1分散ブラッグ反射層上において前記中間パッドは前記連結電極と一体化された、請求項1、3ないし6に記載の発光素子。
  8. 前記連結電極は、
    前記第1分散ブラッグ反射層を貫通して、前記隣接する発光領域のいずれか一方の第2半導体層と接触する第1部分を含む、請求項1ないし7のいずれかに記載の発光素子。
  9. 前記連結電極は、
    第1分散ブラッグ反射層、前記第2半導体層、及び前記活性層を貫通して、前記隣接する発光領域のうち残りの他方の第1半導体層と接触する第2部分を含み、
    前記第1分散ブラッグ反射層は、前記第2部分と前記第2半導体層との間、及び前記第2部分と前記活性層との間に配置される、請求項8に記載の発光素子。
  10. 前記発光構造物の下に配置される基板と、
    前記発光領域と前記第1分散ブラッグ反射層との間に配置される伝導層とをさらに含む、請求項1ないし9のいずれかに記載の発光素子。
  11. 前記連結電極の第2部分は前記伝導層を貫通する、請求項10に記載の発光素子。
  12. 前記第1分散ブラッグ反射層は、前記連結電極と前記伝導層との間に配置される、請求項11に記載の発光素子。
  13. 前記第1分散ブラッグ反射層上に配置され、前記連結電極を覆う第2分散ブラッグ反射層をさらに含む、請求項1ないし12のいずれかに記載の発光素子。
  14. 前記第2分散ブラッグ反射層は、前記第1電極部、前記第2電極部、及び前記中間パッドを露出する、請求項13に記載の発光素子。
  15. 前記第1分散ブラッグ反射層及び前記第2分散ブラッグ反射層のそれぞれは、屈折率が互いに異なる第1層及び第2層が交互に少なくとも1回以上積層された絶縁物質である、請求項14に記載の発光素子。
  16. 前記第1電極部は第1電源の印加を受け、前記中間パッド及び前記第2電極部のうち少なくとも一つは第2電源の印加を受ける、請求項1、及び3ないし15のいずれかに記載の発光素子。
  17. 前記中間パッド及び前記第1電極部のうち少なくとも一つは第1電源の印加を受け、前記第2電極部は第2電源の印加を受ける、請求項2ないし4、6、及び8ないし15のいずれかに記載の発光素子。
  18. サブマウントと、
    前記サブマウント上に互いに離隔して配置される第1金属層及び第2金属層と、
    前記サブマウント上に配置される請求項1又は2に記載の発光素子と、
    前記発光素子と前記サブマウントを電気的に連結する第1バンプ部及び第2バンプ部と、を含み、
    前記第1バンプ部は、前記第1金属層と前記発光素子の第1電極部とを電気的に連結し、前記第2バンプ部は、前記第2金属層と、前記発光素子の第2電極部及び中間パッドのいずれか一つとを電気的に連結する、発光素子パッケージ。
  19. 前記第1バンプ部は、
    前記第1金属層と前記第1電極部との間に位置する第1バンパーと
    前記第1バンパーと前記第1電極部との間に位置する第1拡散防止接着層と、
    前記第1バンパーと前記第1金属層との間に位置する第2拡散防止接着層と、を含み、
    前記第2バンプ部は、
    前記第2金属層と、第2電極部及び中間パッドのいずれか一つとの間に位置する第2バンパーと、
    前記第2バンパーと、前記第2電極部及び中間パッドのいずれか一つとの間に位置する第3拡散防止接着層と、
    前記第2バンパーと前記第2金属層との間に位置する第4拡散防止接着層と、を含む、請求項18に記載の発光素子パッケージ。
  20. 前記発光素子は、
    前記第1分散ブラッグ反射層上に配置され、前記連結電極を覆う第2分散ブラッグ反射層をさらに含む、請求項18又は19に記載の発光素子パッケージ。
JP2012237130A 2011-10-28 2012-10-26 発光素子及び発光素子パッケージ Active JP6133040B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110111308A KR101888604B1 (ko) 2011-10-28 2011-10-28 발광 소자 및 발광 소자 패키지
KR10-2011-0111308 2011-10-28

Publications (3)

Publication Number Publication Date
JP2013098562A true JP2013098562A (ja) 2013-05-20
JP2013098562A5 JP2013098562A5 (ja) 2016-01-21
JP6133040B2 JP6133040B2 (ja) 2017-05-24

Family

ID=47115528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237130A Active JP6133040B2 (ja) 2011-10-28 2012-10-26 発光素子及び発光素子パッケージ

Country Status (6)

Country Link
US (1) US9165977B2 (ja)
EP (1) EP2587542B1 (ja)
JP (1) JP6133040B2 (ja)
KR (1) KR101888604B1 (ja)
CN (1) CN103094435B (ja)
TW (1) TWI575775B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220456A (ja) * 2014-05-15 2015-12-07 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む照明装置
KR101760317B1 (ko) * 2016-05-02 2017-07-21 순천대학교 산학협력단 발광장치
JP2019149474A (ja) * 2018-02-27 2019-09-05 日亜化学工業株式会社 発光素子
JP2020503678A (ja) * 2016-12-23 2020-01-30 エルジー イノテック カンパニー リミテッド 半導体素子
WO2023171257A1 (ja) * 2022-03-08 2023-09-14 スタンレー電気株式会社 半導体発光素子、半導体発光装置及び半導体発光装置モジュール

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
CN103390713B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
TWI678001B (zh) * 2013-08-27 2019-11-21 晶元光電股份有限公司 具有複數個發光結構之發光元件
TWI597864B (zh) 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
CN110047865B (zh) * 2013-09-03 2024-02-23 晶元光电股份有限公司 具有多个发光结构的发光元件
TWI478387B (zh) * 2013-10-23 2015-03-21 Lextar Electronics Corp 發光二極體結構
KR102156376B1 (ko) * 2014-02-21 2020-09-15 엘지이노텍 주식회사 발광 소자
KR102156375B1 (ko) * 2014-02-21 2020-09-16 엘지이노텍 주식회사 발광 소자
CN108598251B (zh) * 2014-06-10 2021-12-03 世迈克琉明有限公司 半导体发光元件
KR101888608B1 (ko) * 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
US10147849B2 (en) * 2015-05-05 2018-12-04 Xiangneng Hualei Optoelectronic Co., Ltd Manufacturing method of flip-chip structure of group III semiconductor light emitting device
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
US9806152B2 (en) * 2016-03-04 2017-10-31 Pakal Technologies Llc Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180076066A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 발광소자 패키지
CN109256446B (zh) * 2017-07-13 2022-02-08 晶元光电股份有限公司 发光元件
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11355549B2 (en) 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
TWI818070B (zh) * 2019-08-30 2023-10-11 晶元光電股份有限公司 發光元件及其製造方法
JP7339559B2 (ja) 2021-05-20 2023-09-06 日亜化学工業株式会社 発光素子

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189661A (ja) * 1996-12-12 1998-07-21 Lucent Technol Inc 光電子デバイスの形成方法
JP2002335014A (ja) * 2001-03-29 2002-11-22 Lumileds Lighting Us Llc 高反射率オーミックコンタクトを有するAlGaInNフリップ・チップ発光デバイス
JP2006080442A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
JP2008235894A (ja) * 2007-03-19 2008-10-02 Seoul Opto Devices Co Ltd 交流駆動型の発光ダイオード
JP2010199395A (ja) * 2009-02-26 2010-09-09 Nichia Corp 半導体発光素子
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2011166184A (ja) * 2004-12-14 2011-08-25 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子の製造方法
JP2011181597A (ja) * 2010-02-26 2011-09-15 Toyoda Gosei Co Ltd 半導体発光素子
JP2011192960A (ja) * 2010-02-17 2011-09-29 Toyoda Gosei Co Ltd 半導体発光素子
JP2011216524A (ja) * 2010-03-31 2011-10-27 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1700344B1 (en) * 2003-12-24 2016-03-02 Panasonic Intellectual Property Management Co., Ltd. Semiconductor light emitting device and lighting module
EP2143303B1 (en) * 2007-04-02 2012-08-08 Koninklijke Philips Electronics N.V. Driving light emitting diodes
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US9093293B2 (en) * 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
CN102859726B (zh) 2010-04-06 2015-09-16 首尔伟傲世有限公司 发光二极管及其制造方法
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
TW201238043A (en) * 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
KR101115539B1 (ko) * 2011-06-10 2012-02-28 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
US8759847B2 (en) * 2011-12-22 2014-06-24 Bridgelux, Inc. White LED assembly with LED string and intermediate node substrate terminals
US9276166B2 (en) * 2012-04-13 2016-03-01 Epistar Corporation Method for forming light-emitting device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189661A (ja) * 1996-12-12 1998-07-21 Lucent Technol Inc 光電子デバイスの形成方法
JP2002335014A (ja) * 2001-03-29 2002-11-22 Lumileds Lighting Us Llc 高反射率オーミックコンタクトを有するAlGaInNフリップ・チップ発光デバイス
JP2006080442A (ja) * 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置
JP2011166184A (ja) * 2004-12-14 2011-08-25 Seoul Opto Devices Co Ltd 複数の発光セルを有する発光素子の製造方法
JP2008235894A (ja) * 2007-03-19 2008-10-02 Seoul Opto Devices Co Ltd 交流駆動型の発光ダイオード
JP2010199395A (ja) * 2009-02-26 2010-09-09 Nichia Corp 半導体発光素子
JP2011139038A (ja) * 2009-12-31 2011-07-14 Seoul Opto Devices Co Ltd 発光素子及びその製造方法
JP2011192960A (ja) * 2010-02-17 2011-09-29 Toyoda Gosei Co Ltd 半導体発光素子
JP2011181597A (ja) * 2010-02-26 2011-09-15 Toyoda Gosei Co Ltd 半導体発光素子
JP2011216524A (ja) * 2010-03-31 2011-10-27 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220456A (ja) * 2014-05-15 2015-12-07 エルジー イノテック カンパニー リミテッド 発光素子及びそれを含む照明装置
KR101760317B1 (ko) * 2016-05-02 2017-07-21 순천대학교 산학협력단 발광장치
JP2020503678A (ja) * 2016-12-23 2020-01-30 エルジー イノテック カンパニー リミテッド 半導体素子
JP2019149474A (ja) * 2018-02-27 2019-09-05 日亜化学工業株式会社 発光素子
WO2023171257A1 (ja) * 2022-03-08 2023-09-14 スタンレー電気株式会社 半導体発光素子、半導体発光装置及び半導体発光装置モジュール

Also Published As

Publication number Publication date
EP2587542A1 (en) 2013-05-01
CN103094435A (zh) 2013-05-08
TWI575775B (zh) 2017-03-21
US20130105845A1 (en) 2013-05-02
CN103094435B (zh) 2017-04-26
TW201318214A (zh) 2013-05-01
KR101888604B1 (ko) 2018-08-14
US9165977B2 (en) 2015-10-20
JP6133040B2 (ja) 2017-05-24
EP2587542B1 (en) 2018-02-28
KR20130046754A (ko) 2013-05-08

Similar Documents

Publication Publication Date Title
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
US9640583B2 (en) Light emitting device and light emitting device array
JP6053453B2 (ja) 発光素子
JP6133039B2 (ja) 発光素子
JP5992179B2 (ja) 発光素子
JP2014116604A (ja) 発光素子
JP5960452B2 (ja) 発光素子
KR20140092037A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170404

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170419

R150 Certificate of patent or registration of utility model

Ref document number: 6133040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250