JP6053453B2 - 発光素子 - Google Patents

発光素子 Download PDF

Info

Publication number
JP6053453B2
JP6053453B2 JP2012237128A JP2012237128A JP6053453B2 JP 6053453 B2 JP6053453 B2 JP 6053453B2 JP 2012237128 A JP2012237128 A JP 2012237128A JP 2012237128 A JP2012237128 A JP 2012237128A JP 6053453 B2 JP6053453 B2 JP 6053453B2
Authority
JP
Japan
Prior art keywords
light emitting
group
layer
semiconductor layer
emitting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012237128A
Other languages
English (en)
Other versions
JP2013093584A5 (ja
JP2013093584A (ja
Inventor
キム・ソンキョン
オ・ユンギョン
チュ・ソンホ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2013093584A publication Critical patent/JP2013093584A/ja
Publication of JP2013093584A5 publication Critical patent/JP2013093584A5/ja
Application granted granted Critical
Publication of JP6053453B2 publication Critical patent/JP6053453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Description

実施例は、発光素子、発光素子パッケージ、照明装置、及び表示装置に関する。
窒化ガリウム（ＧａＮ）の金属有機化学気相蒸着法及び分子線成長法などの発達に基づいて、高輝度及び白色光を具現可能な赤色、緑色及び青色ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）が開発された。
このようなＬＥＤは、白熱灯及び蛍光灯などの既存の照明器具に使用される水銀（Ｈｇ）などの環境有害物質が含まれていないので優れた親環境性を有し、長い寿命、低電力消費特性などの長所を有するので、既存の各光源に取って代わるものとなっている。このようなＬＥＤ素子の核心競争要素は、高効率・高出力チップ及びパッケージング技術による高輝度の具現である。
高輝度を具現するためには光抽出効率を高めることが重要である。光抽出効率を高めるために、フリップチップ（ｆｌｉｐ―ｃｈｉｐ）構造、表面凹凸形成（ｓｕｒｆａｃｅ ｔｅｘｔｕｒｉｎｇ）、凹凸が形成されたサファイア基板（ｐａｔｔｅｒｎｅｄ ｓａｐｐｈｉｒｅ ｓｕｂｓｔｒａｔｅ：ＰＳＳ）、光結晶（ｐｈｏｔｏｎｉｃ ｃｒｙｓｔａｌ）技術、及び反射防止膜（ａｎｔｉ―ｒｅｆｌｅｃｔｉｏｎ ｌａｙｅｒ）構造などを用いた多様な方法が研究されている。
一般に、発光素子は、光を発生する発光構造物と、電源が供給される第１の電極及び第２の電極と、電流分散を目的とする電流遮断層と、発光構造物とオーミック接触するオーミック層と、光抽出効率を向上させるための反射層とを含むことができる。一般的な発光素子の構造については、特許文献１に開示されている。
大韓民国公開番号１０―２０１１―００４１２７０
実施例は、信頼性及び効率を向上させ、互いに異なる面積の発光領域を有する発光素子を提供する。
発光素子は、第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；前記複数の発光領域のうちいずれか一つの第１の半導体層上に配置される第１の電極部；前記複数の発光領域のうち他のいずれか一つの第２の半導体層上に配置される第２の電極部；前記複数の発光領域のうち少なくとも更に他の一つの第２の半導体層上に配置される中間パッド；及び前記複数の発光領域を順次直列に連結する連結電極；を含み、前記直列に連結される複数の発光領域は、第１のグループ〜第ｉのグループの発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なる（１＜ｉ≦ｊ, iとjのそれぞれは自然数であり、jは最後の発光領域グループである）。
また、発光素子は、第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；前記複数の発光領域のうちいずれか一つの第１の半導体層上に配置される第１の電極部；前記複数の発光領域のうち他のいずれか一つの第２の半導体層上に配置される第２の電極部；前記複数の発光領域のうち少なくとも更に他の一つの第１の半導体層上に配置される中間パッド；及び前記複数の発光領域を順次直列に連結する連結電極；を含み、前記直列に連結される複数の発光領域は、第１のグループ〜第ｉのグループの発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なる（１＜ｉ≦ｊ, iとjのそれぞれは自然数であり、jは最後の発光領域グループである）。
前記第１の電極部は、前記第１のグループに含まれる各発光領域のうち１番目の発光領域の第１の半導体層上に配置される。前記第２の電極部は、前記第ｊのグループに含まれる各発光領域のうち最後の発光領域の第２の半導体層上に配置される。
前記第１の電極部は、前記第ｊのグループに含まれる各発光領域のうち最後の発光領域の第１の半導体層上に配置される。前記第２の電極部は、前記第１のグループに含まれる各発光領域のうち１番目の発光領域の第２の半導体層上に配置される。同一のグループに属する各発光領域の面積は互いに同一である。前記互いに異なるグループに属する発光領域の横の長さ及び縦の長さのうち少なくとも一つは互いに異なる。第ｉ―１のグループに含まれる発光領域の面積は、第ｉのグループに含まれる発光領域の面積より大きく、第１のグループから第ｊのグループに行くほど、各グループに含まれる発光領域の面積は減少し得る。前記発光領域の横の長さ及び縦の長さのうちいずれか一つが減少し得る。
前記中間パッドは、前記第ｊのグループを除いた残りのグループにそれぞれ属する各発光領域のうち最後の発光領域の第２の半導体層上に配置される。また、前記中間パッドは、前記第ｊのグループを除いた残りのグループにそれぞれに属する各発光領域のうち最後の発光領域の第１の半導体層上に配置される。
前記第１の電極部及び前記第２の電極部のそれぞれは、電源が供給されるパッドを含むことができる。
前記中間パッドは、同一の発光領域内に位置する連結電極と電気的に連結されたり、電気的に連結されない場合もある。
前記発光素子は、前記複数の発光領域上に配置される絶縁層をさらに含み、前記連結電極は前記絶縁層上に配置することができる。
前記連結電極は、前記絶縁層を貫通して前記隣接する各発光領域のうちいずれか一つの第１の半導体層と接触する第１の部分；及び前記絶縁層、前記第２の半導体層、及び前記活性層を貫通して前記隣接する各発光領域のうち残りの他の一つの第２の半導体層と接触する第２の部分；をさらに含み、前記絶縁層は、前記第２の部分と前記第２の半導体層との間、及び前記第２の部分と前記活性層との間に配置することができる。
発光素子は、前記発光構造物の下側に配置される基板；及び前記各発光領域と前記絶縁層との間に配置される伝導層；をさらに含むことができる。
また、発光素子は、第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；前記複数の発光領域のそれぞれの第２の半導体層の下側に配置される各金属層；前記複数の発光領域のうちいずれか一つの第１の半導体層上に配置される第１の電極部；前記複数の発光領域のうち他のいずれか一つの第２の半導体層の下側に配置された金属層と電気的に連結される第２の電極部；前記複数の発光領域のうち少なくとも更に他の一つの第１の半導体層上に配置される中間パッド；及び前記各金属層の相互間を電気的に絶縁させる絶縁層；を含み、前記直列に連結される複数の発光領域は、第１のグループ〜第ｉのグループの各発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なり得る（１＜ｉ≦ｊ, iとjのそれぞれは自然数であり、jは最後の発光領域グループである）。
前記第２の電極部は、前記第１のグループの各発光領域のうち１番目の発光領域の金属層と連結することができる。前記第１の電極部は、前記第ｊのグループの発光領域のうち最後の発光領域の第１の半導体層上に配置することができる。
同一のグループに属する各発光領域の面積は互いに同一であり、第ｉ―１のグループに含まれる発光領域の面積は、第ｉのグループに含まれる発光領域の面積より大きくなり得る。第１のグループから第ｊのグループに行くほど、各グループに含まれる発光領域の面積は減少し得る。
前記中間パッドは、前記第ｊのグループを除いた残りのグループのうち少なくとも一つのグループに属する各発光領域のうち最後の発光領域の第１の半導体層上に配置することができる。
前記各金属層は、オーミック層及び反射層のうち少なくとも一つを含むことができる。
発光素子は、前記複数の発光領域上に配置されるパッシベーション層をさらに含み、前記連結電極は前記パッシベーション層上に配置することができる。
前記第２の電極部は、前記複数の発光領域のうち前記他のいずれか一つの金属層と電気的に連結されるバリア層；及び前記バリア層の下側に配置される支持層；を含むことができる。
前記連結電極は、前記パッシベーション層、前記第１の半導体層、及び前記活性層を貫通して前記隣接する各発光領域のうちいずれか一つの第２の半導体層と接触する少なくとも一つの第１の部分；及び前記パッシベーション層を貫通して前記隣接する各発光領域のうち残りの他の一つの第１の半導体層と接触する少なくとも一つの第２の部分；を含み、前記パッシベーション層は、前記第１の部分と前記第１の半導体層との間、及び前記第１の部分と前記活性層との間に配置することができる。
前記絶縁層は、前記第２の電極部と電気的に連結される前記他のいずれか一つの金属層を除いた残りの金属層と前記第２の電極部の相互間を電気的に絶縁させることができる。
実施例の発光素子は、向上した信頼性及び効率を有し、使用目的に応じて発光領域の面積を調節できるので、発光面積を増大させることができ、電流を分散することによって発光効率を向上させることができる。
第１の実施例に係る発光素子の平面図である。 図１に示した発光素子のＡＡ'方向の断面図である。 図１に示した発光素子のＢＢ'方向の断面図である。 図１に示した発光素子の回路図である。 第２の実施例に係る発光素子の平面図である。 図５に示した発光素子のＣＣ'方向の断面図である。 図５に示した発光素子のＤＤ'方向の断面図である。 図５に示した発光素子の回路図である。 第３の実施例に係る発光素子の平面図である。 図９に示した発光素子のＥＥ'方向の断面図である。 実施例に係る発光素子を含む発光素子パッケージを示す図である。 実施例に係る発光素子パッケージを含む照明装置の分解斜視図である。 実施例に係る発光素子パッケージを含む表示装置を示す図である。
以下、各実施例は、添付の図面及び各実施例に対する説明を通して明白になるだろう。実施例の説明において、各層（膜）、領域、パターン又は各構造物が基板、各層（膜）、領域、パッド又は各パターンの「上（ｏｎ）」に又は「下（ｕｎｄｅｒ）」に形成されると記載する場合、「上（ｏｎ）」と「下（ｕｎｄｅｒ）」は、「直接（ｄｉｒｅｃｔｌｙ）」又は「他の層を介在して（ｉｎｄｉｒｅｃｔｌｙ）」形成されることを全て含む。また、各層の上又は下に対する基準は、図面に参照して説明する。
図面において、大きさは説明の便宜及び明確性のために誇張又は省略したり、概略的に示した。また、各構成要素の大きさは、実際の大きさを全的に反映するものではない。また、同一の参照番号は図面の説明を通して同一の要素を示す。以下、添付の図面を参照して実施例に係る発光素子、その製造方法、及び発光素子パッケージを説明する。
図１は、第１の実施例に係る発光素子１００の平面図で、図２は、図１に示した発光素子１００のＡＡ'方向の断面図で、図３は、図１に示した発光素子１００のＢＢ'方向の断面図である。
図１〜図３を参照すると、発光素子１００は、基板１１０と、バッファー層１１５と、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分される発光構造物１２０と、伝導層１３０と、絶縁層１４０と、第１の電極部１５０と、各連結電極１６０―１〜１６０―ｍ（ｍ≧１である自然数）と、少なくとも一つの中間パッド１８２、１８４、１８６と、第２の電極部１７０とを含む。
基板１１０は、半導体物質の成長に適した物質、キャリアウエハーで形成することができる。また、基板１１０は、熱伝導性に優れた物質で形成することができ、伝導性基板又は絶縁性基板であり得る。例えば、基板１１０は、サファイア（Ａｌ２Ｏ３）、ＧａＮ、ＳｉＣ、ＺｎＯ、Ｓｉ、ＧａＰ、ＩｎＰ、Ｇａ２Ｏ３、ＧａＡｓのうち少なくとも一つを含む物質であり得る。このような基板１１０の上面には凹凸パターン（図示せず）を形成することができる。
バッファー層１１５は、基板１１０と各発光構造物１２０との間に配置し、３族―５族元素の化合物半導体を用いて形成することができる。バッファー層１１５は、基板１１０と発光構造物１２０との間の格子定数の差を減少させる役割をする。
発光構造物１２０は、光を発生する半導体層であり、第１の導電型半導体層１２２、活性層１２４、及び第２の導電型半導体層１２６を含むことができる。発光構造物１２０は、基板１１０上に第１の導電型半導体層１２２、活性層１２４、及び第２の導電型半導体層１２６が順次積層された構造であり得る。
第１の導電型半導体層１２２は半導体化合物で形成することができる。第１の導電型半導体層１２２は、３族―５族、２族―６族などの化合物半導体で具現することができ、これには第１の導電型ドーパントをドーピングすることができる。
例えば、第１の導電型半導体層１２２は、ＩｎｘＡｌｙＧａ１―ｘ―ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体であり得る。例えば、第１の導電型半導体層１２２は、ＩｎＡｌＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＮ、ＩｎＮのうちいずれか一つを含むことができ、これにはｎ型ドーパント（例えば、Ｓｉ、Ｇｅ、Ｓｎなど）をドーピングすることができる。
活性層１２４は、第１の導電型半導体層１２２と第２の導電型半導体層１２６との間に配置され、第１の導電型半導体層１２２及び第２の導電型半導体層１２６からそれぞれ提供される電子と正孔の再結合過程で発生するエネルギーによって光を生成することができる。
活性層１２４は、半導体化合物、例えば、３族―５族、２族―６族の化合物半導体であり、二重接合構造、単一井戸構造、多重井戸構造、量子線（Ｑｕａｎｔｕｍ―Ｗｉｒｅ）構造、又は量子点（Ｑｕａｎｔｕｍ Ｄｏｔ）構造などで形成することができる。
活性層１２４が量子井戸構造である場合、例えば、ＩｎｘＡｌｙＧａ１―ｘ―ｙＮ（０≦ｘ≦１、０≦y≦１、０≦ｘ＋ｙ≦１）の組成式を有する井戸層と、ＩｎａＡｌｂＧａ１―ａ―ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）の組成式を有する障壁層とを有する単一又は量子井戸構造を有することができる。井戸層は、障壁層のエネルギーバンドギャップより低いバンドギャップを有する物質であり得る。
第２の導電型半導体層１２６は半導体化合物で形成することができる。第２の導電型半導体層１２６は、３族―５族、２族―６族などの化合物半導体で具現することができ、これには第２の導電型ドーパントをドーピングすることができる。
例えば、第２の導電型半導体層１２６は、ＩｎｘＡｌｙＧａ１―ｘ―ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体であり得る。例えば、第２の導電型半導体層１２６は、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰのうちいずれか一つを含むことができ、これにはｐ型ドーパント（例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ）をドーピングすることができる。
発光構造物１２０は、第１の導電型半導体層１２２の一部を露出させることができる。すなわち、発光構造物１２０は、第２の導電型半導体層１２６、活性層１２４及び第１の導電型半導体層１２２の一部がエッチングされ、第１の導電型半導体層１２２の一部を露出させることができる。このとき、メサエッチング（ｍｅｓａ ｅｔｃｈｉｎｇ）によって露出する第１の導電型半導体層１２２の露出面は、活性層１２４の下面より低く位置させることができる。
活性層１２４と第１の導電型半導体層１２２との間、又は活性層１２４と第２の導電型半導体層１２６との間には導電型クラッド層（ｃｌａｄ ｌａｙｅｒ、図示せず）を配置することもでき、導電型クラッド層は窒化物半導体（例えば、ＡｌＧａＮ）で形成することができる。
発光構造物１２０は、第２の導電型半導体層１２６の下側に第３の導電型半導体層（図示せず）をさらに含むことができ、第３の導電型半導体層は、第２の導電型半導体層１２６と反対の極性を有することができる。第１の導電型半導体層１２２はｎ型半導体層に、第２の導電型半導体層１２６はｐ型半導体層に具現することができ、これによって、発光構造物１２０は、Ｎ―Ｐ接合、Ｐ―Ｎ接合、Ｎ―Ｐ―Ｎ接合、及びＰ―Ｎ―Ｐ接合構造のうち少なくとも一つを含むことができる。
発光構造物１２０は、複数の互いに離隔する各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）及び境界領域Ｓを含むことができる。このとき、境界領域Ｓは、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）の間に位置する領域であり得る。また、境界領域Ｓは、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のそれぞれの周囲に位置する領域であり得る。境界領域Ｓは、発光構造物１２０を複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分するために発光構造物１２０をメサエッチングし、第１の導電型半導体層１２２の一部が露出する領域を含むことができる。
一つのチップの発光構造物１２０は、境界領域Ｓによって複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分することができる。
伝導層１３０は、第２の導電型半導体層１２６上に配置される。伝導層１３０は、全反射を減少させるだけでなく、透光性が良いため、活性層１２４から第２の導電型半導体層１２６に放出される光の抽出効率を増加させることができる。伝導層１３０は、発光波長に対して透過率の高い透明な酸化物系物質、例えば、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＴＯ（Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＺＴＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｔｉｎ Ｏｘｉｄｅ）、ＩＡＺＯ（Ｉｎｄｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＧＴＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＡＺＯ（Ａｌｕｍｉｎｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＡＴＯ（Ａｌｕｍｉｎｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＧＺＯ（Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ又はＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯのうち一つ以上を用いて単層又は多層に具現することができる。
絶縁層１４０は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）及び境界領域Ｓ上に配置される。絶縁層１４０は、透光性絶縁物質、例えば、ＳｉＯ２、ＳｉＯｘ、ＳｉＯｘＮｙ、Ｓｉ３Ｎ４、又はＡｌ２Ｏ３で形成することができる。例えば、絶縁層１４０は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）の上面及び側面を覆い、境界領域Ｓを覆うことができる。
第１の電極部１５０は、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうちいずれか一つの発光領域（例えば、Ｐ１）の第１の導電型半導体層１２２上に配置され、第１の導電型半導体層１２２と接触することができる。第１の電極部１５０は、第１の電源を提供するためのワイヤ（図示せず）がボンディングされる第１のパッドを含むことができる。図１の実施例においては、第１の電極部１５０が第１のパッドの役割をすることができる。
第２の電極部１７０は、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうち他のいずれか一つの発光領域（例えば、Ｐ１２）の第２の導電型半導体層１２６又は伝導層１３０上に配置される。
第２の電極部１７０は、第２の導電型半導体層１２６又は伝導層１３０と接触することができる。例えば、第２の電極部１７０は、直列に連結される各発光領域（例えば、Ｐ１〜Ｐ１２）のうち１番目の発光領域（例えば、Ｐ１２）の伝導層１３０と接触することができる。
第２の電極部１７０は、第２の電源を提供するためのワイヤ（図示せず）がボンディングされる第２のパッドを含むことができる。例えば、第２の電極部１７０は、絶縁層１４０上に配置され、絶縁層１４０を貫通して伝導層１３０と接触する部分を有することができる。
各連結電極１６０―１〜１６０―ｍ（ｍ≧１である自然数）は絶縁層１４０上に配置され、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）を電気的に直列に連結する。例えば、各連結電極１６０―１〜１６０―ｍ（例えば、ｍ＝１１）は、第１の電極部１５０が位置する第１の発光領域Ｐ１を始点とし、第２の電極部１７０が位置する第１２の発光領域Ｐ１２を終点として複数の発光領域（例えば、Ｐ１〜Ｐ１２）を直列に連結することができる。
各連結電極（例えば、１６０―１）は、隣接する各発光領域（例えば、Ｐ１及びＰ２）のうちいずれか一つの発光領域（例えば、Ｐ１）の伝導層１３０と残りの他の一つの発光領域（例えば、Ｐ２）の第１の導電型半導体層１２２とを互いに電気的に連結することができる。
伝導層１３０が省略される他の実施例において、連結電極（例えば、１６０―１）は、いずれか一つの発光領域（例えば、Ｐ１）の第２の導電型半導体層１２６と残りの他の一つの発光領域（例えば、Ｐ２）の第１の導電型半導体層１２２とを電気的に連結することができる。
発光素子１００に含まれる互いに直列に連結される複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）を、順に第１の発光領域〜第ｎの発光領域という。すなわち、第１の電極部１５０が位置する発光領域を第１の発光領域Ｐ１といい、第２の電極部１７０が位置する発光領域を第ｎの発光領域Ｐｎという。ここで、「隣接する各発光領域」は、第ｋの発光領域と第ｋ＋１の発光領域であり、第ｋの連結電極は第ｋの発光領域と第ｋ＋１の発光領域とを電気的に直列に連結することができ、１≦ｋ≦（ｎ―１）であり得る。
すなわち、第ｋの連結電極は、第ｋの発光領域の第２の導電型半導体層１２６又は伝導層１３０と第ｋ＋１の発光領域の第１の導電型半導体層１２２とを電気的に連結することができる。
例えば、図１を参照すると、第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）は、第ｋの発光領域（例えば、Ｐｋ、ｋ＝２）、第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝３）、及びそれらの間の境界領域Ｓ上に位置することができる。そして、第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）は、絶縁層１４０を貫通して第ｋの発光領域（例えば、Ｐｋ、ｋ＝２）の伝導層１３０（又は第２の導電型半導体層１２６）と接触する少なくとも一つの第１の部分（例えば、１０１）を有することができる。図１に示した実線の丸印は、各連結電極１６０―１〜１６０―ｍ（例えば、ｍ＝１１）の第１の部分１０１を示す。絶縁層１４０は、境界領域Ｓに位置する発光構造物１２０と連結電極１６０―１〜１６０―ｍ（例えば、ｍ＝１１）との間に配置することができる。
また、第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）は、第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝３）の絶縁層１４０、伝導層１３０、第２の導電型半導体層１２６、及び活性層１２４を貫通して第１の導電型半導体層１２２と接触する少なくとも一つの第２の部分（例えば、１０２）を有することができる。図１に示した点線の丸印は、各連結電極１６０―１〜１６０―ｍ（例えば、ｍ＝１１）の第２の部分１０２を示す。
このとき、絶縁層１４０は、連結電極（例えば、１６０―２）と伝導層１３０との間、連結電極（例えば、１６０―２）の第２の部分１０２と第２の導電型半導体層１２６との間、及び連結電極（例えば、１６０―２）の第２の部分１０２と活性層１２４との間に位置させることができる。
一般に、第１の導電型半導体層と連結される電極を形成するためには、発光構造物をエッチングし、第１の導電型半導体層を露出させるメサエッチングをする。そして、一般に、メサエッチングされた部分だけ発光素子の発光領域が減少する。
しかし、第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）の第２の部分（例えば、１０２）は、ホール又は溝に電極物質が充填された形態で形成することができ、これによって、メサエッチングによって損失する発光領域が減少するので、実施例は発光面積を増大させることができる。
絶縁層１４０は、第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝３）の伝導層１３０、第２の導電型半導体層１２６、及び活性層１２４から第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）を電気的に絶縁させる役割をすることができる。
第ｋの連結電極（例えば、１６０―ｋ、ｋ＝２）の第２の部分１０２の下面１０３は、活性層１２４の下面１０４より下側に位置させることができる。第２の部分１０２は、ホール、又は溝に電極物質が充填された形態であり得る。
中間パッド１８２、１８４、１８６は、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のうち少なくとも一つの発光領域の絶縁層１４０上に配置し、第２の導電型半導体層１２６又は伝導層１３０と電気的に連結することができる。中間パッド１８２、１８４、１８６は、第２の電源を供給するためにワイヤ（図示せず）がボンディングされる領域であり得る。
例えば、中間パッド１８２、１８４、１８６は、第１の電極部１５０及び第２の電極部１７２が位置する各発光領域（例えば、Ｐ１及びＰ１２）を除いた残りの発光領域（例えば、Ｐ２〜Ｐ１１）のうち少なくとも一つの発光領域（例えば、Ｐ３、Ｐ６、Ｐ９）の絶縁層１４０上に配置することができる。
図３に示したように、中間パッド１８２、１８４、１８６と伝導層１３０との間に絶縁層１４０が位置し、中間パッド１８２、１８４、１８６は、同一の発光領域（例えば、Ｐ３、Ｐ６、Ｐ９）内に位置する各連結電極のうちいずれか一つと連結することができる。例えば、第３の発光領域Ｐ３の絶縁層１４０上に位置する第１の中間パッド１８２は、第３の連結電極１６０―３のうち第３の発光領域Ｐ３内に位置する一端と連結することができる。
しかし、他の実施例においては、中間パッドの一部が絶縁層を貫通して伝導層と直接連結されることもあり、このとき、同一の発光領域内に位置する中間パッドと連結電極は、互いに連結されたり、又は連結されないこともある。
図４は、図１に示した発光素子１００の回路図である。図１及び図４を参照すると、発光素子１００は、共通した一つの（−）端子、例えば、一つの第１のパッド１５０を有し、２以上の（＋）端子、例えば、第２のパッド１７０及び少なくとも一つの中間パッド１８２、１８４、１８６を有することができる。
したがって、実施例は、複数の（＋）端子である各パッド１７０、１８２、１８４、１８６を備えることによって多様な駆動電圧を使用することができ、多様な明るさの発光を具現するように調節することができる。
このように、実施例は、印加される駆動電圧によって、中間パッド１８２、１８４、１８６及び第２のパッド１７０のうちいずれか一つに第２の電源を供給し、各発光領域のうち一部又は全部を駆動するように設計することができる。
また、実施例は、各連結電極１６０―１〜１６０―ｍ（ｍ≧１である自然数）が伝導層１３０又は第１の導電型半導体層１２２と点接触（ｐｏｉｎｔ ｃｏｎｔａｃｔ）するため、発光面積を増大させ、電流を分散させることによって発光効率を向上させることができる。
第１〜第ｎの発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、各連結電極１６０―１〜１６０―ｍ（ｍ≧１である自然数）によって順次直列に連結される。すなわち、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第１の電極部１５０が位置する第１の発光領域Ｐ１から第２の電極部１７０が位置する第ｎの発光領域Ｐｎまで順次直列に連結することができる。
順次直列に連結される複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第１のグループ〜第ｉ（１＜ｉ≦ｊ＜ｎである自然数）のグループの発光領域に区分することができる。このとき、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のそれぞれは互いに異なるグループに含ませることができる。
各グループにそれぞれ含まれる各発光領域は、各連結電極１６０―１〜１６０―ｍ（ｍ≧１である自然数）又は中間パッド１８２、１８４、１８６によって互いに直列に連結することができる。
実施例は、少なくとも同一のグループに属する各発光領域は共に駆動されたり、駆動されない構造であるので、一つのグループが駆動された場合、そのグループに属する各発光領域に均一な電流分配をなして発光効率を高めるために、同一のグループに属する発光領域の面積は互いに同一であり得る。
互いに異なるグループに属する発光領域の面積は互いに異なり得る。例えば、互いに異なるグループに属する発光領域の横の長さ及び縦の長さのうち少なくとも一つは互いに異なり得る。図１を参照すると、互いに異なるグループに属する発光領域の横の長さは互いに同一であるが、縦の長さが互いに異なり得る。
互いに隣接して直列に連結される各グループのうちいずれか一つに含まれる発光領域の面積は、残りの他の一つに含まれる発光領域の面積と異なり得る。例えば、第ｉ―１のグループに含まれる発光領域の面積は、第ｉのグループに含まれる発光領域の面積より大きくなり得る。
また、第１のグループから最後のグループ（ｉ＝ｊ）に行くほど、各グループに含まれる発光領域の面積は減少し得る。例えば、各グループに属する各発光領域のそれぞれの横の長さは同一であるが（Ｘ１＝Ｘ２＝Ｘ３）、縦の長さが減少し得る（Ｙ１＞Ｙ２＞Ｙ３＞Ｙ４）。例えば、Ｘ１＝Ｘ２＝Ｘ３で、Ｙ１：Ｙ２：Ｙ３：Ｙ４＝１：０．９〜０．７：０．６〜０．５：０．４〜０．１であり得る。
第１のグループは、第１の電極部１５０が位置する発光領域を含むことができる。例えば、第１の電極部１５０は、第１のグループに含まれる各発光領域のうち１番目の発光領域の第１の導電型半導体層１２２上に配置することができる。このとき、１番目の発光領域は、第１のグループに属する直列に連結される各発光領域のうち１番目に直列に連結される発光領域であり得る。図１を参照すると、例えば、第１のグループは、第１の発光領域Ｐ１、第２の発光領域Ｐ２、及び第３の発光領域Ｐ３を含むことができる。
最後のグループ（ｉ＝ｊ）は、第２の電極部１７０が位置する発光領域を含むことができる。例えば、第２の電極部１７０は、最後のグループ（ｉ＝ｊ）の各発光領域のうち最後の発光領域の第２の導電型半導体層１２６又は伝導層１３０上に配置することができる。このとき、最後の発光領域は、第ｊのグループに属する直列に連結される各発光領域のうち最後の直列に連結される発光領域であり得る。
最後のグループ（ｉ＝ｊ）を除いた残りの各グループのそれぞれは、中間パッドが位置する発光領域を含むことができる。例えば、中間パッド（例えば、１８２、１８４、１８６）は、第１のグループ〜第（ｊ―１）のグループのそれぞれに属する各発光領域のうち最後の発光領域の第２の導電型半導体層１２６又は伝導層１３０上に配置することができる。
実施例は、第１の電極部１５０が各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に第１の電源を供給する共通電極であり、各中間パッド１８２、１８４、１８６及び第２の電極部１７０のうちいずれか一つに第２の電源が供給される構造である。したがって、第２の電源が各中間パッド１８２、１８４、１８６及び第２の電極部１７０のうちいずれに供給されるかによって、発光するグループを決定することができる。
例えば、第１の中間パッド１８２に第２の電源が供給される場合は、第１のグループに属する各発光領域（例えば、Ｐ１〜Ｐ３）が発光し得る。また、第２の中間パッド１８４に第２の電源が供給される場合は、第１のグループ及び第２のグループに属する各発光領域（例えば、Ｐ１〜Ｐ６）が発光し得る。
また、第３の中間パッド１８６に第２の電源が供給される場合は、第１のグループ、第２のグループ、及び第３のグループに属する各発光領域（例えば、Ｐ１〜Ｐ９）が発光し得る。
また、第２の電極部１７０に第２の電源が供給される場合は、第１のグループ、第２のグループ、第３のグループ及び第４のグループに属する各発光領域（例えば、Ｐ１〜Ｐ１２）が発光し得る。
このように、実施例は、共通電極である第１の電極部１５０により隣接するグループであるほど使用頻度数が確率的に大きい構造であるので、確率的に使用頻度数の高い発光領域であるほど面積を大きくし、発光素子の信頼性及び効率を向上させることができる。また、実施例は、使用目的に応じて発光領域の面積を調節することができる。
図５は、第２の実施例に係る発光素子２００の平面図で、図６は、図５に示した発光素子２００のＣＣ'方向の断面図で、図７は、図５に示した発光素子２００のＤＤ'方向の断面図である。図１〜図３と同一の図面符号は同一の構成を示し、上述した内容と重複する内容は省略したり、簡略に説明する。
図５〜図７を参照すると、発光素子２００は、基板１１０と、バッファー層１１５と、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分される発光構造物１２０と、伝導層１３０と、絶縁層１４０と、第１の電極部２５０と、各連結電極２６０―１〜２６０―ｍ（ｍ≧１である自然数）と、少なくとも一つの中間パッド２５２、２５４、２５６と、第２の電極部２７０とを含む。
第１の電極部２５０は、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうちいずれか一つの発光領域（例えば、Ｐ１２）の第１の導電型半導体層１２２上に配置され、第１の導電型半導体層１２２と接触することができる。第１の電極部２５０は、第１の電源を提供するためのワイヤ（図示せず）がボンディングされる第１のパッドを含むことができる。図５の実施例では、第１の電極部２５０が第１のパッドとしての役割をすることができる。
第２の電極部２７０は、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうち他のいずれか一つの発光領域（例えば、Ｐ１）の第２の導電型半導体層１２６又は伝導層１３０上に配置することができる。そして、第２の電極部２７０は、第２の導電型半導体層１２６又は伝導層１３０と接触することができる。
第２の電極部２７０は、第２の電源を供給するためのワイヤ（図示せず）がボンディングされる第２のパッドを含むことができる。他の実施例の第２の電極部２７０は、第２のパッドから拡張される枝電極（図示せず）をさらに含むことができる。
例えば、第２の電極部２７０は、直列に連結される各発光領域のうち１番目の発光領域Ｐ１の伝導層１３０上に配置し、第１の電極部２５０は、最後の発光領域Ｐ１２の第１の導電型半導体層１２２上に配置することができる。
絶縁層１４０は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）及び境界領域Ｓに配置することができる。各連結電極２６０―１〜２６０―ｍ（例えば、ｍ＝１１）は絶縁層１４０上に配置され、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）を電気的に直列に連結することができる。
各連結電極（例えば、２６０―２）は、隣接する各発光領域（例えば、Ｐ２及びＰ３）のうちいずれか一つの発光領域（例えば、Ｐ２）の第１の導電型半導体層１２２と残りの他の一つの発光領域（例えば、Ｐ３）の第２の導電型半導体層１２６又は伝導層１３０とを電気的に連結することができる。
すなわち、第ｋの連結電極は、第ｋの発光領域の第１の導電型半導体層１２２と第ｋ＋１の発光領域の第２の導電型半導体層１２６又は伝導層１３０とを電気的に連結することができる。
例えば、図６を参照すると、第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）は、第ｋの発光領域（例えば、Ｐｋ、ｋ＝２）、第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝３）、及びそれらの間の境界領域Ｓ上に位置することができる。そして、第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）は、絶縁層１４０を貫通して第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝３）の伝導層１３０又は第２の導電型半導体層１２６と接触する少なくとも一つの第１の部分（例えば、２０１）を有することができる。絶縁層１４０は、境界領域Ｓに位置する発光構造物１２０と連結電極２６０―１〜２６０―ｍ（ｍ≧１である自然数）との間に配置することができる。
また、第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）は、第ｋの発光領域（例えば、Ｐｋ、ｋ＝２）の絶縁層１４０、伝導層１３０、第２の導電型半導体層１２６、及び活性層１２４を貫通して第１の導電型半導体層１２２と接触する少なくとも一つの第２の部分（例えば、２０２）を有することができる。このとき、絶縁層１４０は、第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）と伝導層１３０との間、第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）の第２の部分２０２と第２の導電型半導体層１２６との間、及び第ｋの連結電極２６０―ｋ（例えば、ｋ＝２）の第２の部分２０２と活性層１２４との間に位置し得る。
中間パッド２５２、２５４、２５６は、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のうち少なくとも一つの発光領域の第１の導電型半導体層１２２上に配置される。中間パッド２５２、２５４、２５６には、第１の電源を供給するためにワイヤをボンディングすることができる。
各発光領域（例えば、Ｐ１〜Ｐ１２）のうち少なくとも一つの発光領域（例えば、Ｐ３、Ｐ６、Ｐ９）は、メサエッチングによって第１の導電型半導体層１２２の一部が露出し、露出する第１の導電型半導体層１２２の一部上に中間パッド２５２、２５４、２５６を配置することができる。
例えば、中間パッド２５２、２５４、２５６は、第１の電極部２５０及び第２の電極部２７０が位置する各発光領域（例えば、Ｐ１及びＰ１２）を除いた各発光領域（例えば、Ｐ２〜Ｐ１１）のうち少なくとも一つの発光領域（例えば、Ｐ３、Ｐ６、Ｐ９）の第１の導電型半導体層１２２上に配置することができる。
図８は、図５に示した発光素子２００の回路図である。図５及び図８を参照すると、発光素子２００は、共通した一つの（＋）端子、例えば、一つの第２のパッド２７０を有し、２以上の（−）端子、例えば、第１のパッド２５０及び少なくとも一つの中間パッド２５２、２５４、２５６を有することができる。
実施例は、２以上の（−）端子である各パッド２５０、２５２、２５４、２５６を備えることによって、多様な駆動電圧を使用することができ、多様な明るさの発光を具現するように調節することができる。
第１〜第ｎの発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、各連結電極２６０―１〜２６０―ｍ（ｍ≧１である自然数）によって順次直列に連結することができる。すなわち、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第２の電極部２７０が位置する第１の発光領域Ｐ１から第１の電極部２５０が位置する第ｎの発光領域Ｐｎ（例えば、ｎ＝１２）まで順次直列に連結することができる。
順次直列に連結される複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第１のグループ〜第ｉ（１＜ｉ≦ｊ＜ｎである自然数）のグループの発光領域に区分することができる。このとき、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のそれぞれは、互いに異なるグループに含ませることができる。
各グループに含まれる各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、各連結電極２６０―１〜２６０―ｍ（ｍ≧１である自然数）及び中間パッド２５２、２５４、２５６によって互いに直列に連結することができる。
発光効率を高めるために、同一のグループに属する発光領域の面積は互いに同一であり得る。しかし、互いに異なるグループに属する発光領域の面積は互いに異なり得る。例えば、互いに異なるグループに属する発光領域の横の長さ及び縦の長さのうち少なくとも一つは互いに異なり得る。図５を参照すると、互いに異なるグループに属する発光領域の横の長さは互いに同一であるが（Ｘ１＝Ｘ２＝Ｘ３）、縦の長さが互いに異なり得る（Ｙ１≠Ｙ２≠Ｙ３≠Ｙ４）。
互いに隣接して直列に連結される各グループのうちいずれか一つに含まれる発光領域の面積は、残りの他の一つに含まれる発光領域の面積と異なり得る。例えば、第ｉ―１のグループに含まれる発光領域の面積は、第ｉのグループに含まれる発光領域の面積より大きくなり得る。
また、第１のグループから最後のグループに行くほど、各グループに含まれる発光領域の面積は減少し得る。例えば、各グループに属する発光領域のそれぞれの横の長さは同一であるが（Ｘ１＝Ｘ２＝Ｘ３）、縦の長さが減少し得る（Ｙ１＞Ｙ２＞Ｙ３＞Ｙ４）。例えば、Ｘ１＝Ｘ２＝Ｘ３で、Ｙ１：Ｙ２：Ｙ３：Ｙ４＝１：０．９〜０．７：０．６〜０．５：０．４〜０．１であり得る。
第１のグループは、第２の電極部２７０が位置する発光領域（例えば、Ｐ１）を含むことができる。例えば、第２の電極部２７０は、第１のグループに含まれる各発光領域（例えば、Ｐ１〜Ｐ３）のうち１番目の発光領域（例えば、Ｐ１）の第２の導電型半導体層１２６又は伝導層１３０上に配置することができる。
最後のグループ（ｉ＝ｊ）は、第１の電極部２５０が位置する発光領域を含むことができる。例えば、第１の電極部２５０は、最後のグループ（第ｊのグループ）に含まれる各発光領域（例えば、Ｐ１０、Ｐ１１、Ｐ１２）のうち最後の発光領域（例えば、Ｐ１２）の第１の導電型半導体層１２２上に配置することができる。
第ｊのグループ（例えば、ｉ＝ｊ）を除いた残りのグループ（例えば、ｉ＝１〜ｉ＝ｊ−１）のそれぞれは、中間パッドが位置する発光領域を含むことができる。例えば、中間パッド（例えば、２５２、２５４、２５６）は、第１のグループ〜第ｊ−１のグループのそれぞれに属する各発光領域のうち最後の発光領域の第１の導電型半導体層１２２上に配置することができる。
実施例は、第２の電極部２７０が各発光領域に第２の電源を供給する共通電極であって、各中間パッド２５２、２５４、２５６及び第１の電極部２５０のうちいずれか一つに第１の電源が供給される構造である。したがって、第１の電源が各中間パッド２５２、２５４、２５６及び第１の電極部２５０のうちいずれに供給されるかによって、発光するグループを決定することができる。
このように、実施例は、共通電極である第２の電極部２７０により隣接するグループであるほど、使用頻度数が確率的に大きい構造であるので、確率的に使用頻度数の高い発光領域であるほど面積を大きくし、発光素子の信頼性及び効率を向上させることができる。また、実施例は、使用目的に応じて発光領域の面積を調節することができる。
図９は、第３の実施例に係る発光素子３００の平面図で、図１０は、図９に示した発光素子３００のＥＥ'方向の断面図である。
図９及び図１０を参照すると、発光素子３００は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分される発光構造物１０、保護層２０、電流遮断層３０、各金属層４０―１〜４０―ｎ（ｎ＞１である自然数）、絶縁層５０、第２の電極部６０、パッシベーション層２５、第１の電極部９２、各連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）、及び少なくとも一つの中間パッド９４、９６、９８を含む。
発光構造物１０は、光を発生し、複数の３族〜５族元素の化合物半導体層を含むことができる。図１０に示したように、発光構造物１０は、第１の導電型半導体層１６、活性層１４、及び第２の導電型半導体層１２を含むことができる。
第２の導電型半導体層１２は、第１の導電型半導体層１６の下側に位置することができ、活性層１４は、第１の導電型半導体層１６と第２の導電型半導体層１２との間に位置することができる。発光構造物１０は、複数の互いに離隔する各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）及び境界領域Ｓを含むことができる。第１の導電型半導体層１６、活性層１４、及び第２の導電型半導体層１２は、図１及び図２を参照して説明したものと同一であり得る。
保護層２０は、境界領域Ｓの下側に配置することができ、境界領域Ｓ又は保護層２０によって各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）を定義することができる。保護層２０は、発光構造物１０を複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）に区分するためのアイソレーションエッチング時に各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）を保護し、発光素子３００の信頼性が低下することを防止することができる。
各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれは、第２の導電型半導体層１２、活性層１４、及び第１の導電型半導体層１６が垂直方向に積層された形態であり得る。ここで、垂直方向は、第２の導電型半導体層１２から第１の導電型半導体層１６に向かう方向であるか、又は支持層６６と垂直な方向であり得る。
各金属層４０―１〜４０―ｎ（ｎ＞１である自然数）は、発光構造物１０の下側に配置することができる。各金属層４０―１〜４０―ｎ（ｎ＞１である自然数）は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のうち対応するいずれか一つの第２の導電型半導体層１２の下側に互いに離隔するように配置することができる。
図１０は、各発光領域（例えば、Ｐ１、Ｐ６、Ｐ７、Ｐ１２）のそれぞれに対応する金属層４０―１、４０―６、４０―７、４０―１２のみを示し、残りの発光領域Ｐ２〜Ｐ５、及びＰ８〜Ｐ１１に対応する各金属層４０―２〜４０―５、及び４０―８〜４０―１１は示していない。各金属層４０―１〜４０―ｎ（例えば、ｎ＝１２）のそれぞれは、オーミック層４２及び反射層４４のうち少なくとも一つを含むことができる。
このとき、オーミック層４２は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの下側に配置され、第２の導電型半導体層１２とオーミック接触することができる。例えば、オーミック層４２は、Iｎ、Ｚｎ、Ａｇ、Ｓｎ、Ｎｉ、及びＰｔのうち少なくとも一つを含むことができる。
反射層４４は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれのオーミック層４２の下側に配置することができ、発光構造物１０から入射される光を反射させ、発光素子３００の光抽出効率を向上させることができる。反射層４４は、オーミック層４２の最外部側面と接し、オーミック層４２の周囲を取り囲むことができる。
反射層４４は、反射金属又はこれらの合金、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆのうち少なくとも一つを含むことができる。また、反射層４４は、透光性伝導性酸化物、例えば、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）などを用いて単層又は多層に形成することができる。また、反射層４４は、ＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、ＡＺＯ／Ａｇ／Ｎｉなどのように金属と伝導性酸化物を多層にして形成することができる。
他の実施例においては、オーミック層４２を別途に形成せず、反射層４４に使用される物質を第２の導電型半導体層１２とオーミック接触をする物質として選択し、反射層４４が第２の導電型半導体層１２とオーミック接触をなすことができる。
電流遮断層３０は、発光構造物１０の第２の導電型半導体層１２の下側に配置することができる。例えば、電流遮断層３０は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの第２の導電型半導体層１２と金属層４０―１〜４０―ｎ（ｎ＞１である自然数）との間に配置することができる。電流遮断層３０は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの特定領域に電流が集中する現象を緩和し、発光素子３００の発光効率を向上させることができる。
電流遮断層３０は、各連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）、第１の電極部９２、又は各中間パッド９４、９６、９８に対応するように配置することができ、垂直方向に各連結電極３６０―１〜３６０―ｍ、第１の電極部９２、各中間パッド９４、９６、９８と少なくとも一部をオーバーラップすることができる。電流遮断層３０は、連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）のパターンに対応するパターン形状を有することができる。ここで、垂直方向は、第２の導電型半導体層１２から第１の導電型半導体層１６に向かう方向であり得る。
電流遮断層３０は、各金属層４０―１〜４０―ｎ（ｎ＞１である自然数）より電気伝導性の低い物質、第２の導電型半導体層１２とショットキー接触を形成する物質、又は電気絶縁性物質を用いて形成することができる。例えば、電流遮断層３０は、ＺｎＯ、ＳｉＯ２、ＳｉＯＮ、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＴｉＯ２、Ｔｉ、Ａｌ、Ｃｒのうち少なくとも一つを含むことができる。
第２の電極部６０は、絶縁層５０の下側に位置し、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうちいずれか一つ（例えば、Ｐ１）の第２の導電型半導体層１２と接触する金属層（例えば、４０―１）と電気的に連結することができる。第２の電極部６０は、前記いずれか一つの発光領域（例えば、Ｐ１）に第２の電源を供給することができる。
第２の電極部６０は、バリア層６２、接合層６４、及び支持層６６を含むことができる。
バリア層６２は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの反射層４４の下側に配置され、支持層６６の金属イオンが反射層４４とオーミック層４２を通過して発光構造物に伝達又は拡散されることを防止する。バリア層６２は、バリア金属物質、例えば、Ｐｔ、Ｔｉ、Ｗ、Ｖ、Ｆｅ、Ｍｏのうち少なくとも一つを含み、単一層又は多層であり得る。
バリア層６２は、絶縁層５０の下側に位置し、複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうちいずれか一つ（例えば、Ｐ１）の第２の導電型半導体層１２と接触する金属層（例えば、４０―１）と電気的に連結することができる。
複数の発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうち第１の発光領域（例えば、Ｐ１）の第２の導電型半導体層１２は、バリア層６２と電気的に連結されるので、第２の電源はバリア層６２を通して第１の発光領域（例えば、Ｐ１）に供給することができる。これは、バリア層６２が後述する支持層６６と電気的に連結され、第２の電源は支持層６６を通して供給されるためである。
絶縁層５０は、各金属層４０―１〜４０―ｎ（例えば、ｎ＝１２）の周囲を取り囲む。絶縁層５０は、各金属層４０―１〜４０―ｎ（例えば、ｎ＝１２）の相互間、及び第２の電極部６０と連結される金属層（例えば、４０―１）を除いた残りの金属層４０―２〜４０―ｎ（例えば、ｎ＝１２）と第２の電極部６０との間に配置される。
例えば、絶縁層５０は、各金属層４０―１〜４０―ｎ（例えば、ｎ＝９）の相互間を電気的に絶縁し、第１の金属層（例えば、４０―１）を除いた残りの金属層４０―２〜４０―ｎ（例えば、ｎ＝９）と第２の電極部６０の相互間を互いに電気的に絶縁させることができる。
絶縁層５０は、絶縁物質、例えば、Ａｌ２Ｏ３、ＳｉＯ２、Ｓｉ３Ｎ４、ＴｉＯ２、ＡｌＮのうち少なくとも一つで形成することができ、単層又は多層であり得る。
支持層６６は、バリア層６２の下側に配置され、発光構造物１０を支持し、第１の電極部９２と共に発光構造物１０に電源を提供する。支持層６６は、伝導性物質であって、例えば、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、銅―タングステン（Ｃｕ―Ｗ）などの金属物質又はＳｉ、Ｇｅ、ＧａＡｓ、ＺｎＯ、ＳｉＣ、及びＳｉＧｅのうち少なくとも一つを含む半導体物質であり得る。
接合層６４は、バリア層６２と支持層６６との間に配置される。接合層６４は、バリア層６２と支持層６６との間に挿入されて両者を接合することができる。接合層６４は、支持層６６をボンディング方式で接合するために形成されるものであるので、支持層６６をめっきや蒸着方法で形成する場合又は支持層６６が半導体層である場合は接合層６４を省略することができる。接合層６４は、接合金属物質、例えば、Ａｕ、Ｓｎ、Ｎｉ、Ｎｂ、Ｉｎ、Ｃｕ、Ａｇ及びＰｄのうち少なくとも一つを含むことができる。
第１の電極部９２は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のうちいずれか一つの発光領域（例えば、Ｐ１２）の第１の導電型半導体層１６上に配置される。第１の電極部９２は、第１の電源を提供するためのワイヤ（図示せず）がボンディングされる第１のパッドを含むことができる。図９の実施例においては、第１の電極部９２が第１のパッドとしての役割をすることができる。第１の導電型半導体層１６の上面には、光抽出効率を増加させるために凹凸（ｒｏｕｇｈｎｅｓｓ）１６―１を形成することができる。
パッシベーション層２５は、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）及び境界領域Ｓ上に配置することができる。パッシベーション層２５は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの側面と上面及び境界領域Ｓ上に配置することができる。
例えば、パッシベーション層２５は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれに属する第１の導電型半導体層１６の側面、活性層１４の側面、及び第２の導電型半導体層１２の側面上に配置することができ、また、パッシベーション層２５は、各発光領域Ｐ１〜Ｐｎ（例えば、ｎ＝１２）のそれぞれの第１の導電型半導体層１６の上面に配置することができる。また、パッシベーション層２５は、境界領域Ｓの保護層２０上に配置することができる。第１の電極部９２は、パッシベーション層２５から露出させることができる。
各連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）は、隣接する各発光領域及びそれらの間の境界領域に位置するパッシベーション層２５上に配置することができる。
各連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）は、隣接する各発光領域のうちいずれか一つの第１の導電型半導体層１６と残りの他の一つの第２の導電型半導体層１２とを電気的に連結する。第ｋの連結電極（例えば、３６０―ｋ、ｋ＝６）は、第ｋの発光領域（例えば、Ｐｋ、ｋ＝６）の第１の導電型半導体層１６と第ｋ＋１の発光領域（例えば、Ｐｋ＋１、ｋ＋１＝７）の第２の導電型半導体層１２とを電気的に連結することができる。
連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）は、パッシベーション層２５、第１の導電型半導体層１６、及び活性層１４を貫通して隣接する各発光領域のうちいずれか一つの第２の導電型半導体層１２と接触する少なくとも一つの第１の部分３０１を有することができる。
また、連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）は、パッシベーション層２５を貫通して隣接する各発光領域のうち残りの他の一つの第１の導電型半導体層１６と接触する少なくとも一つの第２の部分３０２を有することができる。
第ｋの連結電極は、第ｋの発光領域、第ｋ＋１の発光領域、及びそれらの間の境界領域Ｓ上に位置することができる。
例えば、第ｋの連結電極３６０―ｋは、パッシベーション層２５、第１の導電型半導体層１６、及び活性層１４を貫通して第ｋ＋１の発光領域（例えば、Ｐｋ＋１）の第２の導電型半導体層１２と接触する少なくとも一つの第１の部分（例えば、３０１）を有することができる。図９に示した点線の丸印は、各連結電極３６０―１〜３６０―ｍ（例えば、ｍ＝１１）の第１の部分３０１を示す。
このとき、パッシベーション層２５は、第ｋの連結電極（例えば、３６０―ｋ）の第１の部分３０１と第１の導電型半導体層１６との間、及び第ｋの連結電極（例えば、３６０―ｋ）の第１の部分３０１と活性層１４との間に位置することができる。すなわち、パッシベーション層２５は、第ｋ＋１の発光領域（例えば、Ｐｋ＋１）の第１の導電型半導体層１６、及び活性層１４から第ｋの連結電極（例えば、３６０―ｋ）の第１の部分３０１を電気的に絶縁させる役割をすることができる。
また、第ｋの連結電極３６０―ｋは、第ｋの発光領域（例えば、Ｐｋ）のパッシベーション層２５を貫通して第１の導電型半導体層１６と接触する少なくとも一つの第２の部分（例えば、３０２）を有することができる。図９に示した実線の丸印は、各連結電極３６０―１〜３６０―ｍ（例えば、ｍ＝１１）の第２の部分３０２を示す。
第ｋの連結電極（例えば、３６０―ｋ）の第１の部分３０１の下面は、活性層１４の下面より下側に位置することができる。第１の部分３０１は、ホール、又は溝に電極物質が充填された形態であり得る。
中間パッド９４、９６、９８は、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のうち少なくとも一つの発光領域の第１の導電型半導体層１６上に配置し、第１の導電型半導体層１６と電気的に連結することができる。中間パッド９４、９６、９８には、第１の電源を供給するためにワイヤをボンディングすることができる。
例えば、中間パッド９４、９６、９８は、第１の電極部９２が位置する発光領域（例えば、Ｐ１２）と、第２の電極部６０と電気的に連結される発光領域（例えば、Ｐ１）を除いた残りの発光領域（例えば、Ｐ２〜Ｐ１１）のうち少なくとも一つの発光領域（例えば、Ｐ３、Ｐ６、Ｐ９）の第１の導電型半導体層１６上に配置することができる。
図９に示したように、中間パッド（例えば、９４）は、同一の発光領域（例えば、Ｐ３）内に配置される連結電極（例えば、３６０―３）の一端と電気的に連結することができる。しかし、他の実施例において、中間パッド（例えば、９４）は、同一の発光領域（例えば、Ｐ３）内に配置される連結電極（例えば、３６０―３）と電気的に離隔又は分離することができる。
実施例は、印加される駆動電圧によって、第１の電極部９２及び各中間パッド９４、９６、９８のうちいずれか一つに第１の電源を供給し、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のうち一部又は全部を駆動するように設計することができる。
第１〜第ｎの発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、各連結電極（３６０―１〜３６０―ｍ（ｍ≧１である自然数）によって順次直列に連結することができる。すなわち、各発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第２の電極部６０と電気的に連結される第１の発光領域Ｐ１から第１の電極部９２が位置する第ｎの発光領域Ｐｎ（例えば、ｎ＝１２）まで順次直列に連結することができる。
順次直列に連結される複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）は、第１のグループ〜第ｉ（１＜ｉ≦ｊ＜ｎである自然数）のグループの発光領域に区分することができる。このとき、複数の発光領域Ｐ１〜Ｐｎ（ｎ＞１である自然数）のそれぞれは互いに異なるグループに含ませることができる。
各グループに含まれる各発光領域は、各連結電極３６０―１〜３６０―ｍ（ｍ≧１である自然数）及び中間パッド９４、９６、９８によって互いに直列に連結することができる。均一な電流分配をなして発光効率を高めるために、同一のグループに属する発光領域の面積は互いに同一であり得る。
互いに異なるグループに属する発光領域の面積は互いに異なり得る。例えば、互いに異なるグループに属する発光領域の横の長さ及び縦の長さのうち少なくとも一つは互いに異なり得る。図９を参照すると、互いに異なるグループに属する発光領域の横の長さは互いに同一であるが、縦の長さが互いに異なり得る。
互いに隣接して直列に連結される各グループのうちいずれか一つに含まれる発光領域の面積は、残りの他の一つに含まれる発光領域の面積と異なり得る。例えば、第ｉ―１のグループに含まれる発光領域の面積は、第ｉのグループに含まれる発光領域の面積より大きくなり得る。
また、第１のグループから最後のグループ（ｉ＝ｊ）に行くほど、各グループに含まれる発光領域の面積は減少し得る。例えば、各グループに属する各発光領域の横の長さは同一であるが（Ｘ１＝Ｘ２＝Ｘ３）、縦の長さが減少し得る（Ｙ１＞Ｙ２＞Ｙ３＞Ｙ４）。具体的に、Ｘ１＝Ｘ２＝Ｘ３で、Ｙ１：Ｙ２：Ｙ３：Ｙ４＝１：０．９〜０．７：０．６〜０．５：０．４〜０．１であり得る。
第１のグループは、第２の電極部６０と電気的に連結される発光領域を含むことができる。例えば、第２の電極部６０は、第１のグループに含まれる各発光領域（例えば、Ｐ１、Ｐ２、Ｐ３）のうち１番目の発光領域（例えば、Ｐ１）の金属層（例えば、４０―１）と連結することができる。
最後のグループ（ｉ＝ｊ）は、第１の電極部９２が位置する発光領域を含むことができる。例えば、第１の電極部９２は、最後のグループ（ｉ＝ｊ）の各発光領域（例えば、Ｐ１０、Ｐ１１、Ｐ１２）のうち最後の発光領域（例えば、Ｐ１２）の第１の導電型半導体層１６上に配置することができる。
最後のグループ（ｉ＝ｊ）を除いた残りのグループ（第１〜第ｊ―１のグループ）のそれぞれは、中間パッドが位置する発光領域を含むことができる。例えば、中間パッド（例えば、９４、９６、９８）は、第１のグループ〜第（ｊ―１）のグループのそれぞれに属する各発光領域のうち最後の発光領域の第１の導電型半導体層１６上に配置することができる。
実施例は、第２の電極部６０が各発光領域に第２の電源を供給する共通電極であって、各中間パッド９４、９６、９８及び第１の電極部９２のうちいずれか一つに第１の電源が供給される構造である。したがって、第１の電源が各中間パッド９４、９６、９８及び第１の電極部９２のうちいずれに供給されるかによって、発光するグループを決定することができる。
このように、実施例は、共通電極である第２の電極部６０により隣接するグループであるほど、使用頻度数が確率的に大きい構造であるので、確率的に使用頻度数の高い発光領域であるほど面積を大きくし、発光素子の信頼性及び効率を向上させることができる。また、実施例は、使用目的に応じて発光領域の面積を調節することができる。
図１１は、実施例に係る発光素子を含む発光素子パッケージを示す図である。
図１１を参照すると、実施例に係る発光素子パッケージは、パッケージ本体５１０、第１のリードフレーム５１２、第２のリードフレーム５１４、発光素子５２０、反射板５２５、ワイヤ５２２、５２４、及び樹脂層５４０を含む。
パッケージ本体５１０は、一側領域にキャビティが形成された構造である。このとき、キャビティの側壁は傾斜するように形成することができる。パッケージ本体５１０は、シリコン基盤のウエハーレベルパッケージ、シリコン基板、シリコンカーバイド（ＳｉＣ）、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ、ＡｌＮ）などのように絶縁性又は熱伝導度の良い基板で形成することができ、複数の基板が積層される構造であり得る。実施例は、上述した本体の材質、構造、及び形状に限定されない。
第１のリードフレーム５１２及び第２のリードフレーム５１４は、熱排出や発光素子の装着を考慮して、互いに電気的に分離されるようにパッケージ本体５１０の表面に配置することができる。発光素子５２０は、第１のリードフレーム５１２及び第２のリードフレーム５１４と電気的に連結される。このとき、発光素子５２０は、実施例に係る各発光素子１００、２００、３００のうちいずれか一つであり得る。
例えば、図１に示した発光素子１００の第１の電極部１５０は、第２のワイヤ５２４によって第２のリードフレーム５１４に電気的に連結される。そして、第２の電極部１７０及び各中間パッド１８２、１８４、１８６のうちいずれか一つを第１のワイヤ５２２によって第１のリードフレーム５１２に電気的に連結することができる。
また、例えば、図５に示した発光素子２００の第２の電極部２７０は、第１のワイヤ５２２によって第１のリードフレーム５１２と連結し、第１の電極部２５０及び各中間パッド２５２、２５４、２５６のうちいずれか一つを第２のワイヤ５２４によって第２のリードフレーム５１４と連結することができる。
また、例えば、図９に示した発光素子３００の支持層６６は、第１のリードフレーム５１２にボンディングされ、第１の電極部９２及び各中間パッド９４、９６、９８のうちいずれか一つを第２のワイヤ５２４によって第２のリードフレーム５１４と電気的に連結することができる。
反射板５２５は、発光素子５２０から放出された光が所定の方向に向かうようにパッケージ本体５１０のキャビティ側壁に形成される。反射板５２５は、光反射物質からなり、例えば、金属コーティングや金属薄片であり得る。
樹脂層５４０は、パッケージ本体５１０のキャビティ内に位置する発光素子５２０を包囲し、発光素子５２０を外部環境から保護する。樹脂層５４０は、エポキシ又はシリコンなどの無色透明な高分子樹脂材質からなる。樹脂層５４０には、発光素子５２０から放出された光の波長を変化させるように蛍光体を含ませることができる。発光素子パッケージは、上述した各実施例の各発光素子のうち少なくとも一つを搭載することができ、これについて限定することはない。
実施例に係る発光素子パッケージは、複数を基板上にアレイし、発光素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどを配置することができる。このような発光素子パッケージ、基板、光学部材はバックライトユニットとして機能することができる。
更に他の実施例は、上述した各実施例に記載された発光素子又は発光素子パッケージを含む表示装置、指示装置、照明システムに具現することができ、例えば、照明システムはランプ、街灯を含むことができる。
図１２は、実施例に係る発光素子パッケージを含む照明装置の分解斜視図である。図１２を参照すると、照明装置は、光を投射する光源７５０と、光源７５０が内蔵されるハウジング７００と、光源７５０の熱を放出する放熱部７４０と、光源７５０と放熱部７４０をハウジング７００に結合するホルダー７６０とを含む。
ハウジング７００は、電気ソケット（図示せず）に結合されるソケット結合部７１０と、ソケット結合部７１０と連結され、光源７５０が内蔵される本体部７３０とを含む。本体部７３０には、一つの空気流動口７２０を貫通するように形成することができる。
ハウジング７００の本体部７３０上に複数の空気流動口７２０が備えられ、空気流動口７２０は、一つ又は複数であり得る。空気流動口７２０は、本体部７３０に放射状に配置したり、多様な形態で配置することができる。
光源７５０は、基板７５４上に備えられる複数の発光素子パッケージ７５２を含む。基板７５４は、ハウジング７００の開口部に挿入できる形状であり、後述するように、放熱部７４０に熱を伝達するために熱伝導率の高い物質からなり得る。複数の発光素子パッケージは上述した実施例であり得る。
光源７５０の下部にはホルダー７６０が備えられ、ホルダー７６０はフレーム及び他の空気流動口を含むことができる。また、図示していないが、光源７５０の下部には光学部材が備えられ、光源７５０の発光素子パッケージ７５２から投射される光を拡散、散乱又は収斂させることができる。
図１３は、実施例に係る発光素子パッケージを含む表示装置８００を示す。
図１３を参照すると、表示装置８００は、ボトムカバー８１０と、ボトムカバー８１０上に配置される反射板８２０と、光を放出する発光モジュール８３０、８３５と、反射板８２０の前方に配置され、前記発光モジュール８３０、８３５から発散される光を表示装置の前方に案内する導光板８４０と、導光板８４０の前方に配置される各プリズムシート８５０、８６０を含む光学シートと、光学シートの前方に配置されるディスプレイパネル８７０と、ディスプレイパネル８７０と連結され、ディスプレイパネル８７０に画像信号を供給する画像信号出力回路８７２と、ディスプレイパネル８７０の前方に配置されるカラーフィルター８８０とを含むことができる。ここで、ボトムカバー８１０、反射板８２０、発光モジュール８３０、８３５、導光板８４０、及び光学シートはバックライトユニットをなすことができる。
発光モジュールは、基板８３０上の発光素子パッケージ８３５を含んで構成される。ここで、基板８３０としてはＰＣＢなどを使用することができる。発光素子パッケージ８３５は、実施例に係る発光素子パッケージであり得る。
ボトムカバー８１０は、表示装置８００内の各構成要素を収納することができる。そして、反射板８２０は、本図面のように別途の構成要素として設けることもでき、導光板８４０の後面や、ボトムカバー８１０の前面に反射度の高い物質でコーティングされる形態で設けることも可能である。
ここで、反射板８２０には、反射率が高く、超薄型で使用可能な素材を使用することができ、ポリエチレンテレフタレート（ＰｏｌｙＥｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ；ＰＥＴ）を使用することができる。
そして、導光板８４０は、ポリメチルメタクリレート（ＰｏｌｙＭｅｔｈｙｌＭｅｔｈＡｃｒｙｌａｔｅ；ＰＭＭＡ）、ポリカーボネート（ＰｏｌｙＣａｒｂｏｎａｔｅ；ＰＣ）、又はポリエチレン（ＰｏｌｙＥｔｈｙｌｅｎｅ；ＰＥ）などで形成することができる。
そして、第１のプリズムシート８５０は、支持フィルムの一面に、透光性でありながら弾性を有する重合体材料で形成することができ、重合体は、複数の立体構造が繰り返して形成されたプリズム層を有することができる。ここで、複数のパターンは、図示したように、山部と谷部が繰り返されたストライプタイプで備えることができる。
そして、第２のプリズムシート８６０で支持フィルムの一面の山部と谷部の方向は、第１のプリズムシート８５０内の支持フィルムの一面の山部と谷部の方向と垂直をなすことができる。これは、発光モジュールと反射シートから伝達された光をディスプレイパネル８７０の全面に均一に分散するためである。
そして、図示していないが、導光板８４０と第１のプリズムシート８５０との間に拡散シートを配置することができる。拡散シートは、ポリエステルとポリカーボネート系列の材料からなり、バックライトユニットから入射された光の屈折及び散乱を通して光の投射角を最大に広げることができる。そして、拡散シートは、光拡散剤を含む支持層と、光出射面（第１のプリズムシート方向）と光入射面（反射シート方向）に形成され、光拡散剤を含まない第１のレイヤー及び第２のレイヤーとを含むことができる。
実施例において、拡散シート、第１のプリズムシート８５０、及び第２のプリズムシート８６０が光学シートをなすが、光学シートは、他の組み合わせ、例えば、マイクロレンズアレイからなるか、拡散シートとマイクロレンズアレイとの組み合わせ又は一つのプリズムシートとマイクロレンズアレイとの組み合わせなどからなり得る。
ディスプレイパネル８７０には液晶表示パネルを配置できるが、液晶表示パネル８６０の他に、光源を必要とする他の種類の表示装置を備えることができる。
上述した各実施例で説明した特徴、構造、効果などは、本発明の少なくとも一つの実施例に含まれるもので、必ずしも一つの実施例のみに限定されるものではない。さらに、各実施例で例示した特徴、構造、効果などは、各実施例の属する分野で通常の知識を有する者によって他の実施例に対しても組み合わせたり変形して実施可能である。したがって、このような組み合わせと変形と関係した各内容は、本発明の範囲に含まれるものと解釈しなければならない。
１００ 発光素子
１１０ 基板
１１５ バッファー層
Ｐ１〜Ｐｎ 発光領域
１２０ 発光構造物
１３０ 伝導層
１４０ 絶縁層
１５０ 第１の電極部
１８２、１８４、１８６ 中間パッド
１７０ 第２の電極部

Claims (37)

  1. 第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；
    前記複数の発光領域のうち第１の発光領域の第１の半導体層と連結された第１のパッド；
    前記複数の発光領域のうち第２の発光領域の第２の半導体層と連結された第２のパッド；
    前記複数の発光領域のうち第３の発光領域の第２の半導体層と連結された中間パッド；及び
    前記複数の発光領域を順次直列に連結する連結電極；を含み、
    前記直列に連結される複数の発光領域は第１のグループ〜第ｉのグループの発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なり（１＜ｉ≦ｊ、ｉとｊのそれぞれは自然数であり、ｊは最後の発光領域グループである）、
    前記第１のグループ〜前記第ｉのグループのうち前記最後の発光領域グループを除いた残りのグループのそれぞれは、前記第３の発光領域を含み、
    第１の電源は、前記第１のパッドに供給され、
    第２の電源は、前記第２のパッド及び前記中間パッドのうちいずれか一つに供給され、
    前記第２のパッド及び前記中間パッドのうち前記第２の電源が供給される地点が変わることによって、前記第１のグループ〜前記第ｉのグループのうち該当するグループに属する発光領域が発光し、
    共通電極である前記第１のパッドに近接したグループであるほど、発光領域の面積がより大きい発光素子。
  2. 第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；
    前記複数の発光領域のうち第１の発光領域の第１の半導体層と連結された第１のパッド；
    前記複数の発光領域のうち第２の発光領域の第２の半導体層と連結された第２のパッド；
    前記複数の発光領域のうち第３の発光領域の第１の半導体層と連結された中間パッド；及び
    前記複数の発光領域を順次直列に連結する連結電極；を含み、
    前記直列に連結される複数の発光領域は、第１のグループ〜第ｉのグループの発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なり（１＜ｉ≦ｊ、ｉとｊのそれぞれは自然数であり、ｊは最後の発光領域グループである）、
    前記第１のグループ〜前記第ｉのグループのうち前記最後の発光領域グループを除いた残りのグループのそれぞれは、前記第３の発光領域を含み、
    第１の電源は、前記第１のパッド及び前記中間パッドのうちいずれか一つに供給され、
    第２の電源は、前記第２のパッドに供給され、
    前記第１のパッド及び前記中間パッドのうち前記第１の電源が供給される地点が変わることによって、前記第１のグループ〜前記第ｉのグループのうち該当するグループに属する発光領域が発光し、
    共通電極である前記第２のパッドに近接したグループであるほど、発光領域の面積がより大きい発光素子。
  3. 前記第１のパッドは、
    前記第１のグループに含まれる各発光領域のうち１番目の発光領域の第１の半導体層上に配置される、請求項１に記載の発光素子。
  4. 前記第２のパッドは、
    前記第ｊのグループに含まれる各発光領域のうち最後の発光領域の第２の半導体層上に配置される、請求項３に記載の発光素子。
  5. 前記第１のパッドは、
    前記第ｊのグループに含まれる各発光領域のうち最後の発光領域の第１の半導体層上に配置される、請求項２に記載の発光素子。
  6. 前記第２のパッドは、
    前記第１のグループに含まれる各発光領域のうち１番目の発光領域の第２の半導体層上に配置される、請求項５に記載の発光素子。
  7. 同一のグループに属する各発光領域の面積は互いに同一である、請求項１〜６のいずれか１項に記載の発光素子。
  8. 前記互いに異なるグループに属する発光領域の横の長さ及び縦の長さのうち少なくとも一つは互いに異なる、請求項１〜７のいずれか１項に記載の発光素子。
  9. 第ｉ―１のグループが第ｉのグループより前記共通電極にさらに近接し、
    前記第ｉ―１のグループに含まれる発光領域の面積は、前記第ｉのグループに含まれる発光領域の面積より大きい、請求項１〜８のいずれか１項に記載の発光素子。
  10. 前記第１のグループから前記第ｊのグループに行くほど、前記共通電極からより遠くなり、
    前記第１のグループから前記第ｊのグループに行くほど、各グループに含まれる発光領域の面積は減少する、請求項１〜９のいずれか１項に記載の発光素子。
  11. 前記発光領域の横の長さ及び縦の長さのうちいずれか一つが減少する、請求項１０に記載の発光素子。
  12. 前記中間パッドが配置された前記第３の発光領域は、
    前記最後の発光領域グループを除いた前記残りのグループのそれぞれに属する各発光領域のうち最後の発光領域に該当する、請求項１、３、４及び７〜１１のいずれか１項に記載の発光素子。
  13. 前記中間パッドが配置された前記第３の発光領域は、
    前記最後の発光領域グループを除いた前記残りのグループのそれぞれに属する各発光領域のうち最後の発光領域に該当する、請求項２、５、６及び７〜１１のいずれか１項に記載の発光素子。
  14. 前記中間パッドは、前記第３の発光領域内に位置する連結電極と電気的に連結される、請求項１、３、４、７〜１１、及び１２のいずれか１項に記載の発光素子。
  15. 前記複数の発光領域上に配置される絶縁層をさらに含み、前記連結電極は前記絶縁層上に配置される、請求項１〜１４のいずれか１項に記載の発光素子。
  16. 前記連結電極は、
    前記絶縁層を貫通して前記隣接する各発光領域のうちいずれか一つの第２の半導体層と接触する第１の部分を含む、請求項１５に記載の発光素子。
  17. 前記連結電極は、前記絶縁層、前記第２の半導体層、及び前記活性層を貫通して前記隣接する各発光領域のうち残りの他の一つの第１の半導体層と接触する第２の部分をさらに含み、
    前記絶縁層は、前記第２の部分と前記第２の半導体層との間、及び前記第２の部分と前記活性層との間に配置される、請求項１５又は１６に記載の発光素子。
  18. 前記発光構造物の下側に配置される基板；及び
    前記各発光領域と前記絶縁層との間に配置される伝導層；をさらに含む、請求項１５〜１７のいずれか１項に記載の発光素子。
  19. 第１の半導体層、活性層、及び第２の半導体層を含む複数の発光領域を含む発光構造物；
    前記複数の発光領域のそれぞれの第２の半導体層の下側に配置される各金属層；
    前記複数の発光領域のうち第１の発光領域の第１の半導体層と連結された第１の電極部；
    前記複数の発光領域のうち第２の発光領域の第２の半導体層と連結された金属層と電気的に連結される第２の電極部；
    前記複数の発光領域を順次直列に連結する連結電極；
    前記複数の発光領域のうち第３の発光領域の第１の半導体層と連結された中間パッド；及び
    前記各金属層の相互間を電気的に絶縁させる絶縁層；を含み、
    前記直列に連結される複数の発光領域は、第１のグループ〜第ｉのグループの発光領域に区分され、互いに異なるグループに属する発光領域の面積は互いに異なり（１＜ｉ≦ｊ、ｉとｊのそれぞれは自然数であり、ｊは最後の発光領域グループである）、
    前記第１のグループ〜前記ｉのグループのうち前記最後の発光領域グループを除いた残りのグループのそれぞれは、前記第３の発光領域を含み、
    第１の電源は、前記第１の電極部及び前記中間パッドのうちいずれか一つに供給され、
    第２の電源は、前記第２の電極部に供給され、
    前記第１の電極部及び前記中間パッドのうち前記第１の電源が供給される地点が変わることによって、前記第１のグループ〜前記第ｉのグループのうち該当するグループに属する発光領域が発光し、
    共通電極である前記第２の電極部に近接したグループであるほど、発光領域の面積がより大きい発光素子。
  20. 前記第２の電極部は、前記第１のグループの各発光領域のうち１番目の発光領域の金属層と連結される、請求項１９に記載の発光素子。
  21. 前記第１の電極部は、前記第ｊのグループの各発光領域のうち最後の発光領域の第１の半導体層上に配置される、請求項１９又は２０に記載の発光素子。
  22. 同一のグループに属する各発光領域の面積は互いに同一である、請求項１９〜２１のいずれか１項に記載の発光素子。
  23. 第ｉ―１のグループは、第ｉのグループより前記共通電極にさらに近接し、
    前記第ｉ―１のグループに含まれる発光領域の面積は、前記第ｉのグループに含まれる発光領域の面積より大きい、請求項１９〜２１のいずれか１項に記載の発光素子。
  24. 前記第１のグループから前記第ｊのグループに行くほど、前記共通電極からより遠くなり、
    前記第１のグループから前記第ｊのグループに行くほど、各グループに含まれる発光領域の面積は減少する、請求項１９〜２３のいずれか１項に記載の発光素子。
  25. 前記中間パッドが配置された前記第３の発光領域は、
    前記最後の発光領域グループを除いた前記残りのグループのそれぞれに属する各発光領域のうち最後の発光領域に該当する、請求項１９〜２４のいずれか１項に記載の発光素子。
  26. 前記各金属層は、
    オーミック層及び反射層のうち少なくとも一つを含む、請求項１９〜２５のいずれか１項に記載の発光素子。
  27. 前記複数の発光領域上に配置されるパッシベーション層をさらに含み、前記連結電極は前記パッシベーション層上に配置される、請求項１９〜２６のいずれか１項に記載の発光素子。
  28. 前記第２の電極部は、
    前記複数の発光領域のうち前記他のいずれか一つの金属層と電気的に連結されるバリア層；及び
    前記バリア層の下側に配置される支持層；を含む、請求項１９〜２７のいずれか１項に記載の発光素子。
  29. 前記連結電極は、
    前記パッシベーション層、前記第１の半導体層、及び前記活性層を貫通して前記隣接する各発光領域のうちいずれか一つの第２の半導体層と接触する少なくとも一つの第１の部分；及び
    前記パッシベーション層を貫通して前記隣接する各発光領域のうち残りの他の一つの第１の半導体層と接触する少なくとも一つの第２の部分；を含み、
    前記パッシベーション層は、前記第１の部分と前記第１の半導体層との間、及び前記第１の部分と前記活性層との間に配置される、請求項２７に記載の発光素子。
  30. 前記絶縁層は、
    前記第２の電極部と電気的に連結される前記他のいずれか一つの金属層を除いた残りの金属層と前記第２の電極部の相互間を電気的に絶縁させる、請求項１９〜２９のいずれか１項に記載の発光素子。
  31. 前記第２の部分の下面は、前記活性層の下面より下側に位置する、請求項１７に記載の発光素子。
  32. 前記第２の部分は、ホール又は溝に電極物質が充填された形態である、請求項１７又は３１のいずれか１項に記載の発光素子。
  33. 前記第１の部分の下面は、前記活性層の下面より下側に位置する、請求項２９に記載の発光素子。
  34. 前記第１の部分は、ホール又は溝に電極物質が充填された形態である、請求項２９又は３３に記載の発光素子。
  35. 前記第１の半導体層の上面は凹凸（ｒｏｕｇｈｎｅｓｓ）を含む、請求項１９〜３０のいずれか１項に記載の発光素子。
  36. 前記連結電極は前記伝導層と点接触する、請求項１８に記載の発光素子。
  37. 前記連結電極は前記第１の半導体層と点接触する、請求項１〜１８のいずれか１項に記載の発光素子。
JP2012237128A 2011-10-26 2012-10-26 発光素子 Active JP6053453B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110109757A KR101902392B1 (ko) 2011-10-26 2011-10-26 발광 소자
KR10-2011-0109757 2011-10-26

Publications (3)

Publication Number Publication Date
JP2013093584A JP2013093584A (ja) 2013-05-16
JP2013093584A5 JP2013093584A5 (ja) 2015-11-26
JP6053453B2 true JP6053453B2 (ja) 2016-12-27

Family

ID=47178495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012237128A Active JP6053453B2 (ja) 2011-10-26 2012-10-26 発光素子

Country Status (6)

Country Link
US (3) US8766289B2 (ja)
EP (1) EP2587555B1 (ja)
JP (1) JP6053453B2 (ja)
KR (1) KR101902392B1 (ja)
CN (1) CN103078032B (ja)
TW (1) TWI604631B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US8816383B2 (en) * 2012-07-06 2014-08-26 Invensas Corporation High performance light emitting diode with vias
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
WO2014081243A1 (en) * 2012-11-23 2014-05-30 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
US9093627B2 (en) * 2012-12-21 2015-07-28 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
US9356212B2 (en) 2012-12-21 2016-05-31 Seoul Viosys Co., Ltd. Light emitting diode and method of fabricating the same
WO2015022013A1 (en) * 2013-08-13 2015-02-19 Osram Opto Semiconductors Gmbh Semiconductor wafer, optoelectronic component and method for producing an optoelectronic component
CN104425537A (zh) * 2013-09-02 2015-03-18 晶元光电股份有限公司 发光二极管元件
KR102256627B1 (ko) * 2014-08-20 2021-05-26 엘지이노텍 주식회사 발광 소자 패키지, 및 이를 포함하는 발광 모듈
WO2016043464A1 (en) * 2014-09-15 2016-03-24 Seoul Viosys Co., Ltd. Light emitting diode
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
KR20160076807A (ko) * 2014-12-23 2016-07-01 서울반도체 주식회사 발광 장치
JP6545981B2 (ja) 2015-03-12 2019-07-17 アルパッド株式会社 半導体発光装置
KR102038443B1 (ko) 2015-03-26 2019-10-30 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP2018528598A (ja) * 2015-06-26 2018-09-27 ソウル セミコンダクター カンパニー リミテッド マルチセル発光ダイオードを用いたバックライトユニット
US10074775B2 (en) 2015-07-16 2018-09-11 Nichia Corporation Light emitting element and light emitting device
KR102443033B1 (ko) * 2015-10-12 2022-09-16 삼성전자주식회사 발광소자 패키지 및 이를 포함하는 조명 장치
US9705035B1 (en) * 2015-12-30 2017-07-11 Epistar Corporation Light emitting device
KR20170104031A (ko) * 2016-03-03 2017-09-14 삼성전자주식회사 패키지 기판 및 발광소자 패키지
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US20190296188A1 (en) * 2017-01-10 2019-09-26 PlayNitride Display Co., Ltd. Micro light-emitting diode chip
TWI646651B (zh) * 2017-01-26 2019-01-01 宏碁股份有限公司 發光二極體顯示器及其製造方法
CN114464713A (zh) * 2017-07-13 2022-05-10 晶元光电股份有限公司 发光元件
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
TWI780195B (zh) 2017-08-03 2022-10-11 美商克里公司 高密度像素化發光二極體晶片和晶片陣列裝置以及製造方法
US10892297B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting diode (LED) stack for a display
US11527519B2 (en) 2017-11-27 2022-12-13 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11282981B2 (en) 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US10892296B2 (en) 2017-11-27 2021-01-12 Seoul Viosys Co., Ltd. Light emitting device having commonly connected LED sub-units
JP7094694B2 (ja) * 2017-12-01 2022-07-04 キヤノン株式会社 発光素子アレイ及びこれを用いた露光ヘッドと画像形成装置
US10748881B2 (en) 2017-12-05 2020-08-18 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10886327B2 (en) 2017-12-14 2021-01-05 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552057B2 (en) 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US11552061B2 (en) 2017-12-22 2023-01-10 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US11114499B2 (en) 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
US10784240B2 (en) 2018-01-03 2020-09-22 Seoul Viosys Co., Ltd. Light emitting device with LED stack for display and display apparatus having the same
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US11502230B2 (en) * 2018-11-02 2022-11-15 Seoul Viosys Co., Ltd. Light emitting device
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
EP4052296A1 (en) 2019-10-29 2022-09-07 Creeled, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006010986A (ja) * 2004-06-24 2006-01-12 Kyocera Corp 画像表示装置
KR100634307B1 (ko) * 2005-08-10 2006-10-16 서울옵토디바이스주식회사 발광 소자 및 이의 제조 방법
CN1988743B (zh) 2005-12-22 2010-09-01 乐金显示有限公司 驱动发光二极管的装置
JP2007288139A (ja) * 2006-03-24 2007-11-01 Sumitomo Chemical Co Ltd モノシリック発光デバイス及びその駆動方法
JP4982098B2 (ja) * 2006-03-30 2012-07-25 株式会社東芝 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US8598799B2 (en) * 2007-12-19 2013-12-03 Epistar Corporation Alternating current light emitting device
KR100999689B1 (ko) 2008-10-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
WO2010050694A2 (ko) * 2008-10-29 2010-05-06 서울옵토디바이스주식회사 발광 다이오드
CN201327829Y (zh) * 2008-12-03 2009-10-14 木林森电子有限公司 整流发光二极管装置
US8339029B2 (en) * 2009-02-19 2012-12-25 Cree, Inc. Light emitting devices and systems having tunable chromaticity
TWI466266B (zh) * 2009-02-24 2014-12-21 Epistar Corp 陣列式發光元件及其裝置
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US8354680B2 (en) * 2009-09-15 2013-01-15 Seoul Opto Device Co., Ltd. AC light emitting diode having full-wave light emitting cell and half-wave light emitting cell
KR101081193B1 (ko) 2009-10-15 2011-11-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20110041401A (ko) * 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US8198109B2 (en) * 2010-08-27 2012-06-12 Quarkstar Llc Manufacturing methods for solid state light sheet or strip with LEDs connected in series for general illumination

Also Published As

Publication number Publication date
US9240433B2 (en) 2016-01-19
US20160099384A1 (en) 2016-04-07
TWI604631B (zh) 2017-11-01
CN103078032A (zh) 2013-05-01
US20130105827A1 (en) 2013-05-02
EP2587555A3 (en) 2015-02-25
CN103078032B (zh) 2017-05-24
TW201318204A (zh) 2013-05-01
JP2013093584A (ja) 2013-05-16
US8766289B2 (en) 2014-07-01
KR101902392B1 (ko) 2018-10-01
US9620682B2 (en) 2017-04-11
US20140239319A1 (en) 2014-08-28
EP2587555A2 (en) 2013-05-01
KR20130045507A (ko) 2013-05-06
EP2587555B1 (en) 2018-12-05

Similar Documents

Publication Publication Date Title
JP6053453B2 (ja) 発光素子
JP6133039B2 (ja) 発光素子
JP6133040B2 (ja) 発光素子及び発光素子パッケージ
US9640583B2 (en) Light emitting device and light emitting device array
JP5992179B2 (ja) 発光素子
JP5960452B2 (ja) 発光素子
US20140183573A1 (en) Light emitting device
KR20140092037A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160923

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161129

R150 Certificate of patent or registration of utility model

Ref document number: 6053453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250