KR102256627B1 - 발광 소자 패키지, 및 이를 포함하는 발광 모듈 - Google Patents

발광 소자 패키지, 및 이를 포함하는 발광 모듈 Download PDF

Info

Publication number
KR102256627B1
KR102256627B1 KR1020140108472A KR20140108472A KR102256627B1 KR 102256627 B1 KR102256627 B1 KR 102256627B1 KR 1020140108472 A KR1020140108472 A KR 1020140108472A KR 20140108472 A KR20140108472 A KR 20140108472A KR 102256627 B1 KR102256627 B1 KR 102256627B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting cells
type semiconductor
semiconductor layer
layer
Prior art date
Application number
KR1020140108472A
Other languages
English (en)
Other versions
KR20160022647A (ko
Inventor
손원진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140108472A priority Critical patent/KR102256627B1/ko
Publication of KR20160022647A publication Critical patent/KR20160022647A/ko
Application granted granted Critical
Publication of KR102256627B1 publication Critical patent/KR102256627B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 패키지 몸체, 상기 패키지 몸체에 배치되는 복수의 리드 프레임들, 및 상기 복수의 리드 프레임들 중 어느 하나에 배치되는 발광 칩을 포함하며, 상기 발광 칩은 직렬 연결되는 복수의 발광 셀들, 상기 복수의 발광 셀들 중 어느 하나에 배치되는 제1 패드, 및 상기 복수의 발광 셀들 중 2개 이상의 다른 발광 셀들에 배치되는 제2 패드들을 포함하며, 상기 복수의 리드 프레임들은 상기 제1 패드 및 제2 패드들과 전기적으로 연결된다.

Description

발광 소자 패키지, 및 이를 포함하는 발광 모듈{A LIGHT EMITING DEVICE PACKAGE AND A LIGHT EMITTING MODULE INCLUDING THE SAME}
실시 예는 발광 소자 패키지 및 이를 포함하는 발광 모듈에 관한 것이다.
반도체 기술의 발전으로 인하여, 발광 다이오드(LED:Light Emitting Diode)의 효율성이 많이 향상되었다. 이에 따라, LED는 백열 전구나 형광등과 같은 기존의 조명 장치에 비하여 수명이 길고 에너지 소모가 적어 경제적일 뿐만 아니라 친환경적이라는 장점을 갖는다. 이러한 장점들로 인해, LED는 현재 신호등이나 액정 디스플레이(LCD:Liquid Crystal Display) 같은 평판 표시 장치의 백라이트 등을 대체할 광원으로 주목받고 있다.
발광 다이오드들을 조명 장치로 사용하는 경우, 복수의 발광 다이어드들은 직렬이나 병렬로 연결되고, 발광 소자 제어 장치에 의해 복수의 발광 다이오드들의 점등과 소등이 제어될 수 있다.
이와 같이, 복수의 발광 다이오드들을 제어하는 발광 소자 제어 장치는 교류(Alternating Current, AC) 전압을 정류하고, 정류된 맥류 전압에 의해 복수의 발광 다이오드들의 점등과 소등을 제어할 수 있다.
실시 예는 리드 프레임들과 발광 셀들 간의 전기적 연결을 위한 와이어 본딩 용이성을 향상시킬 수 있고, 와이어들의 수를 줄일 수 있는 발광 소자 패키지 및 이를 포함하는 발광 모듈을 제공한다.
실시 예에 따른 발광 소자 패키지는 패키지 몸체; 상기 패키지 몸체 상에 배치되는 복수의 리드 프레임들; 및 상기 복수의 리드 프레임들 중 어느 하나에 배치되는 발광 칩을 포함하며, 상기 발광 칩은 직렬 연결되는 복수의 발광 셀들; 상기 복수의 발광 셀들 중 어느 하나에 배치되는 제1 패드; 및 상기 복수의 발광 셀들 중 2개 이상의 다른 발광 셀들에 배치되는 제2 패드들을 포함하며, 상기 복수의 리드 프레임들은 상기 제1 패드 및 제2 패드들과 전기적으로 연결된다.
상기 발광 칩은 사각형 형상을 가지며, 상기 제1 패드 및 상기 제2 패드들 각각은 상기 복수의 발광 셀들 중 상기 발광 칩의 사각형 형상의 가장 자리에 위치하는 발광 셀에 배치될 수 있다.
상기 발광 소자 패키지는 상기 복수의 리드 프레임들 중 어느 하나와 상기 제1 패드를 전기적으로 연결하는 제1 와이어; 및 상기 복수의 리드 프레임들 중 나머지 리드 프레임들과 상기 제2 패드들을 전기적으로 연결하는 제2 와이어들을 더 포함할 수 있다.
상기 복수의 발광 셀들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함할 수 있다. 상기 발광 칩은 상기 복수의 발광 셀들의 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 복수의 발광 셀들의 제2 도전형 반도체층 상에 배치되는 제2 전극; 및 인접하는 2개의 발광 셀들 중 어느 하나의 제1 도전형 반도체층과 상기 인접하는 2개의 발광 셀들 중 나머지 다른 하나의 제2 도전형 반도체층을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
상기 발광 칩은 상기 발광 셀들과 상기 연결 전극 사이에 배치되는 절연층을 더 포함할 수 있다.
실시 예에 따른 발광 모듈은 교류 신호를 정류하여 정류 신호를 출력하는 정류부; 패키지 몸체, 상기 패키지 몸체에 배치되는 복수의 리드 프레임들, 및 상기 복수의 리드 프레임들 중 어느 하나에 배치되는 발광 칩을 포함하고, 상기 발광 칩은 직렬 연결되는 복수의 발광 셀들, 상기 복수의 발광 셀들 중 어느 하나에 배치되는 제1 패드, 및 상기 발광 셀들 중 2개 이상의 다른 발광 셀들에 배치되는 제2 패드들을 포함하는 발광 소자 패키지; 및 상기 정류 신호의 전압 레벨에 기초하여, 상기 직렬 연결되는 발광 셀들을 구동하는 제어부를 포함한다.
상기 복수의 리드 프레임들은 상기 제1 패드 및 제2 패드들과 전기적으로 연결될 수 있다.
상기 제1 패드 및 상기 제2 패드들 각각은 상기 복수의 발광 셀들 중 가장 자리에 위치하는 발광 셀에 배치될 수 있다.
상기 제2 패드들과 연결되는 리드 프레임들은 상기 제어부와 복수의 채널 라인들을 형성할 수 있다.
상기 복수의 발광 셀들은 복수의 그룹들로 구분되고, 상기 복수의 그룹들 중 어느 하나에 속하는 발광 셀들 중 어느 하나에 상기 제1 패드가 배치될 수 있고, 상기 복수의 그룹들 중 나머지 그룹들 각각에 상기 제2 패드들 중 대응하는 어느 하나가 배치될 수 있다.
상기 제어부는 상기 정류 신호의 전압 레벨에 기초하여, 상기 복수의 그룹들 중 적어도 하나를 구동할 수 있다.
상기 복수의 발광 셀들 각각은 제1 도전형 반도체층, 활성층, 및 제2 도전형 반도체층을 포함할 수 있다.
상기 발광 칩은 인접하는 2개의 발광 셀들 중 어느 하나의 제1 도전형 반도체층과 상기 인접하는 2개의 발광 셀들 중 나머지 다른 하나의 제2 도전형 반도체층을 전기적으로 연결하는 연결 전극을 더 포함할 수 있다.
실시 예는 리드 프레임들과 발광 셀들 간의 전기적 연결을 위한 와이어 본딩을 용이성을 향상시킬 수 있고, 와이어들의 수를 줄일 수 있다.
도 1은 실시 예에 따른 발광 모듈의 개략적인 블록도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지의 사시도를 나타낸다.
도 3은 도 1에 도시된 발광 소자 패키지의 평면도를 나타낸다.
도 4는 도 3에 도시된 복수의 리드 프레임들의 배치를 나타낸다.
도 5는 도 3에 도시된 발광 소자 패키지의 AB 방향의 단면도를 나타낸다.
도 6은 도 4에 도시된 발광 칩의 AB 단면도를 나타낸다.
도 7은 도 4에 도시된 발광 칩의 CD 단면도를 나타낸다.
도 8은 도 4에 도시된 발광 셀들의 직렬 연결의 일 실시 예를 나타낸다.
도 9a는 도 1에 도시된 교류 전원부로부터 공급되는 교류 신호의 파형도를 나타낸다
도 9b는 도 1에 도시된 정류부로부터 출력되는 정류 신호를 나타낸다.
도 10은 정류 신호의 레벨에 따라 점등 또는 소등되는 그룹을 나타낸다.
도 11은 도 10에 도시된 정류 신호의 레벨에 따라 형성되는 전류 패스를 나타낸다.
도 12는 다른 실시 예에 따른 발광 칩의 평면도를 나타낸다.
도 13은 도 12에 도시된 발광 칩의 FF' 단면도를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 모듈(100)의 개략적인 블록도를 나타내며, 도 2는 도 1에 도시된 발광 소자 패키지(101)의 사시도를 나타내고, 도 3은 도 1에 도시된 발광 소자 패키지(101)의 평면도를 나타내고, 도 4는 도 3에 도시된 복수의 리드 프레임들의 배치를 나타내고, 도 5는 도 3에 도시된 발광 소자 패키지의 AB 방향의 단면도를 나타낸다.
도 1 내지 도 5를 참조하면, 발광 모듈(100)은 빛을 발생하는 발광 소자 패키지(101), 및 발광 소자 패키지(101)의 동작을 제어하는 발광 소자 패키지 구동부(102)를 포함한다.
발광 소자 패키지(101)는 패키지 몸체(510), 복수의 리드 프레임들(520-1 내지 520-5), 발광 칩(530), 복수의 와이어들(540-1 내지 540-5), 및 수지층(550)을 포함한다.
패키지 몸체(510)는 폴리프탈아미드(PPA:Polyphthalamide)와 같은 수지 재질, 실리콘(Si), 실리콘 카바이드(SiC), 질화알루미늄(AlN), PSG(photo sensitive glass), 사파이어(Al2O3), 인쇄회로기판(PCB) 중 적어도 하나로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다.
또한 패키지 몸체(510)는 금속과 같은 전도성을 갖는 재질로 형성될 수 있다. 패키지 몸체(510)가 전기 전도성을 갖는 재질로 형성되는 경우, 패키지 몸체(510)의 표면에는 절연막(미도시)이 형성되어 패키지 몸체(510)가 복수의 리드 프레임들과 전기적으로 쇼트(short)되는 것을 방지하도록 구성될 수 있다.
패키지 몸체(510)를 위에서 바라본 형상은 발광 칩(530)의 용도 및 설계에 따라 삼각형, 사각형, 다각형, 및 원형 등 다양한 형상을 가질 수 있다.
패키지 몸체(510)는 상부가 개방되고, 바닥(511)과 측면(512)으로 이루어진 캐비티(cavity, 515)를 가질 수 있다. 캐비티(515)는 컵 형상, 오목한 용기 형상 등으로 형성될 수 있으며, 캐비티(515)의 측면(512)은 바닥(511)을 기준으로 수직하거나 경사질 수 있다.
도 3에 도시된 캐비티(515)를 위에서 바라본 형상은 원형일 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서는 다각형(예컨대, 사각형) 또는 타원형으로 구현될 수도 있다.
복수의 리드 프레임들(520-1 내지 520-5)은 서로 전기적으로 분리되도록 이격하여 패키지 몸체(510) 내에 배치된다. 예컨대, 복수의 리드 프레임들(520-1 내지 520-5)은 서로 이격할 수 있으며, 이웃하는 리드 프레임들 사이에는 패키지 몸체(510)의 일부, 예컨대, 캐비티(515)의 바닥(511)이 배치될 수 있다. 도 4에 도시된 리드 프레임의 수는 5개이지만, 실시 예가 이에 한정되는 것은 아니다.
복수의 리드 프레임들(520-1 내지 520-5) 각각은 캐비티(515)에 의하여 일부가 노출될 수 있다. 예컨대, 복수의 리드 프레임들(520-1 내지 520-5) 각각의 상부면의 일부는 캐비티(515)에 의하여 노출될 수 있다.
복수의 리드 프레임들(520-1 내지 520-5) 각각의 일부는 패키지 몸체(510) 밖으로 노출될 수 있다. 예컨대, 복수의 리드 프레임들(520-1 내지 520-5) 각각의 일단은 패키지 몸체(510)의 측면을 통과하여 밖으로 노출될 수 있다
복수의 리드 프레임들(520-1 내지 520-5)은 금속과 같은 전도성 재질, 예컨대, 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag), 인(P) 중 적어도 어느 하나, 또는 이들의 합금으로 형성될 수 있으며, 단층 또는 다층 구조일 수 있다.
발광 칩(530)으로부터 나오는 광을 반사시켜 발광 효율을 향상시키기 위하여 복수의 리드 프레임들(520-1 내지 520-5) 각각의 상부면에는 은(Ag)과 같은 반사 부재(미도시)가 추가로 배치될 수 있다.
발광 칩(530)은 패키지 몸체(510)의 캐비티(515) 내에 배치된다. 발광 칩(530)은 복수의 발광 셀들(P1 내지 P84)을 포함할 수 있다. 발광 칩(530)은 다면체 형상, 예컨대, 육면체 형상을 가질 수 있으며, 발광 칩(530)을 위에서 바라본 형상은 다각형, 예컨대, 사각형일 수 있다.
예컨대, 발광 칩(530)은 캐비티(515)에 의하여 노출되는 복수의 리드 프레임들(520-1 내지 520-5) 중 어느 하나(예컨대, 520-1)의 상부면 상에 배치될 수 있다.
예컨대, 발광 칩(530)은 칩 타입의 발광 다이오드(light emitting diode,LED)일 수 있으며, 다이 본딩(die bonding)에 의하여 제1 리드 프레임(520-1)의 상부면에 본딩될 수 있다.
다이 본딩은 접착제(예컨내, Ag paste, silicone)를 이용하여 기판에 칩을 부착시키는 페이스트 본딩(paste bonding), 칩 패드에 금속(예컨대, Au/Sn)을 형성하고 금속(예컨대, Au/Sn)을 고온으로 기판에 부착하는 유테틱 본딩(eutetic bonding), 및 솔더(solder)를 이용하여 칩 패드와 기판을 직접 연결하는 플립 칩 본딩(flip chip bonding)을 포함할 수 있다.
복수의 와이어들(540-1 내지 540-5) 각각은 복수의 리드 프레임들(520-1 내지 520-5) 중 대응하는 어느 하나의 상부면과 발광 칩(530)을 전기적으로 연결한다.
수지층(550)은 발광 칩(530) 및 와이어들(540-1 내지 540-5)을 밀봉하여 보호하도록 캐비티(515) 내에 배치된다.
예컨대, 수지층(550)은 에폭시 또는 실리콘과 같은 수지일 수 있으며, 디스펜싱(dispensing) 등의 방법을 이용하여 캐비티(515) 내에 수지를 채워 형성될 수 있다.
수지층(550)은 발광 칩(530)으로부터 조사되는 빛의 파장을 변환시키는 형광체를 포함할 수 있다. 또한 수지층(550)은 빛을 확산시키는 확산제를 포함할 수도 있다.
도 6은 도 4에 도시된 발광 칩(530)의 AB 단면도를 나타내고, 도 7은 도 4에 도시된 발광 칩(530)의 CD 단면도를 나타내고, 도 8은 도 4에 도시된 발광 셀들(P1 내지 P84)의 직렬 연결의 일 실시 예를 나타낸다.
도 6 내지 도 8을 참조하면, 발광 칩(530)은 기판(610), 복수의 발광 셀들(P1 내지 P84)을 포함하는 발광 구조물(620), 전도층(630), 제1 전극(642), 제2 전극(644), 연결 전극(646), 및 절연층(650)을 포함할 수 있다.
기판(610)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(610)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(610)의 상면에는 요철 패턴이 형성될 수 있다.
발광 구조물(620)은 제1 도전형 반도체층(622), 활성층(624), 및 제2 도전형 반도체층(626)을 포함할 수 있다.
발광 구조물(620)은 기판(610) 상에 제1 도전형 반도체층(622), 활성층(624), 및 제2 도전형 반도체층(626)이 순차로 적층된 구조일 수 있다.
제1 도전형 반도체층(622)은 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(622)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(622)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(622)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(624)은 제1 도전형 반도체층(622)과 제2 도전형 반도체층(626) 사이에 배치되며, 제1 도전형 반도체층(622) 및 제2 도전형 반도체층(626)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(624)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 이중 접합 구조, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(624)이 양자우물구조인 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 도전형 반도체층(626)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(626)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 도전형 반도체층(626)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 도전형 반도체층(626)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
기판(610)과 발광 구조물(620) 사이의 격자 상수의 차이를 줄임으로써 고품질의 발광 구조물(620)을 형성하기 위하여 기판(610)과 발광 구조물(620) 사이에는 버퍼층이 더 구비될 수 있다. 버퍼층은 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다.
활성층(624)과 제1 도전형 반도체층(622) 사이, 또는 활성층(624)과 제2 도전형 반도체층(626) 사이에는 도전형 클래드층(clad layer, 미도시)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.
발광 구조물(620)은 제2 도전형 반도체층(626) 아래에 제3 도전형 반도체층(미도시)을 더 포함할 수 있으며, 제3 도전형 반도체층은 제2 도전형 반도체층(626)과 반대의 극성을 가질 수 있다. 제1 도전형 반도체층(622)은 n형 반도체층이고, 제2 도전형 반도체층(626)은 p형 반도체층으로 구현될 수 있으며, 이에 따라 발광 구조물(620)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(620)은 전기적으로 분리되도록 서로 이격하는 복수의 발광 셀들(P1 내지 P84)을 포함할 수 있다.
발광 셀들(P1 내지 P84) 각각은 상술한 제1 도전형 반도체층(622), 활성층(624), 및 제2 도전형 반도체층(626)이 적층되는 구조일 수 있다. 인접하는 발광 셀들 사이로 기판(610)의 상부면의 일부가 노출될 수 있다.
발광 셀들(P1 내지 P84) 각각은 제1 도전형 반도체층(622) 일부를 노출하는 홈을 가질 수 있다.
전도층(630)은 제2 도전형 반도체층(626) 상에 배치된다. 예컨대, 전도층(130)은 발광 셀들(P1 내지 P84) 각각의 제2 도전형 반도체층(626) 상에 배치될 수 있다.
전도층(630)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(624)으로부터 제2 도전형 반도체층(626)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 다른 실시 예에서 전도층(630)은 생략될 수 있다.
전도층(630)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현될 수 있다.
절연층(650)은 복수의 발광 셀들(P1 내지 P84) 상에 배치된다.
절연층(650)은 투광성 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, 또는 Al2O3 로 형성될 수 있다. 예컨대, 절연층(650)은 복수의 발광 셀들(P1 내지 P84)의 상면 및 측면 상에 배치될 수 있고, 인접하는 발광 셀들 사이로 노출되는 기판(610)의 상부면 상에 배치될 수 있다.
절연층(650)은 발광 셀들(P1 내지 P84)과 연결 전극(646) 사이에 배치될 수 있으며, 양자를 서로 전기적으로 분리 또는 절연시킬 수 있다.
제1 전극(642)은 복수의 발광 셀들(P1 내지 P84) 각각의 제1 도전형 반도체층(622) 상에 배치된다. 예컨대, 제1 전극(642)은 홈에 의하여 노출되는 제1 도전형 반도체층(622)의 일부 상에 배치될 수 있다.
제2 전극(644)은 복수의 발광 셀들(P1 내지 P84) 각각의 전도층(630) 상에 배치된다. 전도층(630)이 생략될 경우에는 제2 전극(644)은 발광 셀들(P1 내지 P84) 각각의 제2 도전형 반도체층(626) 상에 배치될 수 있다.
연결 전극(646)은 절연층(650) 상에 배치되며, 복수의 발광 셀들(P1 내지 P84)을 전기적으로 직렬 연결한다.
연결 전극(646)은 인접하는 2개의 발광 셀들(예컨대, P1 및 P2) 중 어느 하나의 발광 셀(예컨대, P1)에 위치하는 제1 전극(642)과 나머지 다른 하나의 발광 셀(예컨대, P2)에 위치하는 제2 전극(644)을 전기적으로 연결할 수 있다.
다른 실시 예에서는 연결 전극(646)은 인접하는 2개의 발광 셀들(예컨대, P1 및 P2) 중 어느 하나의 발광 셀(예컨대, P1)에 위치하는 제1 전극(642)과 나머지 다른 하나의 발광 셀(예컨대, P2)에 위치하는 전도층(630)을 전기적으로 연결할 수 있다.
제1 전극(642), 제2 전극(644), 및 연결 전극(646)은 도전 물질, 예컨대, Ti, Al, Al alloy, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Ag alloy, Au, Hf, Pt, Ru 및 Au 중에서 하나 이상의 물질 또는 합금을 포함하는 물질일 수 있으며, 그 형태는 단층 또는 다층일 수 있다.
도 8은 도 4에 도시된 복수의 발광 셀들(P1 내지 P84)의 직렬 연결의 일 실시 예를 나타낸다.
도 8을 참조하면, 제1 발광 셀(P1)을 시점으로 하고, 제84 발광 셀(P84)을 종점으로 하고, 화살표(801)를 따라서 발광 셀들은 전기적으로 직렬 연결될 수 있다.
복수의 발광 셀들(P1 내지 P84) 중 선택되는 2개 이상의 발광 셀들은 복수의 리드 프레임들(520-1 내지 520-5) 중 대응하는 어느 하나와 전기적으로 연결될 수 있다.
예컨대, 복수의 발광 셀들(P1 내지 P84) 중 어느 하나(예컨대, P1)의 제1 전극(642)은 복수의 리드 프레임들(520-1 내지 520-5) 중 어느 하나(예컨대, 520-1)와 전기적으로 연결되는 제1 패드(PAD1)를 포함할 수 있다.
또한 예컨대, 복수의 발광 셀들(P1 내지 P84) 중 적어도 다른 하나(예컨대, P22,P42,P63,P84)의 제2 전극(644)은 복수의 리드 프레임들(520-1 내지 520-5) 중 나머지들(520-2 내지 520-5)과 전기적으로 연결되는 제2 패드들(PAD21 내지 PAD24)을 포함할 수 있다.
복수의 와이어들(540-1 내지 540-5) 각각은 복수의 리드 프레임들(520-1 내지 520-5) 중 대응하는 어느 하나와 복수의 발광 셀들 중 선택되는 2개 이상의 발광 셀들 중 대응하는 어느 하나를 전기적으로 연결할 수 있다.
예컨대, 제5 와이어(540-5)는 복수의 리드 프레임들(520-1 내지 520-5) 중 어느 하나(예컨대, 520-5)와 발광 셀(P84)의 패드(PAD24) 사이를 전기적으로 연결할 수 있다. 제1 내지 제4 와이어들(540-1 내지 540-4) 각각은 나머지 리드 프레임들(520-1 내지 520-4) 중 대응하는 어느 하나와 발광 셀들(P1, P22,P42,P63) 중 대응하는 어느 하나의 패드 사이를 전기적으로 연결할 수 있다.
전기적으로 직렬 연결되는 복수의 발광 셀들(P1 내지 P84)은 복수의 그룹들(G1 내지 Gk,k>1인 자연수)로 구분될 수 있다.
복수의 그룹들(G1 내지 Gk,k>1인 자연수)은 전기적으로 직렬 연결될 수 있다. 복수의 그룹들(G1 내지 Gk,k>1인 자연수) 각각은 전기적으로 직렬 연결되는 복수의 발광 셀들을 포함할 수 있다. 각 그룹에 속하는 발광 셀들의 수는 입력되는 전압에 의하여 제어부(140)의 채널 라인의 출력 전압에 따라 조정될 수 있다.
예컨대, 직렬 연결되는 복수의 발광 셀들(P1 내지 P84)은 4개의 그룹들(G1 내지 G4)로 구분될 수 있다. 4개의 그룹들(G1 내지 G4) 각각은 복수의 발광 셀들(P1 내지 P22, P23 내지 P42, P43 내지 P63, 또는 P64 내지 P84)을 포함할 수 있다.
복수의 그룹들(G1 내지 G4) 각각에 포함되는 발광 셀들(P1 내지 P22, P23 내지 P42, P43 내지 P63, 또는 P64 내지 P84)은 전기적으로 직렬 연결될 수 있다.
복수의 그룹들(G1 내지 G4) 중 어느 하나(예컨대, G1)에 포함되는 발광 셀들 중 어느 하나(예컨대, P1)에는 정류 신호(VR)가 입력되는 제1 리드 프레임(520-1)과 전기적으로 연결되는 제1 패드(PAD1)를 구비할 수 있다.
나머지 그룹들(G2 내지 G4) 각각에 포함되는 발광 셀들 중 어느 하나(예컨대, P22, P42, P63, 또는 P84)에는 나머지 리드 프레임들(520-2 내지 520-5) 중 대응하는 어느 하나와 전기적으로 연결되는 제2 패드(PAD21 내지 PAD24)를 구비할 수 있다.
예컨대, 제1 그룹(G1)에 포함되는 발광 셀들 중 첫 번째 발광 셀(P1)은 제1 리드 프레임(520-1)과 전기적으로 연결되는 제1 패드(PAD1)를 구비할 수 있고, 제1 그룹(G1)에 포함되는 발광 셀들 중 마지막 번째 발광 셀(P22)은 제2 리드 프레임(520-2)과 전기적으로 연결되는 제2 패드(PAD21)를 구비할 수 있다
또한 예컨대, 제2 내지 제4 그룹들(G2 내지 G4)의 마지막 번째 발광 셀들(P42,P63,P84)은 제3 내지 제5 리드 프레임들(520-3 내지 520-5) 중 대응하는 어느 하나와 전기적으로 연결되는 패드(PAD22,PAD23,PAD24)를 구비할 수 있다.
제1 내지 제5 리드 프레임들(520-1 내지 520-5)은 전기적으로 서로 분리 또는 독립될 수 있다.
제1 리드 프레임(520-1)은 발광 소자 패키지(101)의 입력 단자일 수 있고, 정류 신호(VR)가 제공될 수 있다.
제2 내지 제5 리드 프레임들(520-2 내지 520-5)은 발광 소자 패키지(101)의 출력 단자일 수 있고, 제어부(140)와 전기적으로 연결되는 채널 라인들(CH1 내지 CH4)을 형성할 수 있다. 예컨대, 제2 내지 제5 리드 프레임들(520-2 내지 520-5) 각각은 제어부(140)와 독립적인 채널 라인을 형성할 수 있다.
와이어들(540-1 내지 540-5)에 의하여 제1 내지 제5 리드 프레임들(520-1 내지 520-5)과 본딩되는 패드(PAD1, PAD21 내지 PAD24)를 구비하는 발광 셀들은 발광 칩(530)의 가장 자리에 위치하는 발광 셀들 중에서 선택될 수 있다.
예컨대, 패드들(PAD1, PAD21 내지 PAD24)은 위에서 바라본 형상이 사각형인 발광 칩(530)의 가장 자리에 위치하는 발광 셀들에 배치될 수 있다.
예컨대, 발광 칩(530)의 상부면은 다각형, 예컨대, 사각형 형상일 수 있으며, 패드(PAD1, PAD21 내지 PAD24)는 발광 핍(530)의 상부면의 가장 자리에 위치하는 발광 셀들에 배치될 수 있다. 이는 제1 내지 제5 리드 프레임들(520-1 내지 520-5)과의 와이어 본딩을 용이하게 하도록 하기 위함이다.
발광 소자 패키지 구동부(102)는 교류 전원의 레벨에 기초하여, 발광 칩(530)의 발광 셀들(P1 내지 P8)의 점등을 제어한다.
발광 소자 패키지 구동부(102)는 교류 전원부(110), 퓨즈(120), 정류부(130), 및 제어부(140)를 포함할 수 있다.
교류 전원부(110)는 교류 신호(Vac)를 정류부(130)에 제공한다.
도 9a는 도 1에 도시된 교류 전원부(110)로부터 공급되는 교류 신호(Vac)의 파형도를 나타낸다.
도 9a를 참조하면, 교류 신호(Vac)는 최대치가 MAX이고, 최소치가 MIN인 사인파(sine wave) 또는 코사인파(cosine wave)일 수 있으나, 이에 한정되는 것은 아니다.
퓨즈(120)는 교류 전원부(110)와 정류부(130) 사이에 연결되며, 순간적으로 높은 레벨을 갖는 교류 신호로부터 발광 소자 패키지 구동부(102)를 보호하는 역할을 한다. 즉, 순간적으로 높은 레벨을 갖는 교류 신호가 제공될 때, 퓨즈(120)가 끊어짐으로 높은 레벨을 갖는 교류 신호로부터 발광 소자 패키지 구동부(102)가 보호될 수 있다.
정류부(130)는 교류 전원부(110)로부터 제공되는 교류 신호(Vac)를 정류하고, 정류된 결과에 따른 정류 신호(VR)를 출력한다. 정류 신호(VR)는 맥류 신호(ripple signal)일 수 있다.
도 9b는 도 1에 도시된 정류부(130)로부터 출력되는 정류 신호(VR)를 나타낸다. 도 9b를 참조하면, 정류부(130)는 도 9a에 도시된 교류 신호(Vac)를 전파 정류하고, 도 9b에 도시된 바와 같은 정류 신호(VR)를 출력할 수 있다. 즉 정류 신호(VR)는 교류 신호가 전파 정류된 신호일 수 있다.
예컨대, 정류부(130)는 4개의 다이오드(BD1, BD2, BD3, BD4)를 포함하는 전파 다이오드 브릿지 회로로 구현될 수 있다.
제어부(140)는 정류 신호(VR)의 전압 레벨에 기초하여, 복수의 그룹들(G1 내지 G4) 중 적어도 하나를 구동할 수 있다.
제어부(140)는 정류부(130)로부터 제공되는 정류 신호(VR)에 기초하여, 발광 소자 패키지의 직렬 연결되는 발광 셀들(P1 내지 P84)의 점등 및 소등을 제어한다.
예컨대, 제어부(140)는 정류부(130)로부터 제공되는 정류 신호(VR)의 전압 레벨에 기초하여, 채널 라인들(CH1 내지 CH4) 중 어느 하나로 전류 패스를 형성할 수 있다.
예컨대, 제어부(140)는 정류부(130)로부터 제공되는 정류 신호(VR)의 전압 레벨에 기초하여, 정류 신호(VR)의 제1 구간(T1) 동안에는 제1 순서에 따라 발광 셀들을 점등할 수 있고, 정류 신호(VR)의 제2 구간(T2) 동안에는 제1 순서와 반대되는 순서로 발광 셀들을 소등할 수 있다.
도 10은 정류 신호(VR)의 레벨에 따라 점등 또는 소등되는 그룹을 나타내고, 도 11은 도 10에 도시된 정류 신호(VR)의 레벨에 따라 형성되는 전류 패스를 나타낸다.
도 10 및 도 11을 참조하면, 정류 신호(VR)의 전압 레벨이 제1 레벨(LV1) 미만인 제1 구간(0~t1)에서는 발광 소자 패키지(101)의 발광 셀들(예컨대, P1 내지 P84)은 턴 온되지 않고, 턴 오프된 상태일 수 있다.
제어부(140)는 정류 신호(VR)의 전압 레벨이 제1 레벨(LV1) 이상이고 제2 레벨 미만(LV2)인 제2 구간(t1 ~ t2)에서는 제1 채널(CH1)을 통하여 제1 그룹(G1)에 속하는 발광 셀들(예컨대, P1 내지 P22)에 전류가 흐르도록 하는 제1 전류 패스(①)를 형성시킬 수 있다.
제어부(140)는 정류 신호(VR)의 전압 레벨이 제2 레벨(LV2) 이상이고 제3 레벨 미만(LV3)인 제3 구간(t2 ~ t3)에서는 제2 채널(CH2)을 통하여 제1 및 제2 그룹들(G1, G2)에 속하는 발광 셀들(예컨대, P1 내지 P42)에 전류가 흐르도록 하는 제2 전류 패스(②)를 형성시킬 수 있다.
제어부(140)는 정류 신호(VR)의 전압 레벨이 제3 레벨(LV3) 이상이고 제4 레벨 미만(LV4)인 제4 구간(t3 ~ t4)에서는 제3 채널(CH3)을 통하여 제1 내지 제3 그룹들(G1 내지 G3)에 속하는 발광 셀들(예컨대, P1 내지 P63)에 전류가 흐르도록 하는 제3 전류 패스(③)를 형성시킬 수 있다.
제어부(140)는 정류 신호(VR)의 전압 레벨이 제4 레벨(LV4) 이상이고 최고 레벨 미만(MAX)인 제5 구간(t4 ~ t5)에서는 제4 채널(CH4)을 통하여 제1 내지 제4 그룹들(G1 내지 G4)에 속하는 발광 셀들(예컨대, P1 내지 P84)에 전류가 흐르도록 하는 제4 전류 패스(④)를 형성시킬 수 있다.
제1 레벨(LV1)은 제1 그룹(G1)에 속하는 직렬 연결되는 발광 셀들(P1 내지 P22)을 턴 온할 수 있는 동작 전압일 수 있다. 예컨대, 제1 레벨(LV1)은 제1 그룹(G1)에 속하는 발광 셀들(P1 내지 P22)의 동작 전압들의 합일 수 있다.
제2 레벨(LV2)은 제1 및 제2 그룹들(G1,G2)에 속하는 직렬 연결되는 발광 셀들(P1 내지 P42)을 턴 온할 수 있는 동작 전압일 수 있다. 예컨대, 제2 레벨(LV2)은 제1 및 제2 그룹들(G1, G2)에 속하는 발광 셀들(P1 내지 P42)의 동작 전압들의 합일 수 있다.
제3 레벨(LV3)은 제1 내지 제3 그룹(G1 내지 G3)에 속하는 직렬 연결되는 발광 셀들(P1 내지 P63)을 턴 온할 수 있는 동작 전압일 수 있다. 예컨대, 제3 레벨(LV3)은 제1 내지 제3 그룹들(G1 내지 G3)에 속하는 발광 셀들(P1 내지 P63)의 동작 전압들의 합일 수 있다.
제4 레벨(LV4)은 제1 내지 제4 그룹들(G1 내지 G4)에 속하는 직렬 연결되는 발광 셀들(P1 내지 P84)을 턴 온할 수 있는 동작 전압일 수 있다. 예컨대, 제4 레벨(LV4)은 제1 내지 제4 그룹들(G1 내지 G4)에 속하는 발광 셀들(P1 내지 P84)의 동작 전압들의 합일 수 있다.
일반적으로 교류 구동되는 발광 모듈은 3개 또는 4개의 채널 라인을 포함할 수 있으며, 이때 사용되는 발광 소자 패키지들의 수는 채널 라인의 수와 비례할 수 있다.
직렬 연결되는 복수의 발광 셀들(P1 내지 P12), 및 복수의 채널 라인들을 형성하기 위한 복수 개의 패드들을 포함하는 발광 칩을 포함하는 하나의 발광 소자 패키지를 교류 구동을 위한 광원으로 사용함으로써, 실시 예는 발광 소자들의 개수를 줄일 수 있다.
직렬 연결되는 복수의 발광 칩들을 교류 전원으로 구동하기 위해서는 각 발광 칩에 (+) 전원과 (-) 전원을 위한 2개의 와이어들이 필요할 수 있기 때문에 복수의 발광 칩들과 리드 프레임들 간의 와이어 배선이 복잡할 수 있으며, 와이어 본딩 불량으로 인한 발광 소자 패키지의 불량률이 증가할 수 있다.
복수의 발광 셀들 및 멀티 채널 라인들(CH1 내지 CH4) 형성을 위한 패드들을 포함하는 하나의 발광 칩을 포함하기 때문에, 실시 예는 리드 프레임들(520-1 내지 520-5)과 발광 셀들(P1,P22,P42,P63,P84) 간의 전기적 연결을 위한 와이어 본딩을 용이성을 향상시킬 수 있고, 와이어들의 수를 줄일 수 있다.
도 12는 다른 실시 예에 따른 발광 칩(530-1)의 평면도를 나타내고, 도 13은 도 12에 도시된 발광 칩(530-1)의 FF' 단면도를 나타낸다.
도 12 및 도 13을 참조하면, 발광 칩(530-1)은 복수의 발광 셀들(P1 내지 P12)을 포함하는 발광 구조물(10), 보호층(20), 전류 차단층(current blocking layer, 30), 도전층들(40-1 내지 40-12, n>1인 자연수), 절연층(50), 제2 전극 패드(60), 패시베이션층(passivation layer, 25), 제1 전극 패드들(92 내지 98), 및 연결 전극들(360-1 내지 360-11)을 포함한다.
발광 구조물(10)은 제1 도전형 반도체층(16), 활성층(14), 및 제2 도전형 반도체층(12)을 포함할 수 있다. 제2 도전형 반도체층(12)은 제1 도전형 반도체층(16) 아래에 위치할 수 있으며, 활성층(14)은 제1 도전형 반도체층(16)과 제2 도전형 반도체층(12) 사이에 위치할 수 있다.
발광 셀들(P1 내지 P12) 각각은 수직 적층되는 제2 도전형 반도체층(12), 활성층(14), 및 제1 도전형 반도체층(16)을 포함할 수 있다. 제1 도전형 반도체층(16), 활성층(14), 및 제2 도전형 반도체층(12)은 도 6 및 도 7에서 설명한 바와 동일할 수 있다.
보호층(20)은 인접하는 발광 셀들 사이에 위치하는 경계 영역(S) 아래에 배치될 수 있으며, 발광 구조물(20)을 복수의 발광 셀들(P1 내지 P12)로 구분하기 위한 아이솔레이션(isolation) 식각시 발광 셀들(P1 내지 P12)을 보호하여 발광 칩(530-1)의 신뢰성이 저하되는 것을 방지하는 역할을 할 수 있다.
도전층들(40-1 내지 40-9) 각각은 복수의 발광 셀들(P1 내지 P12) 중 대응하는 어느 하나의 제2 도전형 반도체층(12) 아래에 배치될 수 있다. 도 13에는 발광 셀들(P1, P2, P3)에 대응하는 도전층들(40-1, 40-2, 40-3)만을 도시하였고, 나머지 발광 셀들(P4 내지 P12)에 대응하는 도전층들(40-4 내지 40-12)은 도시하지 않았으나, 나머지 도전층들(40-4 내지 40-12)의 구성은 도 13에 도시된 도전층(40-2)의 구성과 동일할 수 있다.
도전층들(40-1 내지 40-12) 각각은 오믹층(ohmic layer, 42) 및 반사층(reflective layer, 44) 중 적어도 하나를 포함할 수 있다. 이때 오믹층(42)은 발광 셀들(P1 내지 P12) 각각의 아래에 배치되며, 제2 도전형 반도체층(12)과 접촉할 수 있다. 예컨대, 오믹층(42)은 In, Zn, Ag, Sn, Ni, 및 Pt 중 적어도 하나를 포함할 수 있다.
반사층(44)은 발광 셀들(P1 내지 P12) 각각의 오믹층(42) 아래에 배치될 수 있으며, 발광 구조물(10)로부터 입사되는 광을 반사시켜 발광 칩(530-1)의 광 추출 효율을 향상시킬 수 있다.
반사층(44)은 반사 금속 또는 이들의 합금, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함할 수 있다. 또한 반사층(44)은 투광성 전도성 산화물, 예컨대, IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide) 등을 이용하여 단층 또는 다층으로 형성할 수 있다. 또한 반사층(44)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등과 같이 금속과 전도성 산화물을 다층으로 하여 형성할 수 있다.
다른 실시 예에서는 오믹층(42)을 따로 형성하지 않고, 반사층(44)으로 사용되는 물질을 제2 도전형 반도체층(12)과 오믹 접촉을 하는 물질로 선택하여 반사층(44)이 제2 도전형 반도체층(12)과 오믹 접촉을 이루도록 할 수 있다.
전류 차단층(30)은 발광 구조물(10)의 제2 도전형 반도체층(12) 아래에 배치될 수 있다. 예컨대, 전류 차단층(30)은 발광 셀들(P1 내지 P12) 각각의 제2 도전형 반도체층(12)과 도전층들(40-1 내지 40-12) 사이에 배치될 수 있다. 다른 실시 예에서는 전류 차단층(30)은 오믹층(42)과 반사층(44) 사이, 또는 제2 도전형 반도체층(12)과 반사층(44) 사이에 배치될 수도 있다.
전류 차단층(30)은 발광 셀들(P1 내지 P12)의 특정 영역에 전류가 집중되는 현상을 완화하여 발광 칩(530-1)의 발광 효율을 향상시킬 수 있다.
전류 차단층(30)은 연결 전극들(360-1 내지 360-11) 및 제1 전극 패드들(92 내지 98)과 적어도 일부가 수직 방향으로 오버랩(overlap)되도록 배치될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(12)으로부터 제1 도전형 반도체층(16)으로 향하는 방향일 수 있다.
전류 차단층(30)은 금속층들(40-1 내지 40-12)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(12)과 쇼트키 접촉을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다. 예를 들어, 전류 차단층(30)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
제2 전극 패드(60)는 절연층(50) 아래에 위치하며, 복수의 발광 셀들(P1 내지 P12) 중 어느 하나(예컨대, P1)의 제2 도전형 반도체층(12)과 접촉하는 도전층(예컨대, 40-1)과 전기적으로 연결될 수 있다.
예컨대, 제2 전극 패드(60)는 직렬 연결되는 발광 셀들(P1 내지 P12) 중 첫 번째 발광 셀(P1)의 도전층(예컨대, 40-1)과 접촉할 수 있고, 접촉하는 발광 셀(예컨대, P1)에 제2 전원을 공급할 수 있으며, 나머지 발광 셀들(P2 내지 P12)의 도전층들(40-2 내지 40-12)과는 절연층(50)에 의하여 전기적으로 절연될 수 있다.
제2 전극 패드(60)는 제1 리드 프레임(520-1)에 직접 본딩될 수 있다. 예컨대, 제2 전극 패드(60)는 와이어 본딩이 아닌 다이 본딩(die bonding)에 의하여 제1 리드 프레임(520-1)에 본딩될 수 있다.
제2 전극 패드(60)는 배리어층(barrier layer, 62), 접합층(bonding layer, 64), 및 지지층(support layer, 66)을 포함할 수 있다.
배리어층(62)은 발광 셀들(P1 내지 P12) 각각의 반사층(44) 아래에 배치되며, 지지층(66)의 금속 이온이 반사층(44)과 오믹층(42)을 통과하여 발광 셀들(P1 내지P9)로 전달 또는 확산하는 것을 방지할 수 있다.
배리어층(62)은 배리어 금속 물질, 예컨대, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 다층(multilayer)일 수 있다.
배리어층(62)은 절연층(50) 아래에 위치하며, 복수의 발광 셀들(P1 내지 P12) 중 어느 하나(예컨대, P1)의 제2 도전형 반도체층(12)과 접촉하는 도전층(예컨대, 40-1)과 전기적으로 연결될 수 있으며, 절연층(50)에 의하여 나머지 발광 셀들(P2 내지 P12)의 도전층(40-2 내지 40-12)과는 전기적으로 절연될 수 있다.
제1 발광 셀(예컨대, P1)의 제2 도전형 반도체층(12)은 배리어층(62)과 전기적으로 연결되기 때문에, 제2 전원은 배리어층(62)을 통하여 제1 발광 셀(예컨대, P1)에 공급될 수 있다. 이는 배리어층(62)이 후술하는 지지층(66)과 전기적으로 연결되고, 제2 전원은 지지층(66)을 통하여 공급될 수 있기 때문이다.
절연층(50)은 도전층들(40-1 내지 40-12)의 사이에 배치된다.
절연층(50)은 도전층들(40-1 내지 40-12) 상호 간, 및 제2 전극 패드(60)와 연결되는 도전층(예컨대, 40-1)을 제외한 나머지 도전층들(40-2 내지 40-12)과 제2 전극 패드(60) 사이에 배치된다.
절연층(50)은 도전층들(40-1 내지 40-12) 상호 간을 전기적으로 절연할 수 있고, 제1 도전층(예컨대, 40-1)을 제외한 나머지 도전층들(40-2 내지 40-12)과 제2 전극 패드(60) 상호 간을 서로 전기적으로 절연시킬 수 있다.
절연층(50)은 절연 물질, 예컨대, Al2O3, SiO2,Si3N4, TiO2, AlN 중 적어도 하나로 형성될 수 있으며, 단층 또는 다층일 수 있다.
지지층(66)은 배리어층(62) 아래에 배치되며, 발광 구조물(10)에 제2 전원을 제공할 수 있다.
지지층(66)은 전도성 물질이며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W)와 같은 금속 물질 또는 Si, Ge, GaAs, ZnO, SiC, 및 SiGe 중 적어도 하나를 포함하는 반도체 물질일 수 있다.
접합층(64)은 배리어층(62)과 지지층(66) 사이에 배치된다. 접합층(64)은 배리어층(62)과 지지층(66) 사이에 삽입되어 양자를 접합할 수 있다. 접합층(64)은 지지층(66)을 본딩 방식으로 접합하기 위해 형성되는 것이기 때문에, 지지층(66)을 도금이나 증착 방법으로 형성하는 경우 또는 지지층(66)이 반도체층일 경우에는 접합층(64)은 생략될 수 있다. 접합층(64)은 접합 금속 물질, 예컨대, Au, Sn, Ni, Nb, In, Cu, Ag 및 Pd 중 적어도 하나를 포함할 수 있다.
패시베이션층(25)은 복수의 발광 셀들(P1 내지 P12) 및 경계 영역(S) 상에 배치될 수 있다. 패시베이션층(25)은 발광 셀들(P1 내지 P12) 각각의 측면과 상면 및 경계 영역(S) 상에 배치될 수 있다.
예컨대, 패시베이션층(25)은 발광 셀들(P1 내지 P12) 각각에 속하는 제1 도전형 반도체층(16)의 측면, 활성층(14)의 측면, 및 제2 도전형 반도체층(12)의 측면 상에 배치될 수 있으며, 또한 패시베이션층(25)은 발광 셀들(P1 내지 P12) 각각의 제1 도전형 반도체층(16)의 상면 상에 배치될 수 있다. 또한 패시베이션층(25)은 경계 영역(S)의 보호층(20) 상에 배치될 수 있다.
연결 전극들(360-1 내지 360-11)은 인접하는 발광 셀들 및 그 사이의 경계 영역에 위치하는 패시베이션층(25) 상에 배치될 수 있다.
연결 전극들(360-1 내지 360-11) 각각은 직렬 연결되는 인접하는 2개의 발광 셀들 중 어느 하나의 제1 도전형 반도체층(16)과 나머지 다른 하나의 제2 도전형 반도체층(12)을 전기적으로 연결한다.
제k 연결 전극(360-k)은 제k 발광 셀(Pk)의 제2 도전형 반도체층(12)과 제k+1 발광 셀(Pk+1)의 제1 도전형 반도체층(16)을 전기적으로 연결할 수 있다.
연결 전극들(360-1 내지 360-11) 각각은 직렬 연결되는 인접하는 2개의 발광 셀들 중 어느 하나의 제2 도전형 반도체층(12)과 접촉하는 적어도 하나의 제1 부분(301)을 가질 수 있다. 예컨대, 제1 부분(301)은 패시베이션층(25), 제1 도전형 반도체층(16), 및 활성층(14)을 관통하여 상기 어느 하나의 발광 셀의 제2 도전형 반도체층(12)과 접촉할 수 있다.
연결 전극들(360-1 내지 360-11) 각각은 직렬 연결되는 인접하는 2개의 발광 셀들 중 나머지 다른 하나의 제1 도전형 반도체층(16)과 접촉하는 적어도 하나의 제2 부분(302)을 가질 수 있다. 예컨대, 제2 부분(302)은 패시베이션층(25)을 통과하여 상기 나머지 다른 하나의 발광 셀의 제1 도전형 반도체층(16)과 접촉할 수 있다.
제1 전극 패드들(92 내지 98)은 발광 셀들(P1 내지 P12) 중 선택되는 발광 셀들(예컨대, P3, P6, P9, P12)의 제1 도전형 반도체층(16) 상에 배치된다.
제1 전극 패드들(92 내지 98) 각각은 와이어에 의하여 제2 내지 제5 리드 프레임들(520-2 내지 520-5) 중 대응하는 어느 하나와 전기적으로 연결될 수 있다.
제1 전극 패드들(92 내지 98) 각각은 와이어 본딩을 위하여 패시베이션층(25)으로부터 노출될 수 있다. 제1 도전형 반도체층(16)의 상면은 광 추출 효율을 증가시키기 위해 거칠기(roughness, 16-1)가 형성될 수 있다.
복수의 발광 셀들은 복수의 그룹들(G1 내지 G4)로 구분될 수 있으며, 복수의 그룹들 각각은 복수의 발광 셀들을 포함할 수 있다. 예컨대, 도 12에 도시된 발광 셀들(P1 내지 P12)은 제1 그룹(P1 내지 P3), 제2 그룹(P4 내지 P6), 제3 그룹(P7 내지 P9), 및 제4 그룹(P10 내지 P12)을 포함할 수 있다.
그룹들(G1 내지 G4) 각각에 포함되는 발광 셀들 중 마지막 발광 셀(P3,P6,P9,P12)은 제1 전극 패드(92,94,96,98)를 구비할 수 있다.
제2 전극 패드(60)는 제1 리드 프레임(520-1)과 전기적으로 연결될 수 있으며, 그룹들(G1 내지 G4) 각각에 속하는 제1 전극 패드(92,94,96,또는 98)는 제2 내지 제5 리드 프레임들(520-2 내지 520-5) 중 대응하는 어느 하나와 전기적으로 연결될 수 있다.
제2 전극 패드(60), 제1 전극 패드들(92 내지 98), 제1 내지 제5 리드 프레임들(520-1 내지 520-5)에 의하여 발광 소자(530-1)와 제어부(140) 간에는 제1 내지 제4 채널 라인(CH1 내지 CH4)이 형성될 수 있다. 도 11에서 설명한 바와 마찬가지로, 정류 신호(VR)의 전압 레벨에 따라 제어부(140)에 의하여 채널 라인들(CH1 내지 CH4) 중 어느 하나의 채널 라인으로 전류 패스가 형성될 수 있다.
광원으로 복수의 발광 셀들(P1 내지 P!2)을 포함하는 하나의 발광 칩을 사용하기 때문에, 실시 예는 발광 소자들의 수를 줄일 수 있다.
또한 복수의 발광 셀들(P1 내지 P12) 및 멀티 채널 라인들(CH1 내지 CH4) 형성을 위한 패드들(60, 92 내지 98)을 포함하는 하나의 발광 칩(530-1)을 포함하기 때문에, 실시 예는 리드 프레임들(520-1 내지 520-5)과 발광 셀들(P3,P6,P9,P12) 간의 전기적 연결을 위한 와이어 본딩을 용이성을 향상시킬 수 있고, 와이어들의 수를 줄일 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
101: 발광 소자 패키지 102: 발광 소자 패키지 구동부
510: 패키지 몸체 520-1 내지 520-5: 리드 프레임들
530: 발광 칩 540-1 내지 540-5: 와이어들
550: 수지층.

Claims (17)

  1. 패키지 몸체;
    상기 패키지 몸체 상에 배치되는 복수의 리드 프레임들; 및
    직렬 연결되는 복수의 발광 셀들을 포함하는 발광 칩을 포함하며,
    상기 발광 칩은 사각형 형상을 가지며,
    상기 발광 칩은,
    상기 복수의 발광 셀들 중 상기 발광 칩의 사각형 형상의 가장 자리에 위치하는 어느 하나의 발광 셀에 배치되는 제1 패드;
    상기 복수의 발광 셀들 중 상기 발광 칩의 사각형 형상의 가장 자리에 위치하는 2개 이상의 다른 발광 셀들에 배치되는 2개 이상의 제2 패드들;
    상기 제1 패드에 대응되는 제1 와이어; 및
    상기 제2 패드들에 대응되는 제2 와이어들을 포함하고,
    상기 복수의 리드 프레임들은 상기 제1 패드에 대응하는 제1 리드 프레임과 상기 제2 패드들에 대응되는 제2 리드 프레임들을 포함하고,
    상기 제1 와이어는 상기 제1 리드 프레임과 상기 제1 패드를 전기적으로 연결하고,
    상기 제2 와이어들 각각은 상기 제2 패드들 중 대응하는 어느 하나와 상기 제2 리드 프레임들 중 대응하는 어느 하나를 전기적으로 연결하는 발광 소자 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 복수의 발광 셀들은 서로 직렬 연결되는 복수의 그룹들로 구분되고,
    상기 복수의 그룹들 각각은 직렬 연결되는 복수의 발광 셀들을 포함하고,
    상기 제1 패드는 상기 복수의 그룹들 중 어느 하나의 그룹에 속하는 발광 셀들 중 어느 하나에 배치되고,
    상기 제2 패드들 각각은 상기 제1 패드가 배치된 그룹을 제외한 나머지 그룹들 중 대응하는 어느 하나에 속하는 발광 셀들 중 어느 하나에 배치되는 발광 소자 패키지.
  15. 제1항에 있어서,
    상기 복수의 발광 셀들 각각은 제1 도전형 반도체층, 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 위치하는 활성층을 포함하고,
    상기 발광 칩은 인접하는 2개의 발광 셀들 중 어느 하나의 제1 도전형 반도체층과 상기 인접하는 2개의 발광 셀들 중 나머지 다른 하나의 제2 도전형 반도체층을 전기적으로 연결하는 연결 전극을 포함하는 발광 소자 패키지.
  16. 제15항에 있어서,
    상기 제1 패드는 상기 어느 하나의 발광 셀의 제1 도전형 반도체층 상에 배치되고,
    상기 제2 패드들 각각은 상기 2개 이상의 다른 발광 셀들 중 대응하는 어느 하나의 제2 도전형 반도체층 상에 배치되는 발광 소자 패키지.
  17. 교류 신호를 정류하여 정류 신호를 출력하는 정류부;
    청구항 제1항에 기재된 발광 소자 패키지; 및
    상기 정류 신호의 전압 레벨에 기초하여, 상기 직렬 연결되는 발광 셀들을 구동하는 제어부를 포함하는 발광 모듈.
KR1020140108472A 2014-08-20 2014-08-20 발광 소자 패키지, 및 이를 포함하는 발광 모듈 KR102256627B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140108472A KR102256627B1 (ko) 2014-08-20 2014-08-20 발광 소자 패키지, 및 이를 포함하는 발광 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140108472A KR102256627B1 (ko) 2014-08-20 2014-08-20 발광 소자 패키지, 및 이를 포함하는 발광 모듈

Publications (2)

Publication Number Publication Date
KR20160022647A KR20160022647A (ko) 2016-03-02
KR102256627B1 true KR102256627B1 (ko) 2021-05-26

Family

ID=55582461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140108472A KR102256627B1 (ko) 2014-08-20 2014-08-20 발광 소자 패키지, 및 이를 포함하는 발광 모듈

Country Status (1)

Country Link
KR (1) KR102256627B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098302A1 (zh) * 2022-11-09 2024-05-16 京东方科技集团股份有限公司 一种布线基板、发光基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093584A (ja) * 2011-10-26 2013-05-16 Lg Innotek Co Ltd 発光素子

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101992366B1 (ko) * 2012-12-27 2019-06-24 엘지이노텍 주식회사 발광 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013093584A (ja) * 2011-10-26 2013-05-16 Lg Innotek Co Ltd 発光素子

Also Published As

Publication number Publication date
KR20160022647A (ko) 2016-03-02

Similar Documents

Publication Publication Date Title
US8293550B2 (en) Light emitting device, light emitting system having the same, and fabricating method of the light emitting device and the light emitting system
TWI475716B (zh) 光電元件
US7777240B2 (en) Optoelectronic device
US7525248B1 (en) Light emitting diode lamp
JP6199948B2 (ja) 発光素子、発光素子パッケージ
CN103828078B (zh) 半导体发光单元连接体
US9153622B2 (en) Series of light emitting regions with an intermediate pad
KR102346643B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 모듈
CN107924969B (zh) 发光器件
US9768150B2 (en) LED display and method for manufacturing the same
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR20130045507A (ko) 발광 소자
US11011675B2 (en) Semiconductor device and semiconductor device package including same
KR101646261B1 (ko) 발광 소자 및 그 제조방법
KR102256627B1 (ko) 발광 소자 패키지, 및 이를 포함하는 발광 모듈
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
KR20180001051A (ko) 반도체 소자 및 이를 갖는 발광소자 패키지
KR20170123153A (ko) 발광 소자 패키지 및 이를 포함하는 조명 장치
KR102029876B1 (ko) 발광 소자 및 발광 소자 패키지
KR20170124283A (ko) 반도체 소자 패키지
US10217902B2 (en) Light emitting device and lighting apparatus including the same
KR20150097014A (ko) 발광 소자 패키지
KR102087942B1 (ko) 조명 장치
KR20210016779A (ko) 반도체 소자
KR20190000032A (ko) 반도체 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant