KR20150097014A - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR20150097014A
KR20150097014A KR1020140018019A KR20140018019A KR20150097014A KR 20150097014 A KR20150097014 A KR 20150097014A KR 1020140018019 A KR1020140018019 A KR 1020140018019A KR 20140018019 A KR20140018019 A KR 20140018019A KR 20150097014 A KR20150097014 A KR 20150097014A
Authority
KR
South Korea
Prior art keywords
light emitting
chips
dam
layer
board
Prior art date
Application number
KR1020140018019A
Other languages
English (en)
Inventor
김경운
김슬기
민봉걸
손원진
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140018019A priority Critical patent/KR20150097014A/ko
Publication of KR20150097014A publication Critical patent/KR20150097014A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 보드, 상기 보드 상에 배치되고 상기 보드의 상부면을 노출하고 내주면이 폐곡면인 중공을 갖는 댐, 상기 중공에 의하여 노출되는 상기 보드의 상부면 상에 배치되고 빛을 발생하는 발광 칩들, 및 상기 댐 내부에 배치되고 상기 발광 칩들을 교류 구동시키는 적어도 하나의 구동 칩을 포함하며, 상기 댐은 상기 구동 칩들을 매립한다.

Description

발광 소자 패키지{A LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광 소자 패키지에 관한 것이다.
GaN, AlGaN 등의 3-5 족 화합물 반도체는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점으로 인해 광 전자 공학 분야(optoelectronics)와 전자 소자를 위해 등에 널리 사용된다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
도 6a는 일반적인 AC 구동의 LED 발광 모듈(10)의 예를 나타내고, 도 6b는 일반적인 AC 구동의 LED 발광 모듈(20)의 다른 예를 나타낸다.
도 6a를 참조하면, 발광 모듈(10)은 원형의 링 형상으로 배열되도록 기판(11) 상에 배치되는 복수의 LED 패키지들(예컨대, 12-1 내지 12-8), LED 패키지들 안쪽의 기판(11) 상에 배치되는 적어도 하나의 구동 소자 패키지(13), 예컨대, IC 패키지, 및 브릿지 다이오드(bridge diode) 패키지, 및 렌즈(14)를 포함할 수 있다.
도 6b를 참조하면, 발광 모듈(20)은 기판(21) 상의 중앙 영역에 배치되는 복수의 LED 칩들(예컨대, 22-1 내지 22-8), 및 LED 칩들(예컨대, 22-1 내지 22-8) 바깥 쪽에 위치하는 기판(21) 상의 가장 자리 영역에 배치되는 패키지 타입의 적어도 하나의 구동 소자, 예컨대, IC 패키지(23), 및 브릿지 다이오드 패키지(24)를 포함할 수 있다.
도 6a에 도시된 발광 모듈(10)은 LED 패키지들(예컨대, 12-1 내지 12-8)을 커버하는 사이즈가 크기 때문에, 렌즈(14) 또는 형광체층(미도시)의 크기(size)가 커질 수 있다. 또한 칩 타입일 때와 비교해서, 도 1a에 도시된 소자들(12-1 내지 12-8, 13)은 패키지 타입이기 때문에 방열 효율이 안 좋을 수 있고, 비용이 증가할 수 있다. 또한 LED 패키지들(12-1 내지 12-8) 안쪽에 위치하는 구동 소자가 빛을 흡수할 수 있기 때문에 발광 모듈(10)은 광 손실이 발생할 수 있다.
도 6b에 도시된 발광 모듈(20)은 구동 소자(23,24)가 패키지 타입이기 때문에, 방열 효율이 안 좋을 수 있고, 비용이 증가할 수 있다. 또한 LED 칩들(22-1 내지 22-8) 배치 후에 구동 소자(23,24)에 대한 별도의 배치 공정이 필요하다. 또한 LED 칩들(22-1 내지 22-8) 바깥쪽에 위치하는 구동 소자가 빛을 흡수할 수 있기 때문에 발광 모듈(20)은 광 손실이 발생할 수 있다.
실시 예는 광 효율 및 방열 효율을 향상시킬 수 있는 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자 패키지는 보드(Board); 상기 보드 상에 배치되고, 상기 보드의 상부면을 노출하고 내주면이 폐곡면인 중공(hollowness)을 갖는 댐(dam); 상기 중공에 의하여 노출되는 상기 보드의 상부면 상에 배치되고, 빛을 발생하는 발광 칩들; 및 상기 댐 내부에 배치되고, 상기 발광 칩들을 교류 구동시키는 적어도 하나의 구동 칩을 포함하며, 상기 댐은 상기 구동 칩들을 매립한다.
상기 댐은 상기 보드 상부면의 제1 영역 상에 배치되고, 상기 중공은 상기 보드 상부면의 제2 영역을 노출하며, 상기 발광 칩들은 상기 제2 영역 상에 이격하여 배치될 수 있다.
상기 댐은 링(ring) 형상일 수 있다.
상기 발광 소자 패키지는 상기 발광 칩들을 밀봉하도록 상기 중공을 채우는 몰딩부를 더 포함할 수 있다.
상기 댐은 상기 발광 칩들로부터 발생하는 빛을 반사시킬 수 있다.
상기 몰딩부는 상기 발광 칩들로부터 발생하는 빛을 파장을 변환시키는 형광체를 포함할 수 있다.
상기 적어도 하나의 구동 칩은 교류 전원을 정류하는 브릿지 다이오드 칩들; 및 상기 브릿지 다이오드 칩들에 의하여 정류된 교류 전원에 기초하여, 상기 발광 칩들을 턴 온(turn on) 또는 턴 오프(turn off)시키는 IC 칩들을 포함할 수 있다.
상기 적어도 하나의 구동 칩은 외부로부터 유입되는 서지(surge)에 의하여 상기 발광 칩들 및 상기 구동 칩들이 파괴되는 것을 방지하는 서지 보호용 칩; 및 상기 서지 보호용 칩에 정전원을 제공하는 제너 다이오드 칩을 더 포함할 수 있다.
상기 구동 칩들의 상부면에서 상기 댐의 상부면까지의 제1 이격 거리는 0.4mm ~ 0.7mm이고, 상기 댐의 외주면, 및 내주면에서 상기 구동 칩들까지의 제2 이격 거리는 0.2mm ~ 1.7mm일 수 있다.
상기 댐의 내주면이 상기 보드의 상부면과 이루는 각도는 80° ~ 90°일 수 있다.
실시 예는 광 효율 및 방열 효율을 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자 패키지의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자 패키지의 내부 평면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자 패키지의 AB 방향의 단면도를 나타낸다.
도 4는 도 1에 도시된 발광 소자 패키지의 CD 방향의 단면도를 나타낸다.
도 5a는 도 1에 도시된 발광 칩의 일 실시 예를 나타낸다.
도 5b는 도 1에 도시된 발광 칩의 다른 실시 예를 나타낸다.
도 6a는 일반적인 AC 구동의 LED 발광 모듈의 예를 나타낸다.
도 6b는 일반적인 AC 구동의 LED 발광 모듈의 다른 예를 나타낸다.
도 7은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다.
도 1은 실시 예에 따른 발광 소자 패키지(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자 패키지(100)의 내부 평면도를 나타내고, 도 3은 도 1에 도시된 발광 소자 패키지(100)의 AB 방향의 단면도를 나타내고, 도 4는 도 1에 도시된 발광 소자 패키지(100)의 CD 방향의 단면도를 나타낸다.
도 1 내지 도 4를 참조하면, 발광 소자 패키지(100)는 보드(board, 110), 댐(dam, 115), 발광 칩들(D1 내지 D8), 구동 칩들(131 내지 134, 142,144,146, 152, 162), 몰딩부(170), 배선층(180), 제1 및 제2 패드들(192, 194)를 포함한다.
보드(110)는 실리콘 재질, 합성 수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다.
예컨대, 보드(110)는 Al 등과 같은 방열이 잘되는 도전형 재질을 포함할 수 있으며, 발광 칩들(D1 내지 D8)과 구동 칩들(131 내지 134, 142 내지 146, 152, 162) 사이의 전기적 단락을 방지하기 위하여 보드(110) 표면에는 절연층(미도시)이 코팅될 수 있다.
또한 예컨대, 보드(110)는 발광 칩들(D1 내지 D8)와 구동 칩들(131 내지 134, 142 내지 146, 152, 162) 사이를 전기적으로 연결할 수 있는 인쇄회로기판(Printed Circuit Board)을 포함할 수 있다.
댐(115)은 보드(110) 상부면(112)의 제1 영역(S1) 상에 배치되며, 보드(110) 상부면(112)의 제2 영역(S2)을 노출할 수 있다. 댐(115)은 보드(110) 상부면(112)의 제2 영역(S2)을 노출하고, 내주면(310)이 폐곡면인 중공(hollowness, 301)을 가질 수 있다. 여기서 제1 영역(S1)은 댐(115)이 위치하는 보드(110) 상부면(112)의 일 영역일 수 있고, 제2 영역(S2)은 중공(301) 안쪽에 위치하는 보드(110) 상부면(112)의 다른 영역일 수 있다.
예컨대, 댐(115)은 위에서 본 형상이 링(Ring) 형상일 수 있으나, 이에 한정되는 것은 아니며, 댐(115)을 위에서 본 형상은 타원형, 또는 다각형일 수 있다.
댐(115)은 반사 물질, 예컨대, 백색 실리콘으로 이루어질 수 있고, 발광 칩들(D1 내지 D8)로부터 발생하는 빛을 반사시킬 수 있다. 이와 달리 댐(115)의 측부에 별도의 반사층(미도시)이 배치되어 발광 칩들(D1 내지 D8)로부터 발생하는 빛을 반사시킬 수 있으며, 이에 한정하지 않는다.
또한 댐(115)은 몰딩부(170) 형성시 몰딩 물질이 흘러내리지 않도록 하는 가이드(guide)하는 역할을 할 수 있다.
댐(115)의 내주면(310)은 보드(110)의 상부면(112)을 기준으로 경사질 수 있다. 댐(115)의 높이, 및 폭은 발광 칩들 및 구동 칩들의 높과 폭과 비교하기 위하여 후술한다.
발광 칩들(D1 내지 D8)와 구동부 칩들(131 내지 134, 142 내지 146, 152, 162)들은 보드(110)의 상부면(112) 상에 배치된다.
발광 칩들(D1 내지 D8)은 중공(301) 안쪽에 위치하는 댐(115)의 상부면(112) 상에 서로 이격하여 배치된다. 예컨대, 댐(115)이 발광 칩들(D1 내지 D8) 둘레를 둘러싸인 구조일 수 있다.
도 1에 도시된 발광 칩들은 8개이지만, 발광 칩들의 수는 이에 한정되는 것은 아니며, 1개 이상일 수 있다.
발광 칩들(D1 내지 D8)은 서로 전기적으로 직렬 연결될 수 있으나, 이에 한정되는 것은 아니며, 다른 실시 예에서 발광 칩들(D1 내지 D8)은 병렬 연결 또는 직병렬 연결될 수 있다.
예컨대, 발광 칩들(D1 내지 D8) 각각은 수평형 LED 칩, 수직형 LED 칩, 또는 플립 칩 타입의 LED 칩일 수 있다.
발광 칩들(D1 내지 D8)은 접착제(예컨대, Ag paste, silicone)를 이용하여 기판에 칩을 부착시키는 페이스트 본딩(paste bonding), 칩 패드에 금속(예컨대, Au/Sn)을 형성하고 금속(예컨대, Au/Sn)을 고온으로 기판에 부착하는 유테틱 본딩(eutetic bonding), 및 솔더(solder)를 이용하여 칩 패드와 기판의 패드를 직접 연결하는 플립 칩 본딩(flip chip bonding)을 포함하는 다이 본딩(die bonding)에 의하여 보드(110)에 본딩되어 배치될 수 있다.
발광 칩들(D1 내지 D8) 각각의 실시 예들에 대해서는 도 5a, 및 도 5b에서 후술한다.
구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 댐(115)의 내부에 서로 이격하여 배치된다.
예컨대, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 보드(110) 상부면(112)의 제1 영역(S1) 상에 서로 이격하여 배치될 수 있고, 댐(115)은 구동 칩들(131 내지 134, 142 내지 146, 152, 162)을 매립할 수 있다.
구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 발광 칩들(D1 내지 D8)의 본딩과 동일한 방법, 예를 들어 다이 본딩에 의하여 보드(110)에 배치될 수 있다.
구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 교류 전원을 이용하여 발광 칩들(D1 내지 D8)을 구동시킬 수 있다. 예컨대, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 발광 칩들(D1 내지 D8)을 교류 구동시킬 수 있다.
예컨대, 구동 칩들은 브릿지 다이오드(Bridge Diode) 칩들(131 내지 134), IC(Integrated Circuit) 칩들(142 내지 146), 서지 보호용 칩(152), 및 제너 다이오드 칩(162)을 포함할 수 있다.
브릿지 다이오드 칩들(131 내지 134)은 교류 전원을 정류한다. 예컨대, 브릿지 다이오드 칩들은 교류 전원을 전파 정류하고, 전파 정류된 교류 전원을 출력할 수 있다.
IC(Integrated Circuit) 칩들(142 내지 146)은 브릿지 다이오드 칩들(131 내지 134)에 의하여 정류된 교류 전원에 기초하여, 발광 칩들(D1 내지 D8)을 턴 온 또는 턴 오프한다.
예컨대, IC(Integrated Circuit) 칩들(142 내지 146)은 전파 정류된 교류 전원의 크기에 기초하여, 발광 칩들(D1 내지 D8)을 순차적으로 턴 온 또는 턴 오프시킬 수 있다.
예컨대, IC(Integrated Circuit) 칩들(142 내지 146)은D1,D2,D3,D4,D5,D6,D7,D8의 순서로 발광 칩들(D1 내지 D8)을 턴 온할 수 있고, 턴 온 순서의 반대 순서로 발광 칩들(D1 내지 D8)을 턴 오프할 수 있으나, 실시 예가 이에 한정되는 것은 아니며, 턴 온 순서 및 턴 오프되는 순서는 다양하게 구현될 수 있다. 도 1 및 도 2에서는 3개의 IC(Integrated Circuit) 칩들이 사용되었지만, 이에 한정되는 것은 아니며, 다른 실시 예는 발광 칩들(D1 내지 D8)의 수 및 턴 온 또는 턴 오프하는 구현 방법에 따라 다양한 수의 IC 칩들로 구현될 수 있다.
서지 보호용 칩(152)은 외부로부터 유입되는 서지(surge)에 의하여 발광 칩들(D1 내지 D8) 및 구동 칩들(131 내지 134, 142 내지 146, 162)이 파괴되는 것을 방지한다.
제너 다이오드 칩(162)는 서지(surge)로부터 발광 칩들(D1 내지 D8) 및 구동 칩들(131 내지 134, 142 내지 146, 162)을 보호하기 위하여 서지 보호용 칩(152)에 정전원(예컨대, 정전압 또는 정전류)을 제공한다.
다음으로 댐(115), 발광 칩들(D1 내지 D8) 및 구동 칩들(131 내지 134, 142 내지 146, 152, 162) 간의 높이와 폭에 대하여 설명한다.
예컨대, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)의 가로 길이는 0.31mm ~ 1.4mm일 수 있고, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)의 세로 길이는 0.36mm ~ 1.35mm일 수 있고, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)의 높이는 0.1mm ~ 0.3mm일 수 있다.
구동 칩들(131 내지 134, 142 내지 146, 152, 162)을 밀봉하기 위하여 댐(115)의 상부면(115a)의 높이(H1)는 구동 칩들(131 내지 134, 142 내지 146, 152, 162) 각각의 상부면의 높이(H3)보다 높을 수 있고(H1>H3), 댐(115)의 폭(W1)은 구동 칩들(131 내지 134, 142 내지 146, 152, 162) 각각의 폭(W2)보다 넓을 수 있다(W1>W2).
예컨대, 댐(115)의 폭(W1)은 1.5mm ~ 5mm일 수 있고, 댐(115)의 높이(H1)는 0.5mm ~ 2mm일 수 있다.
댐(115)의 상부면(115a)의 높이(H1)는 발광 칩들(D1 내지 D8) 각각의 상부면의 높이(H2)보다 높을 수 있다(H1>H2). 댐(115)의 상부면(115a)의 높이(H1)가 발광 칩들(D1 내지 D8)의 상부면의 높이(H2)보다 낮을 경우, 발광 칩들(D1 내지 D8)에 본딩되는 와이어들이 몰딩부(170) 밖으로 노출될 수 있어 와이어들을 충분히 보호할 수 없기 때문이다.
댐(115)의 상부면(115a)의 높이(H1), 발광 칩들(D1 내지 D8)의 상부면의 높이(H2), 및 구동 칩들(131 내지 134, 142 내지 146, 152, 162)의 상부면의 높이(H3) 각각은 보드(110)의 상부면(112)을 기준으로 한 높이일 수 있다.
구동 칩들(131 내지 134, 142 내지 146, 152, 162) 각각의 상부면에서 댐(115)의 상부면(115a)까지의 제1 이격 거리(d1)는 0.4mm ~ 0.7mm일 수 있다.
제1 이격 거리(d1)가 0.4mm 미만일 경우에는 구동 칩들(131 내지 134, 142 내지 146, 152, 162)이 댐(115) 외부로 노출될 수 있고, 노출된 구동 칩들(131 내지 134, 142 내지 146, 152, 162)에 의하여 광의 흡수가 일어날 수 있으며, 이로 인하여 광속이 저하될 수 있다.
제1 이격 거리(d1)가 0.7mm를 초과할 경우에는 댐(115)의 사이즈가 너무 커져서 발광 소자 패키지의 크기가 증가할 수 있다.
댐(115)의 내주면(310) 및 외주면(320)에서 구동 칩들(131 내지 134, 142 내지 146, 152, 162)까지의 제2 이격 거리(d2)는 0.2mm ~ 1.7mm일 수 있다.
제2 이격 거리(d2)가 0.2mm 미만일 경우에는 구동 칩들(131 내지 134, 142 내지 146, 152, 162)이 댐(115) 외부로 노출될 수 있고, 노출된 구동 칩들(131 내지 134, 142 내지 146, 152, 162)에 의하여 광의 흡수가 일어날 수 있으며, 이로 인하여 광속이 저하될 수 있다.
제2 이격 거리(d2)가 1.7mm를 초과할 경우에는 댐(115)의 사이즈가 너무 커져서 발광 소자 패키지의 크기가 증가할 수 있다.
발광 칩들(D1 내지 D8)이 모두 보드(110)의 제2 영역(S2)에 집중되어 배치되기 때문에, 발광면(light emitting surface)의 크기를 줄일 수 있다.
댐(115)의 내주면(310)이 보드(110)의 상부면과 이루는 각도(θ1)는 80° ~ 90°일 수 있다. 댐(115)의 중공(301)의 내주면(310)이 보드(110)의 상부면과 이루는 각도(θ1)가 80°미만이거나 90°를 초과할 경우에는 제2 이격 거리(d2)를 안정적으로 확보할 수 없어 구동 칩들(131 내지 134, 142 내지 146, 152, 162)이 댐(115) 외부로 노출될 수 있기 때문이다.
보드(110)의 제2 영역(S2)에는 발광 칩들(D1 내지 D8)만이 배치되고, 광을 흡수하거나 광의 진행을 방해하는 요소인 구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 댐 내부에 위치하기 때문에, 실시 예는 광 효율을 높일 수 있다.
발광 칩들을 구동하는 구동 소자를 발광 소자 패키지로 구현하는 경우와 비교할 때, 실시 예는 발광 칩들(D1 내지 D8) 및 구동 칩들(131 내지 134, 142 내지 146, 152, 162)이 모두 칩 타입이기 때문에, 보드(110) 상에 구현되는 디자인을 간소화할 수 있으며, 제조 원가를 낮출 수 있다.
발열이 심한 IC 및 서지 보호용 소자를 패키지 소자로 구현하는 경우와 비교할 때, 실시 예는 IC 칩들(142 내지 146) 및 서지 보호용 칩(152)을 Ag 페이스트를 이용하여 보드(110)에 본딩하여 배치함으로써 칩 전면을 통하여 방열이 이루어지기 때문에, 방열 효율을 향상시킬 수 있다.
발광 칩들(D1 내지 D8)과 구동 칩들(131 내지 134, 142 내지 146, 152, 162)을 동일한 공정에서 보드(110)에 본딩하여 배치할 수 있기 때문에, 공정을 간소화시킬 수 있다.
몰딩부(170)는 발광 칩들(D1 내 D8)을 밀봉하도록 보드(110)의 제2 영역(S2) 상에 배치될 수 있다. 예컨대, 몰딩부(170)는 댐(115)의 중공(301)을 채울 수 있다. 예컨대, 몰딩부(170)는 중공(301)의 내주면(310)에 접할 수 있으며, 몰딩부(120)의 상부면(170a)의 높이는 댐(115)의 상부면(115a)의 높이와 동일할 수 있으나, 실시 예가 이에 한정되는 것은 아니다. 다른 실시 예에서는 몰딩부(120)의 상부면(170a)의 높이가 댐(115)의 상부면(115a)의 높이보다 낮을 수 있거나, 또는 높을 수 있다. 또한 몰딩부(170)는 그 단면이 오목하거나 볼록한 형상을 포함하여 형성될 수 있으며, 이에 한정하지 않는다.
몰딩부(170)는 발광 칩들(D1 내지 D8)을 보호하거나, 발광 칩들(D1 내지 D8)로부터 발생하는 빛을 파장을 변환할 수 있다.
몰딩부(170)는 투광성이고 몰딩(molding) 가능한 재질, 예컨대, 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지로 이루어질 수 있다.
몰딩부(170)는 발광 칩들(D1 내지 D8)로부터 발생하는 빛의 파장을 변환하기 위하여 적색 형광체, 녹색 형광체, 또는 황색 형광체 등 중 적어도 하나를 포함할 수 있다.
배선층(180)은 발광 칩들(D1 내지 D8), 및 구동 칩들(131 내지 134, 142 내지 146, 152, 162)과 전기적으로 연결되고, 제1 및 제2 패드들(192,194)과 전기적으로 연결된다.
제1 및 제2 패드들(192,194)은 외부로부터 전원, 예컨대, 교류 전원이 공급된다. 예컨대, 제1 및 제2 패드들(192,194)을 통하여 공급되는 교류 전원은 배선층(180)에 의하여 구동 칩들(131 내지 134, 142 내지 146, 152, 162)로 제공될 수 있고, 구동 칩들(131 내지 134, 142 내지 146, 152, 162)은 공급되는 교류 전원을 이용하여 발광 칩들(D1 내지 D8)을 구동시킬 수 있다.
도 1 및 도 2에는 제1 및 제2 패드(192,194)가 보드(110)의 대각선상에 서로 마주보도록 위치하지만, 실시 예가 이에 한정되는 것은 아니며, 다른 실시 예에서는 제1 및 제2 패드들(192, 194) 각각은 보드(110)의 어느 한 변에 인접하는 2개의 모서리들 중 대응하는 어느 하나에 배치될 수 있다.
도 5a는 도 1에 도시된 발광 칩(D1)의 일 실시 예(300-1)를 나타낸다.
도 5a를 참조하면, 기판(121)은 반도체 물질 성장에 적합한 물질로 형성될 수 있다. 또한 기판(121)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(121)은 사파이어(Al203)이거나 또는 GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(121)의 상면에는 광 추출을 향상시키기 위하여 요철이 형성될 수 있다.
버퍼층(122)은 기판(121)과 발광 구조물(124) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 발광 구조물(124)과 기판(121) 사이에 배치될 수 있다.
버퍼층(122)은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다. 예컨대, 버퍼층(122)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(122)은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.
발광 구조물(124)은 버퍼층(122) 상에 배치될 수 있으며, 제1 도전형 반도체층(124a), 활성층(124b), 및 제2 도전형 반도체층(124c)을 포함하며, 빛을 발생할 수 있다.
제1 도전형 반도체층(124a)은 기판(121) 상에 배치되며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(124a)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(124a)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(124b)은 제1 도전형 반도체층(124a)과 제2 도전형 반도체층(124c) 사이에 배치될 수 있고, 제1 도전형 반도체층(124a) 및 제2 도전형 반도체층(124c)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124b)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있으며, 활성층(124b)은 1회 이상 교대로 배치되는 양자 우물층 및 양자 장벽층을 포함하는 양자 우물 구조일 수 있다.
예컨대, 활성층(124b)은 다중 양자 우물(MQW: Multi Quantum Well) 구조일 수 있다. 양자 장벽층의 에너지 밴드 갭은 양자 우물층의 에너지 밴드 갭보다 클 수 있다.
제2 도전형 반도체층(124c)은 활성층(124b) 상에 배치될 수 있고, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(124c)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(124c)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
활성층(124b)과 제1 도전형 반도체층(124a) 사이, 또는 활성층(124b)과 제2 도전형 반도체층(124c) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.
발광 구조물(124)은 제2 도전형 반도체층(124c)과 제2 전극(128) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(124c)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서는 제1 도전형 반도체층(124a)은 p형 반도체층으로, 제2 도전형 반도체층(124c)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(124)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 전극(127)의 배치를 위한 공간을 확보하기 위하여 활성층(124b) 및 제2 도전형 반도체층(124c)으로부터 제1 도전형 반도체층(124a)의 일 영역이 노출될 수 있다.
전도층(126)은 제2 도전형 반도체층(124c) 상에 배치되며, 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124b)으로부터 제2 도전형 반도체층(124c)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(126)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(127)은 노출되는 제1 도전형 반도체층(124a) 일 영역 상에 배치되며, 제2 전극(128)은 전도층(126) 상에 배치된다.
제1 전극(127)과 제2 전극(128)은 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 구리(Cu), 금(Au) 중 적어도 하나를 포함하여 단층 또는 다층 구조로 형성될 수 있다.
도 5b는 도 1에 도시된 발광 칩(D1)의 다른 실시 예(300-2)를 나타낸다.
도 5a와 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
도 5b를 참조하면, 발광 칩(300-2)은 제2 전극(205), 보호층(240), 전류 차단층(245), 발광 구조물(250), 패시베이션층(265), 제1 전극(270)을 포함한다.
제2 전극(205)은 발광 구조물(250) 아래에 배치되며, 발광 구조물(250)에 제2 전원(예컨대, 양(+)의 전압)을 제공할 수 있다.
예컨대, 제2 전극(205)은 지지 기판(210), 접합층(215), 확산 방지층(220), 반사층(225), 및 오믹층(230) 중 적어도 하나를 포함할 수 있다.
지지 기판(210)은 발광 구조물(250)을 지지할 수 있다. 지지 기판(210)은 전도성 물질, 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 또는 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속이거나, 또는 Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(215)은 지지 기판(210)과 확산 방지층(220) 사이에 배치될 수 있고, 지지 기판(210)을 확산 방지층(220)에 접합시킬 수 있다. 확산 방지층(220)이 생략될 경우에 접합층(215)은 지지 기판(210)과 반사층(225) 사이에 배치될 수 있다.
접합층(215)은 접합 물질, 예컨대, Au, Sn, Ni, Nb, In, Cu, Ag 또는 Pd 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
확산 방지층(220)은 지지 기판(210)과 반사층(225) 사이에 개재되며, 지지 기판(210)의 금속 이온이 반사층(225)과 오믹층(230)으로 전달 또는 확산하는 것을 방지할 수 있다.
확산 방지층(220)은 배리어 메탈(barrier metal), 예컨대, Pt, Ti, W, V, Fe, 또는 Mo 중 적어도 하나를 포함할 수 있으며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. 다른 실시 예에서 확산 방지층(220)은 생략될 수 있다.
반사층(225)은 확산 방지층(220) 상에 배치될 수 있다. 반사층(225)은 발광 구조물(250)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
반사층(225)은 반사 금속, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
또한 반사층(225)은 금속(또는 합금) 및 투광성 전도성 물질, 예컨대, IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), 또는 ATO(antimony tin oxide)를 이용하여 형성할 수 있다.
예를 들어, 반사층(225)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다. 다른 실시 예에서 반사층(225)은 생략될 수 있다.
오믹층(230)은 반사층(225)과 제2 도전형 반도체층(124c) 사이에 배치될 수 있으며, 제2 도전형 반도체층(124c)에 오믹 접촉(ohmic contact)되어 제2 도전형 반도체층(124c)으로 제2 전원이 원활히 공급되도록 할 수 있다.
예컨대, 오믹층(230)은 제2 도전형 반도체층(124c)과 오믹 접촉할 수 있는 물질, 예컨대, In, Zn, Sn, Ni, Pt, 또는 Ag 중 적어도 하나를 포함할 수 있다.
또한 오믹층(230)은 투광성 전도층과 금속을 선택적으로 사용하여 형성할 수 있다. 예컨대, 오믹층(230)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 포함할 수 있으며, 단층 또는 다층으로 구현될 수 있다.
다른 실시 예에서는 오믹층(230)은 생략될 수 있으며, 반사층(225)이 제2 도전형 반도체층(124c)과 오믹 접촉할 수 있다.
보호층(240)은 제2 전극(205)의 가장 자리 영역 상에 배치될 수 있다.
도 5b에 도시된 보호층(240)은 확산 방지층(220)의 가장 자리 영역 상에 배치될 수 있으며, 측면이 오믹층(230)과 접촉할 수 있으나, 실시 예가 이에 한정되는 것은 아니다. 예컨대, 보호층(240)은 오믹층(230)의 가장 자리 영역, 또는 반사층(225)의 가장 자리 영역, 또는 확산 방지층(220)의 가장 자리 영역 상에 배치될 수 있다.
전류 차단층(245)은 오믹층(230)과 발광 구조물(250) 사이에 배치된다.
전류 차단층(245)의 상면은 제2 도전형 반도체층(124c)과 접촉할 수 있고, 전류 차단층(245)의 하면 및 측면은 오믹층(230)과 접촉할 수 있으나, 이에 한정되는 것은 아니다.
전류 차단층(245)은 제1 전극(270)과 적어도 일부가 수직 방향으로 오버랩될 수 있다. 전류 차단층(245)은 발광 구조물(250) 내에서 전류를 분산시키는 역할을 할 수 있으며, 이로 인하여 발광 칩(300-2)의 발광 효율을 향상시킬 수 있다.
전류 차단층(245)은 반사층(225) 또는 오믹층(230)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(124c)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다.
예를 들어, 전류 차단층(245)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
전류 차단층(245)은 오믹층(230)과 제2 도전형 반도체층(124c) 사이에 배치되거나, 반사층(225)과 오믹층(230) 사이에 배치될 수 있으나, 이에 대해 한정하지는 않으며, 다른 실시 예에서 전류 차단층(245)은 생략될 수 있다.
발광 구조물(250)은 제2 전극(205) 상에 배치된다. 예컨대, 발광 구조물(250)은 오믹층(230) 및 보호층(240) 상에 배치될 수 있다.
발광 구조물(250)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있고, 발광 구조물(250)의 측면은 보호층(240)과 일부분이 수직 방향으로 오버랩될 수 있다. 보호층(240)의 일부 영역은 발광 구조물(250)과 수직 방향으로 오버랩될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(124c)으로부터 제1 도전형 반도체층(124a)으로 향하는 방향일 수 있다.
발광 구조물(250)은 제1 도전형 반도체층(124c), 활성층(124b), 및 제2 도전형 반도체층(124c)을 포함할 수 있다. 즉 발광 구조물(250)은 오믹층(230) 및 보호층(240) 상에 제2 도전형 반도체층(124c), 활성층(124b), 및 제1 도전형 반도체층(124a)이 순차로 적층된 구조일 수 있다. 제2 도전형 반도체층(124c), 활성층(124b), 및 제1 도전형 반도체층(124a)은 도 5a에서 상술한 바와 동일할 수 있다.
패시베이션층(265)은 발광 구조물(250)를 전기적으로 보호하기 위하여 발광 구조물(250)의 측면 상에 배치될 수 있다. 또한 패시베이션층(265)은 제1 도전형 반도체층(124a)의 상면의 가장 자리 영역, 또는 보호층(240)의 상면의 일부 영역 상에 배치될 수도 있다.
패시베이션층(265)은 전기 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 또한 패시베이션층(265)은 제1 전극(270)의 일 측과 접할 수 있다.
제1 전극(270)은 발광 구조물(250)의 상면에 배치된다. 제1 전극(270)은 전류 분산을 위하여 소정의 형상을 갖도록 디자인될 수 있다. 예컨대, 제1 전극(270)은 와이어가 본딩되는 패드부, 및 전류 분산으로 위해 패드부로부터 확장되는 가지 전극을 포함할 수 있다. 제1 도전형 반도체층(124a)의 상면은 광 추출 효율을 증가시키기 위해 요철 패턴(미도시)이 형성될 수 있다.
도 7은 실시 예에 따른 발광 소자 패키지(100)를 포함하는 조명 장치를 나타낸다.
도 7을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다. 광원부(1210)는 실시 예에 따른 발광 소자 패키지일 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 보드 115: 댐
D1 내지 D8: 발광 칩들 131 내지 134: 브릿지 다이오드 칩
142 내지 146: IC 칩들 152: 서지 보호용 칩
162: 제너 다이오드 칩 170: 몰딩부
180: 배선층 192, 194: 제1 및 제2 패드들.

Claims (10)

  1. 보드(Board);
    상기 보드 상에 배치되고, 상기 보드의 상부면을 노출하고 내주면이 폐곡면인 중공(hollowness)을 갖는 댐(dam);
    상기 중공에 의하여 노출되는 상기 보드의 상부면 상에 배치되는 발광 칩들; 및
    상기 댐 내부에 배치되고, 상기 발광 칩들을 교류 구동시키는 적어도 하나의 구동 칩을 포함하며,
    상기 댐은 상기 구동 칩들을 매립하는 발광 소자 패키지.
  2. 제1항에 있어서,
    상기 댐은 상기 보드 상부면의 제1 영역 상에 배치되고, 상기 중공은 상기 보드 상부면의 제2 영역을 노출하며, 상기 발광 칩들은 상기 제2 영역 상에 이격하여 배치되는 발광 소자 패키지.
  3. 제1항에 있어서,
    상기 댐은 위에 본 형상이 링(ring) 형상인 발광 소자 패키지.
  4. 제1항에 있어서,
    상기 발광 칩들을 밀봉하도록 상기 중공을 채우는 몰딩부를 더 포함하는 발광 소자 패키지.
  5. 제1항에 있어서,
    상기 댐은 상기 발광 칩들로부터 발생하는 빛을 반사시키는 발광 소자 패키지.
  6. 제1항에 있어서,
    상기 몰딩부는 상기 발광 칩들로부터 발생하는 빛을 파장을 변환시키는 형광체를 포함하는 발광 소자 패키지.
  7. 제1항에 있어서, 상기 적어도 하나의 구동 칩은,
    교류 전원을 정류하는 브릿지 다이오드 칩들; 및
    상기 브릿지 다이오드 칩들에 의하여 정류된 교류 전원에 기초하여, 상기 발광 칩들을 턴 온(turn on) 또는 턴 오프(turn off)시키는 IC 칩들을 포함하는 발광 소자 패키지.
  8. 제7항에 있어서, 상기 적어도 하나의 구동 칩은,
    외부로부터 유입되는 서지(surge)에 의하여 상기 발광 칩들 및 상기 구동 칩들이 파괴되는 것을 방지하는 서지 보호용 칩; 및
    상기 서지 보호용 칩에 정전원을 제공하는 제너 다이오드 칩을 더 포함하는 발광 소자 패키지.
  9. 제1항에 있어서,
    상기 구동 칩들의 상부면에서 상기 댐의 상부면까지의 제1 이격 거리는 0.4mm ~ 0.7mm이고, 상기 댐의 외주면, 및 내주면에서 상기 구동 칩들까지의 제2 이격 거리는 0.2mm ~ 1.7mm인 발광 소자 패키지.
  10. 제1항에 있어서,
    상기 댐의 내주면이 상기 보드의 상부면과 이루는 각도는 80° ~ 90°인 발광 소자 패키지.
KR1020140018019A 2014-02-17 2014-02-17 발광 소자 패키지 KR20150097014A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140018019A KR20150097014A (ko) 2014-02-17 2014-02-17 발광 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018019A KR20150097014A (ko) 2014-02-17 2014-02-17 발광 소자 패키지

Publications (1)

Publication Number Publication Date
KR20150097014A true KR20150097014A (ko) 2015-08-26

Family

ID=54059087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018019A KR20150097014A (ko) 2014-02-17 2014-02-17 발광 소자 패키지

Country Status (1)

Country Link
KR (1) KR20150097014A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043742A1 (ko) * 2022-08-26 2024-02-29 서울반도체주식회사 발광 다이오드 모듈 및 이를 포함하는 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043742A1 (ko) * 2022-08-26 2024-02-29 서울반도체주식회사 발광 다이오드 모듈 및 이를 포함하는 시스템

Similar Documents

Publication Publication Date Title
KR101028277B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛
CN105977246B (zh) 发光器件
US10217918B2 (en) Light-emitting element package
KR20140035212A (ko) 발광 소자 및 조명 시스템
JP2011187957A (ja) 発光素子および発光素子の製造方法
KR20130046755A (ko) 발광 소자
KR102181381B1 (ko) 발광소자
KR102063482B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101916144B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102065390B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20150007482A (ko) 발광 소자
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
KR101826979B1 (ko) 발광 소자 및 발광 소자 패키지
US9660145B2 (en) Light emitting device, light emitting device package having the same and light system having the same
KR20150097014A (ko) 발광 소자 패키지
KR102042443B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101744971B1 (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20160032429A (ko) 발광 소자 패키지
KR102412600B1 (ko) 발광 소자 및 발광 모듈
KR102142718B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR20180000971A (ko) 발광 소자
KR102164063B1 (ko) 발광소자
KR102200023B1 (ko) 발광소자
KR102026098B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application