JP4982098B2 - 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 - Google Patents

電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 Download PDF

Info

Publication number
JP4982098B2
JP4982098B2 JP2006094630A JP2006094630A JP4982098B2 JP 4982098 B2 JP4982098 B2 JP 4982098B2 JP 2006094630 A JP2006094630 A JP 2006094630A JP 2006094630 A JP2006094630 A JP 2006094630A JP 4982098 B2 JP4982098 B2 JP 4982098B2
Authority
JP
Japan
Prior art keywords
film
resistance change
crystal
semiconductor device
fluorite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006094630A
Other languages
English (en)
Other versions
JP2007273548A (ja
Inventor
野 恒 洋 井
池 正 浩 小
山 正 人 小
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006094630A priority Critical patent/JP4982098B2/ja
Publication of JP2007273548A publication Critical patent/JP2007273548A/ja
Application granted granted Critical
Publication of JP4982098B2 publication Critical patent/JP4982098B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、電気抵抗変化素子およびこの電気抵抗変化素子を含む半導体装置ならびにその製造方法に関する。
携帯電話などの普及に伴い、フラッシュメモリが大量に使用されるようになってきた。しかしながらフラッシュメモリには書き込み速度が遅いといった問題点がある。従来から様々な不揮発性メモリが提案されてきたが、近年急激に大容量化されたハードディスクの技術の転用が可能と考えられたＭＲＡＭ（Magnetic Random Access Memory）、近年の大容量ＤＶＤ（Digital Versatile Disk）の技術が転用可能と考えられたＰＲＡＭ（Phase change Random Access Memory）に加え、動作原理は不詳であるが近年抵抗変化現象が報告されて以来、急激に研究が進んだＲＲＡＭ（Resistive Random Access Memory）といった目新しい動作原理の不揮発性メモリでもってフラッシュメモリを置き換える検討が進んできた。特にＲＲＡＭは、単純な素子構造を有する電気抵抗変化素子を備え（例えば、特許文献１参照）、現在最も有力と考えられている動作原理によれば、素子サイズ依存性（スケーリングの問題）がほとんど無いため、注目されている。
特開２００５−３１７９７６公報
しかしながらＲＲＡＭは、電気抵抗変化素子の抵抗変化膜の成膜後に、抵抗変化膜の絶縁性を破るようなフォーミングと呼ばれる高電圧処置によって、抵抗変化をプログラムできるように変化させる処置が必要である。従来のフォーミングは自発的な絶縁破壊であるため、高電圧ストレスによって膜中にランダムに生じた欠陥が繋がったような不規則な絶縁破壊経路になっていると考えられる。実際、特許文献１の図４Ａに見られるように、抵抗変化が生じる電圧が０．７Ｖから１．２Ｖの範囲でばらつき、不規則な絶縁破壊経路を反映していると考えられる。
本発明は、上記事情を考慮してなされたものであって、フォーミング時の動作電圧のばらつきを低減することのできる電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法を提供することを目的とする。
本発明の第１実施形態による電気抵抗変化素子は、ＺｒおよびＨｆの少なくとも一方の元素を主成分として含む金属酸化物または金属酸窒化物を有し、前記金属酸化物または金属酸窒化物が蛍石型構造、蛍石型構造において陰イオンサイトが欠損した構造、立方晶の蛍石型結晶系が六方晶の結晶系となる状態に歪んだ構造、立方晶の蛍石型結晶系が菱面体晶の結晶系となる状態に歪んだ構造のいずれかである結晶構造を有する抵抗変化膜と、前記抵抗変化膜を挟むように設けられた１対の第１および第２電極と、を備え、前記抵抗変化膜の結晶構造は、一部または全部にＢｅｖａｎクラスターを有し、Ｖを蛍石型結晶構造における陰イオンサイトに陰イオンが存在しない空孔、Ｍを上記金属酸化物または金属酸窒化物の金属元素、Ｓを蛍石型結晶構造における最大の８面体型空隙サイトとしたとき、前記Ｂｅｖａｎクラスターのユニットセルにおける「…−Ｓ−Ｖ−Ｍ−Ｖ−Ｓ−…」となる直鎖状の連鎖の配列の方向が前記膜の主面に対して実質的に垂直である結晶の向きを有することを特徴とする。
なお、前記抵抗変化膜は、少なくとも２個以上のＢｅｖａｎクラスターが「−Ｖ−Ｍ−Ｖ−」方向に接することで、「−Ｓ−（Ｖ−Ｍ−Ｖ−Ｓ−）ｎ」（ただしｎは２以上の整数）となる連鎖を有し、前記連鎖の方向が前記抵抗変化膜の主面に対して実質的に垂直であるような結晶の向きを有していてもよい。
なお、前記第１および第２電極の少なくとも一方の電極と、前記抵抗変化膜との間に、
アモルファスなＺｒおよびＨｆの少なくとも一方を主成分として含む金属酸化物または金属酸窒化物を有する膜が設けられていてもよい。
なお、前記電気抵抗変化膜は、酸窒化物を有し、窒素の含有比率が１０．０原子％以上５７．１原子％以下であってもよい。
なお、前記抵抗変化膜の連鎖の方向が、前記抵抗変化膜の主面の法線に対して１０度以下の角度であってもよい。
なお、前記抵抗変化膜中の結晶は、
組成式がＭ２ＯＮ２（ここでＭはＺｒ、Ｈｆのいずれか一種類以上）によって記述されしかも結晶の属する空間群がＩａ／３（国際表記の２０６番）、
組成式がＭ７Ｏ８Ｎ４（ここでＭはＺｒ、Ｈｆのいずれか一種類以上）によって記述されしかも結晶の属する空間群がＲ／３（国際表記の１４６番）、
組成式がＭ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ（ここでＭはＺｒ、Ｈｆのいずれか一種類以上、ｐは１以上の整数でかつ、ｐが奇数であるかまたはｐが６の倍数である場合）によって記述されしかも結晶の属する空間群がＰ／３（国際表記の１４３番）
および組成式がＭ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ（ここでＭはＺｒ、Ｈｆのいずれか一種類以上、ｐは１以上の整数でかつ、ｐが６の倍数に２を足した整数であるかまたはｐが６の倍数に４を足した整数である場合）によって記述されしかも結晶の属する空間群がＲ／３（国際表記の１４６番）
のいずれかであってもよい。
なお、前記酸化物または酸窒化物は、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａの中のいずれか１種類以上の元素Ｍｅを含み、前記酸化物または酸窒化物に含まれる前記元素Ｍｅの全ての種類の合計の個数を[Ｍｅ]とし、前記酸化物または酸窒化物に含まれるＺｒおよびＨｆの元素の合計の個数を[Ｍ]とすると、比[Ｍｅ]／（[Ｍｅ]＋[Ｍ]）が０．０７以上０．２２以下であってもよい。
また、本発明の第２の態様による半導体装置は、上記のいずれかに記載の前記電気抵抗変化素子を、記憶装置の不揮発性記憶素子として備えていることを特徴とする。
なお、前記電気抵抗変化素子に一端が接続されたトランジスタを備えていてもよい。
また、本発明の第３の態様による半導体装置は、上記のいずれかに記載の前記電気抵抗変化素子と、前記電気抵抗変化素子に一端が接続されたトランジスタとを含む不揮発性ロジック素子を備えていてもよい。
また、本発明の第４の態様による半導体装置の製造方法は、基板上にＺｒおよびＨｆの少なくとも一方を主成分として含む金属酸窒化物からなる第１の膜を成膜するステップと、
前記第１の膜上に、８００℃以下の温度で結晶化する物質を含む第２の膜を成膜するステップと、８００℃を超える温度でアニールを施すことによって前記第１の膜と前記第２の膜との界面におけるエネルギーが最も低くなる方向が前記第１の膜の主面に実質的に垂直なるように配向させるステップと、を備えたことを特徴とする。
なお、８００℃以下の温度で結晶化する前記物質は、シリコンを主成分としていてもよい。
本発明によれば、フォーミング時の動作電圧のばらつきを低減することの可能な電気抵抗変化素子、およびこの電気抵抗変化素子を備えた半導体装置およびその製造方法を得ることができる。
本発明の実施形態を説明する前に、本発明の概念を説明する。
本発明の概念を最も単純化した構造は、抵抗変化膜における絶縁破壊が容易であるような結晶の向きを、膜の主面に対して垂直と見なせるような状態に向けたものである。ジルコニウムまたはハフニウムを主成分とする金属酸窒化物において、Ｚｒ７Ｏ８Ｎ４（［Ｎ］＝２１．１原子％）、Ｚｒ２ＯＮ２（［Ｎ］＝４０．０原子％）、Ｈｆ７Ｏ８Ｎ４（［Ｎ］＝２１．１原子％）、Ｈｆ２ＯＮ２（［Ｎ］＝４０．０原子％）といった組成は単相であることが知られ、結晶構造も知られている。上記金属酸窒化物結晶には、「…−Ｓ−（Ｖ−Ｍ−Ｖ−Ｓ−）ｎ…」（ただしｎは１以上の整数、Ｖは蛍石型結晶構造における陰イオンサイトに陰イオンが存在しないような空孔、Ｍは上記金属酸窒化物を構成する金属元素、Ｓは蛍石型結晶構造における最大の８面体型空隙サイト）といった連鎖が存在する。上記のような連鎖が存在すると、金属元素Ｍの電子軌道が陰イオンの空孔サイトＶにまで広がるため、連鎖上で空孔Ｖを介して隣り合う金属元素Ｍから金属元素Ｍへのバンドギャップが狭まり、絶縁破壊が生じやすくなる。
このような空孔は、ジルコニウムまたはハフニウムの酸窒化物に限らず、ジルコニウムまたはハフニウムの酸化物または窒化物または酸窒化物に３価の元素または２価の元素を添加した場合にも発生することが知られている。またジルコニウムまたはハフニウムの酸化物または窒化物または酸窒化物において、「…−Ｓ−Ｖ−Ｍｍ−Ｖ−Ｓ−…」（ＭｍはＺｒ、Ｈｆ、Ｙ、Ｓｃ、ランタノイド元素、Ａｌ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのいずれか１種類以上、Ｖは蛍石型結晶構造における陰イオンサイトに陰イオンが存在しないような空孔、Ｓは蛍石型結晶構造における最大の８面体型空隙サイト）といった連鎖を形成すると結晶の凝集エネルギーが低下することも知られているので、このような物質を使っても同様に絶縁破壊が生じやすい方向を作製することが可能である。
絶縁破壊が生じやすい方向を、膜の主面に対して事実上垂直とみなせるような向きにした場合、絶縁破壊経路は直線的になると考えられる。そこで、本発明者達は、フォーミングによって直線的な絶縁破壊経路を形成できれば、抵抗変化特性のばらつきを抑制することが可能であると、考えた。
以下、図面を参照して本発明の実施形態について詳細に説明する。
（第１実施形態）
本発明の第１実施形態による半導体装置を図１に示す。本実施形態の半導体装置は電気抵抗変化素子（不揮発性記憶素子）１を備えている。この電気抵抗変化素子１は、基板１１上に設けられ、抵抗変化膜４と、この抵抗変化膜４を挟むように形成された２つの電極２、６とを備えている。抵抗変化膜４は図１に示すように、１１１方向が基板１１に対して垂直となるような配向を持っている。
次に、本実施形態に係る電気抵抗変化素子１の製造方法を説明する。
まず、基板１１上に電気伝導性のある膜を電極２として成膜する。成膜方法はスパッタ法、ＣＶＤ(Chemical Vapor Deposition)法（ＡＬＤ: Atomic Layer Deposition法など類似な成法を含む）、ＭＢＥ(Molecular Beam Epitaxy)法、溶液塗布法、水熱合成法など各種可能である。中でもスパッタ法とＣＶＤ法が、膜質と産業的な採算とのバランスをとり易い。電気伝導性のある膜として、例えばＳｒＲｕＯ３のような電気伝導性酸化物、ＺｒＮまたはＨｆＮのような金属化合物、ＩｒやＰｔのような単体金属など各種挙げられ、１０５０℃程度の熱処理後も周辺物質との化学反応が少ない物質が好ましいものの、必須条件ではない。
なお、基板１１と電気伝導性のある膜２との間には、基板１１と電気伝導性のある膜２とが反応を起こさないように、１枚以上の複数のバリア膜を設けることも可能である。また上記電気伝導性のある膜は、基板に対してエピタキシャルに成膜することも可能である。電気伝導性のある膜が基板に対してエピタキシャルになるように、基板と電気伝導性のある膜との間に格子緩和膜を１枚以上挟むことも可能である。基板と電気伝導性のある膜の格子定数を調整するために、基板あるいは電気伝導性のある膜に応力または張力を加えることも可能である。
次に、電気伝導性のある膜２上に、事実上Ｈｆ２ＯＮ２なる組成であると見なせるような膜４を成膜する。成膜法は上記で説明したいずれの方法でも良く、あるいはＨｆＯ２を成膜後に窒化処置を施すような方法も可能である。Ｈｆ２ＯＮ２膜４はアモルファスでも良く、最初から１１１方向が基板１１に対して垂直となるような配向を持つように成膜しても良い。なお、本実施形態においては、後述する熱処理によって１１１方向が基板１１に対して垂直となる配向を得ている。一般的に成膜条件を変えることによって膜の結晶性や配向を変えることができることは、当業者であれば通常知るところである。本実施形態では化成スパッタ法によってアモルファスなＨｆ２ＯＮ２膜を成膜した。
本実施形態では、抵抗変化膜４としてハフニウム酸窒化物であるＨｆ２ＯＮ２膜を用いたが、Ｚｒ２ＯＮ２膜を用いることも可能である。ＺｒとＨｆは化学的性質が非常に良く似ていることが知られ、同様の結晶構造の酸窒化物となることが知られている。化学的性質が非常に良く似ているため、現在の技術を持ってしても両者の完全分離は難しく、通常入手可能なハフニウムまたはジルコニウムには、互いの元素が１原子％程度不純物として含まれることからも化学的類似性は明らかである。ハフニウムとジルコニウムのどちらの元素を用いても容易に同様の効果がある構造が得られることは、当業者であれば通常知るところである。ハフニウムはジルコニウムに比べて融点が高いため、耐熱性を要求する場合にはハフニウムを用いることが好ましく、ジルコニウムはハフニウムより資源的に多く存在し廉価であるため耐熱性がジルコニウムで十分であればジルコニウムを用いることが産業上好ましい。互いのイオン半径などもほとんど同じであり、任意組成で互いに固溶するが、例えば両者が等分に混在しているＨｆＺｒＯＮ２のような酸窒化物でも同様の効果が期待できることが容易に類推される。
次に、Ｈｆ２ＯＮ２膜４上に電気伝導性のある膜を電極６として成膜する。上記のＨｆ２ＯＮ２膜４の下の電極２と同じ物質でも良く、異なる物質でも良い。続いて、電極２、Ｈｆ２ＯＮ２膜４、電極６からなる積層膜に対して１０５０℃におけるスパイクアニール処理を施す。その結果、Ｈｆ２ＯＮ２膜が界面の影響を受けて、界面におけるエネルギーが最も低くなるような１１１方向が基板と垂直になるように配向する。このような方法で結晶配向させたＨｆ２ＯＮ２膜４のＸ線回折プロファイルおよびロッキングカーブの半値幅を図２乃至図５に示す。
２θ／θ法で測定された図２に示すグラフと、薄膜法で測定された図３に示すグラフにおいて出現するピークが異なるのは、ピークを示す結晶が基板面に対して配向していることを意味する。実際にロッキングカーブを調べてみると、図４に示す、２θ＝３１．０４°におけるロッキングカーブも、図５に示す、２θ＝６４．３６°におけるロッキングカーブも半値幅が約１０度であることが分かった。したがって、膜中の結晶の１１１方向は基板面に対する法線方向に対して１０度以下の角度をなしていることが分かった。
図３に示すグラフのＸ線回折ピーク位置に対して、Ｈｆ２ＯＮ２結晶からのものであることを確認するため、ハフニウム酸窒化物の結晶からのＸ線回折ピーク位置を計算したものを図６（ａ）、６（ｂ）に示す。図６（ａ）は、２θが１０度から７０度までの範囲の計算結果を示し、図６（ｂ）は２θが１０度から２８度までの範囲で図６（ａ）の強さを１０倍に拡大した図である。図６（ａ）、６（ｂ）からわかるように、ハフニウム酸窒化物のＸ線回折ピークは互いに似ているため、ピークプロファイルだけからどの結晶であるか同定するのは困難であることが分かる。
そこで、測定されたピーク位置を計算されたピーク位置に対して最小二乗法によるフィッティングを行った結果を図７（ａ）、７（ｂ）に示す。図７（ａ）は観測されたピーク位置に対応する面間隔（ｄobs.)と、計算されたピーク位置に対応する面間隔（ｄcalc.)が最も小さくなるようにフィッティングした結果を示す図であり、図７（ｂ）は計算された格子定数を示す図である。図７（ａ）において、ｈ、ｋ、ｌは結晶面の指数を示し、ｄo−ｄcは面間隔（ｄobs.)と面間隔（ｄcalc.)の差を示し、Ｑo.は面間隔（ｄobs.)に対応するＸ線の波数を示し、Ｑc.は面間隔（ｄcalc.) に対応するＸ線の波数を示す。また、図７（ｂ）において、ａは計算された格子定数、Δａは標準偏差を示す。図７（ａ）、７（ｂ）より、立方晶（空間群Ｉａ／３（国際表記２０６番））のＨｆ２ＯＮ２結晶であると仮定した場合、ピーク位置の測定値が計算値とよく一致することが分かった。他の結晶構造を仮定した場合は測定値と計算値が一致しないため、結晶構造の仮定が否定できることが分かった。なお、記号「／３」は数字３の上に記号「−」がついたものを意味している。
この過程において、界面層に十分注意を払う必要がある。例えば界面における結晶核形成または結晶成長が抑制されるような組成の界面反応層があると、配向したＨｆ２ＯＮ２膜４の形成のために、より過酷な熱処理条件を要する。具体例として、電極２、６としてシリサイド電極膜を用いる場合、Ｈｆ２ＯＮ２膜中にシリサイドを構成するシリコン原子が混入してＨｆＳｉＯＮからなる界面反応相が１ｎｍ程度形成される。ＨｆＳｉＯＮはＨｆ２ＯＮ２より結晶成長が抑制されるため、本実施形態のようにするためにはより高温または長時間の処理が必要となり、現実のＬＳＩプロセスにて用いることが困難になるので注意が必要である。また界面に十分に注意を払わない別の例として、例えば界面においてモフォロジーの悪い状態になっていると、特に尖端部で結晶成長を誘発し、アニール後の結晶の配向性が乱れたりモフォロジーの悪さを拡大したりするようになってしまう。
Ｈｆ２ＯＮ２結晶は立方晶であり、蛍石型結晶構造の陰イオンを欠損（陰イオンサイトに空孔を発生）させた構造と見なす事ができる。膜厚方向が１１１方向となるように配向したＨｆ２ＯＮ２膜４は、図８に示したように膜厚方向に「…−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−）ｎ…」といった絶縁破壊が起こりやすいような連鎖が発生している。ただしｎは十分大きな値であり、膜中の結晶粒径を上記連鎖の基本周期で割った値であると事実上見なせるような整数値である。１１１方向以外にも、１１−１、１−１１、−１１１といった方向にも連鎖があるが、それらがＨｆ２ＯＮ２膜４の膜厚方向となす角度は図９に示すように７０．５度であり、その方向に絶縁破壊が生じるとは考えにくい。
以上のことから、本実施形態の電気抵抗変化素子１は、図１９（ａ）に示すように、空孔の連鎖の方向が膜面に実質的に垂直な方向に形成されるため、絶縁破壊路が膜面に実質的に垂直な方向となる。なお、本明細書においては、絶縁破壊路（連鎖の方向）が膜面に実質的に垂直であるとは、膜面の法線に対して、絶縁破壊路が１０度以内にあることを意味する。
他方、従来の電気抵抗変化素子は、図１９（ｂ）に示すように、抵抗変化膜４０に形成される空孔が膜面に実質的に垂直な方向に形成されず、曲がって形成されるため、絶縁破壊路が膜面に実質的に垂直な方向とならない。
以上説明したように本実施形態によれば、抵抗変化膜４は１１１方向、すなわち膜面に垂直な方向に絶縁破壊が起こりやすい連鎖が発生している。このため、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
（第２実施形態）
次に、本発明の第２実施形態による半導体装置を説明する。
第１実施形態の半導体装置においては、抵抗変化膜４として窒素の組成比［Ｎ］が４０．０原子％のＨｆ２ＯＮ２膜（またはＺｒ２ＯＮ２膜、ＺｒｘＨｆ１−ｘＯＮ２膜）を用いたが、窒素の組成［Ｎ］が２１．１原子％のＨｆ７Ｏ８Ｎ４膜（またはＺｒ７Ｏ８Ｎ４膜、ＺｒｘＨｆ１−ｘＯ８Ｎ４膜）を用いることも可能である。第２実施形態の半導体装置は、第１実施形態の半導体装置において、抵抗変化膜４としてＨｆ７Ｏ８Ｎ４膜を用いた構成となっている。
Ｈｆ７Ｏ８Ｎ４結晶は菱面体晶（空間群Ｒ／３（国際表記の１４６番）であり、立方晶の蛍石型結晶を１１１方向に変形させた構造と見なすことができる。ここで記号「／３」は数字３の上に記号「−」が設けられたものを意味する。蛍石型構造と見なしたときの陰イオンサイトにはいくつか欠損があり、図１０（ａ）に示すように１１１方向に「…−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−）ｎ…」といった絶縁破壊が生じやすい連鎖が発生している。ただしｎは十分大きな値であり、膜中の結晶粒径を上記連鎖の基本周期で割った値であると事実上見なせるような整数値である。本結晶構造のユニットセルはＢｅｖａｎクラスターであり、Ｂｅｖａｎクラスターが上記連鎖方向に結晶粒径と同等の長さまで積層されているような構造である。Ｂｅｖａｎクラスターは図１０（ｂ）に示したような形態であり、基本的には蛍石型構造であるが、陰イオンサイトに２箇所欠損があることによってＭ７Ａ１４−２といったクラスターを形成している。ここで、ＭはＨｆまたはＺｒ、Ａは陰イオンを表す。
上記菱面体晶の座標軸の取り方として六方晶的にとることも可能であり、この場合は、菱面体晶は六方晶となり、上記連鎖は０００１方向となる。Ｈｆ７Ｏ８Ｎ４の場合、上記連鎖は菱面体晶の座標軸を採用した際の１１１方向すなわち六方晶の座標軸を採用した際の０００１方向に限られる。
以上説明したように本実施形態によれば、抵抗変化膜４は菱面体晶の座標軸を採用した際の１１１方向、すなわち膜面に実質的に垂直な方向に絶縁破壊が起こりやすい連鎖が発生している。このため、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
（第３実施形態）
次に、本発明の第３実施形態による半導体装置を説明する。
本実施形態の半導体装置は、第１実施形態の半導体装置において、抵抗変化膜４として、窒素の組成比率［Ｎ］が１６．５原子％のＨｆ７Ｏ９．２Ｎ３．２膜（またはＺｒ７Ｏ９．２Ｎ３．２膜、ＺｒｘＨｆ１−ｘＯ９．２Ｎ３．２膜）を用いた構成となっている。なお、Ｈｆ７Ｏ９．２Ｎ３．２膜の代わりにＺｒ７Ｏ９．２Ｎ３．２膜、またはＺｒｘＨｆ１−ｘＯ９．２Ｎ３．２膜を用いても良い。
Ｈｆ７Ｏ９．２Ｎ３．２結晶は菱面体晶（空間群Ｐ／３（国際表記の１４３番））であり、Ｂｅｖａｎクラスター５個が「−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−）５」鎖を形成するように積層され、その後１層のＢｅｖａｎクラスターと同じ形状ではあるが陰イオンサイトに欠損が無いＭ７Ｏ１４クラスターが１層積層されている構造である。ここで、ＭはＨｆまたはＺｒを示す。
したがって、このような組成の結晶構造の場合、上記連鎖は５周期で途切れ、１周期分の欠損の無い層が挟まるような構造、すなわち「…−Ｓ−｛（Ｖ−Ｈｆ−Ｖ−Ｓ−）５（Ｏ−Ｈｆ−Ｏ−Ｓ−）｝ｍ…」のような断続的な連鎖が生じている。ここで、ｍは１以上の整数を示す。
この場合も、１１１方向が基板の法線方向となるように結晶を形成することで、５周期分の絶縁破壊が発生しやすい連鎖が膜厚方向に実質的に向いた構成となり、絶縁破壊経路を直線状に誘導し、絶縁破壊後の特性を揃える効果があることが分かる。
以上説明したように、本実施形態も、第１または第２実施形態と同様に、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
（第４実施形態）
次に、本発明の第４実施形態による半導体装置を説明する。
第３実施形態では、抵抗変化膜４として窒素の組成比率［Ｎ］が１６．５原子％であるＨｆ７Ｏ９．２Ｎ３．２膜（または、Ｚｒ７Ｏ９．２Ｎ３．２膜、ＺｒｘＨｆ１−ｘＯ９．２Ｎ３．２膜等）を用いたが、より一般的に窒素の組成比率［Ｎ］が１００×（４ｐ−４）／（１９ｐ＋２）原子％のＨｆ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ膜（Ｚｒ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ膜、Ｚｒ７ｘＨｆ７（１−ｘ）Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ膜）を用いることができる。ここでｐは１以上の整数である。第４実施形態の半導体装置は、第３実施形態の半導体装置において、抵抗変化膜としてＨｆ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ膜を用いた構成となっている。
この場合、ｐが奇数の場合か、またはｐが６の倍数である場合に結晶の空間群はＰ／３であり、ｐが６の倍数に２を足した整数か、またはｐが６の倍数に４を足した整数である場合に結晶の空間群はＲ／３である。
この場合、Ｂｅｖａｎクラスター（ｐ−１）個が「−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−）（ｐ−１）」鎖を形成するように積層され、その後１層のＢｅｖａｎクラスターと同じ形状ではあるが陰イオンサイトに欠損が無いＭ７Ｏ１４クラスターが１層積層されている構造である。ここで、ＭはＨｆまたはＺｒを示す。
したがって、このような組成の結晶構造の場合、上記連鎖は（ｐ−１）周期で途切れ、１周期分の欠損の無い層が挟まるような構造、すなわち「…−Ｓ−｛（Ｖ−Ｈｆ−Ｖ−Ｓ−）（ｐ−１）（Ｏ−Ｈｆ−Ｏ−Ｓ−）｝ｍ…」のような断続的な連鎖が生じている。ここで、ｍは１以上の整数である。
この場合も１１１方向が基板の実質的に法線方向になるように結晶を形成することで、（ｐ−１）周期分の絶縁破壊が発生しやすい連鎖が膜厚方向に向いた構成となる。これにより、絶縁破壊経路を直線状に誘導し、絶縁破壊後の特性を揃える効果があることが分かる。
特にｐ＝２である場合、［Ｎ］＝１０．０原子％のＨｆ７Ｏ１１Ｎ２膜（または、Ｚｒ７Ｏ１１Ｎ２膜、Ｚｒ７ｘＨｆ７（１−ｘ）Ｏ１１Ｎ２膜）となり、１層のＢｅｖａｎクラスターと、１層のＢｅｖａｎクラスターと同じ形状ではあるが陰イオンサイトに欠損が無いＭ７Ｏ１４クラスターが積層されているような構造である。ただしＭはＨｆまたはＺｒである。
このような場合、「…−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−Ｏ−Ｈｆ−Ｏ−Ｓ−）ｍ…」といった状況であって「…−Ｓ−（Ｖ−Ｈｆ−Ｖ−Ｓ−）…」連鎖が最も短いが、それでもＶ−Ｈｆ−Ｖといった配置が１１１方向を向いているために１１１方向への絶縁破壊が最も発生しやすいといった状況には変わりが無い。
以上説明したように、本実施形態によれば、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
（第５実施形態）
次に、本発明の第５実施形態による半導体装置を、図１１を参照して説明する。本実施形態の半導体装置は、図１に示す第１実施形態の半導体装置において、電気抵抗変化素子１を、図１１に示す電気抵抗変化素子１Ａに置き換えた構成となっている。本実施形態に係る電気抵抗変化素子１Ａは、図１に示す電気抵抗変化素子において、抵抗変化膜４を非晶質膜７と、膜厚方向（膜面に垂直な方向）に絶縁破壊誘導路を有する膜８との積層膜に置き換えた構成となっている。
次に、本実施形態に係る電気抵抗変化素子の製造方法を説明する。
まず、シリコン基板１１上に電極２となる導電性膜を成膜する。続いて、導電性膜２上に窒素の組成比率［Ｎ］が４０原子％であるアモルファスなＨｆＯＮ膜７を成膜した。このＨｆＯＮ膜７上に電極６となる多結晶シリコン膜を成膜し、１０６５℃にてスパイクアニール（数ミリ秒程度）を実施した。このように構成された電気抵抗変化素子の断面写真を図１２に示す。
図１２からわかるように、ＨｆＯＮ膜７の多結晶シリコン膜６と接する側においてＨｆ２ＯＮ２の柱状結晶８が形成されている。Ｈｆ２ＯＮ２の柱状結晶８の配向を、各結晶に対して調べたものが図１３に示す。図１３から、ほとんどの結晶が、１１１方向が膜厚方向となるように配向されていることがわかる。結晶の配向が膜の堆積方向の情報を反映しているということは、結晶核が膜の堆積方向の情報を有している部分に発生したことを意味し、それはすなわちＨｆＯＮ膜７の界面部分に他ならない。図１２および図１３においては、結晶核は、ＨｆＯＮ膜７の界面までシリコンが含まれないような側である多結晶シリコン膜６との界面に発生し、上記結晶核は上記界面においてエネルギーが低くなるような１１１方向に生成し、上記結晶核を基点に柱状のＨｆ２ＯＮ２の結晶８が成長したと考えれば、図１２および図１３の膜構造は理解される。
一方、界面においてシリコンが混入していると考えられる基板側では、シリコンのために結晶核生成または結晶成長が抑制され、結果としてアニールを経てもアモルファスのまま保たれたと考えられる。したがって、図１２および図１３は界面層を制御することが本実施形態の構造を作製するために重要であることを端的に示す写真である。
結晶化のアニールが不十分で、図１２に示すようにアモルファスな部分が残ったままの膜であっても、例えばＲＲＡＭの駆動電圧のばらつきを抑制するためには十分効果がある。なぜならば、アモルファス部分すなわち不規則な絶縁破壊が発生する部分の厚みが減っているので、ばらつきが少なくなるからである。
アモルファス部分はストレス誘起の欠陥サイトの大きさ程度（ＨｆＳｉＯＮであれば比較的大きく２ｎｍ〜４ｎｍ程度）に抑制されることが望ましい。なぜならば、高々１個の欠陥で絶縁破壊が発生するために、事実上絶縁破壊経路が直線に保つことができるからである。このように上記アモルファス部分の膜厚が上記ストレス誘起欠陥サイトの大きさ程度であれば、既に述べたアモルファス部分が無い構造と全く同じ特性ばらつきの抑制効果が期待できる。
このようにアモルファス部分が残っている構造を採用すると、比較的広い範囲の熱処理条件で適用可能であり、例えばスパイクアニールによっては熱処理温度の基板面内分布が問題になることがあるが、多少の基板面内に温度分布があっても特性のばらつきに影響がでない、といった大きな利点がある。
本実施形態においては、スパイクアニールは１０６５℃で行ったが、ＨｆＯＮ膜７上に成膜された多結晶シリコン膜は８００℃以下の温度で結晶化するため、スパイクアニールは８００℃を超える温度で行ってもよい。
以上説明したように、本実施形態によれば、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
本実施形態において、Ｈｆの代わりにＺｒ、またはＨｆとＺｒの合金を用いても、全く同様の効果をえることができることはいうまでもない。
（第６実施形態）
次に、本発明の第６実施形態による半導体装置を説明する。
第５実施形態においては窒素の組成比率（すなわち窒素の濃度）が４０原子％のアモルファスなＨｆＯＮ膜を形成したが、第６実施形態の半導体装置は、窒素の濃度が４０原子％のアモルファスなＨｆＯＮ膜の代わりに、窒素の濃度が５０原子％のアモルファスなＨｆＯＮ膜を形成した構成となっている。
このような窒素の濃度が５０原子％のＨｆＯＮ膜をアニールして結晶成長させると、窒素濃度が４０原子％であるＨｆ２ＯＮ２結晶の部分と、結晶化せずにアモルファスなまま取り残され、しかも余分の窒素が濃縮されて、アニール前の窒素濃度５０原子％より高いアモルファスなＨｆＯＮ膜の部分とに分かれる。
なお、アモルファスなＨｆＯＮ膜の窒素濃度の上限は５７．１原子％である。これは、このときのアモルファスなＨｆＯＮ膜は窒素濃度が５７．１原子％となるＨｆ３Ｎ４となるからである。なぜならば、Ｈｆ３Ｎ４は準安定な絶縁体として知られ、１０００℃程度の熱処理を経ても安定に存在しうることが知られているからである。上記アニール時に少しでも酸素があれば、酸素の分だけＨｆ２ＯＮ２が析出し、酸素が使い果たされた後はＨｆ３Ｎ４アモルファス状態となっていることが推測される。
一方で、窒素濃度が５７．１原子％を超えるＨｆＯＮ膜は、準アロイ的な組成式である（ＨｆＯ２）１−ｘ（Ｈｆ３Ｎ４）ｘといった範囲から外れ、膜中で窒素が単離したガスとして気泡のような形で入っている可能性が高く、素子特性への悪影響が懸念される。
また、窒素濃度の下限は１０．０原子％と考えられる。なぜならば窒素濃度が１０．０原子％以下であると、上記連鎖が生じないばかりではなく、ＨｆＯ２の結晶が析出するため、配向された状態を作るのが困難になることが懸念される。
以上説明したように、本実施形態によれば、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
本実施形態において、Ｈｆの代わりにＺｒ、またはＨｆとＺｒの合金を用いても、全く同様の効果を得ることができることは、いうまでもない。
（第７実施形態）
次に、本発明の第７実施形態による半導体装置を説明する。
第１乃至第４実施形態における抵抗変化膜４または第５乃至第６実施形態における絶縁破壊誘導路を有する膜８は、ＨｆまたはＺｒの酸化物ないしは酸窒化物、ＨｆとＺｒの合金の酸化物ないしは酸窒化物であった。本実施形態の半導体装置は、抵抗変化膜４または絶縁破壊誘導路を有する膜８として、ＨｆまたはＺｒの酸化物ないしは酸窒化物、ＨｆとＺｒの合金の酸化物ないしは酸窒化物に、希土類元素（Ｓｃ，Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）またはアルカリ土類元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）またはＡｌを７原子％以上２２原子％以下含んでいる構成となっている。すなわち、上記酸化物または酸窒化物は、希土類元素、アルカリ土類元素、およびＡｌのうちのいずれか１種類以上の元素Ｍｅを含み、上記酸化物または酸窒化物に含まれる上記元素Ｍｅの全ての種類の合計の個数を[Ｍｅ]とし、上記酸化物または酸窒化物に含まれるＺｒおよびＨｆの元素の合計の個数を[Ｍ]とすると、比[Ｍｅ]／（[Ｍｅ]＋[Ｍ]）が０．０７以上０．２２以下である構成となっている。
このような結晶が蛍石型構造、またはその原子位置の変位（原子拡散を伴わない変位、マルテンサイト的な変位）、またはその原子位置における原子の欠損によって生じた派生構造と見なせるような構造であって、蛍石型結晶構造と見なした際の１１１方向が膜厚方向と事実上平行であるような配向を作製する。
添加する希土類元素（Ｓｃ，Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）またはアルカリ土類元素（Ｍｇ、Ｃａ、Ｓｒ、Ｂａ）またはＡｌを７原子％以上２２原子％以下含むことが良い理由は、この組成範囲においてイオン伝導性が高まることが知られていることに対応する（例えば、図１４参照）。なお、図１４は、A.Kvist、Physics of electrolyte (ed. J Hladic) vol.1 Academic Press ('72)より引用した。
イオン伝導性が高いと言うことは、陰イオンサイトに欠損があるということである。陰イオンサイトの欠損は図１５（Diffuse scattering and disorder in zirconia、Friedrich Frey, Hans Boysen and Ines Kaiser-Bischoff、Z. Kristallogr. 220 (2005) 1017-1026より引用）に示すように、添加元素を挟んで対になりやすいことが知られ、局所的にはＢｅｖａｎクラスターのような形状が出現する。
ただし、この構造では「−Ｓ（−Ｖ−Ｍｍ−Ｖ−Ｓ）−」（ただしＭｍはＨｆ，Ｚｒ、希土類元素、アルカリ土類元素、Ａｌのいずれか１種類以上）といった配列が１１１方向、１１−１方向、１−１１方向、−１１１方向にランダムに生じている状況である。
添加元素が７原子％未満では上記配列が互いに遠く離れているため絶縁破壊が起こりにくい。添加元素が２２原子％を超えると、上記配列は連鎖しやすくなるが、陽イオンサイトへ添加した元素のイオン半径がＨｆまたはＺｒのイオン半径と異なることから上記連鎖経路に歪みを与え、陰イオンの伝導性が低下する。すなわち絶縁破壊が起こりにくくなる。
希土類元素やアルカリ土類元素やＡｌの付近に陰イオンサイトの欠損があっても、希土類元素やアルカリ土類元素やＡｌのｄ軌道は空であるため、バンド的には絶縁破壊が起こりやすい訳ではない。
したがって、本実施形態の絶縁破壊誘導機構は第１実施形態乃至第６実施形態とは異なる原理によっている。すなわち、電場を加えることにより陰イオンが流動し、結果として「−Ｓ（−Ｖ−Ｍｍ−Ｖ−Ｓ）ｐ−」といった連鎖が膜厚方向に揃い、上記連鎖上ではなくて上記連鎖の付近の陰イオンが欠損することによって絶縁破壊が起こるといった機構による。ただし、ｐは２以上の整数、ＭｍはＨｆ、Ｚｒ、希土類元素、アルカリ土類元素、Ａｌのいずれか１種類以上を表す。
本実施形態による機構から考えると、第１実施形態乃至第６実施形態に示した構成と比較して絶縁破壊経路がより複雑になっていることが予想される。しかしながら実用上はこれでも十分である可能性がある。
以上説明したように、本実施形態によれば、フォーミング時の動作電圧のばらつきを低減することができる。これにより、動作特性の揃った電気抵抗変化素子を得ることができる。
なお、第１実施形態乃至第７実施形態において、抵抗変化膜への電極２、６の材料（以下、単に電極材料という）として、例えばＳｒＲｕＯ３のような電気伝導性酸化物、ＺｒＮまたはＨｆＮのような金属化合物、ＩｒやＰｔのような単体金属を用いることができる。
また、電極材料としてＴｉＮまたはＴｉＡｌＮを用いることも可能である。ＴｉＮやＴｉＡｌＮはシリコン基板の１００面に対してエピタキシャル成長させることが可能であり、化学的に安定な上に、融点が３２９０°C程度もあるため熱処理を行っても抵抗変化膜への拡散が無いなどの利点がある。ＴｉＡｌＮの方がＴｉＮよりも耐酸化性が良い利点があるが、製造条件が若干厳しくなる問題点がある。
また、電極材料としてＺｒＮ、ＺｒＡｌＮ、ＨｆＮ、ＨｆＡｌＮなどを用いることも可能である。これらも融点が高く、ＺｒＮの融点は２９６０°Ｃ、ＨｆＮの融点は３３０５°Ｃである。ＺｒＡｌＮやＨｆＡｌＮの融点の正確なデータは無いが、それぞれＺｒＮやＨｆＮの融点より若干高いと予想される。化学的に安定な上に、熱処理を行っても抵抗変化膜への拡散が無いなどの利点がある。その他金属窒化物は一般に融点が高く、化学的に安定で、金属的な電気伝導性を示すものがほとんどである。例えばＴａＮの融点は３０９０°Ｃ、ＮｂＮの融点は２３００°Ｃ、ＶＮの融点は２０５０°Ｃなどと高く、化学的に安定な金属である。
また、電極材料としてＲｕＯＸ，ＯｓＯＸ、ＲｈＯＸ、ＩｒＯＸ、ＰｄＯＸ、ＰｔＯＸなどの白金族元素の酸化物を用いることも可能である。これらの融点は最大でも１０００℃を超える程度であって必ずしも高くは無いが、金属的電気伝導を示す酸化物であるために、酸化物または酸窒化物であるような抵抗変化膜との化学的安定性に優れるといった利点がある。金属的電気伝導を示す酸化物には、これらの他にもＳｒＲｕＯ３、Ｓｒ２ＲｕＯ４、ＢａＲｕＯ３なども知られる。これらのアルカリ土類金属を添加した白金族酸化物の融点は１０００℃を超え、より好ましいと考えられる。特にＳｒＲｕＯ３は最も好ましい電極材料の一つである。これらの他にも例えば単一金属酸化物のＮｂＯ、ＭｏＯ２などや、ペロブスカイト類似複合金属酸化物のＬａＴｉＯ３、ＬａＶＯ３、ＳｒＦｅＯ３、ＣａＶＯ３、ＳｒＭｏＯ３、ＳｒＩｒＯ３、ＢａＭｏＯ３、ＢａＩｒＯ３、ＣａＭｏＯ３、ＣａＮｂＯ３、ＳｒＮｂＯ３、ＢａＮｂＯ３、ＫＭｏＯ３、ＬａＭｎＯ３、ＬａＮｉＯ３、ＳｒＣｒＯ３、Ｐｂ２Ｍ２Ｏ７、ＬｉＴｉ２Ｏ４、ＹＣｏＯ３、ＥｒＣｏＯ３、ＬａＣｏＯ３、Ｌｎ２ＮｉＯ４（Ｌｎはランタノイド元素）、Ｌａ４ＢａＣｕ５Ｏ１３、Ｌａ５ＳｒＣｕ６Ｏ１５、Ｂｉ４Ｓｅ４Ｃｕ５Ｏ１９＋ｙなどや、パイロクロア複合酸化物のＡ２Ｂ２Ｏ７−ｘ（ＡはＹ、Ｌｎ（Ｌｎはランタノイド元素）、Ｔｌ、Ｉｎ、Ｐｂ、Ｂｉ、Ｂ、Ｃｄなど、ＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｎｂ、Ｍｏ、Ｚｒ、Ｔｃ、Ｈｆ、Ｒｅ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｓｉ、Ｇｅ、Ｓｎ、Ｇａ、Ｓｂなど）や、銅酸化物系高温超電導体のＬａ（２−ｘ）ＢａｘＣｕＯ４（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｌａ（２−ｘ）ＳｒｘＣｕＯ４（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、ＹＢａ２Ｃｕ３Ｏ７、ＹｍＢａ２Ｃｕ３Ｏ７（ＹｍはＹｔ、Ｌｕ、Ｔｍ、Ｈｏなど）、Ｂｉ２Ｓｒ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋４）（ｎ＝１、２、３）、ＴｌＭ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋２．５）（ｎは１から５までの整数、ＭはＢａまたはＳｒ）、Ｔｌ２Ｍ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋４）（ｎは１から３までの整数、ＭはＢａまたはＳｒ）、ＨｇＢａ２Ｃａ（ｎ−１）ＣｕｎＯ（２ｎ＋２）（ｎは１から３までの整数）、Ｎｄ（２−ｘ）ＣｅｘＣｕＯ４、Ｓｒ（１−ｘ）ＮｄｘＣｕＯ２、Ｓｒ（１−ｘ）ＢａｘＣｕＯ２（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｌａ１．６Ｓｒ０．４ＣａＣｕ２Ｏ６、Ｌａ１．７Ｃａ１．３Ｃｕ２Ｏ６などや、酸化物超伝導体のＢａ（１−ｘ）ＫｘＢｉＯ３（ｘは超伝導発現組成または過剰ドープ組成領域となる値）、Ｓｒ２ＲｕＯ４、ＢａＰｂ（１−ｘ）ＢｉｘＯ３、Ｂｉ（２−ｘ）ＧｄｘＲｕ２Ｏ７、Ｌａ（１−ｘ）ＳｒｘＭｎＯ３、Ｚｎ（１−ｘ）ＬｉｘＶ２Ｏ４などや、組成ずれ酸化物半導体のＳｎＯ２、ＴｉＯ２、Ｃｕ２Ｏ、Ａｇ２Ｏ、Ｉｎ２Ｏ３、Ｔｌ２Ｏ３、ＺｎＯ、ＢａＴｉ（Ｎｂ）Ｏ３、ＳｒＴｉ（Ｎｂ）Ｏ３、ＬａＣｒＯ３、ＷＯ３、ＴｌＯＦなどや、ドープされることで金属的な電気伝導を示すようになったモット絶縁体のＮｉＯ、ＣｏＯ、ＣｕＯ、Ｃｒ２Ｏ３、ＭｎＯ、（Ｖ（１−ｘ）Ｃｒｘ）２Ｏ３、Ｆｅ３Ｏ４、ＶＯ２、Ｔｉ２Ｏ３、ＴｉｎＯ（２ｎ−１）（ｎは３から６までの整数）などや、ｆ電子系電気伝導体のＥｕＯｘ（Ｇｄ）（ｘは１．５以上２以下の値）なども可能である。１０５０℃程度の熱処理後も周辺物質との化学反応が少ない物質が好ましいものの、必須条件ではない。
また、電極材料として、酸素を含まない化合物系電気伝導体であるＨｆＢ、ＨｆＢ２、ＨｆＣ、ＴａＢ、ＴａＣ、ＴａＣ２、Ｔａ２Ｃ、ＴａＮ、ＷＢ、ＷＣ、Ｗ２Ｃ、ＷＣ２、ＷＮ、ＲｅＢ、ＲｅＣ、ＲｅＮ、ＯｓＢ、ＯｓＣ、ＯｓＮ、ＩｒＢ、ＩｒＣ、ＩｒＮ、ＰｔＢ、ＰｔＣ、ＰｔＮ、ＲｕＢ、ＲｕＣ、ＲｕＮ、ＲｈＢ、ＲｈＣ、ＲｈＮ、ＰｄＢ、ＰｄＣ、ＰｄＮ、ＬｎＢ６（Ｌｎはランタノイド元素）、ＬｎＣ（Ｌｎはランタノイド元素）、ＬｎＮ（Ｌｎはランタノイド元素）、ＺｒＢ、ＺｒＢ２、ＺｒＣ、ＮｂＢ、ＮｂＣ、ＮｂＣ２、Ｎｂ２Ｃ、ＮｂＮ、ＭｏＢ、ＭｏＣ、Ｍｏ２Ｃ、ＭｏＮ、ＴｉＢ、ＴｉＢ２、ＴｉＣ、ＶＢ、ＶＣ、ＶＮ、ＣｒＢ、ＣｒＣ、Ｃｒ３Ｃ２、ＣｒＮ、ＭｎＢ、ＭｎＣ、ＭｎＮ、ＦｅＢ、ＦｅＣ、ＦｅＮ、ＣｏＢ、ＣｏＣ、ＣｏＮ、ＮｉＢ、ＮｉＣ、ＮｉＮ、ＨｆＳｉ、ＺｒＳｉ、ＴｉＳｉ、ＴａＳｉ、ＷＳｉ、ＲｅＳｉ、ＯｓＳｉ、ＩｒＳｉ、ＰｔＳｉ、ＮｂＳｉ、ＭｏＳｉ、ＲｕＳｉ、ＲｈＳｉ、ＰｄＳｉ、ＶＳｉ、ＣｒＳｉ、ＭｎＳｉ、ＦｅＳｉ、ＣｏＳｉ、ＣｏＳｉ２、ＮｉＳｉ、ＮｉＳｉ２、ＬｎＳｉ（Ｌｎはランタノイド元素）などを用いることも可能である。これらは融点が高いため、上記抵抗変化膜とのコンタミネーションが少ない利点がある。
また、電極材料として、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉなどの高融点金属単体、およびこれらの合金、およびこれら高融点金属単体へ元素を添加したものを用いることも可能である。融点が高いことによる利点は上記同様である。
（第８実施形態）
次に、本発明の第８実施形態による半導体装置の製造方法を図１６乃至図１８を参照して説明する。本実施形態の製造方法によって製造される半導体装置は、少なくとも１個のメモリセルを有する記憶装置であって、メモリセルは、上記第１乃至第７実施形態のいずれかの電気抵抗変化素子、例えば第１実施形態の電気抵抗変化素子１と、選択トランジスタとを備えている。
まず、シリコン基板１１上にアモルファスなＨｆＯＮゲート絶縁膜２４を形成する。組成は窒素の組成比［Ｎ］が２１．１原子％とする。ＨｆＯＮゲート絶縁膜２４の両界面にはシリコンが主成分であるＳｉＯＮ膜２４ａ、２４ｂが形成される。ＨｆＯＮゲート絶縁膜２４上に界面膜２４ｂを介して多結晶シリコン膜２６を形成する。その後、多結晶シリコン膜２６、界面膜２４ｂ、およびＨｆＯＮゲート絶縁膜２４をゲート電極形状にパターニングする。続いて、イオン注入し、シリコン基板１１にソース／ドレイン領域２２ａ、２２ｂを形成する（図１６参照）。
次に、図１７に示すように、トランジスタのソース／ドレイン領域２２ａ、２２ｂを含む領域にアモルファスなＨｆ７Ｏ８Ｎ４膜４を形成するが、少なくとも上側界面にはＳｉＯＮを形成せず、Ｈｆ７Ｏ８Ｎ４膜４を露出させる。
次に、領域２２ｂの真上のＨｆ７Ｏ８Ｎ４膜４上に電極６となる多結晶シリコン膜を形成し、パターニングすることにより、トランジスタ２０および電気抵抗変化素子（不揮発性記憶素子）２を形成し、トランジスタ２０のソース／ドレイン領域２２ａ、２２ｂを露出させる。その後、１１００℃のスパイクアニールを施す。その結果、多結晶シリコンおよびトランジスタのソース／ドレイン領域２２ａ、２２ｂは導電性を持つように活性化され、しかもトランジスタ２０のゲート絶縁膜２４のＨｆＯＮはアモルファスであるが、不揮発性記憶素子１の部分では膜厚方向を１１１方向とするようなＨｆ７Ｏ８Ｎ４膜４が形成される。このような製造方法によって、１個の不揮発性記憶素子１に対して、１個の選択トランジスタ２０があるメモリセルが作製される（図１８参照）。
本実施形態において、Ｈｆの代わりにＺｒまたはＨｆとＺｒの合金を用いても、第１実施形態で説明した場合と同様に、同じ効果を得ることができる。また、本実施形態において、抵抗変化膜４としてＨｆ７Ｏ８Ｎ４の代わりに、Ｈｆ２ＯＮ２やＺｒ７Ｏ８Ｎ４やＺｒ２ＯＮ２を用いてもよい。
（第９実施形態）
次に、本発明の第９実施形態による半導体装置の製造方法を、図１６乃至図１８を参照して説明する。本実施形態の製造方法によって製造される半導体装置は記憶装置であって、第８実施形態の製造方法によって製造される抵抗変化膜の窒素の組成を変えた構成となっている。
まず、シリコン基板１１上にアモルファスなＨｆＯＮゲート絶縁膜２４を形成する。アモルファスなＨｆＯＮゲート絶縁膜２４の組成は窒素の組成比［Ｎ］が１５．４原子％とする。上記ＨｆＯＮゲート絶縁膜２４の両界面は、Ｈｆ／（Ｈｆ＋Ｓｉ）が１５原子％のＨｆＳｉＯＮからなる界面膜２４ａ、２４ｂを設け、これらの界面膜２４ａ、２４ｂの窒素の濃度［Ｎ］は１７原子％とする。続いて、ＴｉＮからなる電極膜２６を成膜した後、ゲート加工する。続いて、イオン注入することにより、ソース／ドレイン領域２２ａ、２２ｂを形成する。
次に、図１７に示すように、ソース／ドレイン領域２２ａ、２２ｂを含む領域にアモルファスなＨｆ７Ｏ９．５Ｎ３膜４を形成するが、少なくとも上側界面にはＳｉＯＮを形成せず、Ｈｆ７Ｏ９．５Ｎ３膜４を露出させる。
これらの上にＰｔからなる電極６を形成し、ゲートおよび不揮発性記憶素子からなる構造をエッチングによって形成し、トランジスタのソース／ドレイン領域２２ａ、２２ｂを露出させる（図１８）。
その後、１１００℃のスパイクアニールを施す。その結果、トランジスタ２０のソース／ドレイン領域２２ａ、２２ｂは導電性を持つように活性化され、しかもトランジスタ２０のゲート絶縁膜２４のＨｆＯＮはアモルファスであるが、不揮発性記憶素子１の部分では膜厚方向を１１１方向とするようなＨｆ７Ｏ９．５Ｎ３膜４が形成される。このような製造方法によって、１個の不揮発性記憶素子に対して、１個の読み出しトランジスタがある素子構造が作製される。
Ｐｔは８００℃以下の熱処理で容易に結晶化するため、電気抵抗変化膜中に結晶核発生を促す作用が期待できる。Ｐｔ以外にも、８００℃以下で容易に結晶化するような材料であれば、同様の製造方法が可能である。
本実施形態において、Ｈｆの代わりにＺｒまたはＨｆとＺｒの合金を用いても、全く同様の効果を得ることができることは云うまでもない。
（第１０実施形態）
次に、本実施形態の半導体装置を、図２０を参照して説明する。本実施形態の半導体装置は、選択トランジスタ型（１Ｔ１Ｒ型）配置の集積記憶装置であって、その模式的な構成を図２０に示す。本実施形態の集積記憶装置は、上記第１乃至第７実施形態で説明した電気抵抗変化素子を、メモリセルの不揮発性記憶素子１８３として用いた構成となっている。この場合、メモリセルは、不揮発性記憶素子１８３と、選択トランジスタ１８２とを備えている。メモリセルをこのような構成にすると、高速動作が可能となる利点があるが、メモリセルが大きくなる欠点がある。なお、メモリセルは、ビット線１８５と、ワード線１８４の交差領域に設けられる。不揮発性記憶素子１８３の一端はビット線１８５に接続され、他端は選択トランジスタ１８２のソース・ドレインの一方に接続される。選択トランジスタ１８２のソース・ドレインの他方が読み出しワード線１８６に接続され、ゲートがワード線１８４に接続される。
また、上記第１乃至第７実施形態で説明した電気抵抗変化素子を、図２１に示すクロスポイント型（１Ｒ型）配置の集積記憶装置のメモリセル１８３として用いることも可能である。この場合、選択トランジスタは必要なく、電気抵抗変化素子を図２１に示す電気抵抗変化素子１８３として描いてある。このような構造をとると、メモリセルの面積が最小になって高集積化に有利であるが、抵抗変化膜の抵抗変化量が十分大きくない場合、図２０に示す同じワード線１８４あるいは同じビット線１８５に接続された他の抵抗変化部分の抵抗値まで読み込んでしまう欠点がある。それでもクロスポイント型の構造を用いる場合、多層化も容易であるといった利点がある。
また、プログラマブルロジック回路、あるいはリコンフィギュアラブルロジック回路として、ＦＰＧＡ(Field Programmable Gate Alley)やＣＰＬＤ(Complex Programmable Logic Device)などが知られている。ロジック回路の動作を決めるような情報を保持するロジック素子として、ＳＲＡＭ(Static Random Access Memory)、ＥＰＲＯＭ(Erasable Programmable Read Only Memory)、ＥＥＰＲＯＭ(Electrically Erasable Programmable Read Only Memory)、アンチヒューズ、フラッシュメモリが使われている。
上記第１乃至第７実施形態に係る電気抵抗変化素子は、トランジスタのゲート絶縁膜製造プロセスとほぼ同じプロセスが利用できるため、上記の情報を保持する不揮発性ロジック素子として用いることが可能である。
本発明の第１実施形態による半導体装置を示す断面図。 第１実施形態に係る抵抗変化膜中の結晶からのＸ線回折を２θ／θ法で測定した実験結果を示す図。 第１実施形態の半導体装置に係る抵抗変化膜中の結晶からのＸ線回折を薄膜法で測定した実験結果を示す図 ２θ＝３１．０４°におけるロッキングカーブを示す図。 ２θ＝６４．３６°におけるロッキングカーブを示す図。 ハフニウム酸窒化物の結晶からＸ線回折ピーク位置を計算した図。 第１実施形態の半導体装置に係る抵抗変化膜中の結晶のＸ線回折ピーク位置について、実験値と計算値の差が最小となるように最小二乗法を行って結晶の同定および結晶格子定数を求めた図。 第１実施形態の半導体装置に係る抵抗変化膜中の原子配列を示す図。 陰イオンを欠損させた連鎖の方向を説明する図。 本発明の第２実施形態の半導体装置に係る抵抗変化膜中の原子の配列を示す図。 本発明の第５実施形態による半導体装置を示す断面図。 第５実施形態による半導体装置の電気抵抗変化素子の断面を示す顕微鏡写真。 第５実施形態による半導体装置に係る抵抗変化膜の結晶の配向を示す顕微鏡写真。 ジルコニアに希土類の添加量を変えたときの酸素移動の変化を示す図。 ジルコニアに希土類を添加したときに発生する陰イオンサイト欠損が増えた場合に、金属原子の両端が対になって、Ｂｅｖａｎクラスター的な構造になったことを示す図。 本発明の第８実施形態による半導体装置の製造方法を示す断面図。 第８実施形態の製造方法を示す断面図。 第８実施形態の製造方法を示す断面図。 第１実施形態に係る抵抗変化膜中の空孔の発生形態を示す図。 本発明の第１０実施形態による半導体装置を示す回路図。 第１０実施形態の変形例による半導体装置を示す回路図。
符号の説明
１ 電気抵抗変化素子
２ 電極
４ 抵抗変化膜
６ 電極
７ 非晶質膜
８ 絶縁破壊誘導路を有する膜
１１ 基板
２０ 選択トランジスタ
２２ａ、２２ｂ ソース／ドレイン領域
２４ ゲート絶縁膜
２４ａ 界面層
２４ｂ 界面層
２６ 電極

Claims (11)

  1. ＺｒおよびＨｆの少なくとも一方の元素を主成分として含む金属酸窒化物を有し、前記金属酸窒化物が蛍石型構造、蛍石型構造において陰イオンサイトが欠損した構造、立方晶の蛍石型結晶系が六方晶の結晶系となる状態に歪んだ構造、立方晶の蛍石型結晶系が菱面体晶の結晶系となる状態に歪んだ構造のいずれかである結晶構造を有する抵抗変化膜と、
    前記抵抗変化膜を挟むように設けられた１対の第１および第２電極と、
    を備え、
    前記抵抗変化膜の結晶構造は、一部または全部にＢｅｖａｎクラスターを有し、Ｖを蛍石型結晶構造における陰イオンサイトに陰イオンが存在しない空孔、Ｍを上記金属酸窒化物の金属元素、Ｓを蛍石型結晶構造における最大の８面体型空隙サイトとしたとき、前記Ｂｅｖａｎクラスターのユニットセルにおける「−Ｓ−Ｖ−Ｍ−Ｖ−Ｓ−」となる直鎖状の連鎖の配列の方向が前記膜の主面に対して実質的に垂直である結晶の向きを有することを特徴とする電気抵抗変化素子。
  2. 前記抵抗変化膜は、少なくとも２個以上のＢｅｖａｎクラスターが「−Ｖ−Ｍ−Ｖ−」方向に接することで、「−Ｓ−（Ｖ−Ｍ−Ｖ−Ｓ−）ｎ」（ただしｎは２以上の整数）となる連鎖を有し、前記連鎖の方向が前記抵抗変化膜の主面に対して実質的に垂直であるような結晶の向きを有することを特徴とする請求項１記載の電気抵抗変化素子。
  3. 前記第１および第２電極の少なくとも一方の電極と、前記抵抗変化膜との間に、アモルファスなＺｒおよびＨｆの少なくとも一方を主成分として含む金属酸化物または金属酸窒化物を有する膜が設けられていることを特徴とする請求項１または２記載の電気抵抗変化素子。
  4. 前記抵抗変化膜は、酸窒化物を有し、窒素の含有比率が１０．０原子％以上５７．１原子％以下であることを特徴とする請求項１乃至３のいずれかに記載の電気抵抗変化素子。
  5. 前記抵抗変化膜の連鎖の方向が、前記抵抗変化膜の主面の法線に対して１０度以下の角度であることを特徴とする請求項１乃至４のいずれかに記載の電気抵抗変化素子。
  6. 前記抵抗変化膜中の結晶は、
    組成式がＭ２ＯＮ２（ここでＭはＺｒ、Ｈｆのいずれか一種類以上）によって記述されしかも結晶の属する空間群がＩａ／３（国際表記の２０６番）、
    組成式がＭ７Ｏ８Ｎ４（ここでＭはＺｒ、Ｈｆのいずれか一種類以上）によって記述されしかも結晶の属する空間群がＲ／３（国際表記の１４６番）、
    組成式がＭ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ（ここでＭはＺｒ、Ｈｆのいずれか一種類以上、ｐは１以上の整数でかつ、ｐが奇数であるかまたはｐが６の倍数である場合）によって記述されしかも結晶の属する空間群がＰ／３（国際表記の１４３番）
    および組成式がＭ７Ｏ２（４ｐ＋３）／ｐＮ４（ｐ−１）／ｐ（ここでＭはＺｒ、Ｈｆのいずれか一種類以上、ｐは１以上の整数でかつ、ｐが６の倍数に２を足した整数であるかまたはｐが６の倍数に４を足した整数である場合）によって記述されしかも結晶の属する空間群がＲ／３（国際表記の１４６番）
    のいずれかであることを特徴とする請求項１乃至５のいずれかに記載の電気抵抗変化素子。
  7. 請求項１乃至６のいずれかに記載の前記電気抵抗変化素子を、記憶装置の不揮発性記憶素子として備えていることを特徴とする半導体装置。
  8. 前記電気抵抗変化素子に一端が接続されたトランジスタを備えていることを特徴とする請求項７記載の半導体装置。
  9. 請求項１乃至６のいずれかに記載の前記電気抵抗変化素子と、前記電気抵抗変化素子に一端が接続されたトランジスタとを含む不揮発性ロジック素子を備えていることを特徴する半導体装置。
  10. 請求項１乃至９のいずれかに記載の半導体装置の製造方法であって、
    基板上にＺｒおよびＨｆの少なくとも一方を主成分として含む前記金属酸窒化物からなる第１の膜を成膜するステップと、
    前記第１の膜上に、８００℃以下の温度で結晶化する物質を含む第２の膜を成膜するステップと、
    ８００℃を超える温度でアニールを施すことによって前記第１の膜と前記第２の膜との界面におけるエネルギーが最も低くなる方向が前記第１の膜の主面に実質的に垂直になるように配向させるステップと、
    を備え、前記第１の膜は、前記アニール後にＺｒおよびＨｆの少なくとも一方の元素を主成分として含む金属酸窒化物を有し、前記金属酸窒化物が蛍石型構造、蛍石型構造において陰イオンサイトが欠損した構造、立方晶の蛍石型結晶系が六方晶の結晶系となる状態に歪んだ構造、立方晶の蛍石型結晶系が菱面体晶の結晶系となる状態に歪んだ構造のいずれかである結晶構造を有し、
    前記結晶構造は、一部または全部にＢｅｖａｎクラスターを有し、Ｖを蛍石型結晶構造における陰イオンサイトに陰イオンが存在しない空孔、Ｍを上記金属酸窒化物の金属元素、Ｓを蛍石型結晶構造における最大の８面体型空隙サイトとしたとき、前記Ｂｅｖａｎクラスターのユニットセルにおける「−Ｓ−Ｖ−Ｍ−Ｖ−Ｓ−」となる直鎖状の連鎖の配列の方向が前記膜の主面に対して実質的に垂直である結晶の向きを有することを特徴とする半導体装置の製造方法。
  11. ８００℃以下の温度で結晶化する前記物質は、シリコンを主成分とすることを特徴とする請求項１０記載の半導体装置の製造方法。
JP2006094630A 2006-03-30 2006-03-30 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法 Expired - Fee Related JP4982098B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006094630A JP4982098B2 (ja) 2006-03-30 2006-03-30 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006094630A JP4982098B2 (ja) 2006-03-30 2006-03-30 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法

Publications (2)

Publication Number Publication Date
JP2007273548A JP2007273548A (ja) 2007-10-18
JP4982098B2 true JP4982098B2 (ja) 2012-07-25

Family

ID=38676079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006094630A Expired - Fee Related JP4982098B2 (ja) 2006-03-30 2006-03-30 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法

Country Status (1)

Country Link
JP (1) JP4982098B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4857014B2 (ja) * 2006-04-19 2012-01-18 パナソニック株式会社 抵抗変化素子とそれを用いた抵抗変化型メモリ
JP4655021B2 (ja) * 2006-10-12 2011-03-23 セイコーエプソン株式会社 可変抵抗素子
JP5332149B2 (ja) * 2007-08-20 2013-11-06 富士通株式会社 抵抗変化素子、抵抗変化メモリおよびそれらの作製方法
JP5208538B2 (ja) * 2008-02-21 2013-06-12 株式会社東芝 半導体記憶素子
JP5512525B2 (ja) * 2008-09-08 2014-06-04 株式会社東芝 不揮発性記憶素子及び不揮発性記憶装置
JP5395799B2 (ja) * 2008-09-12 2014-01-22 株式会社東芝 不揮発性記憶装置
JP4774109B2 (ja) 2009-03-13 2011-09-14 シャープ株式会社 不揮発性可変抵抗素子のフォーミング処理の制御回路、並びにフォーミング処理の制御方法
WO2011024271A1 (ja) * 2009-08-26 2011-03-03 株式会社 東芝 不揮発性記憶素子及び不揮発性記憶装置
KR101902392B1 (ko) 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
JP6009867B2 (ja) * 2012-08-31 2016-10-19 株式会社東芝 不揮発性記憶装置
JP6581446B2 (ja) * 2015-09-09 2019-09-25 東芝メモリ株式会社 絶縁膜及び記憶装置
EP3654378A1 (en) * 2018-09-19 2020-05-20 Shenzhen Goodix Technology Co., Ltd. Memristor electrode and method for manufacturing same, memristor, and resistive random access memory
JP2021150523A (ja) 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61146713A (ja) * 1984-12-21 1986-07-04 Asahi Chem Ind Co Ltd チタン酸バリウムの製造方法

Also Published As

Publication number Publication date
JP2007273548A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
JP4982098B2 (ja) 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
EP2548238B1 (en) Method of forming bottom electrodes for use with metal oxide resistivity switching layers
US8422268B2 (en) Current control element, memory element, and fabrication method thereof
US7580276B2 (en) Nonvolatile memory element
US8237142B2 (en) Continuous plane of thin-film materials for a two-terminal cross-point memory
US7888711B2 (en) Continuous plane of thin-film materials for a two-terminal cross-point memory
US8603854B2 (en) Preparation method for resistance switchable conductive filler for ReRAM
TW201232544A (en) Multi-level memory arrays with memory cells that employ bipolar storage elements and methods of forming the same
EP2361438B1 (en) Electrically actuated device and method of controlling the formation of dopants therein
JP2008166768A (ja) 抵抗メモリ素子及びその製造方法
TW200913171A (en) Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
US9224951B1 (en) Current-limiting electrodes
JP2008235704A (ja) 半導体素子および半導体集積回路
JP5464148B2 (ja) 抵抗変化素子
US9831426B2 (en) CBRAM device and manufacturing method thereof
KR101481920B1 (ko) 금속-절연체 전이현상을 이용한 선택 소자, 및 이를 포함하는 비휘발성 메모리 셀
US20090050868A1 (en) Nonvolatile Memory Element
US20130062590A1 (en) Method for manufacturing nonvolatile storage device and nonvolatile storage device
WO2016122445A1 (en) Resistive memory arrays with a negative temperature coefficient of resistance material
KR20220074677A (ko) 반도체 소자
KR20230147826A (ko) 선택 소자와 그 제조 방법 및 선택 소자를 포함하는 비휘발성 메모리 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120423

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees