JP6009867B2 - 不揮発性記憶装置 - Google Patents

不揮発性記憶装置 Download PDF

Info

Publication number
JP6009867B2
JP6009867B2 JP2012192621A JP2012192621A JP6009867B2 JP 6009867 B2 JP6009867 B2 JP 6009867B2 JP 2012192621 A JP2012192621 A JP 2012192621A JP 2012192621 A JP2012192621 A JP 2012192621A JP 6009867 B2 JP6009867 B2 JP 6009867B2
Authority
JP
Japan
Prior art keywords
layer
conductive layer
resistance change
memory device
nonvolatile memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012192621A
Other languages
English (en)
Other versions
JP2014049660A (ja
Inventor
相賀　史彦
史彦 相賀
豪 山口
豪 山口
小林　茂樹
茂樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012192621A priority Critical patent/JP6009867B2/ja
Priority to US13/964,461 priority patent/US9190614B2/en
Publication of JP2014049660A publication Critical patent/JP2014049660A/ja
Application granted granted Critical
Publication of JP6009867B2 publication Critical patent/JP6009867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Description

本発明の実施形態は、不揮発性記憶装置に関する。
抵抗変化型メモリにおいては、抵抗変化膜の抵抗が変化する特性が利用される。抵抗変化型メモリは、微細化しても特性が劣化し難く、大容量化が容易であるため、次世代の不揮発記憶装置として注目されている。
このような抵抗変化型メモリにおいて、特性を向上させるためには、改良の余地がある。例えば、フォーミングを容易にすることが望まれている。また、抵抗変化膜の抵抗状態を、より安定して保持することが望まれている。
特開２０１２−２３２７１号公報
実施形態は、特性を向上させた不揮発性記憶装置を提供する。
実施形態に係る不揮発性記憶装置は、第１導電層と、第２導電層と、抵抗変化層と、を含む。前記抵抗変化層は、前記第１導電層と前記第２導電層との間に設けられ、低抵抗状態と高抵抗状態との間を遷移可能であり、ハフニウム（Ｈｆ）およびジルコニウム（Ｚｒ）の少なくともいずれかと、バリウム（Ｂａ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）およびルテチウム（Ｌｕ）からなる群より選択される少なくともいずれか１つの元素と、窒素（Ｎ）と、を含有する酸化物を含む。前記抵抗変化層は、第１の部分と、前記第２導電層と前記第１の部分との間に設けられた第２の部分と、を有し、前記第１の部分における第１窒素濃度と、前記第２の部分における第２窒素濃度と、の差の絶対値を、前記第１窒素濃度および前記第２窒素濃度のうちの低い方で除した値は、前記第１の部分における前記いずれか１つの元素の第１濃度と、前記第２の部分における前記いずれか１つの元素の第２濃度と、の差の絶対値を、前記第１濃度および前記第２濃度のうちの低い方で除した値よりも小さい。
第１の実施形態に係る不揮発性記憶装置を示す模式断面図である。 第１の実施形態に係る不揮発性記憶装置を示す模式図である。 第１の実施形態に係る不揮発性記憶装置を示す模式的斜視図である。 第１の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 図５（ａ）〜図５（ｄ）は、第１の実施形態に係る不揮発性記憶装置を例示する模式断面図である。 図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を示す模式図である。 図７（ａ）〜図７（ｄ）は、不揮発性記憶装置の特性を示す模式図である。 図８（ａ）〜図８（ｄ）は、不揮発性記憶装置の特性を示す模式図である。 図９（ａ）〜図９（ｄ）は、不揮発性記憶装置の特性を示す模式図である。 図１０（ａ）〜図１０（ｄ）は、不揮発性記憶装置の特性を示す模式図である。 第２の実施形態に係る不揮発性記憶装置の不揮発性記憶装置を示す模式断面図である。 図１２（ａ）〜図１２（ｄ）は、第２の実施形態に係る不揮発性記憶装置の特性を示す模式図である。 図１３（ａ）〜図１３（ｆ）は、第２の実施形態に係る不揮発性記憶装置の特性を示す模式図である。 図１４（ａ）〜図１４（ｄ）は、参考例に係るメモリセルの特性を示す模式図である。 図１５（ａ）〜図１５（ｄ）は、参考例に係るメモリセルの特性を示す模式図である。 第３の実施形態に係る不揮発性記憶装置を示す模式図である。 図１７（ａ）〜図１７（ｄ）は、第３の実施形態に係る不揮発性記憶装置の特性を示す模式図である。 図１８（ａ）〜図１８（ｆ）は、第３の実施形態に係る不揮発性記憶装置の特性を示す模式図である。 第４の実施形態に係る不揮発性記憶装置を示すブロック図である。 第４の実施形態に係る不揮発性記憶装置を示す回路図である。 第４の実施形態に係る不揮発性記憶装置を示す模式的斜視図である。 第４の実施形態に係る不揮発性記憶装置を示す模式的断面図である。 第５の実施形態に係る不揮発性記憶装置を示す模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
〔第１の実施形態〕
図１は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１に表したように、本実施形態に係る不揮発性記憶装置１１０は、第１導電層１０と、第２導電層２０と、抵抗変化層３０と、を含む。抵抗変化層３０は、第１導電層１０と第２導電層２０との間に設けられる。抵抗変化層３０は、低抵抗状態と高抵抗状態との間を遷移可能である。抵抗変化層３０の構成の例については、後述する。
図２〜図４は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式図である。
図３は、模式的斜視図である。図４は、模式的断面図である。
図２〜図４を参照しつつ、実施形態に係る不揮発性半導体記憶装置の構成の概要の例について説明する。
図２に表したように、本実施形態に係る不揮発性記憶装置１１０は、例えば、メモリ部ＭＵと、制御部ＣＵと、を有する。
メモリ部ＭＵは、第１配線ＷＲ１と、第２配線ＷＲ２と、メモリセルＭＣと、を有する。
第２配線ＷＲ２は、第１配線ＷＲ１の延在方向に対して非平行な方向に延在する。本具体例では、第１配線ＷＲ１の延在方向と、第２配線ＷＲ２の延在方向と、は互いに直交している。第１配線ＷＲ１は、例えばＹ軸方向に沿って延在し、第２配線ＷＲ２は、例えば、Ｙ軸方向に対して垂直なＸ軸方向に沿って延在する。Ｘ軸方向とＹ軸方向とに対して垂直な方向をＺ軸方向とする。
第１配線ＷＲ１は、例えば複数設けられる。すなわち、複数の第１配線ＷＲ１のそれぞれは、Ｙ軸方向に沿って延在し、複数の第１配線ＷＲ１はＸ軸方向に沿って並ぶ。第２配線ＷＲ２は複数設けられる。すなわち、複数の第２配線ＷＲ２のそれぞれは、Ｘ軸方向に沿って延在し、複数の第２配線ＷＲ２はＹ軸方向に沿って並ぶ。
第１配線ＷＲ１は、例えばビット線ＢＬとされる。第２配線ＷＲ２は、例えばワード線ＷＬとされる。但し、本実施形態はこれに限らず、第１配線ＷＲをワード線ＷＬとし、第２配線ＷＲ２をビット線ＢＬとしても良い。すなわち、以下において、第１配線ＷＲ１と第２配線ＷＲ２とは互いに入れ替えが可能である。以下では、第１配線ＷＲがビット線ＢＬであり、第２配線ＷＲ２がワード線ＷＬである例として説明する。
ここで、複数のビット線ＢＬは、例えば、第１〜第ｍビット線ＢＬ１〜ＢＬｍ（ここで、ｍは２以上の整数）を含む。複数のワード線ＷＬは、例えば、第１〜第ｎワード線ＷＬｎ（ここで、ｎは２以上の整数）を含む。
第１配線ＷＲ１及び第２配線ＷＲ２には、熱に強く、抵抗の低い材料を用いることが望ましい。第１配線ＷＲ１及び第２配線ＷＲ２には、例えば、Ｗ、ＷＳｉ、ＮｉＳｉ及びＣｏＳｉの少なくともいずれかが用いられる。
図３及び図４に表したように、メモリセルＭＣは、第１配線ＷＲ１と第２配線ＷＲ２との交差部に設けられる。すなわち、複数のメモリセルＭＣのそれぞれは、複数の第１配線ＷＲ１と、複数の第２配線ＷＲ２と、のそれぞれの交差部に設けられる。具体的には、複数のメモリセルＭＣのそれぞれは、複数の第１配線ＷＲ１のそれぞれと、複数の第２配線ＷＲ２のそれぞれと、の間に設けられる。例えば、Ｚ軸方向に沿って、第１配線ＷＲ１と、メモリセルＭＣと、第２配線ＷＲ２と、が積層される。
なお、本願明細書において、「積層」とは、直接重ねられる場合の他、他の要素を間に挟んで重ねられる場合も含む。
なお、図３においては、簡単のために、ビット線ＢＬ（例えば第１配線ＷＲ１）が３本例示され、ワード線ＷＬ（例えば第２配線ＷＲ２）が３本例示されているが、既に説明したように、ビット線ＢＬ及びワード線ＷＬの数は任意である。
図４に表したように、メモリセルＭＣは、抵抗変化層ＶＲ（抵抗変化層３０）を含む。すなわち、複数のメモリセルＭＣのそれぞれは、抵抗変化層ＶＲを含む。抵抗変化層ＶＲにおいては、第１配線ＷＲ１と第２配線ＷＲ２とを介して印加される電圧及び通電される電流の少なくともいずれかによって、抵抗が変化する。すなわち、抵抗変化層ＶＲの抵抗は、第１配線ＷＲ１と第２配線ＷＲ２とを介して印加される印加される電圧及び通電される電流の少なくともいずれかに基づいて変化する。
メモリセルＭＣは、例えば、第１電極ＥＬ１、第２電極ＥＬ２及び第３電極ＥＬ３をさらに含むことができる。本具体例では、第１電極ＥＬ１は、例えばワード線ＷＬと電気的に接続され、第３電極ＥＬ３は、例えばビット線ＢＬに電気的に接続され、第２電極ＥＬ２は、第１電極ＥＬ１と第３電極ＥＬ３との間に設けられる。例えば、抵抗変化層ＶＲは、第１電極ＥＬ１と第２電極ＥＬ２との間に設けられる。第１電極ＥＬ１及び第２電極ＥＬ２は、例えば、バリアメタル及び接着層として機能することができる。
メモリセルＭＣは、例えば、第２電極ＥＬ２と第３電極ＥＬ３との間に設けられた整流素子ＤＩ（スイッチ素子）をさらに含む。本具体例では、整流素子ＤＩは、第２電極ＥＬ２の側（ワード線ＷＬの側）に配置された第１半導体層Ｄ１と、第３電極ＥＬ３の側（ビット線ＢＬの側）に配置された第３半導体層Ｄ３と、第１半導体層Ｄ１と第２半導体層Ｄ２との間に配置された第２半導体層Ｄ２と、を含む。例えば、第１半導体層Ｄ１は、高不純物濃度のｎ形半導体層（ｎ＋層）であり、第２半導体層Ｄ２は、第１半導体層Ｄ１よりも不純物濃度が低いｎ形半導体層（ｎ−層）であり、第３半導体層Ｄ３は、高不純物濃度のｐ形半導体層（ｐ＋層）である。このように、本具体例においては、整流素子ＤＩは、ｐｎ接合ダイオードが用いられているが、整流素子ＤＩには、ショットキーダイオードなどの任意の構成を適用することができる。
このように、メモリセルＭＣは、互いに直列に接続された抵抗変化層ＶＲと整流素子ＤＩとを含むことができる。なお、本具体例では、抵抗変化層ＶＲがワード線ＷＬの側に設けられ、整流素子ＤＩがビット線ＢＬの側に設けられているが、抵抗変化層ＶＲがビット線ＢＬの側に設けられ、整流素子ＤＩがワード線ＷＬの側に設けられても良い。また、本具体例では、ワード線ＷＬの側に第１半導体層Ｄ１が配置され、ビット線ＢＬの側に第３半導体層Ｄ３が配置されているが、ワード線ＷＬの側に第３半導体層Ｄ３が配置され、ビット線ＢＬの側に第１半導体層Ｄ１が配置されても良い。以下では、ワード線ＷＬの側に第１半導体層Ｄ１が配置され、ビット線ＢＬの側に第３半導体層Ｄ３が配置されている場合として説明する。
第２電極ＥＬ２には、例えば、仕事関数を考慮して、Ｗ、ＷＮ、ＴａＮ、ＴａＳｉＮ、ＴａＳｉ２、ＴｉＮ、ＴｉＣ、ＴａＣ、及び、Ｎｂ−ＴｉＯ２等を用いることができる。
第１電極ＥＬ１及び第３電極ＥＬ３には、例えば、Ｐｔ、Ａｕ、Ａｇ、ＴｉＡｌＮ、ＳｒＲｕＯ、Ｒｕ、ＲｕＮ、Ｉｒ、Ｃｏ、Ｔｉ、ＴｉＮ、ＴａＮ、ＬａＮｉＯ、Ｓｉ、Ａｌ、ＰｔＩｒＯｘ、ＰｔＲｈＯｘ、Ｗ、及び、Ｒｈ／ＴａＡｌＮ等を用いることができる。さらに、第１電極ＥＬ１及び第３電極ＥＬ３には、第２電極ＥＬ２の材料と同じ材料を用いることもできる。
また、メモリセルＭＣは、上記以外のバッファ層、バリアメタル層及び接着層等をさらに含むこともできる。
なお、上記において、第１〜第３電極ＥＬ１〜ＥＬ３は必要に応じて設けることができ、場合によっては省略することが可能である。
抵抗変化層ＶＲにおいては、例えば、印加される電圧によって、電流エネルギー、熱エネルギー及び化学エネルギーの少なくともいずれかを介して、抵抗変化層ＶＲの抵抗値が変化する。すなわち、抵抗変化層ＶＲは、第１抵抗値を有する第１状態（高抵抗状態）と、第１抵抗値よりも低い第２抵抗値を有する第２状態（低抵抗状態）と、を有する。ここで、第１状態（高抵抗状態）から第２状態（低抵抗状態）に移行する動作をセット動作と言い、第２状態（低抵抗状態）から第１状態（高抵抗状態）に移行する動作をリセット動作と言うことにする。
抵抗変化層ＶＲの構成の例については後述する。
図３及び図４においては省略されているが、ビット線ＢＬどうしの間、ワード線ＷＬどうしの間、及び、メモリセルＭＣどうしの間のそれぞれには、層間絶縁膜が設けられる。
図２に表したように、制御部ＣＵは、第１配線ＷＲ１と第２配線ＷＲ２とに接続される。制御部ＣＵは、第１配線ＷＲ１と第２配線ＷＲ２とに印加される電圧を制御して、抵抗変化層ＶＲに、上記の抵抗変化のための電圧及び電流の少なくともいずれかを供給する。
そして、本実施形態に係る不揮発性記憶装置１１０においては、制御部ＣＵは、抵抗変化層ＶＲを、第１抵抗値を有する第１状態から、第１抵抗値よりも低い第２抵抗値を有する第２状態に変化させるセット動作において、第１配線ＷＲ１にセット動作電圧を印加する際に、第１配線ＷＲ１の電位の変化に基づいて第１配線ＷＲ１に供給される電流の上限値を増やす。
なお、既に説明したように、第１配線ＷＲ１がワード配線ＷＬでも良いが、以下では、第１配線ＷＲ１はビット線ＢＬである場合として説明する。すなわち、制御部ＣＵは、セット動作において、ビット線ＢＬにセット動作電圧を印加する際に、ビット線ＢＬの電位の変化に基づいてビット線ＢＬに供給される電流の上限値を増やす。
以下、不揮発性記憶装置におけるメモリセルＭＣの構成の例を説明する。
図１に表したように、本実施形態に係る不揮発性記憶装置１１０（メモリセル１）は、第１導電層１０（例えば第１電極ＥＬ１）と、第２導電層２０（第２電極ＥＬ２）と、抵抗変化層３０（ＶＲ）と、を含む。
抵抗変化層３０は、第１導電層１０と前記第２導電層２０との間に設けられる。抵抗変化層３０は、ハフニウム（Ｈｆ）およびジルコニウム（Ｚｒ）の少なくともいずれかと、バリウム（Ｂａ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）およびルテチウム（Ｌｕ）からなる群より選択される少なくともいずれか１つの元素と、窒素（Ｎ）と、を含有する酸化物を含む。
例えば、抵抗変化層３０に含まれる酸化物は、その金属サイトにハフニウムとバリウムとを含む。また、酸素サイトには、酸素と窒素とを含む。
例えば、ハフニウムとバリウムの比率（Ｈｆ：Ｂａ）は、３：１としても良い。その比率は、２：１〜６：１の範囲にあることが好ましい。また、酸素と窒素の比率（Ｏ：Ｎ）は、例えば、８：１であり、その比率は、８：２〜８：０．５の範囲にあることが好ましい。
バリウムおよび窒素等の元素の比率は、例えば、ＳＩＭＳ（Secondary Ion Mass Spectroscopy）や角度分解のＸＰＳ（X-ray Photoelectron Spectroscopy）などを用いて測定することができる。また、原子プローブ測定法（atom probe method）を用いても良い。
第１導電層１０から第２導電層２０に向かう方向における抵抗変化層３０の厚さは、例えば、２〜３ナノメートル（ｎｍ）である。
抵抗変化層３０に含有される酸化物には、ハフニウムに代えてジルコニウムを用いることもできる。また、酸化物は、ハフニウムと、ジルコニウムと、バリウムと、を含んでも良い。
さらに、酸化物は、バリウムに代えて、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）およびルテチウム（Ｌｕ）のいずれかを含んでも良い。バリウムを加えたこれらの群から選択される複数の金属元素を含んでも良い。これらの金属元素は、その酸化物の誘電率が、酸化ハフニウム（ＨｆＯ２）または酸化ジルコニウム（ＺｒＯ２）の誘電率よりも高い。
第１導電層１０および第２導電層２０として、例えば、窒化チタン（ＴｉＮ）を用いることができる。
このようなメモリセル１の製造過程では、例えば、図示しない基体の上にスパッタ法を用いてＴｉＮを成膜する。次に、ＴｉＮ膜の上に、例えば、ＡＬＤ（Atomic Layer Deposition）法を用いて酸化物を堆積する。さらに、その酸化物の上に、再度、ＴｉＮ膜を形成する。続いて、フォトリソグラフィを用いてＴｉＮ／酸化物／ＴｉＮの積層構造を所定のパターンに加工し、メモリセル１を形成する。メモリセル１の幅は、例えば、１０〜３０ｎｍである。
図５（ａ）〜図５（ｄ）は、第１の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図５（ａ）に示すメモリセル２では、抵抗変化層３０は、第１の部分３１と、第２の部分３２と、を有する。この例では、第２の部分３２は、第２導電層２０と第１の部分３１との間に設けられる。そして、第１の部分に含まれるバリウムの比率は、第２の部分に含まれるバリウムの比率よりも高い。一方、抵抗変化層３０に含まれる窒素の分布は、バリウムの分布よりも均一である。
すなわち、第１の部分３１の窒素濃度と、第２の部分３２の窒素濃度と、の差の絶対値を、第１の部分３１の窒素濃度および第２の部分３２の窒素濃度の低い方で除した値は、第１の部分３１のバリウムの濃度と、第２の部分３２のバリウムの濃度と、の差の絶対値を、前記第１の部分３１のバリウムの濃度および第２の部分のバリウムの濃度の低い方で除した値よりも小さい。
そして、第１導電層１０から第２導電層２０に向かう方向において、第２の部分３２の厚さは、第１の部分３１の厚さよりも厚い。第１の部分の厚さは、例えば、酸化ハフニウムの単位格子の格子間隔（０．５ｎｍ）程度であっても良い。
図５（ｂ）に示すメモリセル３では、第１の導電層１０がシリコンを含む。すなわち、第１の導電層１０は、単結晶シリコン層または多結晶シリコン層（ポリシリコン層）であっても良い。この場合、第１の導電層１０と抵抗変化層３０との間に中間層１１が介在する。中間層１１は、例えば、シリコン酸化膜またはシリコン酸窒化膜である。すなわち、中間層１１は、抵抗変化層３０の形成過程において、シリコン層の表面が酸化または窒化されることにより形成される。
図５（ｃ）に示すメモリセル４では、抵抗変化層３０は、第１の部分３１と、第２の部分３２と、を含む。さらに、第１導電層１０はシリコンを含み、第１導電層１０と、抵抗変化層３０と、の間に中間層１１が形成される。
図５（ｄ）に示すメモリセル５では、第２の部分３２が第１導電層１０の近傍に設けられ、第１の部分３１は、第２の部分３２と第２導電層２０との間に設けられる。すなわち、バリウムを高い比率で含む第１の部分は、第１導電層１０および第２導電層２０のいずれかの近傍に位置することが望ましい。
図６（ａ）及び図６（ｂ）は、第１の実施形態に係る不揮発性記憶装置の動作を例示する模式図である。
図６（ａ）は、低抵抗状態（セット状態）にあるメモリセル１を表す模式断面図である。図６（ｂ）は、高抵抗状態（リセット状態）にあるメモリセル１を表す模式断面図である。
メモリセル１では、第１導電層１０と第２導電層２０との間に、所定の電圧を印加することにより電流パスであるフィラメントｃｆを形成することができる。例えば、抵抗変化層３０中の酸素原子が電圧の印加により移動し、酸素欠陥がつながったフィラメントｃｆが形成される。これにより、抵抗変化層３０は、第１導電層１０と第２導電層２０との間に所定の電流が流れる低抵抗状態となる。
続いて、第１導電層１０と第２導電層２０との間にリセット電圧を印加する。これにより、酸素原子が移動しフィラメントｃｆの一部が途切れた状態となる。すなわち、抵抗変化層３０は、第１導電層１０と第２導電層２０との間を流れる電流が抑制された高抵抗状態に遷移する。
さらに、第１導電層１０と第２導電層２０との間にセット電圧を印加することにより、一部が途切れたフィラメントｃｆを再生し、抵抗変化層３０を低抵抗状態に遷移させる。このような過程を繰り返すことにより、メモリセル１への情報の書き込み・消去が行われる。
図７（ａ）〜図７（ｄ）は、不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化ハフニウムの酸素サイトの一部を窒素で置換し、酸素欠陥を１個設けた酸化物ｈｎの特性を示している。図７（ａ）および図７（ｃ）は、それぞれ酸素原子の１つを窒素原子に置換したユニットセルを模式的に表している。図７（ｂ）は、図７（ａ）に示すユニットセルに対応するエネルギーバンドを表している。図７（ｄ）は、図７（ｃ）に示すユニットセルに対応するエネルギーバンドを表している。それぞれ、横軸はエネルギー（ｅＶ）、縦軸は状態密度ＤＯＳ（Density of state）である。ここで、エネルギーバンドは、模式図のユニットセルに対応した一例であり、エネルギーの値は実験的に観測されるものから１ｅＶ程度ずれることもある。
図７（ａ）および図７（ｃ）は、２つの安定状態ｈｎ１およびｈｎ２を示しており、左下方の酸素原子ＯＳ１の位置が異なる。
図８（ａ）〜図８（ｄ）は、不揮発性記憶装置の特性を例示する模式図である。
図８（ａ）、図８（ｂ）および図８（ｃ）は、酸化物ｈｎの３つの状態に対応する結晶構造ｈｎ１、ｈｎ３、ｈｎ２をそれぞれ表している。図８（ａ）および図８（ｃ）は、２つの安定状態ｈｎ１およびｈｎ２にそれぞれ対応する。
図８（ｂ）は、ｈｎ１からｈｎ２へ遷移する際の中間の状態ｈｎ３に対応する構造を表している。すなわち、酸化物ｈｎは、酸素拡散により、ｈｎ１→ｈｎ３→ｈｎ２、または、ｈｎ２→ｈｎ３→ｈｎ１の遷移が可能である。
図８（ｄ）は、酸化物ｈｎの上記の遷移、および、酸化ハフニウムにおける結晶構造の遷移に伴うエネルギー変化ＥＡを表すグラフである。横軸の反応座標１はｈｎ１、反応座標３はｈｎ３、反応座標５はｈｎ２にそれぞれ対応する。そして、図８（ｄ）に示すように、中間の状態ｈｎ３におけるＥＡは、酸素拡散の活性化エネルギーとなる。酸化ハフニウムの中間状態のＥＡに比べると、その値は４０％程度に低減される。
図９（ａ）〜図９（ｄ）は、不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化ハフニウムの金属サイトの一部をバリウムで置換し、酸素欠陥を１個設けた酸化物ｈｂの特性を示している。図９（ａ）および図９（ｃ）は、それぞれハフニウム原子の１つをバリウム原子に置換したユニットセルを模式的に表している。図９（ｂ）は、図９（ａ）に示すユニットセルに対応するエネルギーバンドを表している。図９（ｄ）は、図９（ｃ）に示すユニットセルに対応するエネルギーバンドを表している。それぞれ、横軸はエネルギー（ｅＶ）、縦軸は状態密度ＤＯＳである。
図９（ａ）および図９（ｃ）は、２つの安定状態ｈｂ１およびｈｂ２を示している。図９（ｂ）および図９（ｄ）に示すように、それぞれ３．５ｅＶ、４ｅＶのバンドギャップを有する絶縁体である。
図１０（ａ）〜図１０（ｄ）は、不揮発性記憶装置の特性を例示する模式図である。 図１０（ａ）、図１０（ｂ）および図１０（ｃ）は、酸化物ｈｂの３つの状態に対応する結晶構造ｈｂ１、ｈｂ３、ｈｂ２をそれぞれ表している。図１０（ａ）および図１０（ｃ）は、２つの安定状態ｈｂ１およびｈｂ２にそれぞれ対応する。
図１０（ｂ）は、ｈｂ１からｈｂ２へ遷移する際の中間の状態ｈｂ３に対応する構造を表している。すなわち、酸化物ｈｂは、ｈｂ１→ｈｂ３→ｈｂ２、または、ｈｂ２→ｈｂ３→ｈｂ１の遷移が可能である。
図１０（ｄ）は、酸化物ｈｂの上記の遷移、および、酸化ハフニウムにおける結晶構造の遷移に伴うエネルギー変化ＥＡを表すグラフである。横軸の反応座標１はｈｂ１、反応座標３はｈｂ３、反応座標５はｈｂ２にそれぞれ対応する。そして、図１０（ｄ）に示すように、中間の状態ｈｂ３における酸素拡散の活性化エネルギーとなる。酸化ハフニウムの中間状態のＥＡに比べると、その値は３０％程度に低減される。
本実施形態のような不揮発性記憶装置では、フィラメントｃｆが形成されていない初期状態のメモリセルに電圧を印加し、フィラメントｃｆを形成するフォーミング処理が行われる。抵抗変化層３０に用いられる金属酸化物は絶縁物であるから、フィラメントｃｆを最初に形成する際のフォーミング電圧は高電圧である。一方、メモリ部に配置される多数のメモリセルのそれぞれに確実にフィラメントｃｆを形成するためには、フォーミング電圧が低いことが望ましい。
上記のように、酸化ハフニウムの酸素サイトの一部を窒素に置換するか、または、金属サイトの一部をバリウムに置換することにより、酸素拡散の活性化エネルギーを低減することができる。また、酸素サイトの一部を窒素に置換し、さらに、金属サイトの一部をバリウムに置換しても良い。これにより、酸化物中の酸素の移動が容易となり、フォーミング電圧を低減することができる。
さらに、酸化バリウムの誘電率は約３４であり、酸化ハフニウムの誘電率、約２５よりも大きい。すなわち、ハフニウムをバリウムで置換したミクロな領域では、その周りよりも誘電率が高く、電界が高くなる。すなわち、酸素の移動が容易になる。
一方、図６（ｂ）に示すようなフィラメントｃｆの途切れは、第１導電層１０または第２導電層２０の近傍で生じる。すなわち、低抵抗状態と高抵抗状態との間の遷移は、第１導電層１０または第２導電層２０の近傍の部分で生じるフィラメントｃｆの途切れおよび再生に起因する。したがって、第１導電層１０または第２導電層２０の近傍にバリウムの比率が高い第１の部分３１を設けることにより、メモリセルのセットおよびリセットを容易にし、その時間を短縮することが可能となる。
上記の効果は、ハフニウムをジルコニウムに代えても同様に得られる。また、ハフニウムとジルコニウムが混合された酸化物を用いても良い。さらに、バリウムに代えてランタン、ガドリニウムおよびルテチウムのいずれかを用いても酸素拡散の活性化エネルギーを低減することができる。バリウム、ランタン、ガドリニウムおよびルテチウムからなる群から選択された複数の元素を含んでも良い。
〔第２の実施形態〕
図１１は、第２の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
本実施形態に係る不揮発性記憶装置１１０ａにおいて、メモリセル６は、第１導電層１０と、第２導電層２０と、抵抗変化層３０と、中間層１１と、を含む。
抵抗変化層３０は、ハフニウムと、バリウムと、窒素と、フッ素と、を含有する酸化物を含む。例えば、抵抗変化層３０に含まれる酸化物は、その金属サイトにハフニウムとバリウムとを含む。また、酸素サイトには、酸素と窒素とフッ素とを含む。
例えば、ハフニウムとバリウムの比率（Ｈｆ：Ｂａ）は、３：１としても良い。その比率は、２：１〜６：１の範囲にあることが好ましい。また、酸素と窒素の比率（Ｏ：Ｎ）は、例えば、８：１であり、その比率は、８：２〜８：０．５の範囲にあることが好ましい。酸素とフッ素の比率（Ｏ：Ｆ）は、例えば、８：１であり、その比率は、８：２〜８：０．５の範囲にあることが好ましい。
さらに、抵抗変化層３０は、第１の部分３３と、第２の部分３４と、を有する。この例では、第２の部分３４は、第２導電層２０と第１の部分３３との間に設けられる。そして、第１の部分３３に含まれるバリウムの比率は、第２の部分に含まれるバリウムの比率よりも高い。また、第１の部分３３に含まれるフッ素の比率は、第２の部分に含まれるフッ素の比率よりも高い。一方、抵抗変化層３０に含まれる窒素の分布は、バリウムおよびフッ素の分布よりも均一である。
第１導電層１０から第２導電層２０に向かう方向において、第２の部分３４の厚さは、第１の部分３３の厚さよりも厚い。第１の部分３３の厚さは、例えば、酸化ハフニウムの単位格子の格子間隔（０．５ｎｍ）程度であっても良い。また、第１の部分３３は、第２導電層２０の近傍に設けても良い。すなわち、第１の部分３３を、第２の部分３４と第２導電層２０との間に設けても良い。
図１２（ａ）〜図１２（ｄ）は、第２の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化ハフニウムの金属サイトの一部をバリウムで置換し、酸素サイトの一部を窒素およびフッ素で置換し、酸素欠陥を１個設けた酸化物ｈｂｆの特性を示している。図１２（ａ）および図１２（ｃ）は、それぞれハフニウム原子の１つをバリウム原子に置換し、２つの酸素原子を窒素とフッ素とに置換したユニットセルを模式的に表している。
図１２（ｂ）は、図１２（ａ）に示すユニットセルに対応するエネルギーバンドを表している。
図１２（ｄ）は、図１２（ｃ）に示すユニットセルに対応するエネルギーバンドを表している。それぞれ、横軸はエネルギー（ｅＶ）、縦軸は状態密度ＤＯＳである。
図１２（ａ）および図１２（ｃ）は、２つの安定状態ｈｂｆ１およびｈｂｆ２を示している。
図１２（ｂ）および図１２（ｄ）に示すように、共に約３ｅＶのバンドギャップを有する絶縁体である。
図１３（ａ）〜図１３（ｆ）は、第２の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化物ｈｂｆの５つの状態に対応する結晶構造ｈｂｆ１〜ｈｂｆ５をそれぞれ表している。図１３（ａ）および図１３（ｅ）は、２つの安定状態ｈｂｆ１およびｈｂｆ２にそれぞれ対応する。
図１３（ｂ）〜図１３（ｄ）は、ｈｂｆ１からｈｂｆ２へ遷移する際の中間の状態ｈｂｆ３〜ｈｂｆ５に対応する構造を表している。すなわち、酸化物ｈｂｆは、ｈｂｆ１→ｈｂｆ３→ｈｂｆ４→ｈｂｆ５→ｈｂｆ２、または、ｈｂｆ２→ｈｂｆ５→ｈｂｆ４→ｈｂｆ３→ｈｂｆ１の遷移が可能である。この際、各図に示す酸素原子ＯＳ２が移動する。
図１３（ｆ）は、酸化物ｈｂｆの上記の遷移、および、酸化ハフニウムにおける結晶構造の遷移に伴うエネルギー変化ＥＡを表すグラフである。横軸の反応座標１はｈｂｆ１、反応座標２はｈｂｆ３、反応座標３はｈｂｆ４、反応座標４はｈｂｆ５、反応座標５はｈｂｆ２にそれぞれ対応する。そして、図１３（ｆ）に示すように、中間の状態ｈｂｆ４（反応座標３）におけるＥＡが酸素拡散の活性化エネルギーとなる。酸化ハフニウムの中間状態のＥＡに比べると、その値は約３倍に増加する。
図１４（ａ）〜図１４（ｄ）は、不揮発性記憶装置の特性を例示する模式図である。 これらの図は、酸化ハフニウムの酸素サイトの一部をフッ素で置換し、酸素欠陥を１個設けた酸化物ｈｆの特性を示している。
図１４（ａ）および図１４（ｃ）は、それぞれ酸素原子の１つをフッ素原子に置換したユニットセルを模式的に表している。
図１４（ｂ）は、図１４（ａ）に示すユニットセルに対応するエネルギーバンドを表している。
図１４（ｄ）は、図１４（ｃ）に示すユニットセルに対応するエネルギーバンドを表している。それぞれ、横軸はエネルギー（ｅＶ）、縦軸は状態密度ＤＯＳである。
図１４（ａ）および図１４（ｃ）は、２つの安定状態ｈｆ１およびｈｆ２を示している。
図１４（ｂ）および図１４（ｄ）に示すように、共に約１ｅＶ程度のバンドギャップを有する絶縁体である。
図１５（ａ）〜図１５（ｃ）は、不揮発性記憶装置の特性を例示する模式図である。 これらの図は、酸化物ｈｆの３つの状態に対応する結晶構造ｈｆ１、ｈｆ３、ｈｆ２をそれぞれ表している。図１５（ａ）および図１５（ｃ）は、２つの安定状態ｈｆ１およびｈｆ２にそれぞれ対応する。
図１５（ｂ）は、ｈｆ１からｈｆ２へ遷移する際の中間の状態ｈｆ３に対応する構造を表している。すなわち、酸化物ｈｆは、酸素拡散により、ｈｆ１→ｈｆ３→ｈｆ２、または、ｈｆ２→ｈｆ３→ｈｆ１の遷移が可能である。
図１５（ｄ）は、酸化物ｈｆの上記の遷移、および、酸化ハフニウムにおける結晶構造の遷移に伴うエネルギー変化ＥＡを表すグラフである。横軸の反応座標１はｈｆ１、反応座標３はｈｆ３、反応座標５はｈｆ２にそれぞれ対応する。そして、図１５（ｄ）に示すように、中間の状態ｈｆ３におけるＥＡが酸素拡散の活性化エネルギーとなる。そして、酸化ハフニウムの中間状態のＥＡに比べると、その値は１．５倍程度である。
このように、酸化ハフニウムの酸素サイトの一部をフッ素に置き換えることにより、酸素拡散の活性化エネルギーが増加し、酸化物中の酸素が動き難くなることがわかる。そして、図１３（ｆ）に示すように、金属サイトの一部をバリウムに置換し、さらに、２つの酸素サイトを窒素とフッ素とに置換することにより、活性化エネルギーはさらに増加し、図１５（ｄ）に示す１つの酸素をフッ素に置換した場合の約２倍になる。
このように、酸素拡散の活性化エネルギーを増加させると、酸素の移動が抑制される。このため、例えば、低抵抗状態（セット状態）を長く保持することが可能となり、記憶保持特性を向上させることができる。
一方、酸素の活性化エネルギーが大きくなると、フォーミング電圧およびセット電圧が上昇するデメリットがある。そこで、抵抗変化層３０の全体に渡って均一にフッ素置換を行うのではなく、セット・リセットに寄与する部分において置換することが好ましい。すなわち、第１の部分３３におけるフッ素の比率を大きくすることにより、フォーミング電圧およびセット電圧の上昇を抑制しながら、記憶保持特性を向上させることが可能となる。
さらに、フッ素の比率を大きくした第１の部分において、ハフニウムの一部がバリウムに置換される。このため、その部分における誘電率が高くなり電界強度を上げることができる。結果として、フォーミング電圧およびセット電圧の上昇を抑制すると共に、セット・リセットの時間を短縮することが可能となる。
〔第３の実施形態〕
図１６は、第３の実施形態に係る不揮発性記憶装置の構成を例示する模式断面図である。
図１６に表したように、本実施形態に係る不揮発性記憶装置１１０ｂにおいて、メモリセル７は、第１導電層１０と、第２導電層２０と、抵抗変化層３０と、中間層１１と、を含む。
抵抗変化層３０は、ハフニウム（Ｈｆ）と、ランタン（Ｌａ）と、窒素（Ｎ）と、フッ素（Ｆ）と、を含有する酸化物を含む。そして、酸化物は、その金属サイトにハフニウムとランタンとを含む。また、酸素サイトには、酸素と窒素とフッ素とを含む。
例えば、ハフニウムとランタンの比率（Ｈｆ：Ｌａ）は、３：１としても良い。その比率は、２：１〜６：１の範囲にあることが好ましい。また、酸素と窒素の比率（Ｏ：Ｎ）は、例えば、８：１であり、その比率は、８：２〜８：０．５の範囲にあることが好ましい。酸素とフッ素の比率（Ｏ：Ｆ）は、例えば、８：１であり、その比率は、８：２〜８：０．５の範囲にあることが好ましい。
さらに、抵抗変化層３０は、第１の部分３５と、第２の部分３６と、を有する。この例では、第２の部分３６は、第２導電層２０と第１の部分３５との間に設けられる。そして、第１の部分３５に含まれるランタンの比率は、第２の部分３６に含まれるランタンの比率よりも高い。また、第１の部分３５に含まれるフッ素の比率は、第２の部分３６に含まれるフッ素の比率よりも高い。一方、抵抗変化層３０に含まれる窒素の分布は、ランタンおよびフッ素の分布よりも均一である。
第１導電層１０から第２導電層２０に向かう方向において、第２の部分３６の厚さは、第１の部分３５の厚さよりも厚い。第１の部分３５の厚さは、例えば、酸化ハフニウムの単位格子の格子間隔（０．５ｎｍ）程度であっても良い。また、第１の部分３５は、第２導電層２０の近傍に設けても良い。すなわち、第１の部分３５を、第２の部分３６と第２導電層２０との間に設けても良い。
図１７（ａ）〜図１７（ｄ）は、第３の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化ハフニウムの金属サイトの一部をランタンで置換し、酸素サイトの一部を窒素およびフッ素で置換し、酸素欠陥を１個設けた酸化物ｈｌの特性を示している。
図１７（ａ）および図１７（ｃ）は、それぞれハフニウム原子の１つをランタン原子に置換し、２つの酸素原子を窒素とフッ素に置換したユニットセルを模式的に表している。
図１７（ｂ）は、図１７（ａ）に示すユニットセルに対応するエネルギーバンドを表している。
図１７（ｄ）は、図１７（ｃ）に示すユニットセルに対応するエネルギーバンドを表している。それぞれ、横軸はエネルギー（ｅＶ）、縦軸は状態密度ＤＯＳである。
図１７（ａ）および図１７（ｃ）は、２つの安定状態ｈｌ１およびｈｌ２を示している。
図１７（ｂ）および図１７（ｄ）に示すように、それぞれ約３ｅＶおよび２．５ｅＶのバンドギャップを有する絶縁体である。
図１８（ａ）〜図１８（ｆ）は、第３の実施形態に係る不揮発性記憶装置の特性を例示する模式図である。
これらの図は、酸化物ｈｌの５つの状態に対応する結晶構造ｈｌ１〜ｈｌ５をそれぞれ表している。図１８（ａ）および図１８（ｅ）は、２つの安定状態ｈｌ１およびｈｌ２にそれぞれ対応する。
図１８（ｂ）〜図１８（ｄ）は、ｈｌ１からｈｌ２へ遷移する際の中間の状態ｈｌ３〜ｈｌ５に対応する構造を表している。すなわち、酸化物ｈｌは、ｈｌ１→ｈｌ３→ｈｌ４→ｈｌ５→ｈｌ２、または、ｈｌ２→ｈｌ５→ｈｌ４→ｈｌ３→ｈｌ１の遷移が可能である。この際、各図に示す酸素原子ＯＳ３が移動する。
図１８（ｆ）は、酸化物ｈｌの上記の遷移、および、酸化ハフニウムにおける結晶構造の遷移に伴うエネルギー変化ＥＡを表すグラフである。横軸の反応座標１はｈｌ１、反応座標２はｈｌ３、反応座標３はｈｌ４、反応座標４はｈｌ５、反応座標５はｈｌ２にそれぞれ対応する。そして、図１８（ｆ）に示すように、中間の状態ｈｌ４（反応座標３）におけるＥＡが酸素拡散の活性化エネルギーとなる。そして、酸化ハフニウムの中間状態のＥＡに比べると、その値は約３倍に増加する。
このように、ハフニウムの一部をランタンに置換した場合でも、酸素原子の一部をフッ素原子に置換することにより、酸素拡散の活性化エネルギーＥＡを増加させることが可能である。そして、フォーミング電圧およびセット電圧の上昇を抑制しながら、記憶保持特性を向上させることが可能となる。
また、ランタン以外にも、ガドリニウム（Ｇｄ）およびルテチウム（Ｌｕ）を用いても同様の効果を実現できる。また、バリウム、ランタン、ガドリニウムおよびルテチウムからなる群の少なくとも２以上の金属元素を用いてハフニウムを置換しても良い。
なお、上記の説明に用いた図７〜図１８の各図は、本願発明者によるシミュレーションの結果得られたものである。
〔第４の実施形態〕
図１９は、第４の実施形態に係る不揮発性記憶装置の構成を例示するブロック図である。
図１９に表したように、不揮発性記憶装置１１０にメモリ部ＭＵと制御部ＣＵとが設けられる。
既に説明したように、メモリ部ＭＵは、複数のビット線ＢＬと、複数のワード線ＷＬと、それらの間に設けられるメモリセルＭＣと、を含むことができる。メモリセルＭＣは、抵抗変化層ＶＲを含む。すなわち、メモリ部ＭＵは、マトリクス状に配置されたメモリセルＭＣを含むメモリセルアレイを含む。
制御部ＣＵは、例えば、カラム制御回路３０２、ロウ制御回路３０３、データ入出力バッファ３０４、アドレスレジスタ３０５、コマンド・インタフェース３０６、ステートマシン３０７及びパルスジェネレータ３０９を含む。
カラム制御回路３０２は、例えば、メモリ部ＭＵのビット線ＢＬを制御し、メモリセルＭＣのデータの消去、メモリセルＭＣへのデータの書き込み、及び、メモリセルＭＣからのデータの読み出しを行う。データの書き込みは、例えば、セット動作に対応し、データの消去は、例えば、リセット動作に対応する。
ロウ制御回路３０３は、例えば、メモリ部ＭＵのワード線ＷＬを選択し、メモリセルＭＣのデータの消去、メモリセルＭＣへのデータの書き込み、及び、メモリセルＭＣからのデータ読み出しに必要な電圧をワード線ＷＬに印加する。
データ入出力バッファ３０４は、例えば、不揮発性記憶装置１１０の外部のホスト（図示しない）に、Ｉ／Ｏ線３１２を介して接続される。データ入出力バッファ３０４は、書き込みデータの受取り、消去命令の受取り、読み出しデータの出力、アドレスデータやコマンドデータの受取りを行う。データ入出力バッファ３０４は、受け取った書き込みデータをカラム制御回路３０２に送り、カラム制御回路３０２から読み出したデータを受け取って外部に出力する。
外部からデータ入出力バッファ３０４に供給されたアドレスは、アドレスレジスタ３０５を介してカラム制御回路３０２及びロウ制御回路３０３に送られる。
また、外部のホストからデータ入出力バッファ３０４に供給されたコマンドは、コマンド・インタフェース３０６に送られる。
コマンド・インタフェース３０６は、外部のホストから供給される外部制御信号３１１を受け取る。コマンド・インタフェース３０６は、データ入出力バッファ３０４に入力されたデータが書き込みデータかコマンドかアドレスかを判断し、コマンドであれば受取りコマンド信号としてステートマシン３０７に転送する。
ステートマシン３０７は、不揮発性記憶装置１１０の動作の管理を行う。ステートマシン３０７は、カラム制御回路３０２、ロウ制御回路３０３、データ入出力バッファ３０４、コマンド・インタフェース３０６及びパルスジェネレータ３０９に、内部制御信号３１３を供給する。ステートマシン３０７は、例えば、外部のホストからのコマンドをコマンド・インタフェース３０６を介して受付け、読み出し、書き込み、消去、及び、データの入出力管理等を行う。また、外部のホストは、ステートマシン３０７が管理するステータス情報を受取り、動作結果を判断することも可能である。また、このステータス情報は、書き込み及び消去の制御にも利用される。
ステートマシン３０７によってパルスジェネレータ３０９が制御される。この制御により、パルスジェネレータ３０９は、任意の電圧、及び、任意のタイミングを有するパルスを出力することが可能である。
パルスジェネレータ３０９から出力されるパルスは、カラム制御回路３０２で制御された任意の配線（ビット線ＢＬ）、及び、ロウ制御回路３０３で選択された任意の配線（ワード線ＷＬ）へ供給されることが可能である。
なお、制御部ＣＵは、例えばシリコン基板上に設けることができ、制御部ＣＵの上にメモリ部ＭＵが設けられる。これにより、不揮発性記憶装置１１０のチップ面積を、メモリ部ＭＵの面積に実質的に同じにすることができる。
図２０は、第４の実施形態に係る不揮発性記憶装置の構成を例示する回路図である。図２０においては、簡単のために、３本のビット線ＢＬと、３本のワード線ＷＬと、に関して描かれているが、ビット線ＢＬの数と、ワード線ＷＬの数と、は任意である。
図２０に表したように、ビット線ＢＬ（第１〜第３ビット線ＢＬ１〜ＢＬ３）と、ワード線ＷＬ（第１〜第３ワード線ＷＬ１〜ＷＬ３）と、の交差部に、メモリセルＭＣ（メモリセルＭＣ１１、ＭＣ１２、Ｍ１３、ＭＣ２１、ＭＣ２２、Ｍ２３、ＭＣ３１、ＭＣ３２、Ｍ３３など）が設けられる。メモリセルＭＣのそれぞれにおいては、抵抗変化層ＶＲと整流素子ＤＩとが直列に接続されている。
ビット線ＢＬのそれぞれは、カラム側選択回路３０２ａに接続されている。カラム側選択回路３０２ａは、カラム制御回路３０２に含まれる。また、ワード線ＷＬのそれぞれは、ロウ側選択回路３０３ａに接続されている。ロウ側選択回路３０３ａは、ロウ制御回路３０３に含まれる。
カラム側選択回路３０２ａは、例えば、ビット線ＢＬ毎に設けられた、ビット線側選択ＰＭＯＳトランジスタＱＰ０及びビット線側選択ＮＭＯＳトランジスタＱＮ０の組みを含む。ビット線側選択ＰＭＯＳトランジスタＱＰ０のゲートは、ビット線側選択ＮＭＯＳトランジスタＱＮ０のゲートと共通接続されている。ビット線側選択ＰＭＯＳトランジスタＱＰ０のドレインは、ビット線側選択ＮＭＯＳトランジスタＱＮ０のドレインと共通接続されている。
ビット線側選択ＰＭＯＳトランジスタＱＰ０のソースは、高電位電源Ｖｃｃに接続されている。ビット線側選択ＮＭＯＳトランジスタＱＮ０のソースは、ビット線側ドライブセンス線ＢＤＳに接続される。ビット線側ドライブセンス線ＢＤＳは、書き込みパルスを供給すると共に、データ読み出し時に検出すべき電流を供給する。
ビット線側選択ＰＭＯＳトランジスタＱＰ０及びビット線側選択ＮＭＯＳトランジスタＱＮ０の共通ドレインは、ビット線ＢＬに接続される。ビット線側選択ＰＭＯＳトランジスタＱＰ０及びビット線側選択ＮＭＯＳトランジスタＱＮ０の共通ゲートには、ビット線ＢＬのそれぞれを選択するビット線選択信号ＢＬＳ（第１〜第３ビット線選択信号ＢＬＳ１〜ＢＬＳ３）が供給される。
ロウ側選択回路３０３ａは、例えば、ワード線ＷＬ毎に設けられた、ワード線側選択ＰＭＯＳトランジスタＱＰ１及びワード線側選択ＮＭＯＳトランジスタＱＮ１の組みを含む。ワード線側選択ＰＭＯＳトランジスタＱＰ１のゲートは、ワード線側選択ＮＭＯＳトランジスタＱＮ１のゲートと共通接続されている。ワード線側選択ＰＭＯＳトランジスタＱＰ１のドレインは、ワード線側選択ＮＭＯＳトランジスタＱＮ１のドレインと共通接続されている。
ワード線側選択ＰＭＯＳトランジスタＱＰ１のソースは、ワード線側ドライブセンス線ＷＤＳに接続されている。ワード線側ドライブセンス線ＷＤＳは、書き込みパルスを供給すると共に、データ読み出し時に検出すべき電流を供給する。ワード線側選択ＮＭＯＳトランジスタＱＮ１のソースは、低電位電源Ｖｓｓに接続されている。
ワード線側選択ＰＭＯＳトランジスタＱＰ１及びワード線側選択ＮＭＯＳトランジスタＱＮ１の共通ドレインは、ワード線ＷＬに接続される。ワード線側選択ＰＭＯＳトランジスタＱＰ１及びワード線側選択ＮＭＯＳトランジスタＱＮ１の共通ゲートには、ワード線ＷＬのそれぞれを選択するワード線選択信号ＷＬＳ（第１〜第３ワード線選択信号ＷＬＳ１〜ＷＬＳ３）が供給されている。
なお、以上の構成は、メモリセルＭＣが個別に選択されるのに適した例である。
一方、選択されたワード線ＷＬにつながる複数のメモリセルＭＣのデータを一括で読み出す場合には、例えば、ビット線ＢＬのそれぞれに対して個別にセンスアンプが配置され、ビット線ＢＬのそれぞれは、ビット線選択信号ＢＬＳで、カラム側選択回路３０２ａを介して、個別にセンスアンプに接続される構成を採用することもできる。
図２１は、第４の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式的斜視図である。
図２２は、第４の実施形態に係る不揮発性記憶装置の一部の構成を例示する模式的断面図である。すなわち、図２２は、図２１のＡ１−Ａ２線断面図である。
図２１及び図２２に表したように、実施形態に係る不揮発性記憶装置１１１におけるメモリ部ＭＵは、互いに積層された複数の要素メモリ層ＭＡを有する。複数の要素メモリ層ＭＡは、例えばＺ軸方向に沿って積層される。本具体例では、４つの要素メモリ層ＭＡ、すなわち、第１〜第４要素メモリ層ＭＡ１〜ＭＡ４が設けられているが、要素メモリ層ＭＡの数は、任意である。
要素メモリ層ＭＡのそれぞれは、第１配線ＷＲ１と、第２配線ＷＲ２と、第１配線ＷＲ１と第２配線ＷＲ２との間に設けられた抵抗変化層ＶＲを含むメモリセルＭＣと、を有する。
すなわち、第１要素メモリ層ＭＡ１は、第１層ビット線ＢＬＬ１（ビット線ＢＬ１１、ＢＬ１２及びＢＬ１３を含む）と、第１層ワード線ＷＬＬ１（ワード線ＷＬ１１、ＷＬ１２及びＷＬ１３を含む）と、第１層メモリセルＭＣ１と、を含む。
第２要素メモリ層ＭＡ２は、第２層ビット線ＢＬＬ２（ビット線ＢＬ２１、ＢＬ２２及びＢＬ２３を含む）と、第１層ワード線ＷＬＬ１（ワード線ＷＬ１１、ＷＬ１２及びＷＬ１３を含む）と、第２層メモリセルＭＣ２と、を含む。
第３要素メモリ層ＭＡ２は、第２層ビット線ＢＬＬ２（ビット線ＢＬ２１、ＢＬ２２及びＢＬ２３を含む）と、第２層ワード線ＷＬＬ２（ワード線ＷＬ２１、ＷＬ２２及びＷＬ２３を含む）と、第３層メモリセルＭＣ３と、を含む。
第４要素メモリ層ＭＡ４は、第３層ビット線ＢＬＬ３（ビット線ＢＬ３１、ＢＬ３２及びＢＬ３３を含む）と、第２層ワード線ＷＬＬ２（ワード線ＷＬ２１、ＷＬ２２及びＷＬ２３を含む）と、第４層メモリセルＭＣ４と、を含む。
このように、不揮発性記憶装置１１１においては、Ｚ軸方向に沿って隣接する要素メモリ層ＭＡにおいて、ビット線ＢＬまたはワード線ＷＬが共有される。ただし、実施形態はこれに限らない。例えば、Ｚ軸方向に沿って隣接する要素メモリ層ＭＡどうしの間に層間絶縁膜が設けられ、要素メモリ層ＭＡのそれぞれに、ビット線ＢＬ及びワード線ＷＬが設けられても良い。この場合、要素メモリ層ＭＡのそれぞれにおけるビット線ＢＬの延在方向及びワード線ＷＬの延在方向は任意である。
要素メモリ層ＭＡのそれぞれにおける構成には、不揮発性記憶装置１１０に関して説明した構成が適用できる。要素メモリ層ＭＡのそれぞれにおける動作には、不揮発性記憶装置１１０、１２０及び１３０に関して説明した動作が適用できる。
なお、図２２に示した例では、要素メモリ層ＭＡのそれぞれにおける抵抗変化層ＶＲと整流素子ＤＩの積層順が同じであるが、抵抗変化層ＶＲと整流素子ＤＩの積層順は任意である。例えば、Ｚ軸方向に沿って隣接する要素メモリ層ＭＡにおいて、抵抗変化層ＶＲと整流素子ＤＩの積層順が反転されても良い。
また、例えば、カラム制御回路３０２及びロウ制御回路３０３は、複数の要素メモリ層ＭＡのそれぞれに設けてもよく、複数の要素メモリ層ＭＡにおいて共有されても良い。
また、スイッチ素子とて、整流素子ＤＩに代えて、例えば、双方向ダイオードやトランジスタなどを用いることができる。この場合、カラム制御回路３０２及びロウ制御回路３０３は、ビット線ＢＬとワード線ＷＬとを介してメモリセルＭＣの第１導電層１０と第２導電層２０との間に制御電圧を印加する。そして、制御部ＣＵ（例えばカラム制御回路３０２及びロウ制御回路３０３など）は、第１導電層１０の電位を第２導電層２０の電位よりも高くする第１の動作と、第２導電層２０の電位を第１導電層１０の電位よりも高くする第２の動作と、を実施する。
〔第５の実施形態〕
図２３は、第５の実施形態に係る不揮発性記憶装置の構成を例示する模式的断面図である。
図２３に表したように、本実施形態に係る不揮発性記憶装置１２０は、例えば、フラッシュメモリ型のメモリセルを有する。このメモリセルは、ＭＩＳ(metal-insulator-semiconductor)トランジスタの構成を有する。
本実施形態においては、半導体基板４１の表面領域には、拡散層４２が形成される。拡散層４２の間のチャネル領域上には、ゲート絶縁層４３が形成される。ゲート絶縁層４３上には、記憶層１３が形成される。記憶層１３の上には、コントロールゲート電極４５が形成される。
半導体基板４１は、ウェル領域でもよく、また、半導体基板４１と拡散層４２とは、互いに逆の導電型を有する。コントロールゲート電極４５は、ワード線となる。コントロールゲート電極４５には、例えば、導電性ポリシリコンが用いられる。
記憶層１３は、第１〜第３の実施形態で説明した少なくともいずれかの構成を有することができる。例えば、半導体基板４１が第１導電層１０に対応し、コントロールゲート電極４５が第２導電層２０に対応し、記憶層１３が抵抗変化層３０に対応する。ゲート絶縁層４３は、例えば、中間層１１に対応する。または、記憶層１３が、第１導電層１０、抵抗変化層３０および第２導電層２０を含んでも良い。
この例において、図示しない駆動部（例えば制御部ＣＵ)が、コントロールゲート電極４５に接続されて設けられる。駆動部は、コントロールゲート電極４５を介して、記憶層１３への電圧の印加、及び、記憶層１３への電流の通電、の少なくともいずれかを行う。
なお、上記において、記憶層１３に接して設けられる上記の上部電極１４及び下部電極１２のいずれかは、例えばコントロールゲート電極４５と兼用されても良い。
実施形態によれば、特性を向上させた不揮発性記憶装置が提供される。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、不揮発性記憶装置に含まれる第１導電層、第２導電層、抵抗変化層、第１配線、及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した不揮発性記憶装置を基にして、当業者が適宜設計変更して実施し得る全ての不揮発性記憶装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１〜７・・・メモリセル、 １０、２０・・・第１導電層、 １１・・・中間層、 １２・・・下部電極、 １３・・・記憶層、 １４・・・上部電極、 ３０・・・抵抗変化層、 ３１、３３、３５・・・第１の部分、 ３２、３４、３６・・・第２の部分、 ４１・・・半導体基板、 ４２・・・拡散層、 ４３・・・ゲート絶縁層、 ４５・・・コントロールゲート電極、 １１０、１１０ａ、１１０ｂ、１１１、１２０・・・不揮発性記憶装置、 ３０２・・・カラム制御回路、 ３０２ａ・・・カラム側選択回路、 ３０３・・・ロウ制御回路、 ３０３ａ・・・ロウ側選択回路、 ３０４・・・データ入出力バッファ、 ３０５・・・アドレスレジスタ、 ３０６・・・インタフェース、 ３０７・・・ステートマシン、 ３０９・・・パルスジェネレータ、 ３１１・・・外部制御信号、 ３１２・・・Ｉ／Ｏ線、 ３１３・・・内部制御信号、 ＢＤＳ・・・ビット線側ドライブセンス線、 ＢＬ・・・ビット線、 ＢＬＳ・・・ビット線選択信号、 ｃｆ・・・フィラメント、 ＣＵ・・・制御部、 Ｄ１、Ｄ２、Ｄ３・・・半導体層、 ＤＩ・・・整流素子（スイッチ素子）、 ＭＣ・・・メモリセル、 ＭＵ・・・メモリ部、 ＶＲ・・・抵抗変化層、 ＷＤＳ・・・ワード線側ドライブセンス線、 ＷＬ・・・ワード線

Claims (2)

  1. 第１導電層と、
    第２導電層と、
    前記第１導電層と前記第２導電層との間に設けられ、低抵抗状態と高抵抗状態との間を遷移可能な抵抗変化層であって、ハフニウム（Ｈｆ）およびジルコニウム（Ｚｒ）の少なくともいずれかと、バリウム（Ｂａ）、ランタン（Ｌａ）、ガドリニウム（Ｇｄ）およびルテチウム（Ｌｕ）からなる群より選択される少なくともいずれか１つの元素と、窒素（Ｎ）と、を含有する酸化物を含む抵抗変化層と、
    を備え、
    前記抵抗変化層は、第１の部分と、前記第２導電層と前記第１の部分との間に設けられた第２の部分と、を有し、
    前記第１の部分における第１窒素濃度と、前記第２の部分における第２窒素濃度と、の差の絶対値を、前記第１窒素濃度および前記第２窒素濃度のうちの低い方で除した値は、前記第１の部分における前記いずれか１つの元素の第１濃度と、前記第２の部分における前記いずれか１つの元素の第２濃度と、の差の絶対値を、前記第１濃度および前記第２濃度のうちの低い方で除した値よりも小さい不揮発性記憶装置。
  2. 前記第１導電層から前記第２導電層に向かう第１の方向における前記第２の部分の厚さは、前記第１の方向における前記第１の部分の厚さよりも厚い請求項１記載の不揮発性記憶装置。
JP2012192621A 2012-08-31 2012-08-31 不揮発性記憶装置 Expired - Fee Related JP6009867B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012192621A JP6009867B2 (ja) 2012-08-31 2012-08-31 不揮発性記憶装置
US13/964,461 US9190614B2 (en) 2012-08-31 2013-08-12 Non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012192621A JP6009867B2 (ja) 2012-08-31 2012-08-31 不揮発性記憶装置

Publications (2)

Publication Number Publication Date
JP2014049660A JP2014049660A (ja) 2014-03-17
JP6009867B2 true JP6009867B2 (ja) 2016-10-19

Family

ID=50187397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012192621A Expired - Fee Related JP6009867B2 (ja) 2012-08-31 2012-08-31 不揮発性記憶装置

Country Status (2)

Country Link
US (1) US9190614B2 (ja)
JP (1) JP6009867B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055082A (ja) * 2015-09-11 2017-03-16 株式会社東芝 不揮発性記憶装置の製造方法
US9966136B2 (en) * 2016-09-09 2018-05-08 Toshiba Memory Corporation Semiconductor memory device including variable resistance element
KR102587973B1 (ko) 2017-11-07 2023-10-12 삼성전자주식회사 3차원 반도체 메모리 장치
US11374171B2 (en) 2019-06-17 2022-06-28 Samsung Electronics Co., Ltd. Memristor and neuromorphic device comprising the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4982098B2 (ja) * 2006-03-30 2012-07-25 株式会社東芝 電気抵抗変化素子およびこの電気抵抗変化素子を備えた半導体装置ならびにその製造方法
JP2008205191A (ja) * 2007-02-20 2008-09-04 Toshiba Corp 不揮発性半導体メモリ素子および不揮発性半導体メモリ装置
WO2008140979A1 (en) * 2007-05-09 2008-11-20 Intermolecular, Inc. Resistive-switching nonvolatile memory elements
JP5284044B2 (ja) * 2008-11-10 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
US8420478B2 (en) * 2009-03-31 2013-04-16 Intermolecular, Inc. Controlled localized defect paths for resistive memories
JP2011135050A (ja) * 2009-11-30 2011-07-07 Toshiba Corp 不揮発性半導体記憶装置
JP5457961B2 (ja) * 2010-07-16 2014-04-02 株式会社東芝 半導体記憶装置
JP2012064254A (ja) * 2010-09-14 2012-03-29 Toshiba Corp 不揮発性半導体記憶装置
US8664059B2 (en) * 2012-04-26 2014-03-04 International Business Machines Corporation Non-volatile memory device formed by dual floating gate deposit

Also Published As

Publication number Publication date
JP2014049660A (ja) 2014-03-17
US20140063912A1 (en) 2014-03-06
US9190614B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
EP2891181B1 (en) Resistive memory devices
JP5439420B2 (ja) 記憶装置
US8963115B2 (en) Memory device and method of manufacturing memory device
US8759806B2 (en) Semiconductor memory device
EP2888741B1 (en) Unipolar memory devices
KR101120342B1 (ko) 비휘발성 메모리 장치
US20140301131A1 (en) Multiple layer forming scheme for vertical cross point reram
US10446749B1 (en) Memory device
JP2016167332A (ja) 記憶装置
JP5306283B2 (ja) 不揮発性記憶装置及びその駆動方法
JP6153479B2 (ja) 半導体記憶装置
JP2015103271A (ja) 記憶装置及び記憶装置の制御方法
JP6009867B2 (ja) 不揮発性記憶装置
US9000410B2 (en) Nonvolatile memory device
CN111583981B (zh) 半导体存储装置
US9947722B2 (en) Semiconductor memory device
JP2015153974A (ja) 半導体記憶装置
JP2013235956A (ja) 半導体記憶装置
JP2021048307A (ja) 半導体記憶装置
JP2012119566A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160816

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160915

R151 Written notification of patent or utility model registration

Ref document number: 6009867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees