KR101760317B1 - 발광장치 - Google Patents

발광장치 Download PDF

Info

Publication number
KR101760317B1
KR101760317B1 KR1020160053728A KR20160053728A KR101760317B1 KR 101760317 B1 KR101760317 B1 KR 101760317B1 KR 1020160053728 A KR1020160053728 A KR 1020160053728A KR 20160053728 A KR20160053728 A KR 20160053728A KR 101760317 B1 KR101760317 B1 KR 101760317B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
type
unit
type electrode
Prior art date
Application number
KR1020160053728A
Other languages
English (en)
Inventor
곽준섭
오승규
김태경
박현정
Original Assignee
순천대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 순천대학교 산학협력단 filed Critical 순천대학교 산학협력단
Priority to KR1020160053728A priority Critical patent/KR101760317B1/ko
Application granted granted Critical
Publication of KR101760317B1 publication Critical patent/KR101760317B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • F21S48/115—
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/28—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 for polarising
    • G02B27/283—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 for polarising used for beam splitting or combining
    • G02B27/285—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00 for polarising used for beam splitting or combining comprising arrays of elements, e.g. microprisms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B3/00—Simple or compound lenses
    • G02B3/0006—Arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Abstract

본 발명에 따른 발광장치는 기판의 일면 상에 2차원적으로 배열되어 복수의 행과 열을 이루고, 서로 분리된 복수의 단위 발광 유닛; 상기 행 방향으로 나열되어 상호 이격 형성된 복수의 스캔라인; 및 상기 스캔라인과 교차하도록 상기 열 방향으로 나열되어 상호 이격 형성된 복수의 데이터라인을 포함하고, 상기 단위 발광 유닛은, 상기 기판의 일면 상에 적층되고, n형 반도체층, 활성층, p형 반도체층을 포함하는 질화물 반도체 적층구조물; 상기 적층구조물의 n형 반도체층 상에 제공되는 n형 전극; 및 상기 적층구조물의 p형 반도체층 상에 제공되는 p형 전극을 포함하며, 상기 복수의 스캔라인은 상기 n형 전극과 전기적으로 연결되고, 상기 복수의 데이터라인은 상기 p형 전극과 전기적으로 연결될 수 있다.

Description

발광장치{Light Emitting Device}
본 발명은 발광장치에 관한 것으로서, 보다 상세하게는 선택적으로 발광할 수 있는 매트릭스 형태의 어드레서블 단위 발광 유닛이 구비된 발광장치에 관한 것이다.
마이크로 어레이 엘이디는 2차원적으로 배열된 복수의 단위 발광 유닛이며, 배열된 단위 발광 유닛은 전기적인 제어를 통해 선택적으로 개별 점·소등을 할 수 있다.
능동형의 액티브 메트릭스(Active matrix type, AM) 마이크로 어레이 엘이디는 하나하나의 단위 발광 유닛이 개별적으로 박막 트랜지스터에 의해 구동되는 방식으로, 기판 상에 매트릭스 패턴으로 형성되어 각각의 단위 발광 유닛마다 전압을 공급하는 스위칭 소자로서 제공되는 실리콘을 이용한 박막 트랜지스터를 구비하고, 박막 트랜지스터에 전기 신호를 공급하는 CMOS 구동 회로를 포함하는 TFT 기판을 포함한다. 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘 또는 다결정 실리콘이 사용된다.
이러한 액티브 메트릭스 마이크로 어레이 엘이디는 운송기기용 헤드램프 또는 조명장치 등의 표시장치에 적용될 수 있는데, 각 단위 발광 유닛의 반응속도가 빠르다는 장점을 가지고 있지만 비정질 실리콘 박막 트랜지스터는 비정질 실리콘층이 가지는 특유의 성질로 인하여 열전도성 및 전기적 안정성 면에서는 좋지 못한 특성을 가지고 있다는 단점이 있다. 즉, 각각의 단위 발광 유닛에 전압을 공급하기 위해 배치되는 복수의 박막 트랜지스터는 헤드램프 또는 디스플레이와 같이 높은 외부환경온도를 가지는 장치에 적용되었을 경우 높은 엔진룸 온도(약 150℃)에 의해 박막 트랜지스터의 신뢰성이 저하되는 문제점이 있다.
또한, 복수의 단위 발광 유닛을 구동하기 위해 TFT 기판의 박막 트랜지스터와 각각의 단위 발광 유닛을 연결하게 되는데 각각의 단위 발광 유닛은 TFT 기판에 형성된 박막 트랜지스터와 서로 대응되도록 배열해야 하기 때문에 정렬하는데 있어서 어렵다는 문제점이 있다.
뿐만 아니라, 단위 발광 유닛에서 발생된 빛은 기판과 외부 공기의 굴절률 차이로 인해 경계면에서 전반사되기 때문에 약 20% 정도 밖에 외부로 방출되지 못하여 광 추출 효율을 높이는데 문제점으로 작용하고 있다.
한국공개특허공보 제10-2005-0088987호
본 발명은 크로스 토크 현상이 일어나지 않고, 선택적으로 발광할 수 있는 매트릭스 형태의 발광장치를 제공한다.
기판의 일면 상에 2차원적으로 배열되어 복수의 행과 열을 이루고, 서로 분리된 복수의 단위 발광 유닛; 상기 행 방향으로 나열되어 상호 이격 형성된 복수의 스캔라인; 및 상기 스캔라인과 교차하도록 상기 열 방향으로 나열되어 상호 이격 형성된 복수의 데이터라인을 포함하고, 상기 단위 발광 유닛은, 상기 기판의 일면 상에 적층되고, n형 반도체층, 활성층, p형 반도체층을 포함하는 질화물 반도체 적층구조물; 상기 적층구조물의 n형 반도체층 상에 제공되는 n형 전극; 및 상기 적층구조물의 p형 반도체층 상에 제공되는 p형 전극을 포함하며, 상기 복수의 스캔라인은 상기 n형 전극과 전기적으로 연결되고, 상기 복수의 데이터라인은 상기 p형 전극과 전기적으로 연결될 수 있다.
상기 복수의 스캔라인 및 복수의 데이터라인 중에서 선택된 스캔라인 및 데이터라인에 전기적신호를 인가하면, 선택된 상기 스캔라인 및 데이터라인이 교차하는 지점에 대응된 단위 발광 유닛이 발광될 수 있다.
상기 n형 전극은 상기 단위 발광 유닛의 중간영역에 배치되고, 상기 p형 전극은 상기 n형 전극의 바깥 측에 배치될 수 있다.
복수의 단위 발광 유닛 사이의 분리된 공간에 제공되고, 절연물질로 이루어진 아이솔레이션부를 더 포함할 수 있다.
상기 단위 발광 유닛과 상기 아이솔레이션부 사이에 제공되는 보호층을 더 포함할 수 있다.
상기 데이터라인과 상기 n형 전극의 사이를 절연시켜주는 제1 층간절연막; 상기 데이터라인과 상기 스캔라인의 사이을 절연시켜주는 제2 층간절연막; 상기 제1 층간절연막 또는 상기 제2 층간절연막을 관통해서 상기 n형 전극의 상부면을 노출하는 제1 비아홀을 도전성 물질로 충진하여 상기 스캔라인 및 상기 n형 전극을 연결하는 제1 도전성 플러그; 및 상기 제1 층간절연막 또는 상기 제2 층간절연막을 관통해서 상기 p형 전극의 상부면을 노출하는 제2 비아홀을 도전성 물질로 충진하여 상기 데이터라인 및 상기 p형 전극을 연결하는 제2 도전성 플러그를 더 포함할 수 있다.
상기 기판은 상기 기판의 적어도 일면 또는 타면 상에 제공되어 상기 단위 발광 유닛으로부터 방출되는 빛의 추출량을 증가시키는 광추출 구조를 더 포함할 수 있다.
상기 복수의 데이터라인의 각각과 전기적으로 연결되는 복수의 제1 p형 컨택패드; 및 상기 복수의 스캔라인의 각각과 전기적으로 연결되는 복수의 제1 n형 컨택패드를 더 포함하고, 상기 제1 p형 컨택패드 및 제1 n형 컨택패드는 상기 기판의 일면 상에 제공될 수 있다.
상기 기판을 지지하는 서브 마운트 기판을 더 포함하고, 상기 서브 마운트 기판은, 상기 데이터라인에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제 2 p형 컨택패드; 및 상기 스캔라인에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제 2 n형 컨택패드를 포함할 수 있다.
상기 기판의 일면 상에 제공된 상기 복수의 제1 n형 컨택패드 및 복수의 제1 p형 컨택패드는 상기 서브 마운트 기판에 형성된 상기 복수의 제2 n형 컨택패드 및 복수의 제2 p형 컨택패드와 서로 대향하도록 제공되어 서로 접촉될 수 있다.
상기 기판 상에 형성된 상기 단위 발광 유닛과 상기 서브 마운트 기판 사이에는 열전도성 물질이 충진될 수 있다.
상기 기판은 광투과성 기판이고, 상기 서브 마운트 기판은 열전도성 기판일 수 있다.
상기 기판의 타면 상에 제공되고, 상기 단위 발광 유닛으로부터 출사된 빛을 제어하는 복수개의 마이크로 광학계를 더 포함할 수 있다.
상기 마이크로 광학계는, 상기 단위 발광 유닛에서 방출하는 빛의 진행경로를 유도하고, 입사면, 반사면 및 출사면을 구비하는 복수의 내부전반사 렌즈; 및 상기 내부전반사 렌즈의 출사면 상에 제공되고, 상기 출사면을 통해 출사되는 빛을 외부로 출사시키는 마이크로 렌즈 중에서 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 운송기기용 헤드램프는 본 발명의 실시예에 따른 발광장치를 포함하는 운송기기용 헤드램프일 수 있다.
본 발명의 다른 실시예에 따른 디스플레이는 본 발명의 실시예에 따른 발광장치를 포함하는 디스플레이일 수 있다.
본 발명의 실시 예에 따른 발광장치에 의하면, 단위 발광 유닛의 중간영역에 n형 전극을 형성하고 바깥 측에 p형 전극을 형성함으로써, 원하지 않는 전기에너지가 교류되어 이웃하는 단위 발광 유닛간의 크로스 토크 현상이 발생되지 않고, 원하는 단위 발광 유닛만 발광시킬 수 있다. 이에 따라, 각 전극의 절연을 위해 기판까지 식각되는 아이솔레이션부의 폭을 10㎛ 이하로 줄일 수 있으며, 아이솔레이션부의 폭이 줄어들게 되어 실질적으로 발광할 수 있는 단위 발광 유닛의 개수 및 유효발광면적이 증가할 수 있다.
또한, 단위 발광 유닛의 중간영역에 n형 전극을 형성함으로써 각각의 단위 발광 유닛 사이의 거리를 가깝게 구현할 수 있다.
뿐만 아니라, 단위 발광 유닛의 구동을 위해 기판과 서브 마운트 기판에 전기적으로 연결되는 복수의 패드를 형성함으로써, 기판에 패드와 서브 마운트 기판에 패드만 서로 대향하도록 접촉시켜 부착하면 되기 때문에 종래에 TFT 기판에 형성된 복수의 박막 트랜지스터와 복수의 발광다이오드를 각각 배열하는 것에 비해서 기판에 형성된 단위 발광 유닛의 배열이 자유로울 수 있다.
또한, 기판 표면에 일정한 형태의 패턴을 형성함으로써 기판 표면의 불규칙성에 의해 외부로 방출되는 광이 산란되어 광 추출 효율을 향상시킬 수 있다. 그리고, 마이크로 광학계를 기판 상에 배열함으로써 기판에서 방출되는 광을 집속시켜 외부로 방출되는 광 추출 효율을 증가시킬 수 있다. 그리고, 복수의 단위 발광 유닛 중 선택된 단위 발광 유닛의 빛이 퍼지지 않아 주변 단위 발광 유닛에 영향을 미치지 않고 상부 또는 전방으로 진행될 수 있다.
게다가, 열전도성이 좋은 서브 마운트 기판을 사용하고, 기판과 서브 마운트 기판 사이에 열전도성 물질을 충진함으로써 단위 발광 유닛을 외부로부터 보호할 수 있을 뿐만 아니라, 열전도성 물질을 통한 열전도도를 실질적으로 향상시켜 단위 발광 유닛의 방출 열에 의한 온도 변화에 따른 기판 및 서브 마운트 기판의 열팽창 변형을 저감하고 발생되는 열을 외부로 효율적으로 방출하여 발광장치의 성능 및 신뢰성을 향상시키고 수명을 연장 시킬 수 있다.
도 1은 본 발명의 실시예에 따른 복수의 단위 발광 유닛이 분리된 상태를 나타내는 평면도.
도 2a는 본 발명의 실시예에 따른 복수의 단위 발광 유닛을 확대한 평면도.
도 2b는 도 2a의 평면도를 A1-A2를 따라 절개한 단면도.
도 3a은 본 발명의 실시예에 따른 제1 n형 컨택패드 및 제1 p형 컨택패드가 구비된 기판을 나타내는 평면도.
도 3b은 본 발명의 실시예에 따른 제2 n형 컨택패드 및 제2 p형 컨택패드가 구비된 서브 마운트 기판을 나타내는 평면도.
도 3c은 도 3a 및 도 3b의 평면도를 A1-A2 및 B1-B2를 따라 절개하여 기판과 서브 마운트 기판의 결합을 나타내는 개략도.
도 4a는 본 발명의 실시예에 따른 제1 n형 컨택패드 및 제1 p형 컨택패드가 구비된 기판을 나타내는 평면도.
도 4b는 본 발명의 실시예에 따른 제2 n형 컨택패드 및 제2 p형 컨택패드가 구비된 서브 마운트 기판을 나타내는 평면도.
도 4c는 도 4a 및 도 4b의 평면도를 C1-C2 및 D1-D2를 따라 절개하여 기판과 서브 마운트 기판의 결합을 나타내는 개략도.
도 5는 본 발명의 실시예에 따른 발광장치의 개념도 및 방사각 변화 특성을 나타내는 그래프.
도 6은 본 발명의 실시예에 따른 단위 발광 유닛의 제조공정을 나타내는 단면도.
도 7은 본 발명의 실시예에 따른 스캔라인 및 데이터라인의 제조공정을 나타내는 단면도.
도 8은 본 발명의 실시예에 따른 기판과 서브 마운트 기판의 결합과정을 나타내는 단면도.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명의 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 설명 중, 동일 구성에 대해서는 동일한 참조부호를 부여하도록 하고, 도면은 본 발명의 실시예를 정확히 설명하기 위하여 크기가 부분적으로 과장될 수 있으며, 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 복수의 단위 발광 유닛이 분리된 상태를 나타내는 평면도이고, 도 2a는 본 발명의 실시예에 따른 복수의 단위 발광 유닛을 확대한 평면도이며, 도 2b는 도 2a의 평면도를 A1-A2를 따라 절개한 단면도이다.
도 1 내지 2를 참조하면, 본 발명의 실시예에 따른 발광장치는 기판(101)의 일면 상에 2차원적으로 배열되어 복수의 행과 열을 이루고, 서로 분리된 복수의 단위 발광 유닛(100); 상기 행 방향으로 나열되어 상호 이격 형성된 복수의 스캔라인(110); 및 상기 스캔라인(110)과 교차하도록 상기 열 방향으로 나열되어 상호 이격 형성된 복수의 데이터라인(210)을 포함할 수 있다. 상기 단위 발광 유닛(100)은, 상기 기판(101)의 일면 상에 적층되고, n형 반도체층(103), 활성층(104), p형 반도체층(105)을 포함하는 질화물 반도체 적층구조물; 상기 적층구조물의 n형 반도체층(103) 상에 제공되는 n형 전극(111); 및 상기 적층구조물의 p형 반도체층(105) 상에 제공되는 p형 전극(211)을 포함하며, 상기 복수의 스캔라인(110)은 상기 n형 전극(111)과 전기적으로 연결되고, 상기 복수의 데이터라인(210)은 상기 p형 전극(211)과 전기적으로 연결될 수 있다.
일반적인 패시브 메트릭스 구동방식은 형성하는데 있어서 가장자리에 메사영역을 만들어 n형 전극을 형성하게 된다. 가장자리에 형성된 n형 전극으로 인하여 원하지 않는 단위 발광 유닛에서도 발광이 일어난다는 문제점이 있지만 본 발명에 따른 발광장치에 의하면, 중간영역에 n형 전극을 형성하고 바깥 측에 p형 전극을 형성함으로써 가장자리에 형성된 n형 전극으로 인해 원하지 않는 전기에너지가 교류되어 이웃하는 단위 발광 유닛간의 크로스 토크 현상이 발생하지 않을 수 있다. 따라서, 선택된 단위 발광 유닛(100)에서만 발광될 수 있다.
기판(101)의 일면 상에 2차원적으로 배열되어 복수의 행과 열을 이루고, 서로 분리된 복수의 단위 발광 유닛(100)은 기판(101)의 일면 상에 적층되고, n형 반도체층(103), 활성층(104), p형 반도체층(105)을 포함하는 질화물 반도체 적층구조물, 적층구조물의 n형 반도체층(103) 상에 제공되는 n형 전극(111) 및 적층구조물의 p형 반도체층(105) 상에 제공되는 p형 전극(211)을 포함할 수 있다.
발광다이오드는 전기 에너지를 빛으로 변환시키는 중요한 고체 소자의 일종으로서, 일반적으로 2개의 상반된 반도체층 사이에 개재된 반도체 재료의 활성층(104)을 포함한다. 2개의 반도체층 양단에 바이어스가 인가되면 정공과 전자가 활성층(104)으로 주입된 후 그곳에서 재결합되어 빛이 발생된다. 또한, 활성층(104)에서 발생된 빛은 모든 방향으로 방출되어 모든 노출 표면을 통해 단위 발광 유닛(100)의 외부로 탈출한다.
기판(101)은 질화갈륨(GaN) 반도체층을 성장시키기 위한 것으로 질화물계 발광다이오드 소자를 제작하기 위해 이용되는 재료로는 질화갈륨 기판이 바람직한 것으로 알려져 있으나, 질화갈륨을 이용한 단결정 기판은 제작하기가 어려우며 단가가 높다는 단점으로 인해, 상대적으로 구하기 용이하고 단가가 낮은 사파이어(sapphire)가 많이 이용된다. 또한, 기판 위에 성장되는 질화물 반도체 물질의 결정과 결정구조가 동일하면서 격자정합을 이루는 상업적인 기판이 존재하지 않기 때문에 격자정합을 고려하여 GaN 박막의 성장이 용이하며, 고온에서 안정한 사파이어 기판(101)이 주로 사용된다. 하지만, 기판(101)으로써 형성되는 박막의 성장을 유도할 수 있는 재질이라면 어느 것이나 사용 가능할 것이다.
기판(101) 위에 n형 반도체층(103)을 성장하고, 그 위에 활성화층(Active Layer)으로써 인듐갈륨나이트라이드(InGaN) 또는 질화갈륨(GaN)으로 MQW을 구성하였으며, 그 상부에 p형 반도체층(105)을 성장하였다.
자세히 살펴보면, n형 반도체층(103)을 성장하기 전에 기판(101)과 n형 반도체층(103) 사이에 n형 반도체층(103)의 베이스층으로서 불순물이 첨가되어 있지 않은 언도프(undoped)된 질화갈륨(GaN)층인 언도프 반도체층(102)이 형성되며 언도프 반도체층(102)은 n형 반도체층(103)의 성장 전에 버퍼층으로 사용될 수 있다.
버퍼층인 언도프 반도체층(102)은 기판(101)의 특성을 보완하는 것으로서 GaN 뿐만 아니라 InGaN, AlN, SiC, SiCN 또는 GaN 중 적어도 어느 하나로 형성될 수 있다. 또한, 기판(101) 상에 에피(Epi)층인 n형 반도체층(103)을 직접 성장시키면 격자 부정합에 의해서 고품질의 소자를 제조하기 어렵기 때문에 n형 반도체층(103)의 단결정성장을 용이하게 하도록 하고, 기판(101)과 반도체층들 사이의 격자 불일치(lattice mismatch)에 따른 문제점들을 해결하고, 기판(101)과의 격자정합을 향상시키기 위하여 추가로 형성된다. 또한, 이완층은 반도체층들 사이의 스트레스를 완화하기 위해 추가로 형성될 수 있다.
적층구조물은 언도프 반도체층(102) 상에 형성될 수 있으며, 언도프 반도체층(102) 상에 먼저 n형 반도체층(103)을 형성할 수 있다.
n형 반도체층(103)은 본 발명의 발광장치에서 후술하는 활성층(104)에 전자를 공급하는 역할을 하는 것으로, n형 불순물을 도핑하여 질화갈륨(GaN) 반도체층을 성장시킬 수 있다. 질화갈륨 이외에 대표적인 질화물 반도체 물질로는 AlGan, GalnN, INALGaN가 있으며, n형 반도체층(103)의 도핑에 사용되는 n형 불순물로는 Si, Ge, Se, Te 또는 C 등의 n형 불순물을 더 포함하여 n형으로 도핑 될 수 있다. 또한, n형 반도체층(103)의 일부영역에는 후술하는 n형 전극(111)이 형성될 수 있고, n형 반도체층(103)의 베이스층으로서 전술한 언도프(undoped)된 질화갈륨(GaN)층을 더 포함할 수 있다.
활성층(104)은 전술한 n형 반도체층(103)과 후술하는 p형 반도체층(105)에서 공급받은 전자와 정공을 재결합시켜 여분의 에너지를 광으로 변환시켜 빛을 발광하기 위한 층으로서, n형 반도체층(103) 상에 성장될 수 있다. 이러한 활성층(104)은 통상의 우물구조(Quantum Well, QW) 또는 효율을 높이기 위해 복수의 장벽층과 우물층을 포함하는 다중양자우물구조(Multiple Quantum Well, MQW)를 갖으며, n형 반도체층(103) 및 p형 반도체층(105)의 에너지 밴드갭보다 적은 에너지 밴드갭을 갖는 물질을 이용하여 형성된다. 이때, 활성층(104)이 원하는 피크 파장의 광을 방출하도록, 질화물 반도체층들을 이루는 원소 및 그 조성이 조절될 수 있으며, 본 발명에서는 GaN 또는 InGaN 등의 질화물 반도체를 이용하여 활성층(104)을 형성할 수 있다.
p형 반도체층(105)은 본 발명의 발광장치에서 전술한 활성층(104)에 정공를 공급하는 역할을 하는 것으로, 활성층(104) 상에 성장될 수 있으며 p형 불순물을 도핑하여 질화갈륨(GaN) 반도체층을 성장시킬 수 있다. 대표적인 질화물 반도체 물질로는 AlGan, GalnN, INALGaN가 있으며, p형 질화갈륨(GaN)의 도핑 원료로 Mg와 같은 p형 불순물을 더 포함하여 p형으로 도핑 될 수 있다.
이러한 n형 및 p형 반도체층(105)들은 에피층일 수 있고, 보통 n형 질화물계 반도체층을 만들기 위해서는 Si를 첨가하고, P형 질화물계 반도체층을 만들기 위해서 Mg를 첨가하여 도핑할 수 있다. 본 발명의 실시예에서는 n형 반도체층(103) 및 p형 반도체층(105)으로 GaN을 이용하여 성장되었으나, AlGaN과 InGaN 등의 질화물계 반도체 물질을 이용하여 성장될 수도 있다.
이와 같이, 기판(101)상에 순차적으로 형성된 언도프 반도체층(102), n형 반도체층(103), 활성층(104), p형 반도체층(105)은 MOCVD 등과 같은 공정기술을 이용하여 다수의 층으로 형성된 후, n형 전극(111)이 형성될 영역을 제공하기 위해서 p형 반도체층(105)까지 형성된 구조물에 대해 n형 반도체층(103)까지 식각될 수 있다.
식각하여 n형 반도체층(103)이 노출되도록 형성한 후, 노출된 n형 반도체층(103)에 n형 전극(111)이 형성되고, p형 반도체층(105) 상면에는 p형 전극(211)이 형성될 수 있다. n형 전극(111) 및 p형 전극(211)은 n형 반도체층(103) 및 p형 반도체층(105) 상에 To, Cr, Al, Cu 및 Au 등으로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있다.
이러한 단위 발광 유닛(100)의 개수는 다양하게 변경 가능하다.
또한, 행 방향으로 나열되어 상호 이격 형성된 복수의 스캔라인(110)과 스캔라인(110)과 교차하도록 열 방향으로 나열되어 상호 이격 형성된 복수의 테이터라인을 포함하고, 복수의 스캔라인(110)은 n형 전극(111)과 전기적으로 연결되고, 복수의 데이터라인(210)은 p형 전극(211)과 전기적으로 연결될 수 있다.
복수의 데이터라인(210)은 열 방향으로 기판(101)에 일정 간격 이격되어 서로 평행하게 배치되고, 복수의 데이터라인(210)은 p형 전극(211)과 동일한 물질, 즉 칼륨, 마그네슘, 알루미늄과 같은 금속물질을 이용하여 형성할 수 있으며, 후술하는 스캔라인(110)에 수직하게 배치된다. 이러한 데이터라인(210)들은 외부회로에 전기적으로 연결되어 외부회로로부터 데이터신호를 인가받는데, p형 전극(211)은 데이터라인(210)과 전기적으로 연결됨으로써 데이터라인(210)으로부터 전기적 신호를 인가받는다. 즉, 데이터라인(210)은 p형 전극(211)을 외부회로와 전기적으로 연결시켜 소정의 전기적신호를 인가해주는 것이다.
복수의 스캔라인(110)은 행 방향으로 열 방향으로 배치된 데이터라인(210)과 수직 교차하는 방향으로 형성되며, 서로 일정 간격 이격되어 평행하게 배치되며, n형 전극(111)과 동일한 물질, 즉 칼륨, 마그네슘, 알루미늄과 같은 금속물질을 이용하여 형성할 수 있다. n형 전극(111)은 스캔라인(110)과 전기적으로 연결됨으로써 스캔라인(110)으로부터 전기적 신호를 인가받는다. 즉, 스캔라인(110)은 n형 전극(111)을 외부회로와 전기적으로 연결시켜 소정의 전기적신호를 인가해주는 것이다.
복수의 스캔라인(110) 및 복수의 데이터라인(210) 중에서 선택된 스캔라인(110) 및 데이터라인(210)에 전기적신호를 인가하면, 선택된 스캔라인(110) 및 데이터라인(210)이 교차하는 지점에 대응된 단위 발광 유닛(100)이 발광 될 수 있다.
앞서 설명한 바와 같이 열 방향으로 복수의 데이터라인(210)과 행 방향으로 복수의 스캐라인이 서로 교차되게 배치되어 n×m개 매트릭스 구조를 가진다. 또한, 각 데이터라인(210)과 각 스캔라인(110)이 서로 교차되는 지점에 대응된 단위 발광 유닛(100)을 통해 발광이 일어날 수 있다.
본 발명에 따른 발광장치는 스캔신호에 의해 n번째 스캔라인(110)이 선택되고, 선택된 n번째 스캔라인(110)에 해당하는 데이터라인(210)에 데이터신호가 인가되면 두 라인이 교차되는 지점에 배치된 단위 발광 유닛(100)에 n형 전극(111)과 연결된 스캔라인(110) 및 p형 전극(211)과 연결된 데이터라인(210)에서 전기적신호를 공급하여 선택된 단위 발광 유닛(100)이 발광하게 된다.
그 후에, 스캔신호에 의해 n+1번째 스캔라인(110)이 선택되고, 선택된 n+1번째 스캔라인(110)에 해당하는 데이터라인(210)에 데이터신호가 인가되어 두 라인이 교차되는 지점에 배치된 단위 발광 유닛(100)이 발광하게 된다.
즉, 외부회로로부터 스캔신호가 인가되어 n번째 스캔라인(110)이 선택되고, 선택된 n번째 스캔라인(110)에 해당하는 데이터라인(210)(n번째 스캔라인(110)과 교차하는 데이터라인(210))에 외부회로로부터 데이터신호가 인가되어 교차하는 스캔라인(110)과 데이터라인(210)에 형성된 단위 발광 유닛(100)이 발광하게 되는 것이다.
기판(101)은 기판(101)의 적어도 일면 또는 타면 상에 제공되어 단위 발광 유닛(100)으로부터 방출되는 빛의 추출량을 증가시키는 광추출 구조(미도시)를 더 포함할 수 있다.
단위 발광 유닛(100)의 사파이어 기판(101)은 PSS(patterned sapphire substate)을 갖는 사파이어 기판(101)으로서, 사파이어 기판(101)의 빛이 방출되는 타면 또는 질화물 적층구조물의 방향인 일면으로는 전술한 버퍼층인 언도프 반도체층(102)과 접합하는 부분에 광의 추출율을 높이는 다수의 요철형상인 미세패턴을 형성하여 단위 발광 유닛(100)의 광 추출 효율을 개선할 수 있다.
질화물계 반도체층 성장용으로 사용되는 사파이어 기판(101) 표면에 일정한 형태의 패턴을 제작한 후 그 위에 GaN을 에피 성장하면 편평한 기판 위에 성장되는 GaN 에 비해 단위 발광 유닛(100)의 광 출력향상 효과를 볼 수 있다. 즉, PSS(patterned sapphire substate)위에 성장한 질화물 반도체층의 광 출력은 기판(101) 표면의 불규칙성에 의한 방출 광의 산란으로 편평한 기판 위에 성장한 발광 다이오드보다 광 추출 효율이 향상될 수 있는 것이다. 일정한 패턴 및/또는 간격으로 사파이어 기판(101)의 일면 또는 타면 상에 배치될 수 있고, 그 크기 및 배치형태는 제한되지 않는다.
따라서, 사파이어 기판(101)의 패턴이 있는 경우에는 패턴이 없는 종래의 평탄(Plain)형의 기판을 구비한 단위 발광 유닛(100)에 비해 광 추출 효율이 상대적으로 높아 모든 방향으로의 광 추출 효율을 증가시킬 수 있으므로, 전술한 구조에 따라, 본 발명의 발광장치는 사파이어 기판(101)상에 형성된 패턴에 의해 보다 높은 광 추출 효율을 가질 수 있다.
본 발명의 다른 실시예에 따른 발광장치는 복수의 단위 발광 유닛(100) 사이의 분리된 공간에 제공되고, 절연물질로 이루어진 아이솔레이션부(108)를 더 포함할 수 있고, 단위 발광 유닛(100)과 아이솔레이션부(108) 사이에 제공되는 보호층(109)을 더 포함할 수 있다. 또한, n형 전극(111)은 단위 발광 유닛(100)의 중간영역에 배치되고, p형 전극(211)은 n형 전극(111)의 바깥 측에 배치될 수 있다.
복수의 단위 발광 유닛(100)을 형성하기 위한 아이솔레이션부(108)는 언도프 반도체층(102)의 일부영역 또는 언도프 반도체층(102)의 전체가 노출되도록 식각하고, 절연물질로 채워진 아이솔레이션부(108)를 형성함으로써 얻어질 수 있다.
일반적인 패시브 메트릭스 구동방식은 가장자리에 메사영역을 만들어 n형 전극을 형성하게 된다. 하지만 가장자리에 형성된 n형 전극으로 인해 원하지 않는 선택되지 않는 단위 발광 유닛에서도 발광이 일어나는 문제점이 있다. 가장자리에 형성된 n형 전극으로 인해 원하지 않는 전기에너지가 교류되어 이웃하는 단위 발광 유닛간의 크로스 토크 현상이 발생하고, 이에 따라 어드레서블 되지 않는 단위 발광 유닛에서 빛이 발생되기 때문에 종래에는 서로 분리된 단위 발광 유닛의 독립적인 구동을 위해 각각의 단위 발광 유닛이 완전 분리되도록 아이솔레이션부를 기판까지 깊고 큰 폭을 가지게끔 식각하여 메사영역을 형성하였다.
또한, 기판까지 식각하여 메사영역을 형성하게 되면 어둡게 보이는 비발광 영역이 형성되는데, 이러한 비발광 영역이 점차 넓어지게 되면 검은라인이 형성되게 되고 이에 따라 발광되는 빛이 사라지고 어둡게 보이는 문제점이 있다.
하지만, 본 실시예에서는 n형 전극(111)은 단위 발광 유닛(100)의 중간영역에 배치되고, p형 전극(211)은 n형 전극(111)의 바깥 측에 배치됨으로써 제1 단위 발광 유닛의 전극과 분리된 다른 제2 단위 발광 유닛의 전극 사이의 거리가 증가하게 되어 전기적으로 절연될 수 있다. 따라서, 아이솔레이션부(108)를 기판(101)까지 식각하지 않고 n형 반도체층(103)의 표면 또는 언도프 반도체층(102)의 일부영역이 노출되는 정도로만 식각하여 분리하는 아이솔레이션부(108)를 형성하더라도 복수의 단위 발광 유닛(100)이 서로 전기적으로 분리될 수 있으므로 아이솔레이션부(108)의 폭을 10㎛ 이하로 감소시킬 수 있고, 이에 따라 각각의 단위 발광 유닛(100) 사이의 거리를 가깝게 구현할 수 있다.
각각의 단위 발광 유닛(100)이 완전 분리되도록 아이솔레이션부(108)를 기판까지 형성하여 적어도 25~50um의 폭을 필요로 하였으나, 본 발명의 경우, 단위 발광 유닛(100)의 중간영역에 n형 전극(111)을 형성하고 바깥 측에 p형 전극(211)을 형성함으로써 제1 단위 발광 유닛의 전극과 분리된 다른 제2 단위 발광 유닛의 전극 사이의 거리가 증가됨으로써 전기적으로 절연될 수 있다. 이에 따라 아이솔레이션부(108)를 기판(101)까지 아닌 적어도 n형 반도체층(103)의 표면이 노출되도록 식각하고 절연물질을 채워 형성할 수 있기 때문에, 아이솔레이션부(108)의 폭을 10㎛ 이하로 감소시킬 수 있으며, 단위 발광 유닛(100)의 개수에 따른 발광장치의 유효발광면적이 증가될 수 있다.
스캔라인(110)은 n형 전극(111)의 열화 등 n형 전극(111)에 미치는 영향을 줄이기 위해서 중간 영역에 형성된 n형 전극(111)을 중심으로 단위 발광 유닛(100)의 가장자리 측에 배치되어 n형 전극(111)과 연결될 수 있다. 이에 따라, 중간 영역에 형성된 n형 전극은 가장자리측에 배치된 스캔라인(110)과 연결되기 위해 n형 전극(111)으로부터 스캔라인(110)까지 연장된 연장부를 더 포함할 수 있다.
또한, 단위 발광 유닛(100)의 외측면에 절연성인 보호층(109)이 형성될 수 있는데, 보호층(109)으로 사용될 수 있는 물질로는 SiO2를 사용할 수 있으며, 이외에도 Si3N4, Al2O3 등의 전기적 절연성을 갖는 산화물 또는 질화물 및 절연특성을 가지며 온도나 습도의 변화를 차단할 수 있는 SIN이 사용될 수 있다.
이러한 보호층(109)은 분리된 복수의 단위 발광 유닛(100)이 서로 원하지 않는 접속을 방지하기 위하여 단위 발광 유닛(100) 사이에서 각각의 단위 발광 유닛(100)을 절연시키기 위해 전기적으로 분리시키며, 외부환경으로부터 보호층(109)에 측면 및 하부에 형성된 질화물계 반도체층들을 보호할 수 있는 보호막으로 활용될 수 있다.
즉, n형 전극을 가장자리에 형성하게 되면 이웃하는 단위 발광 유닛이 발광되는 발광 오류가 일어날 수 있다. 선택된 단위 발광 유닛(100)에서만 빛이 발광 되어야 하지만 원하지 않는 영역에서 발광되는 것을 방지하고 원하는 단위 발광 유닛(100)에서만 발광 될 수 있도록 단위 발광 유닛(100)의 외측면이 노출된 영역과 외측면에서 p형 전극(211)까지 연결되어 이루어지는 p형 반도체층(105)의 상면에 보호층(109)이 형성될 수 있다.
또한, 복수의 단위 발광 유닛(100)을 전기적으로 분리시키고 보호하기 위해, 복수의 단위 발광 유닛(100) 사이에 형성된 아이솔레이션부(108)의 측면 즉, 표면에 형성되고, 자세히는 제1 단위 발광 유닛의 p형 전극(211)으로부터 아이솔레이션부(108)의 표면에 걸쳐 제2 단위 발광 유닛의 p형 전극(211)까지 보호층(109)이 연장되어 형성될 수 있다.
데이터라인(210)과 n형 전극(111)의 사이를 절연시켜주는 제1 층간절연막(106); 데이터라인(210)과 스캔라인(110)의 사이를 절연시켜주는 제2 층간절연막(107); 제1 층간절연막(106) 또는 제2 층간절연막(107)을 관통해서 n형 전극(111)의 상부면을 노출하는 제1 비아홀(113)을 도전성 물질로 충진하여 스캔라인(110) 및 n형 전극(111)을 연결하는 제1 도전성 플러그(114); 제1 층간절연막(106) 또는 제2 층간절연막(107)을 관통해서 p형 전극(211)의 상부면을 노출하는 제2 비아홀(213)을 도전성 물질로 충진하여 데이터라인(210) 및 p형 전극(211)을 연결하는 제2 도전성 플러그(214)를 더 포함할 수 있다.
제1 층간절연막(106)은 p형 전극(211)과 전기적으로 연결된 데이터라인(210)과 n형 전극(111)의 사이를 서로 접속되지 않도록 전기적으로 아이솔레이션 시켜주며, p형 반도체층(105) 및 복수의 p형 전극(211)의 상부 전면에 제1 층간절연막(106)이 형성될 수 있다. 또한, 제2 층간절연막(107)은 n형 전극(111)과 전기적으로 연결된 스캔라인(110)과 p형 전극(211)과 전기적으로 연결된 데이터라인(210)의 사이를 서로 접속되지 않도록 전기적으로 아이솔레이션 시켜주며, 제1 층간절연막(106) 상부 전면에 제2 층간절연막(107)이 형성될 수 있다.
충분한 절연성을 보장하기 위해서 제1 층간절연막(106) 및 제2 층간절연막(107)의 두께는 약 0.5㎛ 이상일 수 있으며, 절연성이 우수한 감광성 폴리이미드(Photo Sensitivity Polyimide)물질로 이루어질 수 있지만 이에 제한받지 않고 우수한 전기적 절연성을 갖는 산화물 또는 질화물을 사용하여 이루어질 수도 있다.
적층구조물에서 p형 반도체층(105)의 전체부분에 걸쳐 제1 층간절연막(106) 및 제2 층간절연막(107)을 형성한 후, 형성된 제1 층간절연막(106), 제2 층간절연막(107), p형 반도체층(105), 활성층(104)을 기판(101)에 대해 수직으로 관통하여 n형 전극(111)의 상부면을 노출하는 제1 비아홀(113)이 형성될 수 있다.
제1 비아홀(113)을 형성한 후, n형 전극(111)과 스캔라인(110)을 연결하기위해 n형 전극(111)의 상부면이 노출된 제1 비아홀(113) 내부에 금속 등의 도전성 물질을 충진하여 제1 도전성 플러그(114)를 형성할 수 있는데, 이러한 제1 도전성 플러그(114)는 n형 전극(111)과 스캔라인(110)을 전기적으로 연결시켜 줄 수 있다.
다시 말해서, 제1 도전성 플러그(114)는 제1 비아홀(113) 내부에 열전도성이 우수한 금속물질이 매립되어 적층구조물의 n형 전극(111)과 스캔라인(110)을 전기적으로 연결하기 위한 것으로, 구리(Cu), 동탄(CuW), 알루미늄(al), 금(Au) 및 은(Ag) 등 전기전도성이 우수한 금속재질로 형성될 수 있다.
또한, 적층구조물에서 제1 층간절연막(106)을 식각함으로써 p형 전극(211)의 상부면을 노출하는 제2 비아홀(213)이 형성될 수 있다. 제2 비아홀(213)을 형성한 후, p형 전극(211)과 스캔라인(110)을 연결하기위해서 p형 전극(211)의 상부면이 노출된 제1 비아홀(113) 내부에 금속 등의 도전성 물질을 충진하여 제2 도전성 플러그(214)를 형성할 수 있는데, 이러한 제2 도전성 플러그(214)는 p형 전극(211)과 데이터라인(210)을 전기적으로 연결시켜 줄 수 있다.
다시 말해서, 제2 도전성 플러그(214)는 제2 비아홀(213) 내부에 열전도성이 우수한 금속물질이 매립되어 적층구조물의 p형 전극(211)과 데이터라인(210)을 전기적으로 연결하기 위한 것으로, 구리(Cu), 동탄(CuW), 알루미늄(al), 금(Au) 및 은(Ag) 등 전기전도성이 우수한 금속재질로 형성될 수 있다.
또한, 단위 발광 유닛(100)을 산소와 수분 같은 외부 요소로부터 보호하고 단위 발광 유닛(100)의 특성을 변화시키지 않는 봉지층(미도시)이 더 포함될 수 있다.
봉지층은 후술하는 제1 n형 패드(112) 및 제1 p형 패드(212)를 제외한 복수의 단위 발광 유닛(100) 상부에 형성되어 외부의 충격이나 이물질로 인해 단위 발광 유닛(100)이 파손되거나 오작동되는 것을 방지할 수 있다.
도 3a는 본 발명의 실시예에 따른 제1 n형 컨택패드 및 제1 p형 컨택패드가 구비된 기판을 나타내는 평면도이고, 도 3b는 본 발명의 실시예에 따른 제2 n형 컨택패드 및 제2 p형 컨택패드가 구비된 서브 마운트 기판을 나타내는 평면도이며, 도 3c는 도 3a 및 도 3b의 평면도를 A1-A2 및 B1-B2를 따라 절개하여 기판과 서브 마운트 기판의 결합을 나타내는 개략도이다. 도 4a는 본 발명의 실시예에 따른 제1 n형 컨택패드 및 제1 p형 컨택패드가 구비된 기판을 나타내는 평면도이고, 도 4b는 본 발명의 실시예에 따른 제2 n형 컨택패드 및 제2 p형 컨택패드가 구비된 서브 마운트 기판을 나타내는 평면도이며, 도 4c는 도 4a 및 도 4b의 평면도를 C1-C2 및 D1-D2를 따라 절개하여 기판과 서브 마운트 기판의 결합을 나타내는 개략도이다.
도 3 내지 4를 참조하면, 본 발명의 다른 실시예에 따른 발광장치는 복수의 데이터라인(210)의 각각과 전기적으로 연결되는 복수의 제1 p형 컨택패드(212); 및 복수의 스캔라인(110)의 각각과 전기적으로 연결되는 복수의 제2 n형 컨택패드(310)를 더 포함하고, 제1 p형 컨택패드(212) 및 제1 n형 컨택패드(112)는 기판(101)의 일면 상에 제공될 수 있다. 또한, 기판(101)을 지지하는 서브 마운트 기판(301)을 더 포함하고, 서브 마운트 기판(301)은, 데이터라인(210)에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 p형 컨택패드(320); 및 스캔라인에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 n형 컨택패드(310)를 포함할 수 있다.
각 행에 형성된 복수의 스캔라인(110)과 전기적으로 연결되는 복수의 제1 n형 컨택패드(112) 및 각 열에 형성된 복수의 데이터라인(210)과 전기적으로 연결되는 복수의 제1 p형 컨택패드(212)는 기판의 일면 상에 제공될 수 있다.
제1 n형 컨택패드(112)는 후술하는 서브 마운트 기판(301)에 제2 n형 컨택패드(310)와 전기적으로 연결되기 위한 것으로, 평면적 관점에서 각 스캔라인(110)의 가장자리에 행 방향으로 평행하게 이격되어 형성된다. 또한, 제1 n형 컨택패드(112)는 스캔라인(110)의 단면적을 증가시켜 저항을 낮출 수 있고, n형 전극(111)과 연결된 스캔라인(110)에 후술하는 제2 n형 컨택패드(310)에서 받은 전기적 신호를 전달할 수 있다.
제1 p형 컨택패드(212)는 후술하는 서브 마운트 기판(301)과 전기적으로 연결되기 위한 것으로, 평면적 관점에서 각 데이터라인의 가장자리에 열 방향으로 평행하게 이격되어 형성된다. 또한, 제1 p형 컨택패드(212)는 데이터라인(210)의 단면적을 증가시켜 저항을 낮출 수 있고, p형 전극(211)과 연결된 데이터라인(210)에 후술하는 제2 p형 컨택패드(320)에서 받은 전기적 신호를 전달할 수 있다.
기판(101)을 지지하는 서브 마운트 기판(301)을 더 포함하고, 서브 마운트 기판(301)은, 데이터라인(210)에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 p형 컨택패드(320) 및 스캔라인(110)에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 n형 컨택패드(310)를 포함할 수 있다.
서브 마운트 기판(301)은 빛이 방출하는 기판(101)의 반대방향인 하측에 위치하면서 기판(101)을 지지하며, 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)는 서브 마운트 기판(301)의 일면 상에 제공되고, 서브 마운트 기판(301) 내부에는 제2 n형 컨택패드(310)와 연결되는 스캔라인용 배선(미도시) 및 제2 p형 컨택패드(320)와 연결되는 데이터라인용 배선(미도시)을 포함할 수 있다.
서브 마운트 기판(301) 내부에 형성되는 스캔라인용 배선은 서브 마운트 기판(301)의 일면 상에 형성된 제2 n형 컨택패드(310) 및 스캔라인(110)에 인가되는 전기적신호를 생성하는 외부회로와 전기적으로 연결되어, 외부회로에서 스캔라인(110)으로 보내는 스캔신호를 인가하면 스캔라인용 배선은 스캔신호를 전달받아 서브 마운트 기판(301)의 일면 상에 형성된 제2 n형 컨택패드(310)로 전달될 수 있다.
다시말해서, 외부회로는 n형 전극(111)과 전기적으로 연결된 스캔라인(110)에 전기적신호를 인가하기 위해 스캔신호를 인가한다. 외부회로는 스캔라인(110)에 스캔신호를 인가하기 때문에, 스캔라인용 배선은 외부회로로부터 스캔신호를 전달받아 제2 n형 컨택패드(310)에 스캔신호를 전달할 수 있다.
또한, 서브 마운트 기판(301) 내부에 형성되는 데이터라인용 배선은 서브 마운트 기판(301)의 일면 상에 형성된 제2 p형 컨택패드(320) 및 데이터라인(210)에 인가되는 전기적신호를 생성하는 외부회로와 전기적으로 연결되어, 외부회로에서 데이터라인(210)으로 보내는 데이터신호를 인가하면 데이터라인용 배선은 데이터신호를 전달받아 서브 마운트 기판(301)의 일면 상에 형성된 제2 p형 컨택패드(320)로 전달될 수 있다.
즉, 외부회로는 p형 전극(211)과 전기적으로 연결된 데이터라인(210)에 전기적신호를 인가하기 위해 데이터신호를 인가한다. 외부회로는 데이터라인(210)에 데이터신호를 인가하기 때문에, 데이터라인용 배선은 외부회로로부터 데이터신호를 전달받아 제2 p형 컨택패드(320)에 데이터신호를 전달할 수 있다.
기판(101)의 일면 상에 제공된 복수의 제1 n형 컨택패드(112) 및 복수의 제1 p형 컨택패드(212)는 서브 마운트 기판(301)에 형성된 복수의 제2 n형 컨택패드(310) 및 복수의 제2 p형 컨택패드(320)와 서로 대향하도록 제공되어 서로 접촉될 수 있다.
복수의 단위 발광 유닛(100)이 형성된 기판(101)을 기판(101)이 형성된 방향을 발광방향으로 하는 플립 칩 본딩 기술을 이용하여 기판(101)의 하측에 위치한 서브 마운트 기판(301)에 장착할 수 있다.
플립 칩 본딩 기술이란 복수의 단위 발광 유닛(100)이 형성된 기판(101)을 뒤집어 빛이 발광되는 발광방향을 기판(101)쪽으로 하여 본딩되는 기술을 말한다.
플립 칩 구조의 발광장치는 기판(101)의 일면 상에 제공된 복수의 제1 n형 컨택패드(112) 및 제1 p형 컨택패드(212)와 서브 마운트 기판(301)에 형성된 복수의 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)가 서로 대향하도록 제공되어, 제1 n형 컨택패드(112) 및 제1 p형 컨택패드(212)는 접착제를 이용하여 지지체용 서브 마운트 기판(301)에 형성된 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)에 부착시킴으로써 제작될 수 있다.
기판(101)과 서브 마운트 기판(301)에 단위발광유닛(100)의 구동을 위해 전기적으로 연결되는 각각의 패드는 기판(101)의 패드와 서브 마운트 기판(301)의 패드만 서로 대향하도록 접촉시켜 부착하면 되기 때문에 기판(101)에 형성된 단위발광유닛(100)의 배열이 자유로울 수 있고, 각각의 패드만 있으면 정렬해서 부착하면 되기 때문에 공정이 간단해질 수 있다는 장점이 있다.
접착제는 제1 n형 컨택패드(112)와 제2 n형 컨택패드(310) 및 제1 p형 컨택패드(212)와 제2 p형 컨택패드(320)가 전기적으로 서로 연결되어 외부회로로부터 받은 전기적신호를 전달할 수 있도록 전도성을 갖는 솔더 등의 물질로 이루어질 수 있다.
자세히 살펴보면, 기판(101)의 일면 상에 제공된 복수의 제1 n형 컨택패드(112)와 서브 마운트 기판(301)에 형성된 복수의 제2 n형 컨택패드(310)가 서로 대향하도록 제공되어 서로 접촉됨으로써, 기판(101)의 일면 상에 제공된 제1 n형 컨택패드(112)의 일 측은 n형 전극(111)과 연결된 스캔라인(110)과 연결되고, 타 측은 서브 마운트 기판(301)에 형성된 제2 n형 컨택패드(310)와 연결되며, 서브 마운트 기판(301)에 형성된 제2 n형 컨택패드(310)의 일 측은 전술한 기판(101)의 일면 상에 제공된 제1 n형 컨택패드(112)와 연결되고, 타 측은 서브 마운트 기판(301) 내부에 형성된 스캔라인용 배선과 연결된다.
또한, 기판(101)의 일면 상에 제공된 복수의 제1 p형 컨택패드(212)와 서브 마운트 기판(301)에 형성된 복수의 제2 p형 컨택패드(320)가 서로 대향하도록 제공되어 서로 접촉됨으로써, 기판(101)의 일면 상에 제공된 제1 p형 컨택패드(212)의 일 측은 p형 전극(211)과 연결된 데이터라인(210)과 연결되고, 타 측은 서브 마운트 기판(301)에 형성된 제2 p형 컨택패드(320)와 연결되며, 서브 마운트 기판(301)에 형성된 제2 p형 컨택패드(320)의 일 측은 전술한 기판(101)의 일면 상에 제공된 제1 p형 컨택패드(212)와 연결되고, 타 측은 서브 마운트 기판(301) 내부에 형성된 데이터라인용 배선과 연결된다.
따라서, 기판(101)과 서브 마운트 기판(301)에 단위 발광 유닛(100)의 구동을 위해 전기적으로 연결되는 각각의 패드를 형성함으로써, 기판(101)에 패드와 서브 마운트 기판(301)에 패드만 서로 대향하도록 접촉시켜 부착하면 되기 때문에 기판(101)에 형성된 단위 발광 유닛(100)의 배열이 자유로울 수 있다.
기판(101) 각각의 컨택패드들과 서브 마운트 기판(301) 각각의 컨택패드들을 접착제를 이용하여 전기적으로 접속한 후, 기판(101)의 일면 상에 형성된 복수의 단위 발광 유닛(100)의 열전도도를 향상시키기 위하여 기판(101) 상에 형성된 단위 발광 유닛과 서브 마운트 기판(301) 사이에 열전도성 물질(330)이 충진되는 언더필 공정을 진행할 수 있다.
언더필(underfill) 기술을 이용하여 단위 발광 유닛(100)이 형성된 기판(101)과 서브 마운트 기판(301) 사이의 공간에 금속과 같은 우수한 열전도도를 나타내는 물질을 포함할 수 있는 언더필 물질을 충진하게 되는데, 여기서 언더필 기술이란 CSP, BGA, Filp chip, 단위 발광 유닛(100) 등의 발광다이오드 패키지 밑을 열전도도가 우수한 열전도성 물질(330)이나 절연 수지 등을 이용하여 메우는 공법이며, 이러한 언더필 기술은 물리적 충격이나 열적 충격을 많이 받는 소자 등에서 사용될 수 있다.
언더필 물질은 에폭시 수지, 경화제, 충진제, 첨가제의 종류나 함유량에 따라 각기 다른 열팽창계수, 저항, 열전도성 내수성, 점성등의 특성을 포함할 수 있는데, 3,4-epoxy cyclohexylmethyl-3,4-epoxy cyclohexane carboxylate 등의 에폭시 수지, hexahydro-4-methylphthalic anhydride 등의 경화제, cobalt(Ⅱ)acetylacetonate 등의 첨가제 및 실리카 물질이나 Al2O3, BN, AlN 등 우수한 열전도도를 가지는 열전도성 물질(330) 중에서 적어도 어느 하나를 포함하여 형성할 수 있다.
이러한 언더필 물질을 기판(101)과 서브 마운트 기판(301) 사이에 충진하여 사용하면 언더필 물질로 인해 기판(101)에 형성된 단위 발광 유닛(100)을 외부로부터 보호할 뿐만 아니라, 언더필 물질을 통한 열전도도를 실질적으로 향상시켜 단위 발광 유닛(100)의 방출 열에 의한 온도 변화에 따른 기판(101) 및 서브 마운트 기판(301)의 열팽창 변형을 저감할 수 있다. 또한, 기판(101) 및 서브 마운트 기판(301) 중 적어도 하나에서 충분히 낮은 온도를 유지할 수 있기 때문에 발광장치의 성능 및 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
기판(101)은 광투과성 기판이고, 서브 마운트 기판(301)은 열전도성 기판일 수 있다.
플립칩 구조의 발광장치에서 사파이어 기판(101)은 투광성이므로 기판(101)이 형성된 방향을 발광방향으로 하는 광방출면으로 활용될 수 있다. 또한, 서브 마운트 기판(301)은 열전도도가 우수한 절연 물질로 형성되며, 질화붕소(BN), 알루미나(Alumina), 질화알루미늄(AIN), 베릴륨 옥사이드(BeO) 및 글라스 세라믹 중 선택되는 물질로 형성할 수 있다. 물론 이에 한정되지 않고 발광장치의 열 방출을 활발하게 하기 위한 열전도율이 우수한 다양한 물질을 사용할 수 있다.
서브 마운트 기판(301)으로 열전도성 기판을 사용함으로써 단위 발광 유닛(100)에서 발생되는 열을 외부로 효율적으로 방출하여 발광장치의 성능 및 신뢰성을 향상시키고 수명을 연장시킬 수 있다.
도 5는 본 발명의 실시예에 따른 발광장치의 개념도 및 방사각 변화 특성을 나타내는 그래프이다.
도 5a는 마이크로 광학계를 포함하지 않는 발광장치의 단면도이고, 도 5b는 내부전반사 렌즈를 포함하는 발광장치의 단면도이며, 도 5c는 내부전반사 렌즈와 마이크로 렌즈를 포함하는 발광장치의 단면도이다. 도 5d는 마이크로 광학계를 포함하는 발광장치의 시뮬레이션 결과를 나타내는 그래프이다.
도 5a 내지 도 5d를 참조하면, 본 발명의 다른 실시예에 따른 발광장치는 기판(101)의 타면 상에 제공되고, 단위 발광 유닛(100)으로부터 출사된 빛을 제어하는 복수개의 마이크로 광학계(500)를 더 포함할 수 있고, 마이크로 광학계(500)는 단위 발광 유닛(100)에서 방출하는 빛의 진행경로를 유도하고, 입사면, 반사면 및 출사면을 구비하는 복수의 내부전반사 렌즈(510); 및 내부전반사 렌즈(510)의 출사면 상에 제공되고, 출사면을 통해 출사되는 빛을 외부로 출사시키는 마이크로 렌즈(520) 중에서 적어도 어느 하나를 포함할 수 있다.
2차원적으로 배열된 복수의 단위 발광 유닛(100)이 구비된 기판(101)의 타면 상에 마이크로 광학계(500)를 구비함으로써, 단위 발광 유닛(100)에서 방출된 빛이 전면으로 발광할 수 있으며, 광 추출 효율이 향상될 수 있다.
도 5a를 참조하면, 기판(101)과 서브 마운트 기판(301)이 결합되는 발광장치에 있어서, 발광장치 기판(101)의 타면 상에 내부전반사 렌즈(510) 또는 마이크로 렌즈(520)가 제공되지 않는 기준을 나타내고, 도 5b를 참조하면, 발광장치 기판(101)의 타면 상에 내부전반사 렌즈(510)가 기판(101)의 일면 상에 배열되어 있는 복수의 단위 발광 유닛(100)에 대응하여 각각의 단위 발광 유닛(100)마다 내부전반사 렌즈(510) 또는 복수의 단위 발광 유닛 블록마다 내부전반사 렌즈(510)를 배열시킬 수 있다. 또한, 도 5c를 참조하면, 기판(101)의 타면 상에 내부전반사 렌즈(510)의 출사면 상에 마이크로 렌즈(520)가 제공되어 기판(101)의 일면 상에 배열되어 있는 복수의 단위 발광 유닛(100)에 대응하여 각각의 단위 발광 유닛(100)마다 내부전반사 렌즈(510)와 마이크로 렌즈(520) 또는 복수의 단위 발광 유닛 블록마다 내부전반사 렌즈(510) 또는 마이크로 렌즈(520)를 배열시킬 수 있다.
단위 발광 유닛(100)에서 방출되는 빛은 기판(101)의 타면 상에 구비된 마이크로 광학계(500)의 내부전반사 렌즈(510)를 통해 내부전반사 렌즈(510)의 입사면, 반사면 및 출사면을 통해 빛을 효율적으로 외부로 보내줄 수 있으며, 내부전반사 렌즈(510)에서 출사된 빛은 전면으로 출사하여 외부로 방출시키기 위해 내부전반사 렌즈(510)의 출사면 상에 제공되는 마이크로 렌즈(520)를 더 포함할 수 있다. 이때, 마이크로 광학계(500)는 일정 간격으로 이격되어 각각의 단위 발광 유닛(100) 또는 복수의 단위 발광 유닛 블록에 대응하여 설치될 수 있다.
자세히 살펴보면, 단위 발광 유닛(100)에서 방출된 빛은 투광성인 사파이어 기판(101)을 투과하고 내부전반사(TIR : Total Internal Reflection)렌즈 내부로 입사하여 굴절되거나 반사되어 평행광 상태에서 외부로 출사하도록 유도된다. 내부전반사 렌즈(510)는 굴절률이 큰 매질에서 굴절률이 작은 매질로 빛이 진행할 때 빛의 입사각(빛의 입사 방향과 경계면의 법선 사이의 각)이 임계각보다 클 경우 경계면에서 전반사되는 렌즈이다.
단위 발광 유닛(100)에서 방출되어 기판(101)을 투과한 빛은 낮은 굴절률을 갖는 매질인 공기를 통과하여 높은 굴절률을 갖는 매질인 내부전반사 렌즈(510)로 입사하게 되므로, 공기와 내부전반사 렌즈(510)의 입사면에서 전반사가 일어나지 않고 굴절되거나 직진하면서 내부전반사 렌즈(510)의 내부로 들어가 효율적으로 기판(101)을 투과한 빛을 광 손실 없이 내부전반사 렌즈(510)로 입사시킬 수 있다. 단위 발광 유닛(100)에서 방출되어 내부전반사 렌즈(510)로 입사된 빛들은 입사면에서 굴절되거나 직진하여 내부전반사 렌즈(510)의 반사면을 향한다.
반사면은 마이크로 렌즈(520)를 향하여 단면적이 확장되는 형태로 이루어진 내부전반사 렌즈(510)의 측면에 형성되어, 반사면으로 향하는 빛들은 내부전반사 렌즈(510)의 임계각보다 큰 입사각으로 입사하게 되어 모든 빛이 출사면을 향하여 전반사하게 된다.
반사면에서 평행광으로 반사된 빛은 출사면에 내부전반사 렌즈(510)의 임계각보다 작은 입사각으로 입사하게 되어 출사면에서 전반사되지 않고 내부전반사 렌즈(510)를 탈출할 수 있게 된다. 즉, 내부전반사 렌즈(510)의 출사면을 탈출하는 빛은 출사면에 임계각보다 작은 입사각으로 입사하여 탈출하므로, 출사면 상에 제공되는 마이크로 렌즈(520)의 일단면에 작은 입사각으로 입사할 수 있게 되어 마이크로 렌즈(520)의 일단면에서 반사에 의한 광 손실이 다량으로 발생되지 않고 마이크로 렌즈(520)의 내부로 들어갈 수 있게 된다.
단위 발광 유닛(100)에서 방출되는 빛은 내부전반사 렌즈(510)를 통과하면서 평행광으로 유도되고, 평행광으로 유도된 빛은 내부전반사 렌즈(510)의 출사면에 제공되는 마이크로 렌즈(520)의 일단면에 임계값보다 더 작은 각도로 입사하게 되어 효과적으로 내부전반사 렌즈(510)를 통과하여 마이크로 렌즈(520)로 입사될 수 있고, 빛의 손실을 감소시켜 빛의 추출율을 증가시킬 수 있다.
내부전반사 렌즈(510)를 통과하여 마이크로 렌즈(520)로 입사되는 빛은 전면으로 발광하는 면발광의 형태를 가질 수 있도록 내부전반사 렌즈(510)의 출사면 상에 마이크로 렌즈(520)가 제공될 수 있다. 내부전반사 렌즈(510)로부터 출사된 빛은 마이크로 렌즈(520)로 입사하고, 마이크로 렌즈(520)의 출사면을 통해 방출되는 빛은 선택된 단위 발광 유닛(100)의 발광영역에서만 빛이 발광되어 전면으로 발광할 수 있도록 내부전반사 렌즈(510)의 출사면 상에 제공되어 내부전반사 렌즈(510)로부터 입사되는 빛을 집속시킬 수 있다.
따라서, 마이크로 렌즈(520)를 통해 집속된 빛은 빛이 퍼지면서 발광하여 선택되지 않은 복수의 단위 발광 유닛(100)의 발광영역에 침범되지 않고, 선택된 단위 발광 유닛(100)의 발광영역에서만 빛이 발광되어 전면으로 발광하는 면발광 형태를 가질 수 있다.
도 5d는 마이크로 광학계를 포함하는 발광장치의 시뮬레이션 결과를 나타는 그래프이다. 도 5d를 참조하면, 발광장치의 기판(101) 타면 상에 내부전반사 렌즈(510) 또는 내부전반사 렌즈(510)와 마이크로 렌즈(520)가 제공되었을 때, 발광장치 기판(101)의 타면 상에 마이크로 광학계(500)가 제공되지 않는 기준(도 5a)에 비하여 작은 방사각(Beam angle)을 나타내는 것을 확인할 수 있다.
자세히 살펴보면, 내부전반사 렌즈(510)와 마이크로 렌즈(520)가 기판(101)의 타면 상에 제공되어 발광장치의 기판(101)을 통해 방출된 빛의 방사각은 107.9˚를 나타내었으며, 내부전반사 렌즈(510)만 기판(101)의 타면 상에 제공되어 발광장치의 기판(101)을 통해 방출된 빛의 방사각은 131.4˚를 나타내었다. 또한, 내부전반사 렌즈(510) 또는 마이크로 렌즈(520)의 마이크로 광학계(500)가 기판(101)의 타면 상에 제공되지 않고, 마이크로 광학계(500)없이 발광장치의 기판(101)을 통해 방출된 빛의 방사각은 150.8˚로 높은 방사각을 나타내었다. 즉, 내부전반사 렌즈(510)와 마이크로 렌즈(520)가 결합되고 기판(101)의 타면 상에 배열되어 방출된 빛의 방사각은 마이크로 광학계(500)가 제공되지 않고 기판(101)을 통해 방출된 빛의 방사각보다 낮은 42.9˚의 방사각을 나타내었다.
마이크로 광학계(500)가 제공되지 않는 발광장치의 기판(기준)(101)을 통해 방출된 광은 내부전반사 렌즈(510) 또는 마이크로 렌즈(520)가 제공되어 발광장치의 기판(101)을 통해 방출된 광보다 큰 방사각으로 인해서 선택된 단위 발광 유닛(100)의 발광영역에서만 빛이 발광되어야 하지만, 큰 방사각으로 인하여 선택되지 않은 단위 발광 유닛(100)의 발광영역까지 침범하여 원하는 발광패턴을 얻기 어려울 수 있다.
하지만, 발광장치의 기판(101) 타면 상에 내부전반사 렌즈(510) 또는 마이크로 렌즈(520)를 배열하게 되면 기판(101)을 통해 방출된 빛들은 마이크로 광학계(500)가 제공되지 않는 발광장치에 비해서 빛을 집속시킬 수 있고 이에 따라 작은 방사각 특성을 가질 수 있기 때문에 선택된 단위 발광 유닛(100)의 발광영역에서 전면으로 발광하는 면광원 형태를 가질 수 있다.
따라서, 본 발명의 실시예에 따른 마이크로 광학계(500)는 기판의 타면 상에 제공된 내부전반사 렌즈(510)에 의해서 마이크로 렌즈(520)로의 광 전달 효율이 향상될 수 있을뿐만 아니라, 내부전반사 렌즈(510)의 출사면 상에 마이크로 렌즈(520)를 제공함으로써 내부전반사 렌즈(510)의 출사면을 통과해 마이크로 렌즈(520)로 입사되는 빛을 선택된 단위 발광 유닛(100)의 발광영역에서만 빛이 발광되어 전면으로 발광할 수 있도록 빛을 집속시켜줄 수 있다. 이에 따라, 빛이 사방으로 퍼져 선택되지 않은 단위 발광 유닛(100)의 발광영역에 빛이 침범되지 않고, 원하는 단위 발광 유닛(100)의 발광영역에서만 빛이 퍼지지 않고 전면으로 발광될 수 있기 때문에 원하는 발광 패턴을 형성할 수 있다. 또한, 발광장치의 기판(101)을 투과한 광 손실을 감소시켜서 광 추출 효율을 향상시킬 수 있다.
본 발명의 다른 실시예에 따른 운송기기용 헤드램프는 본 발명의 실시예에 따른 발광장치를 포함하는 운송기기용 헤드램프일 수 있고, 본 발명의 다른 실시예에 따른 디스플레이는 본 발명의 실시예에 따른 발광장치를 포함하는 디스플레이일 수 있다.
발광장치를 포함하는 운송기기용 헤드램프 또는 디스플레이는 본 발명의 실시예에 따른 발광장치의 2차원적으로 배열되어있는 단위 발광 유닛(100)에 의해서 크로스 토크 현상이 일어나지 않고, 선택적으로 발광 될 수 있기 때문에 사용자는 원하는 발광패턴으로 발광 될 수 있도록 할 수 있다. 또한, 본 발명에 따른 마이크로 광학계(500)에 의해서 선택된 단위 발광 유닛(100)의 발광영역에서 빛이 발광될 수 있기 때문에 더욱 선명한 발광패턴이 구현될 수 있다.
뿐만 아니라, 헤드램프 또는 조명장치와 같이 높은 외부환경온도를 가지는 장치에 적용되었을 경우 높은 엔진룸 온도(약 150℃)에 비해 박막 트랜지스터 또는 장치의 신뢰성이 저하되는 문제점이 없기 때문에, 발광패턴의 자연성 및 다양성을 구현하는데 있어서 효과적으로 발광패턴을 구현할 수 있고, 운송기기용 헤드램프 또는 디스플레이를 비롯하여 면발광의 표시장치를 목적으로 하는 장치에는 본 발명에 따른 발광장치가 사용될 수 있다.
도 6 내지 8은 본 발명의 실시예에 따른 발광장치의 제조공정을 나타내는 단면도이며, 도 6은 본 발명의 실시예에 따른 단위 발광 유닛의 제조공정을 나타내는 단면도이다.
도 6을 참조하면, 본 발명에 따른 발광장치는 기판(101)의 일면 상에 n형 반도체층(103), 활성층(104), p형 반도체층(105)을 순차적으로 적층하는 단계; 적층구조물의 일부영역을 식각해서 분리하는 단계; 및 기판(101)의 일면 상에 서로 분리된 n형 전극(111) 및 p형 전극(211)을 형성하는 단계를 포함할 수 있다.
자세히 살펴보면, 광투과성 기판(101)으로 사용되는 사파이어 기판(101) 상에 질화갈륨계의 언도프 반도체층(102), n형 반도체층(103), 활성층(104), p형 반도체층(105)을 순차적으로 적층 할 수 있다. 질화물 반도체층들은 성장 챔버 내에서 성장될 수 있고, 특히, MOCVD 챔버 내에서 성장됨으로써 형성될 수 있다. 본 발명이 이에 한정되는 것은 아니며, 질화물 반도체층들은 각각의 반도체 물질들을 분자빔 성장법(Molecular Beam Epitaxy : MBE) 또는 하이브리드 기상증착법(Hybride Vapor Phase Epitaxy : HVPE)과 같은 공지의 증착공정을 사용하여 광투광성 기판(101)상에 성장시킴으로써 형성될 수 있다.
이후, p형 반도체층(105) 상에 포토레지스트(400)를 도포하고, 마스크를 사용하여 식각할 부분의 포토레지스트(400)를 노광 및 현상한 후에 언도프 반도체층(102) 일정 영역까지의 식각 공정을 통해 질화물 반도체 적층구조물의 일부를 제거함으로써 단위 발광 유닛(100)을 분리하는 분리영역을 형성한다.
여기서, 포토레지스트(400)는 빛을 조사하면 화학 변화를 일으키는 수지를 말하며, 감광성, 접착성, 내부식성을 겸비한 고분자 화합물일 수 있고, 포토 리소그래피 공정에서 사용된다.
포토 리소그래피 공정이란 가공하고자 하는 시료 표면에 포토레지스트를 도포해서 건조시킨 다음 원하는 패턴이 그려져 있는 포토 마스크를 밀착시켜 자외선을 쪼이거나 자외선을 사용한 광학계로 포토 마스크 상을 투영함으로써 노광시킬 수 있다.
노광된 부분은 포토레지스트에서는 현상공정에 의해서 용해되고, 현상 후 남아있는 포토레지스트를 경화 건조시킬 수 있다. 이와 같이 포토 마스크의 패턴이 모사된 포토레지스트의 막을 마스크로 하고 습식 식각 방법 또는 건식 식각 방법을 이용하여 원하는 영역의 시료를 식각하며, 식각이 완료되면 최후에 남은 포토레지스트를 제거하여 원하는 패턴을 형성할 수 있다.
현상공정은 현상액을 이용하여 필요한 곳과 필요 없는 부분을 구분하여 패턴을 형성하기 위해 일정부위의 포토레지스트를 제거하는 것이며, 질화물계 반도체층의 식각 방법에는 수산화나트륨(NaOH)과 수산화칼륨(KOH)를 이용한 습식 식각 방법과 RIE, ECR, ICP를 이용한 건식 식각 방법 등을 사용할 수 있다.
분리영역을 형성하고 남은 포토레지스트(400)를 제거한 후 적층구조물의 상부 전면에 SiO2인 산화막 보호층(109)을 PECVD(Plasma-enhanced chemical vapor depostion) 또는 E-beam(Electron beam)으로 증착할 수 있다. 그 다음, 보호층(109) 상부에 포토레지스트(400)를 다시 도포하고, 후술하는 p형 전극(211)이 형성되는 부분의 포토레지스트(400)를 마스크를 이용하여 노광 및 현상하여 제거한다.
그 다음, 포토레지스트(400)가 도포되지 않은 부분의 보호층을 제거하고, 남아있는 포토레지스트(400)를 제거한다. p형 전극(211)을 형성하기 위해 p형 반도체층(105) 및 보호층(109) 상부에 다시 포토레지스트(400)를 도포하고, p형 전극(211)이 형성되는 부분을 포토 마스크를 이용하여 포토레지스트(400) 노광 및 현상하여 제거한다.
p형 전극(211)이 형성되는 부분의 포토레지스트(400)를 제거한 뒤, p형 반도체층(105) 상에 p형 금속(211)을 증착하고 리프트 오프 방식 및 남은 포토레지스트(400)를 제거해 p형 전극(211)을 형성한다. p형 전극(211)은 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 p형 반도체층(105)상에 증착될 수 있다. 여기서, 리프트 오프 방식이란 포토레지스트를 도포하고 스폿 모양의 자외선으로 수정 부분을 조사하고 현상하여 포토레지스트를 제거한 후에 크롬 등의 차광막을 증착하여 포토레지스트와 함께 비수정부분의 크롬을 제거하는 것을 말한다.
p형 전극(211)을 형성한 후 n형 전극(111)을 형성하기 위한 전단계로, 적층구조물 상부에 포토레지스트(400)를 전체 도포하고, n형 반도체층(103)의 노출을 위해 식각할 부분의 포토레지스트(400)를 포토 마스크를 사용하여 노광 및 현상한다. 노광 및 현상한 후 식각 공정을 통해 p형 반도체층(105), 활성층(104), n형 반도체층(103)을 식각하여 n형 반도체층(103)을 노출함으로써 후술하는 n형 전극(111)이 형성될 수 있다. 여기서, p형 반도체층(105), 활성층(104), n형 반도체층(103)을 식각하는 방법으로는 수산화나트륨(NaOH)과 수산화칼륨(KOH)를 이용한 습식 식각 방법과 RIE, ECR, ICP를 이용한 건식 식각 방법 등을 사용할 수 있다. n형 반도체층(103)이 노출되도록 식각한 뒤 적층구조물 상부에 남아있는 포토레지스트(400)를 제거한다.
그 다음, n형 전극(111)을 형성하기 위한 공정으로 적층구조물의 상부에 걸쳐 다시 포토레지스트(400)를 전면에 도포하고, 식각된 영역에서 n형 반도체층(103) 상에 n형 전극(111)이 형성되는 부분의 포토레지스트(400)를 노광 및 현상한 후 n형 금속을 증착하여 n형 전극(111)을 형성할 수 있다. n형 전극(111)을 형성한 뒤에 적층구조물에 남아있는 포토레지스트(400)를 제거함으로써 단위 발광 유닛이 형성될 수 있다. n형 전극(111)은 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착방법 또는 스퍼터링 등의 공정에 의해 n형 반도체층(103)상에 형성될 수 있다.
도 8은 본 발명의 실시예에 따른 스캔라인 및 데이터라인의 제조공정을 나타내는 단면도이다.
도 8을 참조하면, 본 발명에 따른 발광장치는 단위 발광 유닛의 상부에 제1 층간절연막(106) 및 제2 층간절연막(107)을 적층하는 단계; 제1 비아홀(113) 및 제2 비아홀(213)을 형성하는 단계; 및 n형 전극(111)에 연결되는 스캔라인(110)과 p형 전극(211)에 연결되는 데이터라인(210)을 형성하는 단계를 포함할 수 있다.
자세히 살펴보면, 도 6에서 형성된 단위 발광 유닛(100) 상부에 절연성이 우수한 감광성 폴리이미드(Photo Sensitivity Polyimide)물질을 사용하여 제1 층간절연막(106)과 복수의 단위 발광 유닛(100)을 분리하는 분리영역 사이에 절연 물질이 채워짐으로써 아이솔레이션부(108)가 형성될 수 있다.
감광성 폴리이미드(Photo Sensitivity Polyimide)물질로 이루어진 제1 층간절연막(106) 상부에 포토레지스트(400)를 도포하고, 제2 비아홀(213) 형성을 위해 식각되는 부분의 포토레지스트(400)를 노광 및 현상하여 포토레지스트(400) 패턴을 형성한다. 그 다음, 포토레지스트(400)가 제거된 영역에 p형 전극(211) 상부면이 노출되도록 식각 공정을 진행함으로써 제2 비아홀(213)이 형성될 수 있다.
제2 비아홀(213)이 형성된 후 남아있는 포토레지스트(400)를 제거하고, 제1 층간절연막(106) 상부에 다시 포토레지스트(400)를 도포한 뒤 데이터라인(210)의 형성을 위해 제2 비아홀(213)과 연결되어 데이터라인(210)이 형성되는 부분의 포토레지스트(400)를 노광 및 현상하여 포토레지스트(400) 패턴을 형성한다. 그 다음, 제2 비아홀(213) 및 포토레지스트(400)가 제거된 공간에 p형 전극(211)의 상부면이 노출되도록 형성된 제2 비아홀(213)에 p형 전극(111)과 데이터라인(210)을 연결해주는 제2 도전성 플러그(214)를 형성하기 위한 도전성 물질과 p형 전극(211)과 전기적으로 연결되는 데이터라인(210)의 물질을 증착하여 제2 도전성 플러그(214) 및 데이터라인(210)이 형성될 수 있다.
제2 도전성 플러그(214) 및 데이터라인(210)이 형성된 다음, 제1 층간절연막(106) 상부에는 절연성이 우수한 감광성 폴리이미드(Photo Sensitivity Polyimide)물질을 사용하여 제2 층간절연막(107)이 형성될 수 있다. 그 다음, 제 2 층간절연막(107) 상부에 포토레지스트(400)를 도포하고, 제1 비아홀(113) 형성을 위해 식각되는 부분에 포토레지스트(400)를 노광 및 현상하여 포토레지스트(400) 패턴을 형성한다. 그 다음, 포토레지스트(400)가 제거된 영역에 n형 전극(111)의 상부면이 노출되도록 식각공정을 진행함으로써 제1 비아홀(113)이 형성될 수 있다.
제1 비아홀(113)이 형성된 후 남아있는 포토레지스트(400)를 제거하고, 제2 층간절연막(107) 상부에 다시 포토레지스트(400)를 도포하고, 스캔라인(110)의 형성을 위해 제1 비아홀(113)과 연결되어 스캔라인(110)이 형성되는 부분의 포토레지스트(400)를 노광 및 현상하여 포토레지스트(400) 패턴을 형성한다. 그 다음, 제1 비아홀(113) 및 포토레지스트(400)가 제거된 공간에 n형 전극(111)의 상부면이 노출되도록 형성된 제1 비아홀(113)에 n형 전극(111)과 스캔라인(110)을 연결해주는 제1 도전성 플러그(114)를 형성하기 위한 도전성 물질 및 n형 전극(111)과 전기적으로 연결되는 스캔라인(110)의 물질을 증착하여 제1 도전성 플러그(114) 및 스캔라인(110)이 형성될 수 있다.
도 7은 본 발명의 실시예에 따른 기판과 서브 마운트 기판의 결합과정을 나타내는 단면도이다.
도 7을 참조하면, 기판(101)의 일면 상에 제공되는 제1 n형 컨택패드(112) 및 제1 p형 컨택패드(212)를 준비하는 단계; 서브 마운트 기판(301) 상에 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)를 준비하는 단계; 기판(101)을 뒤집어서 서브 마운트 기판(301)에 부착하여 정렬하는 단계; 및 기판(101)과 서브 마운트 기판(301) 사이에 열전도성 물질(330)을 충진하는 단계를 포함할 수 있다.
기판의 일면 상에 배열되어 서로 분리된 복수의 단위 발광 유닛(100)과 스캔라인(110)과 전기적으로 연결되는 제1 n형 컨택패드(112) 및 데이터라인(210)과 전기적으로 연결되는 제1 p형 컨택패드(212)가 구비된 기판(101)과 제1 n형 컨택패드(112) 및 제1 p형 컨택패드(212)와 본딩 될 별도의 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)가 구비된 서브 마운트 기판(301)을 준비할 수 있다.
그 다음, 앞서 설명한 복수의 단위 발광 유닛(100)이 형성된 기판(101)에 구비된 제1 n형 컨택패드(112) 및 제1 p형 컨택패드(212)는 서브 마운트 기판(301)에 형성된 제2 n형 컨택패드(310) 및 제2 p형 컨택패드(320)에 대향하도록 뒤집어져 기판(101)과 서브 마운트 기판(301) 각각의 패드들은 서로 정렬되어 플립 칩 본딩될 수 있다.
이와 같이 기판(101)에 형성된 제1 n형 패드 및 제1 p형 패드를 서브 마운트 기판(301)에 형성된 제2 n형 패드 및 제2 p형 컨택패드(320)에 대향하도록 정렬하여 플립 칩 본딩한 후, 도 7c에 도시한 바와 같이 기판(101)과 서브 마운트 기판(301) 사이에 열전도성 물질(330)을 충진하여 언더필 층을 형성할 수 있다. 언더필 층은 기판(101)과 서브 마운트 기판(301) 사이의 공간에 열전도도가 우수한 금속물질의 언더필 부재를 주입한 후 경화시켜 언더필 층을 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
100 : 단위 발광 유닛 101 : 기판
102 : 언도프 반도체층 103 : n형 반도체층
104 : 활성층 105 : p형 반도체층
106 : 제1 층간절연막 107 : 제2 층간절연막
108 : 아이솔레이션부 109 : 보호층
110 : 스캔라인 111 : n형 전극
112 : 제1 n형 컨택패드 113 : 제1 비아홀
114 : 제1 도전성 플러그 210 : 데이터라인
211 : p형 전극 212 : 제1 p형 컨택패드
213 : 제2 비아홀 214 : 제2 도전성 플러그
301 : 서브 마운트 기판 310 : 제2 n형 컨택패드
320 : 제2 p형 컨택패드 330 : 열전도성 물질
400 : 포토레지스트 500 : 마이크로 광학계
510 : 내부전반사 렌즈 520 : 마이크로 렌즈

Claims (16)

  1. 기판의 일면 상에 2차원적으로 배열되어 복수의 행과 열을 이루고, 서로 분리된 복수의 단위 발광 유닛;
    상기 행 방향으로 나열되어 상호 이격 형성된 복수의 스캔라인;
    상기 스캔라인과 교차하도록 상기 열 방향으로 나열되어 상호 이격 형성된 복수의 데이터라인; 및
    상기 기판을 지지하는 서브 마운트 기판을 포함하고,
    상기 단위 발광 유닛은,
    상기 기판의 일면 상에 적층되고, n형 반도체층, 활성층, p형 반도체층을 포함하는 질화물 반도체 적층구조물;
    상기 적층구조물의 n형 반도체층 상에 제공되는 n형 전극; 및
    상기 적층구조물의 p형 반도체층 상에 제공되는 p형 전극을 포함하며,
    상기 복수의 스캔라인은 상기 n형 전극과 전기적으로 연결되고, 상기 복수의 데이터라인은 상기 p형 전극과 전기적으로 연결되며,
    상기 서브 마운트 기판은,
    상기 데이터라인에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 p형 컨택패드; 및
    상기 스캔라인에 인가되는 전기적신호를 생성하는 외부회로와 연결되는 복수의 제2 n형 컨택패드를 포함하는 발광장치.
  2. 청구항 1에 있어서,
    상기 복수의 스캔라인 및 복수의 데이터라인 중에서 선택된 스캔라인 및 데이터라인에 전기적신호를 인가하면, 선택된 상기 스캔라인 및 데이터라인이 교차하는 지점에 대응된 단위 발광 유닛이 발광되는 발광장치.
  3. 청구항 1에 있어서,
    상기 n형 전극은 상기 단위 발광 유닛의 중간영역에 배치되고, 상기 p형 전극은 상기 n형 전극의 바깥 측에 배치되는 발광장치.
  4. 청구항 1에 있어서,
    복수의 단위 발광 유닛 사이의 분리된 공간에 제공되고, 절연물질로 이루어진 아이솔레이션부를 더 포함하는 발광장치.
  5. 청구항 4에 있어서,
    상기 단위 발광 유닛과 상기 아이솔레이션부 사이에 제공되는 보호층을 더 포함하는 발광장치.
  6. 청구항 1에 있어서,
    상기 데이터라인과 상기 n형 전극의 사이를 절연시켜주는 제1 층간절연막;
    상기 데이터라인과 상기 스캔라인의 사이을 절연시켜주는 제2 층간절연막;
    상기 제1 층간절연막 또는 상기 제2 층간절연막을 관통해서 상기 n형 전극의 상부면을 노출하는 제1 비아홀을 도전성 물질로 충진하여 상기 스캔라인 및 상기 n형 전극을 연결하는 제1 도전성 플러그; 및
    상기 제1 층간절연막 또는 상기 제2 층간절연막을 관통해서 상기 p형 전극의 상부면을 노출하는 제2 비아홀을 도전성 물질로 충진하여 상기 데이터라인 및 상기 p형 전극을 연결하는 제2 도전성 플러그를 더 포함하는 발광장치.
  7. 청구항 1에 있어서,
    상기 기판은 상기 기판의 적어도 일면 또는 타면 상에 제공되어 상기 단위 발광 유닛으로부터 방출되는 빛의 추출량을 증가시키는 광추출 구조를 더 포함하는 발광장치.
  8. 청구항 1에 있어서,
    상기 복수의 데이터라인의 각각과 전기적으로 연결되는 복수의 제1 p형 컨택패드; 및
    상기 복수의 스캔라인의 각각과 전기적으로 연결되는 복수의 제1 n형 컨택패드를 더 포함하고,
    상기 제1 p형 컨택패드 및 제1 n형 컨택패드는 상기 기판의 일면 상에 제공되는 발광장치.
  9. 삭제
  10. 청구항 8에 있어서,
    상기 기판의 일면 상에 제공된 상기 복수의 제1 n형 컨택패드 및 복수의 제1 p형 컨택패드는 상기 서브 마운트 기판에 형성된 상기 복수의 제2 n형 컨택패드 및 복수의 제2 p형 컨택패드와 서로 대향하도록 제공되어 서로 접촉되는 발광장치.
  11. 청구항 1에 있어서,
    상기 기판 상에 형성된 상기 단위 발광 유닛과 상기 서브 마운트 기판 사이에는 열전도성 물질이 충진되는 발광장치.
  12. 청구항 1에 있어서,
    상기 기판은 광투과성 기판이고, 상기 서브 마운트 기판은 열전도성 기판인 발광장치.
  13. 청구항 1에 있어서,
    상기 기판의 타면 상에 제공되고, 상기 단위 발광 유닛으로부터 출사된 빛을 제어하는 복수개의 마이크로 광학계를 더 포함하는 발광장치.
  14. 청구항 13에 있어서,
    상기 마이크로 광학계는,
    상기 단위 발광 유닛에서 방출하는 빛의 진행경로를 유도하고, 입사면, 반사면 및 출사면을 구비하는 복수의 내부전반사 렌즈; 및
    상기 내부전반사 렌즈의 출사면 상에 제공되고, 상기 출사면을 통해 출사되는 빛을 외부로 출사시키는 마이크로 렌즈 중에서 적어도 어느 하나를 포함하는 발광장치.
  15. 청구항 1 내지 8 및 청구항 10 내지 14 중 어느 한 항의 발광장치를 포함하는 운송기기용 헤드램프.
  16. 청구항 1 내지 8 및 청구항 10 내지 14 중 어느 한 항의 발광장치를 포함하는 디스플레이.
KR1020160053728A 2016-05-02 2016-05-02 발광장치 KR101760317B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160053728A KR101760317B1 (ko) 2016-05-02 2016-05-02 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160053728A KR101760317B1 (ko) 2016-05-02 2016-05-02 발광장치

Publications (1)

Publication Number Publication Date
KR101760317B1 true KR101760317B1 (ko) 2017-07-21

Family

ID=59462705

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160053728A KR101760317B1 (ko) 2016-05-02 2016-05-02 발광장치

Country Status (1)

Country Link
KR (1) KR101760317B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962082A (zh) * 2017-12-22 2019-07-02 启耀光电股份有限公司 电子封装单元与其制造方法及电子装置
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
KR20190095747A (ko) * 2018-02-07 2019-08-16 엘지이노텍 주식회사 표시 장치
KR20190117327A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지
CN110887013A (zh) * 2018-09-07 2020-03-17 Sl株式会社 车辆用灯具
US11682751B2 (en) 2018-01-22 2023-06-20 Suzhou Lekin Semiconductor Co., Ltd. Display apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043952A (ja) * 2001-05-04 2003-02-14 Lg Electronics Inc ディスプレイデバイスのスキャン構造、その駆動方法、及びその製造方法
JP2013098562A (ja) * 2011-10-28 2013-05-20 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003043952A (ja) * 2001-05-04 2003-02-14 Lg Electronics Inc ディスプレイデバイスのスキャン構造、その駆動方法、及びその製造方法
JP2013098562A (ja) * 2011-10-28 2013-05-20 Lg Innotek Co Ltd 発光素子及び発光素子パッケージ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962082A (zh) * 2017-12-22 2019-07-02 启耀光电股份有限公司 电子封装单元与其制造方法及电子装置
US11682751B2 (en) 2018-01-22 2023-06-20 Suzhou Lekin Semiconductor Co., Ltd. Display apparatus
KR20190095747A (ko) * 2018-02-07 2019-08-16 엘지이노텍 주식회사 표시 장치
KR102514187B1 (ko) * 2018-02-07 2023-03-27 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 표시 장치
KR101997104B1 (ko) * 2018-02-21 2019-07-05 순천대학교 산학협력단 마이크로 어레이 발광 다이오드 및 이의 제조 방법
KR20190117327A (ko) * 2018-04-06 2019-10-16 엘지이노텍 주식회사 반도체 소자 패키지
KR102540707B1 (ko) * 2018-04-06 2023-06-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자 패키지
CN110887013A (zh) * 2018-09-07 2020-03-17 Sl株式会社 车辆用灯具
CN110887013B (zh) * 2018-09-07 2021-12-31 Sl株式会社 车辆用灯具

Similar Documents

Publication Publication Date Title
KR101760317B1 (ko) 발광장치
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
US9444013B2 (en) Semiconductor light emitting device and method for manufacturing the same
US8969897B2 (en) Light emitting device
US8426887B2 (en) Light emitting device and light emitting device package
KR100652133B1 (ko) 플립칩 구조의 발광 소자
JP4876319B2 (ja) 表示装置およびその製造方法
US20190341529A1 (en) Light emitting device and lighting apparatus
US11121170B2 (en) Method for manufacturing micro array light emitting diode and lighting device
US20150162315A1 (en) Doubled substrate multi-junction light emitting diode array structure
US20100207123A1 (en) Light emitting device
KR20140049689A (ko) 발광소자
KR102590229B1 (ko) Led 소자 및 led 소자의 제조 방법
US20150349219A1 (en) Light emitting device module
KR101260000B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
WO2012117101A1 (en) Semiconductor light emitter device
KR101203138B1 (ko) 발광소자와 그 제조방법
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
KR100675268B1 (ko) 다수의 발광 셀이 어레이된 플립칩 구조의 반도체 발광소자 및 이의 제조 방법
KR101221643B1 (ko) 플립칩 구조의 발광 소자 및 이의 제조 방법
US20050127374A1 (en) Light-emitting device and forming method thereof
KR100646635B1 (ko) 복수 셀의 단일 발광 소자 및 이의 제조 방법
KR20070018235A (ko) 발광다이오드 및 그 제조 방법
KR100823089B1 (ko) 파장변환 물질층을 갖는 발광 다이오드 제조방법
KR102475409B1 (ko) 금속 벌크를 포함하는 발광 소자

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant