KR20130046754A - 발광 소자 및 발광 소자 패키지 - Google Patents

발광 소자 및 발광 소자 패키지 Download PDF

Info

Publication number
KR20130046754A
KR20130046754A KR1020110111308A KR20110111308A KR20130046754A KR 20130046754 A KR20130046754 A KR 20130046754A KR 1020110111308 A KR1020110111308 A KR 1020110111308A KR 20110111308 A KR20110111308 A KR 20110111308A KR 20130046754 A KR20130046754 A KR 20130046754A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
electrode
disposed
semiconductor layer
Prior art date
Application number
KR1020110111308A
Other languages
English (en)
Other versions
KR101888604B1 (ko
Inventor
김성균
주현승
홍기석
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110111308A priority Critical patent/KR101888604B1/ko
Priority to US13/662,348 priority patent/US9165977B2/en
Priority to JP2012237130A priority patent/JP6133040B2/ja
Priority to EP12190234.0A priority patent/EP2587542B1/en
Priority to TW101139757A priority patent/TWI575775B/zh
Priority to CN201210421187.3A priority patent/CN103094435B/zh
Publication of KR20130046754A publication Critical patent/KR20130046754A/ko
Application granted granted Critical
Publication of KR101888604B1 publication Critical patent/KR101888604B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

실시 예는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 복수의 발광 영역들을 갖는 발광 구조물, 상기 복수의 발광 영역들 상에 배치되는 제1 분산 브래그 반사층, 상기 복수의 발광 영역들 중 어느 하나의 제1 반도체층 상에 배치되는 제1 전극부, 상기 복수의 발광 영역들 중 다른 어느 하나의 제2 반도체층 상에 배치되는 제2 전극부, 상기 복수의 발광 영역들 중 적어도 또 다른 하나의 제2 반도체층 상에 배치되는 중간 패드, 및 상기 복수의 발광 영역들을 직렬 연결하도록 상기 제1 분산 브래그 반사층 상에 배치되는 연결 전극을 포함한다.

Description

발광 소자 및 발광 소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시 예는 발광 소자, 발광 소자 패키지, 조명 장치, 및 표시 장치에 관한 것이다.
질화갈륨(GaN)의 금속 유기화학기상 증착법 및 분자선 성장법 등의 발달을 바탕으로 고휘도 및 백색광 구현이 가능한 적색, 녹색 및 청색 LED(Light Emitting Diode)가 개발되었다.
이러한 LED은 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명, 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다. 이러한 LED 소자의 핵심 경쟁 요소는 고효율ㆍ고출력칩 및 패키징 기술에 의한 고휘도의 구현이다.
고휘도를 구현하기 위해서 광추출 효율을 높이는게 중요하다. 광 추출 효율을 높이기 위하여 플립칩(flip-chip) 구조, 표면 요철 형성(surface texturing), 요철이 형성된 사파이어 기판(patterned sapphire substrate: PSS), 광결정 (photonic crystal) 기술, 및 반사 방지막 (anti-reflection layer) 구조 등을 이용한 다양한 방법들이 연구되고 있다.
일반적으로 발광 소자는 기판 상에 위치하는 제1 도전형 반도체층,활성층,및 제2 도전형 반도체층을 포함하는 발광 구조물과, 제1 도전형 반도체층에 제1 전원을 공급하는 제1 전극과, 제2 도전형 반도체층에 제2 전원을 공급하는 제2 전극을 포함할 수 있다.
실시 예는 발광 효율을 향상시키고, 전극이 벗겨지거나 손상되는 것을 방지할 수 있는 발광 소자 및 발광 소자 패키지를 제공한다.
실시 예에 따른 발광 소자는 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 복수의 발광 영역들을 갖는 발광 구조물, 상기 복수의 발광 영역들 상에 배치되는 제1 분산 브래그 반사층, 상기 복수의 발광 영역들 중 어느 하나의 제1 반도체층 상에 배치되는 제1 전극부, 상기 복수의 발광 영역들 중 다른 어느 하나의 제2 반도체층 상에 배치되는 제2 전극부, 상기 복수의 발광 영역들 중 적어도 또 다른 하나의 제2 반도체층 상에 배치되는 중간 패드, 및 상기 복수의 발광 영역들을 직렬 연결하도록 상기 제1 분산 브래그 반사층 상에 배치되는 연결 전극을 포함한다.
상기 연결 전극은 인접하는 발광 영역들 중 어느 하나의 제1 반도체층과 나머지 다른 하나의 제2 반도체층을 전기적으로 연결할 수 있다.
상기 제1 전극부 및 상기 제2 전극부 각각은 전원이 공급되는 패드를 포함할 수 있다.
상기 중간 패드는 동일 발광 영역 내에 위치하는 연결 전극과 전기적으로 연결될 수 있다.
상기 연결 전극은 상기 제1 분산 브래그 반사층을 관통하여 상기 인접하는 발광 영역들 중 어느 하나의 제2 반도체층과 접촉하는 제1 부분을 포함할 수 있다.
상기 연결 전극은 상기 제1 분산 브래그 반사층, 상기 제1 반도체층, 및 상기 활성층을 관통하여 상기 인접하는 발광 영역들 중 나머지 다른 하나의 제1 반도체층과 접촉하는 제2 부분을 포함하며, 상기 제1 분산 브래그 반사층은 상기 제2 부분과 상기 제1 반도체층 사이, 및 상기 제2 부분과 상기 활성층 사이에 배치될 수 있다.
상기 발광 소자는 상기 발광 구조물 아래에 배치되는 기판 및 상기 발광 영역들과 상기 제1 분산 브래그 반사층 사이에 배치되는 전도층을 더 포함할 수 있다.
상기 발광 소자는 상기 제1 분산 브래그 반사층 상에 배치되며, 상기 연결 전극을 덮는 제2 분산 브래그 반사층을 더 포함할 수 있다.
상기 제2 분산 브래그 반사층은 상기 제1 전극부, 상기 제2 전극부, 및 상기 중간 패드를 노출할 수 있다.
상기 제1 분산 브래그 반사층 및 상기 제2 분산 브래그 반사층 각각은 굴절률이 서로 다른 제1층 및 제2층이 교대로 적어도 1회 이상 적층된 절연 물질일 수 있다.
실시 예에 따른 발광 소자 패키지는 서브 마운트, 상기 서브 마운트 상에 서로 이격하여 배치되는 제1 금속층과 제2 금속층, 상기 서브 마운트 상에 배치되는 청구항 제1항 내지 청구항 제9항 중 어느 한 항에 기재된 발광 소자, 및 상기 발광 소자와 상기 서브 마운트를 전기적으로 연결하는 제1 범프부와 제2 범프부를 포함하며, 상기 제1 범프부는 상기 제1 금속층과 상기 발광 소자의 제1 전극부를 전기적으로 연결하고, 상기 제2 범프부는 상기 제2 금속층과 상기 발광 소자의 제2 전극부 및 중간 패드 중 어느 하나를 전기적으로 연결한다.
상기 제1 범프부는 상기 제1 금속층과 상기 제1 전극부 사이에 위치하는 제1 범퍼, 상기 제1 범퍼와 상기 제1 전극부 사이에 위치하는 제1 확산 방지 접착층; 및 상기 제1 범퍼와 상기 제1 금속층 사이에 위치하는 제2 확산 방지 접착층을 포함할 수 있다. 상기 제2 범프부는 상기 제2 금속층과 제2 전극부 및 중간 패드 중 어느 하나 사이에 위치하는 제2 범퍼, 상기 제2 범퍼와 상기 제2 전극부 및 중간 패드 중 어느 하나 사이에 위치하는 제3 확산 방지 접착층 및 상기 제2 범퍼와 상기 제2 금속층 사이에 위치하는 제4 확산 방지 접착층을 포함할 수 있다
실시 예는 발광 효율을 향상시키고, 전극이 벗겨지거나 손상되는 것을 방지할 수 있다
도 1은 제1 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AA' 방향의 단면도를 나타낸다.
도 3은 도 1에 도시된 발광 소자의 BB' 방향의 단면도를 나타낸다.
도 4는 도 1에 도시된 발광 소자의 CC'의 방향의 단면도를 나타낸다.
도 5는 도 1에 도시된 발광 소자의 회로도를 나타낸다
도 6 내지 도 8은 제1 실시 예의 변형 예에 따른 단면도를 나타낸다.
도 9는 제2 실시 예에 따른 발광 소자의 평면도를 나타낸다.
도 10은 도 9에 도시된 발광 소자의 DD' 방향의 단면도를 나타낸다.
도 11은 도 9에 도시된 발광 소자의 EE' 방향의 단면도를 나타낸다.
도 12는 도 9에 도시된 발광 소자의 회로도를 나타낸다.
도 13 및 도 14는 제2 실시 예의 변형 예에 따른 발광 소자의 단면도를 나타낸다.
도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지를 나타낸다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다
도 17은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자, 그 제조 방법, 및 발광 소자 패키지를 설명한다.
도 1은 제1 실시 예에 따른 발광 소자(100)의 평면도를 나타내고, 도 2는 도 1에 도시된 발광 소자(100)의 AA' 방향의 단면도를 나타내고, 도 3은 도 1에 도시된 발광 소자(100)의 BB' 방향의 단면도를 나타내고, 도 4는 도 1에 도시된 발광 소자(100)의 CC'의 방향의 단면도를 나타낸다.
도 1 내지 도 4를 참조하면, 발광 소자(100)는 기판(110)과, 버퍼층(115)과, 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분되는 발광 구조물(light emitting structure, 120)과, 전도층(130)과, 제1 분산 브래그 반사층(Distributed Bragg Reflective layer, 140-1)과, 제1 전극부(150)와, 연결 전극들(160-1 내지 160-m, m≥1인 자연수)과, 적어도 하나의 중간 패드(182, 184)와, 제2 전극부(170)를 포함한다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 요철 패턴이 형성될 수 있다.
버퍼층(115)은 기판(110)과 발광 구조물(120) 사이에 배치되며, 3족-5족 원소의 화합물 반도체를 이용하여 형성될 수 있다. 버퍼층(115)은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이를 줄여주는 역할을 한다.
발광 구조물(120)은 빛을 발생하는 반도체층일 수 있으며, 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다. 발광 구조물(120)은 기판(110) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)이 순차로 적층된 구조일 수 있다.
제1 도전형 반도체층(122)은 반도체 화합물로 형성될 수 있다. 제1 도전형 반도체층(122)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(122)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(122)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Sn 등)가 도핑될 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 이중 접합 구조, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 등으로 형성될 수 있다.
활성층(124)이 양자우물구조인 경우 예컨데, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층과 InaAlbGa1 -a- bN (0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층을 갖는 단일 또는 양자우물구조를 가질 수 있다. 우물층은 장벽층의 에너지 밴드 갭보다 낮은 밴드 갭을 갖는 물질일 수 있다.
제2 도전형 반도체층(126)은 반도체 화합물로 형성될 수 있다. 제2 도전형 반도체층(126)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트가 도핑될 수 있다.
예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체일 수 있다. 예를 들어 제2 도전형 반도체층(126)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, p형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
발광 구조물(120)는 제1 도전형 반도체층(122) 일부를 노출할 수 있다. 즉 발광 구조물(120)은 제2 도전형 반도체층(126), 활성층(124) 및 제1 도전형 반도체층(122)의 일부가 식각되어 제1 도전형 반도체층(122)의 일부를 노출할 수 있다. 이때 메사 식각(mesa etching)에 의하여 노출되는 제1 도전형 반도체층(122)의 노출면은 활성층(124)의 하면보다 낮게 위치할 수 있다.
활성층(124)과 제1 도전형 반도체층(122) 사이, 또는 활성층(124)과 제2 도전형 반도체층(126) 사이에는 도전형 클래드층(clad layer, 미도시)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN)로 형성될 수 있다.
발광 구조물(120)은 제2 도전형 반도체층(126) 아래에 제3 도전형 반도체층(미도시)을 더 포함할 수 있으며, 제3 도전형 반도체층은 제2 도전형 반도체층(126)과 반대의 극성을 가질 수 있다. 제1 도전형 반도체층(122)은 n형 반도체층이고, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현될 수 있으며, 이에 따라 발광 구조물(120)은 N-P 접합, P-N 접합, N-P-N 접합, 및 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
발광 구조물(120)은 복수 개의 서로 이격하는 발광 영역들(P1 내지 Pn, n>1인 자연수) 및 경계 영역(S)을 포함할 수 있다. 이때 경계 영역(S)은 발광 영역들(P1 내지 Pn, n>1인 자연수) 사이에 위치하는 영역일 수 있다. 또는 경계 영역(S)은 발광 영역들(P1 내지 Pn, n>1인 자연수) 각각의 둘레에 위치하는 영역일 수 있다. 경계 영역(S)은 발광 구조물(120)을 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분하기 위하여 발광 구조물(120)을 메사 식각하여 제1 도전형 반도체층(122)의 일부가 노출되는 영역일 수 있다. 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수) 각각의 면적은 동일할 수 있으나, 이에 한정되는 것은 아니다.
하나의 칩(single chip)의 발광 구조물(120)은 경계 영역(S)에 의하여 복수 개의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분될 수 있다.
전도층(130)은 제2 도전형 반도체층(126) 상에 배치된다. 전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다. 전도층(130)은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), IAZO(Indium Aluminium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminium Zinc Oxide), ATO(Aluminium Tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
제1 분산 브래그 반사층(140-1)은 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수) 및 경계 영역(S) 상에 배치된다. 예컨대, 제1 분산 브래그 반사층(140-1)은 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)의 상면 및 측면을 덮고, 경계 영역(S)을 덮을 수 있다.
제1 분산 브래그 반사층(140-1)은 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로부터 입사되는 빛을 반사시킨다. 따라서 제1 분산 브래그 반사층(140-1)은 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로부터 입사되는 빛이 제2 전극부(170), 연결 전극(160-1 내지 160-n, n>1인 자연수), 및 중간 패드(182,184)에 흡수되는 것을 차단하기 때문에, 실시 예는 발광 효율을 향상시킬 수 있다.
제1 분산 브래그 반사층(140-1)은 굴절률이 서로 다른 제1층 및 제2층이 교대로 적어도 1회 이상 적층된 구조일 수 있다. 제1 분산 브래그 반사층(140-1)은 전기 절연 물질일 수 있다.
예컨대, 제1층은 TiO2와 같은 제1 유전체층이고, 제2층은 SiO2와 같은 제2 유전체층을 포함할 수 있다. 예컨대, 제1 분산 브래그 반사층(140-1)은 TiO2/SiO2층이 적어도 1회 이상 적층된 구조일 수 있다. 제1층 및 제2층 각각의 두께는 λ/4이고, λ는 발광 영역에서 발생하는 광의 파장일 수 있다.
제1 전극부(150)는 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 어느 하나의 발광 영역(예컨대, P1)의 제1 도전형 반도체층(122) 상에 배치되며, 제1 도전형 반도체층(122)과 접촉할 수 있다. 제1 전극부(150)는 제1 전원을 제공하기 위한 와이어(미도시)가 본딩되는 제1 패드(pad)를 포함할 수 있다. 도 1의 실시 예에서는 제1 전극부(150)가 제1 패드 역할을 할 수 있다.
제2 전극부(170)는 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 다른 어느 하나의 발광 영역(예컨대, P9)의 제2 도전형 반도체층(126) 상에 배치된다. 제2 전극부(170)는 제2 도전형 반도체층(126) 또는 전도층(130)과 접촉할 수 있다. 예컨대, 제2 전극부(170)는 직렬 연결되는 발광 영역들 중 마지막 발광 영역(예컨대, P9)의 전도층(130)과 접촉할 수 있다.
제2 전극부(170)는 제1 분산 브래그 반사층(140-1) 상에 배치되는 제2 패드(172) 및 가지 전극(174)을 포함할 수 있다. 제2 패드(172)는 제2 전원을 제공하기 위한 와이어(미도시)가 본딩되고, 가지 전극(174)은 제2 패드(172)로부터 확장되고, 제1 분산 브래그 반사층(140-1)을 관통하여 전도층(130)과 접촉하는 적어도 하나의 부분(175)을 가질 수 있다.
연결 전극들(160-1 내지 160-m, 예컨대, m=8)은 제1 분산 브래그 반사층(140-1) 상에 배치되며, 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9)을 전기적으로 직렬 연결한다. 예컨대, 연결 전극들(160-1 내지 160-m, 예컨대, m=8)은 제1 전극부(150)가 위치하는 제1 발광 영역(P1)을 시점으로 하고, 제2 전극부(170)가 위치하는 제9 발광 영역(P9)을 종점으로 하여 복수의 발광 영역들(P1 내지 P9)을 직렬 연결할 수 있다.
각 연결 전극(예컨대, 160-1)은 인접하는 발광 영역들(예컨대, P1 및 P2) 중 어느 하나의 발광 영역(P1)의 전도층(130)과 나머지 다른 하나의 발광 영역(예컨대, P2)의 제1 도전형 반도체층(122)을 서로 전기적으로 연결할 수 있다.
전도층(130)이 생략되는 다른 실시 예서는 연결 전극(예컨대, 160-1)은 어느 하나의 발광 영역(예컨대, P1)의 제2 도전형 반도체층(126)과 나머지 다른 하나의 발광 영역(예컨대, P2)의 제1 도전형 반도체층(122)을 전기적으로 연결할 수 있다.
발광 소자(100)에 포함되는 서로 직렬 연결되는 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)을 순서대로 제1 발광 영역 내지 제n 발광 영역이라 한다. 즉 제1 전극부(150)가 위치하는 발광 영역을 제1 발광 영역(P1)이라 하고, 제2 전극부(170)가 위치하는 발광 영역을 제n 발광 영역이라 한다. 여기서 "인접하는 발광 영역들"은 제k 발광 영역과 제k+1 발광 영역일 수 있으며, 제k 연결 전극은 제k 발광 영역과 제k+1 발광 영역을 전기적으로 직렬 연결할 수 있고, 1≤k≤(n-1)일 수 있다.
즉 제k 연결 전극은 제k 발광 영역의 제2 도전형 반도체층(126) 또는 전도층(130)과 제k+1 발광 영역의 제1 도전형 반도체층(122)을 전기적으로 연결할 수 있다.
예컨대, 도 3을 참조하면, 제k 연결 전극(예컨대, k=1)은 제k 발광 영역(예컨대, k=1), 제k+1 발광 영역(예컨대, k=1), 및 그 사이의 경계 영역(S) 상에 위치할 수 있다. 그리고 제k 연결 전극(예컨대, 160-1)은 제1 분산 브래그 반사층(140-1)을 관통하여 제k 발광 영역(예컨대, P1)의 전도층(130)(또는 제2 도전형 반도체층(126))과 접촉하는 적어도 하나의 제1 부분(예컨대, 101)을 가질 수 있다. 도 1에 도시된 실선의 동그라미는 연결 전극들(160-1 내지 160-m, 예컨대, m=8)의 제1 부분(101)을 나타낸다.
제1 분산 브래그 반사층(140-1)은 경계 영역(S)에 위치하는 발광 구조물(120)과 연결 전극(예컨대, 160-1) 사이에 배치될 수 있다.
또한 제k 연결 전극(예컨대, 160-1)은 제k+1 발광 영역(예컨대, P2)의 제1 분산 브래그 반사층(140-1), 전도층(130), 제2 도전형 반도체층(126), 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉하는 적어도 하나의 제2 부분(예컨대, 102)을 가질 수 있다. 도 1에 도시된 점선의 동그라미는 연결 전극들(160-1 내지 160-m, 예컨대, m=8)의 제2 부분(102)을 나타낸다.
이때 제1 분산 브래그 반사층(140-1)은 제k 연결 전극(예컨대, 160-1)과 전도층(130) 사이, 연결 전극(예컨대, 160-1)의 제2 부분(102)과 제2 도전형 반도체층(126) 사이, 및 연결 전극(예컨대, 160-1)의 제2 부분(102)과 활성층(124) 사이에 위치할 수 있다.
일반적으로 제1 도전형 반도체층과 연결되는 전극을 형성하기 위해서는 발광 구조물을 식각하여 제1 도전형 반도체층을 노출시키는 메사 식각(mesa etching)을 한다. 그리고 일반적으로 메사 식각된 부분만큼 발광 소자의 발광 영역이 감소한다.
그러나 제k 연결 전극(예컨대, 160-1)의 제2 부분(예컨대, 102)은 홀 또는 홈에 전극 물질이 채워진 형태로 형성될 수 있고 이로 인하여 메사 식각에 의하여 손실되는 발광 영역이 감소하기 때문에, 실시 예는 발광 면적을 증대시킬 수 있다.
제1 분산 브래그 반사층(140-1)은 제k+1 발광 영역(예컨대, P2)의 전도층(130), 제2 도전형 반도체층(126), 및 활성층(124)으로부터 제k 연결 전극(예컨대, 160-1)을 전기적으로 절연시키는 역할을 할 수 있다.
제k 연결 전극(예컨대, 160-1)의 제2 부분(102)의 하면(103)은 활성층(124)의 하면(104)보다 아래에 위치할 수 있다. 제2 부분(102)은 홀(hole), 또는 홈(groove)에 전극 물질이 채워진 형태일 수 있다.
중간 패드(182,184)는 발광 영역들(P1 내지 Pn, n>1인 자연수) 중 적어도 하나의 발광 영역의 제1 분산 브래그 반사층(140-1) 상에 배치되며, 제2 도전형 반도체층(126) 또는 전도층(130)과 전기적으로 연결될 수 있다. 중간 패드(182,184)는 제2 전원을 공급하기 위하여 와이어가 본딩되는 영역일 수 있다.
예컨대, 중간 패드(182, 184)는 제1 전극부(150) 및 제2 전극부(170)가 위치하는 발광 영역들(예컨대, P1 및 P9)을 제외한 발광 영역들(예컨대, P2 내지 P8) 중 적어도 하나의 발광 영역(예컨대, P4, P7)의 제1 분산 브래그 반사층(140-1) 상에 배치될 수 있다.
도 4에 도시된 바와 같이, 중간 패드(182, 184)와 전도층(130) 사이에 제1 분산 브래그 반사층(140-1)이 위치하고, 중간 패드(예컨대, 182)는 동일 발광 영역(예컨대, P4) 내에 위치하는 연결 전극들(예컨대, 160-3, 160-4) 중 어느 하나(160-4)와 연결될 수 있다.
그러나 다른 실시 예에서는 중간 패드의 일부가 제1 분산 브래그 반사층을 관통하여 전도층과 직접 연결될 수도 있으며, 이때 동일 발광 영역 내에 위치하는 중간 패드와 연결 전극은 연결되거나, 또는 연결되지 않을 수 있다.
도 5는 도 1에 도시된 발광 소자(100)의 회로도를 나타낸다. 도 1 및 도 5를 참조하면, 발광 소자(100)는 공통된 하나의 (-) 단자, 예컨대, 하나의 제1 패드(150)를 가지며, 2 이상의 (+) 단자, 예컨대, 제2 패드(172)와 적어도 하나의 중간 패드(182,184)를 가질 수 있다.
따라서 실시 예는 복수의 (+) 단자인 패드들(172, 182,184)을 구비함으로써 다양한 구동 전압을 사용할 수 있고, 다양한 밝기의 발광을 구현하도록 조절할 수 있다. 예컨대, 하나의 발광 영역을 구동하는 구동 전압이 3.4V라고 할 때, 만약 발광 소자(100)에 인가되는 구동 전압이 13.6V이면, 제1 중간 패드(182)에 제2 전원을 공급하여, 제1 내지 제4 발광 영역들(P1 내지 P4)을 구동할 수 있다.
또한 발광 소자(100)에 인가되는 구동 전압이 23.8V이면, 제2 중간 패드(184)에 제2 전원을 공급하여, 제1 내지 제7 발광 영역들(P1 내지 P7)을 구동할 수 있다. 그리고 발광 소자(100)에 인가되는 구동 전압이 30.6V이면, 제2 패드(172)에 제2 전원을 공급하여, 제1 내지 제9 발광 영역들(P1 내지 P9)을 구동할 수 있다.
이와 같이 실시 예는 인가되는 구동 전압에 따라, 중간 패드(182,184)와 제2 패드(172) 중 어느 하나에 제2 전원을 공급하여, 발광 영역들 중 일부 또는 전부를 구동하도록 설계될 수 있다.
또한 실시 예는 연결 전극들(160-1 내지 160-m, m≥인 자연수)이 전도층(130) 또는 제1 도전형 반도체층(122)과 점 접촉(point contact)하기 때문에, 발광 면적을 증대시키고, 전류를 분산시켜 발광 효율을 향상시킬 수 있다.
제1 분산 브래그 반사층(140-1)에 의하여 제2 전극부(170), 연결 전극(160-1 내지 160-n, n>1인 자연수), 및 중간 패드(182,184)로 빛이 흡수되어 손실되는 것을 차단함으로써, 실시 예는 발광 효율을 향상시킬 수 있다.
도 6 내지 도 8은 제1 실시 예의 변형 예에 따른 단면도를 나타낸다. 도 6은 도 1에 도시된 발광 소자의 AA' 방향의 단면도이고, 도 7은 BB'방향의 단면도이고, 도 8은 CC'방향의 단면도이다. 도 1 내지 도 4와 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 6 내지 도 8을 참조하면, 변형 예는 제1 실시 예에 제2 분산 브래그 반사층(140-2)을 더 포함한다. 제2 분산 브래그 반사층(140-2)은 제1 분산 브래그 반사층 상에 배치되며, 연결 전극(160-1 내지 160-m, m≥1인 자연수)을 덮는다. 제2 분산 브래그 반사층(140-2)은 제1 전극부(150)의 제1 패드, 제2 전극부(170)의 제2 패드(172), 및 중간 패드(182,184)를 노출할 수 있다.
제2 분산 브래그 반사층(140-2)은 제1 분산 브래그 반사층(140-1)과 동일한 물질로 형성될 수 있다. 제2 분산 브래그 반사층(140-2)은 연결 전극(160-1 내지 160-m, m≥1인 자연수)이 벗겨지거나 손상을 받는 것을 방지할 수 있다.
도 9는 제2 실시 예에 따른 발광 소자(200)의 평면도를 나타내고, 도 10은 도 9에 도시된 발광 소자(200)의 DD' 방향의 단면도를 나타내고, 도 11은 도 9에 도시된 발광 소자(200)의 EE' 방향의 단면도를 나타낸다. 도 1 내지 도 4와 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 9 내지 도 11을 참조하면, 발광 소자(200)는 기판(110)과, 버퍼층(115)과, 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수)로 구분되는 발광 구조물(light emitting structure, 120)과, 전도층(130)과, 제1 분산 브래그 반사층(140-1)과, 제1 전극부(250)와, 연결 전극들(260-1 내지 260-m, m≥1인 자연수)과, 적어도 하나의 중간 패드(282, 284)와, 제2 전극부(272)를 포함한다.
제1 전극부(250)는 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 어느 하나의 발광 영역(예컨대, P9)의 제1 도전형 반도체층(122) 상에 배치되며, 제1 도전형 반도체층(122)과 접촉할 수 있다. 제1 전극부(250)는 제1 전원을 제공하기 위한 와이어(미도시)가 본딩되는 제1 패드(pad)를 포함할 수 있다. 도 6의 실시 예에서는 제1 전극부(250)가 제1 패드 역할을 할 수 있다.
제2 전극부(272)는 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9) 중 다른 어느 하나의 발광 영역(예컨대, P9)의 제2 도전형 반도체층(126) 상에 배치된다. 제2 전극부(272)는 제2 도전형 반도체층(126) 또는 전도층(130)과 접촉할 수 있다.
예컨대, 제2 전극부(272)는 직렬 연결되는 발광 영역들 중 첫 번째 발광 영역(P1)의 전도층(130) 상에 배치되고, 제1 전극부(250)는 마지막 번째 발광 영역(P9)의 제1 도전형 반도체층(122) 상에 배치될 수 있다. 제2 전극부(272)는 제2 전원을 공급하기 위한 와이어가 본딩되는 제2 패드를 포함할 수 있다. 다른 실시 예의 전극부는 제2 패드로부터 확장되는 가지 전극(미도시)을 더 포함할 수 있다.
제1 분산 브래그 반사층(140-1)은 복수의 발광 영역들(P1 내지 Pn, n>1인 자연수) 및 경계 영역(S) 상에 배치될 수 있다. 연결 전극들(260-1 내지 260-m, 예컨대, m=8)은 제1 분산 브래그 반사층(140-1) 상에 배치되며, 복수의 발광 영역들(P1 내지 Pn, 예컨대, n=9)을 전기적으로 직렬 연결할 수 있다.
각 연결 전극(예컨대, 260-1)은 인접하는 발광 영역들(예컨대, P1 및 P2) 중 어느 하나의 발광 영역(P1)의 제1 도전형 반도체층(122)과 나머지 다른 하나의 발광 영역(예컨대, P2)의 제2 도전형 반도체층(126) 또는 전도층(130)을 전기적으로 연결할 수 있다.
즉 연결 전극(260-1 내지 260-n, n>1인 자연수)은 제k 발광 영역의 제1 도전형 반도체층(122)과 제k+1 발광 영역의 제2 도전형 반도체층(126) 또는 전도층(130)을 전기적으로 연결할 수 있다. 예컨대, 도 10을 참조하면, 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)은 제k 발광 영역(예컨대, k=1), 제k+1 발광 영역(예컨대, k=1), 및 그 사이의 경계 영역(S) 상에 위치할 수 있다. 그리고 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)은 제1 분산 브래그 반사층(140-1)을 관통하여 제k+1 발광 영역(예컨대, P2)의 전도층(130) 또는 제2 도전형 반도체층(126)과 접촉하는 적어도 하나의 제1 부분(예컨대, 201)을 가질 수 있다.
제1 분산 브래그 반사층(140-1)은 경계 영역(S)에 위치하는 발광 구조물(120)과 연결 전극(260-1 내지 260-n, n>1인 자연수) 사이에 배치될 수 있다.
또한 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)은 제k 발광 영역(예컨대, P1)의 제1 분산 브래그 반사층(140-1), 전도층(130), 제2 도전형 반도체층(126), 및 활성층(124)을 관통하여 제1 도전형 반도체층(122)과 접촉하는 적어도 하나의 제2 부분(예컨대, 202)을 가질 수 있다. 이때 제1 분산 브래그 반사층(140-1)은 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)과 전도층(130) 사이, 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)의 제2 부분(202)과 제2 도전형 반도체층(126) 사이, 및 제k 연결 전극(260-1 내지 260-n, n>1인 자연수)의 제2 부분(202)과 활성층(124) 사이에 위치할 수 있다.
중간 패드(252,254)는 발광 영역들(P1 내지 Pn, n>1인 자연수) 중 적어도 하나의 발광 영역의 제1 도전형 반도체층(122) 상에 배치된다. 중간 패드(252,254)는 제1 전원을 공급하기 위하여 와이어가 본딩될 수 있다.
도 11에 도시된 바와 같이, 발광 영역들(예컨대, P2 내지 P8) 중 적어도 하나의 발광 영역은 메사 식각에 의하여 제1 도전형 반도체층(122)의 일부가 노출되며, 노출되는 제1 도전형 반도체층(122)의 일부 상에 중간 패드(252,254)가 배치될 수 있다.
예컨대, 중간 패드(252, 254)는 제1 전극부(250) 및 제2 전극부(272)가 위치하는 발광 영역들(예컨대, P1 및 P9)을 제외한 발광 영역들(예컨대, P2 내지 P8) 중 적어도 하나의 발광 영역(예컨대, P4, P7)의 제1 도전형 반도체층(122) 상에 배치될 수 있다.
도 12는 도 9에 도시된 발광 소자(200)의 회로도를 나타낸다. 도 9 및 도 12를 참조하면, 발광 소자(200)는 공통된 하나의 (+) 단자, 예컨대, 하나의 제2 전극부(272)를 가지며, 2 이상의 (-) 단자, 예컨대, 제1 전극부(250)와 적어도 하나의 중간 패드(252,254)를 가질 수 있다.
실시 예는 2 이상의 (-) 단자인 패드들(250, 252,254)을 구비함으로써, 다양한 구동 전압을 사용할 수 있고, 다양한 밝기의 발광을 구현하도록 조절할 수 있다.
도 13 및 도 14는 제2 실시 예의 변형 예에 따른 발광 소자의 단면도를 나타낸다. 도 13은 도 9에 도시된 발광 소자의 DD'방향의 단면도이고, 도 14는 도 9에 도시된 발광 소자의 EE' 방향의 단면도를 나타낸다.
도 13 및 도 14를 참조하면, 변형 예는 제2 실시 예에 제2 분산 브래그 반사층(140-2)을 더 포함한다. 제2 분산 브래그 반사층(140-2)은 제1 분산 브래그 반사층 상에 배치되며, 연결 전극(260-1 내지 260-m, m≥1인 자연수)을 덮는다. 제2 분산 브래그 반사층(140-2)은 제1 전극부(250), 제2 전극부(272), 및 중간 패드(252,254)를 노출할 수 있다.
제2 분산 브래그 반사층(140-2)은 제1 분산 브래그 반사층(140-1)과 동일한 물질로 형성될 수 있다. 제2 분산 브래그 반사층(140-2)은 연결 전극(260-1 내지 260-m, m≥1인 자연수)이 벗겨지거나 손상을 받는 것을 방지할 수 있다.
도 15는 실시 예에 따른 발광 소자를 포함하는 발광 소자 패키지(400)를 나타낸다.
도 15를 참조하면, 발광 소자 패키지(400)는 서브 마운트(submount, 10), 발광 소자(20), 제1 금속층(15-1), 제2 금속층(15-2), 제1 범프부(40), 및 제2 범프부(50)를 포함한다.
서브 마운트(10)는 발광 소자(20)를 실장한다. 서브 마운트(10)는 패키지 몸체(package body) 또는 인쇄 회로 기판(Printed Circuit Board) 등으로 구현될 수 있으며, 발광 소자(20)가 플립 칩 본딩(flip chip bonding)될 수 있는 다양한 형태일 수 있다.
발광 소자(20)는 서브 마운트(10) 상에 배치되고, 제1 범프부(40) 및 제2 범프부(50)에 의하여 서브 마운트(10)와 전기적으로 연결된다. 도 15에 도시된 발광 소자(20)는 도 6에 도시된 변형 예를 도시하였지만, 실시 예는 이에 한정되는 것은 아니며, 다른 실시 예에 따른 발광 소자(예컨대, 100, 200, 또는 200-1)일 수 있다.
서브 마운트(10)는 폴리프탈아미드(PolyPhthal Amide, PPA), 액정 고분자(Liquid Crystal Polymer, LCP), 폴리아미드9T(PolyAmide9T, PA9T), 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어, 세라믹, 인쇄회로기판(Printed Circuit Board) 등을 포함할 수 있다. 그러나 실시 예에 따른 서브 마운트(10)가 이러한 물질로 한정되는 것은 아니다.
제1 금속층(15-1) 및 제2 금속층(15-2)은 서브 마운트(10) 상면에 서로 이격하여 배치된다. 여기서 서브 마운트(10)의 상면은 발광 소자(20)에 대향하는 면일 수 있다. 제1 금속층(15-1) 및 제2 금속층(15-2)은 전도성 금속, 예컨대, 알루미늄(Al) 또는 로듐(Rh)일 수 있다.
제1 범프부(40) 및 제2 범프부(50)는 서브 마운트(110)와 발광 소자(20) 사이에 배치된다. 제1 범프부(40)는 제1 전극부(150)와 제1 금속층(15-1)을 전기적으로 연결할 수 있다.
제2 범프부(50)는 제2 전극부(170), 및 중간 패드(182,184) 중 어느 하나와 제2 금속층(15-2)을 전기적으로 연결할 수 있다.
제1 범프부(40)는 제1 확산 방지 접착층(41), 제1 범퍼(bumper, 42), 및 제2 확산 방지 접착층(43)을 포함한다. 제1 범퍼(42)는 제1 전극부(150)와 제1 금속층(15-1) 사이에 위치한다. 제1 확산 방지 접착층(41)은 제1 전극부(150)와 제1 범퍼(42) 사이에 위치하고, 제1 범퍼(42)와 제1 전극부(150)를 서로 접합시킨다. 즉 제1 확산 방지 접착층(41)은 제1 범퍼(42)와 제1 전극부(150) 사이의 접착력을 향상시키고, 제1 범퍼(42)에 포함된 이온이 제1 전극부(150)를 통하여 발광 구조물(20)로 침투 또는 확산하는 것을 방지하는 역할을 한다.
제2 확산 방지 접착층(43)은 제1 범퍼(42)와 제1 금속층(15-1) 사이에 배치되고, 제1 범퍼(42)와 제1 금속층(15-1)을 접합시킨다. 제2 확산 방지 접착층(43)은 제1 범퍼(42)와 제1 금속층(15-1) 사이의 접착력을 향상시키고, 제1 범퍼(42)에 포함된 이온이 제1 금속층(15-1)을 통하여 서브 마운트(10)로 침투 또는 확산하는 것을 방지하는 역할을 한다.
제2 범프부(50)는 제3 확산 방지 접착층(51), 제2 범퍼(52), 및 제4 확산 방지 접착층(53)을 포함한다. 제2 범퍼(52)는 제2 전극부(170) 및 중간 패드(182,184) 중 어느 하나와 제2 금속층(15-2) 사이에 위치한다.
제3 확산 방지 접착층(51)은 제2 전극부(170) 및 중간 패드(182,184) 중 어느 하나와 제2 범퍼(52) 사이에 위치하고, 양자를 서로 접합시킨다. 즉 제1 확산 방지 접착층(51)은 접착력을 향상시키고, 제2 범퍼(52)에 포함된 이온이 제2 전극부(170) 또는 중간 패드(182,184)를 통하여 발광 구조물(20)로 침투 또는 확산하는 것을 방지하는 역할을 한다.
제4 확산 방지 접착층(53)은 제2 범퍼(52)와 제2 금속층(15-2) 사이에 배치되고, 제2 범퍼(52)와 제2 금속층(15-2)을 접합시킨다. 제2 확산 방지 접착층(53)은 제2 범퍼(52)와 제2 금속층(15-2) 사이의 접착력을 향상시키고, 제2 범퍼(52)에 포함된 이온이 제2 금속층(15-2)을 통하여 서브 마운트(10)로 침투 또는 확산하는 것을 방지하는 역할을 한다.
제1 내지 제4 확산 방지 접착층(41,43,51,53)은 Pt, Ti, W/Ti, Au 중 적어도 하나 또는 이들의 합금일 수 있다. 또한 제1 범프(42) 및 제2 범프(52)는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 및 주석(Sn) 중 적어도 하나를 포함할 수 있다.
실시 예는 제1 분산 브래그 반사층(140-1)에 의하여 제2 전극부(170), 연결 전극(160-1 내지 160-n, n>1인 자연수), 및 중간 패드(182,184)로 빛이 흡수되어 손실되는 것을 차단함으로써, 발광 효율을 향상시킬 수 있다.
또한 실시 예는 제2 분산 브래그 반사층(140-2)이 연결 전극(160-1 내지 160-m, m≥1인 자연수)을 보호하기 때문에, 발광 소자(20)를 서브 마운트(10)에 본딩시 연결 전극(160-1 내지 160-m, m≥1인 자연수)이 벗겨지거나 손상을 받는 것을 방지할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 16은 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 16을 참조하면, 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 17은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 17을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
10: 서브 마운트 20: 발광 소자
40: 제1 범퍼부 50: 제2 범퍼부
110: 기판 115: 버퍼층
120: 발광 구조물 122: 제1 도전형 반도체층
124: 활성층 126: 제2 도전형 반도체층
130: 전도층 140-1,140-2: 분산 브래그 반사층
150: 제1 전극부 160-1 내지 160-n: 연결 전극
170: 제2 전극부 182,184: 중간 패드.

Claims (12)

  1. 제1 반도체층, 활성층, 및 제2 반도체층을 포함하는 복수의 발광 영역들을 갖는 발광 구조물;
    상기 복수의 발광 영역들 상에 배치되는 제1 분산 브래그 반사층;
    상기 복수의 발광 영역들 중 어느 하나의 제1 반도체층 상에 배치되는 제1 전극부;
    상기 복수의 발광 영역들 중 다른 어느 하나의 제2 반도체층 상에 배치되는 제2 전극부;
    상기 복수의 발광 영역들 중 적어도 또 다른 하나의 제2 반도체층 상에 배치되는 중간 패드; 및
    상기 복수의 발광 영역들을 직렬 연결하도록 상기 제1 분산 브래그 반사층 상에 배치되는 연결 전극을 포함하는 발광 소자.
  2. 제1항에 있어서, 상기 연결 전극은,
    인접하는 발광 영역들 중 어느 하나의 제1 반도체층과 나머지 다른 하나의 제2 반도체층을 전기적으로 연결하는 발광 소자.
  3. 제1항에 있어서,
    상기 제1 전극부 및 상기 제2 전극부 각각은 전원이 공급되는 패드를 포함하는 발광 소자.
  4. 제1항에 있어서,
    상기 중간 패드는 동일 발광 영역 내에 위치하는 연결 전극과 전기적으로 연결되는 발광 소자.
  5. 제2항에 있어서, 상기 연결 전극은,
    상기 제1 분산 브래그 반사층을 관통하여 상기 인접하는 발광 영역들 중 어느 하나의 제2 반도체층과 접촉하는 제1 부분을 포함하는 발광 소자.
  6. 제5항에 있어서, 상기 연결 전극은,
    상기 제1 분산 브래그 반사층, 상기 제1 반도체층, 및 상기 활성층을 관통하여 상기 인접하는 발광 영역들 중 나머지 다른 하나의 제1 반도체층과 접촉하는 제2 부분을 포함하며,
    상기 제1 분산 브래그 반사층은 상기 제2 부분과 상기 제2 반도체층 사이, 및 상기 제2 부분과 상기 활성층 사이에 배치되는 발광 소자.
  7. 제1항에 있어서,
    상기 발광 구조물 아래에 배치되는 기판; 및
    상기 발광 영역들과 상기 제1 분산 브래그 반사층 사이에 배치되는 전도층을 더 포함하는 발광 소자.
  8. 제1항에 있어서,
    상기 제1 분산 브래그 반사층 상에 배치되며, 상기 연결 전극을 덮는 제2 분산 브래그 반사층을 더 포함하는 발광 소자.
  9. 제8항에 있어서,
    상기 제2 분산 브래그 반사층은 상기 제1 전극부, 상기 제2 전극부, 및 상기 중간 패드를 노출하는 발광 소자.
  10. 제8항에 있어서,
    상기 제1 분산 브래그 반사층 및 상기 제2 분산 브래그 반사층 각각은 굴절률이 서로 다른 제1층 및 제2층이 교대로 적어도 1회 이상 적층된 절연 물질인 발광 소자.
  11. 서브 마운트;
    상기 서브 마운트 상에 서로 이격하여 배치되는 제1 금속층과 제2 금속층;
    상기 서브 마운트 상에 배치되는 청구항 제1항 내지 청구항 제10항 중 어느 한 항에 기재된 발광 소자; 및
    상기 발광 소자와 상기 서브 마운트를 전기적으로 연결하는 제1 범프부와 제2 범프부를 포함하며,
    상기 제1 범프부는 상기 제1 금속층과 상기 발광 소자의 제1 전극부를 전기적으로 연결하고, 상기 제2 범프부는 상기 제2 금속층과 상기 발광 소자의 제2 전극부 및 중간 패드 중 어느 하나를 전기적으로 연결하는 발광 소자 패키지.
  12. 제11항에 있어서,
    상기 제1 범프부는,
    상기 제1 금속층과 상기 제1 전극부 사이에 위치하는 제1 범퍼;
    상기 제1 범퍼와 상기 제1 전극부 사이에 위치하는 제1 확산 방지 접착층; 및
    상기 제1 범퍼와 상기 제1 금속층 사이에 위치하는 제2 확산 방지 접착층을 포함하고,
    상기 제2 범프부는,
    상기 제2 금속층과 제2 전극부 및 중간 패드 중 어느 하나 사이에 위치하는 제2 범퍼;
    상기 제2 범퍼와 상기 제2 전극부 및 중간 패드 중 어느 하나 사이에 위치하는 제3 확산 방지 접착층; 및
    상기 제2 범퍼와 상기 제2 금속층 사이에 위치하는 제4 확산 방지 접착층을 포함하는 발광 소자 패키지.
KR1020110111308A 2011-10-28 2011-10-28 발광 소자 및 발광 소자 패키지 KR101888604B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020110111308A KR101888604B1 (ko) 2011-10-28 2011-10-28 발광 소자 및 발광 소자 패키지
US13/662,348 US9165977B2 (en) 2011-10-28 2012-10-26 Light emitting device and light emitting device package including series of light emitting regions
JP2012237130A JP6133040B2 (ja) 2011-10-28 2012-10-26 発光素子及び発光素子パッケージ
EP12190234.0A EP2587542B1 (en) 2011-10-28 2012-10-26 Light emitting device and light emitting device package
TW101139757A TWI575775B (zh) 2011-10-28 2012-10-26 發光裝置及發光裝置封裝
CN201210421187.3A CN103094435B (zh) 2011-10-28 2012-10-29 发光器件及发光器件封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110111308A KR101888604B1 (ko) 2011-10-28 2011-10-28 발광 소자 및 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20130046754A true KR20130046754A (ko) 2013-05-08
KR101888604B1 KR101888604B1 (ko) 2018-08-14

Family

ID=47115528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111308A KR101888604B1 (ko) 2011-10-28 2011-10-28 발광 소자 및 발광 소자 패키지

Country Status (6)

Country Link
US (1) US9165977B2 (ko)
EP (1) EP2587542B1 (ko)
JP (1) JP6133040B2 (ko)
KR (1) KR101888604B1 (ko)
CN (1) CN103094435B (ko)
TW (1) TWI575775B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098848A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
KR20150098847A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
WO2015190817A1 (ko) * 2014-06-10 2015-12-17 주식회사 세미콘라이트 반도체 발광소자

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666764B2 (en) * 2012-04-09 2017-05-30 Cree, Inc. Wafer level packaging of multiple light emitting diodes (LEDs) on a single carrier die
US10388690B2 (en) 2012-08-07 2019-08-20 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
US10804316B2 (en) * 2012-08-07 2020-10-13 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array
JP2014127565A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体発光素子
CN103390713B (zh) * 2013-07-19 2016-04-13 深圳大道半导体有限公司 带光反射层的半导体发光器件
US9847457B2 (en) 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
WO2015016561A1 (en) * 2013-07-29 2015-02-05 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and led module having the same
TWI597864B (zh) 2013-08-27 2017-09-01 晶元光電股份有限公司 具有複數個發光結構之發光元件
TWI678001B (zh) * 2013-08-27 2019-11-21 晶元光電股份有限公司 具有複數個發光結構之發光元件
CN110047865B (zh) * 2013-09-03 2024-02-23 晶元光电股份有限公司 具有多个发光结构的发光元件
TWI478387B (zh) * 2013-10-23 2015-03-21 Lextar Electronics Corp 發光二極體結構
KR102162437B1 (ko) * 2014-05-15 2020-10-07 엘지이노텍 주식회사 발광 소자 및 이를 포함하는 발광 소자 패키지
KR101888608B1 (ko) 2014-10-17 2018-09-20 엘지이노텍 주식회사 발광 소자 패키지 및 조명 장치
US10147849B2 (en) * 2015-05-05 2018-12-04 Xiangneng Hualei Optoelectronic Co., Ltd Manufacturing method of flip-chip structure of group III semiconductor light emitting device
DE102015112538B4 (de) * 2015-07-30 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und ein Verfahren zur Herstellung eines optoelektronischen Bauelements
US9806152B2 (en) * 2016-03-04 2017-10-31 Pakal Technologies Llc Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
KR101760317B1 (ko) * 2016-05-02 2017-07-21 순천대학교 산학협력단 발광장치
KR102550007B1 (ko) * 2016-11-30 2023-07-03 서울바이오시스 주식회사 복수의 발광셀들을 가지는 발광 다이오드
KR20180073866A (ko) * 2016-12-23 2018-07-03 엘지이노텍 주식회사 반도체 소자
KR20180076066A (ko) * 2016-12-27 2018-07-05 삼성전자주식회사 발광소자 패키지
CN114464713A (zh) * 2017-07-13 2022-05-10 晶元光电股份有限公司 发光元件
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11355549B2 (en) * 2017-12-29 2022-06-07 Lumileds Llc High density interconnect for segmented LEDs
DE102018101393A1 (de) * 2018-01-23 2019-07-25 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips
JP6717324B2 (ja) * 2018-02-27 2020-07-01 日亜化学工業株式会社 発光素子
TWI818070B (zh) * 2019-08-30 2023-10-11 晶元光電股份有限公司 發光元件及其製造方法
JP7339559B2 (ja) 2021-05-20 2023-09-06 日亜化学工業株式会社 発光素子
JP2023130977A (ja) * 2022-03-08 2023-09-21 スタンレー電気株式会社 半導体発光素子、半導体発光装置及び半導体発光装置モジュール

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189661A (ja) * 1996-12-12 1998-07-21 Lucent Technol Inc 光電子デバイスの形成方法
KR20100097028A (ko) * 2009-02-24 2010-09-02 에피스타 코포레이션 어레이식 발광소자 및 그 장치
KR20110080137A (ko) * 2011-06-10 2011-07-12 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573537B1 (en) * 1999-12-22 2003-06-03 Lumileds Lighting, U.S., Llc Highly reflective ohmic contacts to III-nitride flip-chip LEDs
WO2005062389A2 (en) * 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
JP3802911B2 (ja) * 2004-09-13 2006-08-02 ローム株式会社 半導体発光装置
DE112005002889B4 (de) * 2004-12-14 2015-07-23 Seoul Viosys Co., Ltd. Licht emittierendes Bauelement mit einer Mehrzahl Licht emittierender Zellen und Baugruppen-Montage desselben
KR100974923B1 (ko) * 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
US8203284B2 (en) * 2007-04-02 2012-06-19 Koninklijke Philips Electronics N.V. Driving light emitting diodes
US8575633B2 (en) * 2008-12-08 2013-11-05 Cree, Inc. Light emitting diode with improved light extraction
US8536584B2 (en) * 2007-11-14 2013-09-17 Cree, Inc. High voltage wire bond free LEDS
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US7915629B2 (en) * 2008-12-08 2011-03-29 Cree, Inc. Composite high reflectivity layer
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5614938B2 (ja) * 2009-02-26 2014-10-29 日亜化学工業株式会社 半導体発光素子
US8476668B2 (en) * 2009-04-06 2013-07-02 Cree, Inc. High voltage low current surface emitting LED
US9093293B2 (en) * 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
JP5246199B2 (ja) * 2010-03-31 2013-07-24 豊田合成株式会社 Iii族窒化物半導体発光素子
KR101106151B1 (ko) * 2009-12-31 2012-01-20 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법
JP5793292B2 (ja) * 2010-02-17 2015-10-14 豊田合成株式会社 半導体発光素子
JP5494005B2 (ja) * 2010-02-26 2014-05-14 豊田合成株式会社 半導体発光素子
CN102859726B (zh) * 2010-04-06 2015-09-16 首尔伟傲世有限公司 发光二极管及其制造方法
JP2012028749A (ja) * 2010-07-22 2012-02-09 Seoul Opto Devices Co Ltd 発光ダイオード
TW201238043A (en) * 2011-03-11 2012-09-16 Chi Mei Lighting Tech Corp Light-emitting diode device and method for manufacturing the same
US8759847B2 (en) * 2011-12-22 2014-06-24 Bridgelux, Inc. White LED assembly with LED string and intermediate node substrate terminals
US9276166B2 (en) * 2012-04-13 2016-03-01 Epistar Corporation Method for forming light-emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189661A (ja) * 1996-12-12 1998-07-21 Lucent Technol Inc 光電子デバイスの形成方法
KR20100097028A (ko) * 2009-02-24 2010-09-02 에피스타 코포레이션 어레이식 발광소자 및 그 장치
KR20110080137A (ko) * 2011-06-10 2011-07-12 서울옵토디바이스주식회사 발광 소자 및 그것을 제조하는 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150098848A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
KR20150098847A (ko) * 2014-02-21 2015-08-31 엘지이노텍 주식회사 발광 소자
WO2015190817A1 (ko) * 2014-06-10 2015-12-17 주식회사 세미콘라이트 반도체 발광소자

Also Published As

Publication number Publication date
JP2013098562A (ja) 2013-05-20
TWI575775B (zh) 2017-03-21
CN103094435B (zh) 2017-04-26
TW201318214A (zh) 2013-05-01
JP6133040B2 (ja) 2017-05-24
US20130105845A1 (en) 2013-05-02
CN103094435A (zh) 2013-05-08
EP2587542B1 (en) 2018-02-28
KR101888604B1 (ko) 2018-08-14
EP2587542A1 (en) 2013-05-01
US9165977B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
KR101888604B1 (ko) 발광 소자 및 발광 소자 패키지
US9620682B2 (en) Light emitting device
KR102087933B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
KR101871372B1 (ko) 발광 소자
KR101799451B1 (ko) 발광 소자
JP2014116604A (ja) 発光素子
KR101830719B1 (ko) 발광 소자
KR20140092037A (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant