JP2009506556A - 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法 - Google Patents

表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法 Download PDF

Info

Publication number
JP2009506556A
JP2009506556A JP2008528328A JP2008528328A JP2009506556A JP 2009506556 A JP2009506556 A JP 2009506556A JP 2008528328 A JP2008528328 A JP 2008528328A JP 2008528328 A JP2008528328 A JP 2008528328A JP 2009506556 A JP2009506556 A JP 2009506556A
Authority
JP
Japan
Prior art keywords
connection
semiconductor chip
molded body
optoelectronic
connection points
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008528328A
Other languages
English (en)
Other versions
JP5618481B2 (ja
Inventor
ブラウネ ベルト
ブルンナー ヘルベルト
ヘーファー トーマス
イェーガー ハラルト
シュヴァルツ ライムント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009506556A publication Critical patent/JP2009506556A/ja
Application granted granted Critical
Publication of JP5618481B2 publication Critical patent/JP5618481B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

表面実装可能素子において、オプトエレクトロニクス半導体チップ（１）と、前記オプトエレクトロニクス半導体チップ（１）に成形された成形体（２）と、少なくとも場所により、成形体（２）によって形成された実装面（３）と、少なくとも１つの接続個所（４ａ，４ｂ）を有しており、接続個所は、横方向に成形体（２）から張り出しているか、又は、成形体（２）と同一平面上になるように形成されている。さらに本発明はオプトエレクトロニクス薄膜チップの製造方法に関する。

Description

刊行物、米国特許第4843280号明細書にはオプトエレクトロニクス素子／部品が記載されている。
そこには、表面実装可能なオプトエレクトロニクス素子並びにそのような表面実装可能なオプトエレクトロニクス素子の製造方法が記載されている。
課題は、ケーシングの容積とチップの容積との比ができる限り小さい、表面実装可能なオプトエレクトロニクス素子／部品を提供することにある。
表面実装可能素子の少なくとも１つの実施例によると、表面実装可能素子は、オプトエレクトロニクス半導体チップを有している。オプトエレクトロニクス半導体チップは、放射受光又は放射型半導体チップである。例えば、半導体チップは、例えば、発光ダイオードチップ又はレーザダイオードチップのようなルミネッセンスダイオードチップである。更に、オプトエレクトロニクス半導体チップは、フォトダイオードチップであるようにすることができる。更に、そのような複数の半導体チップのオプトエレクトロニクス素子を有するようにしてもよい。その際、オプトエレクトロニクス素子は、殊に、放射受光及び放射型半導体チップを有することができる。更に、オプトエレクトロニクス素子は、種々異なった波長の電磁放射を形成するのに適したルミネッセンスダイオードチップを有することができる。
本発明によるオプトエレクトロニクス素子の少なくとも１つの実施例によれば、このオプトエレクトロニクス素子は成形体を有している。有利には、成形体は、少なくとも場所によりオプトエレクトロニクス半導体チップに成形されている。即ち、成形体の材料、つまり、成形材料は、半導体チップとコンタクト接続している。特に有利には、成形体は、半導体チップを少なくとも場所によりフォームロッキング(formschluessig)して取り囲んでいる。その際、成形体は、素子の作動中、オプトエレクトロニクス半導体チップから放射されるか、又は、オプトエレクトロニクス半導体チップによって受光される電磁放射の少なくとも一部分を透過する材料からなる。有利には、成形体は、プラスチック等からなるプラスチック成形体である。光電半導体チップは、有利には、成形体の成形材料で周囲をモールド成形又は射出成形されている。即ち、成形体は、有利には、鋳込み又はプレス方法を用いて製造される。その際、成形体は、それと同時に、半導体チップのモールド部(Verguss)及び素子用のケーシングをなす。
表面実装可能素子の少なくとも１つの実施例によると、素子は、成形体の表面の一部分によって形成される実装面を有している。その際、素子の実装面は、当該素子の、表面実装素子が実装される坦体、例えば、配線板側の面である。その際、実装面は、素子が坦体上に装着される、坦体面である。そのために、実装面は、少なくとも場所により、坦体と機械的にコンタクト接続されている。更に、実装面は、接続材料乃至ソルダリングを用いて（接続材料乃至ソルダリングを介して、表面実装素子が電気的にコンタクト接続される）、コンタクト接続されている。即ち、その際、接続材料は、実装面の部分、従って、成形体の部分を湿潤にする。
表面実装可能素子の少なくとも１つの実施例によると、表面実装可能素子は、少なくとも１つの接続個所を有している。
その際、表面実装可能素子の接続個所は、素子の電気コンタクト接続のために設けられている。接続個所は、有利には、少なくとも部分的に成形体内に設けられている。有利には、表面実装可能素子の実装面の接続個所には、外側からアクセス可能である。即ち、表面実装可能素子の実装面には、素子が電気的にコンタクト接続可能である。
少なくとも１つの実施例によると、素子は、更に、個別化手段を用いて製造される側面を有している。側面は、実装面が側方から取り囲まれていて、例えば、実装面に対して交差する方向に延びた、素子の面である。
各側壁は、有利には、個別化手段を用いて形成される。殊に、各側壁の輪郭及び形状は、鋳込み又はプレスプロセスによって形成されるのではなく、成形体の個別化プロセスを用いて形成される。各個別化は、例えば、ソーイング、カッティングを用いて、又は、先ず破断エッジを形成し、それに続いて破断することによって行うことができる。即ち、各個別素子に個別化する際、有利には、材料が切除される。成形体の各側壁、従って、素子の各側壁は、その際、材料切除を用いて形成される。その際、各側壁は、有利には、材料除去の痕跡を有している。表面実装素子の製造時に、成形体によっても、接続個所によっても個別化される場合、即ち、例えば、各接続個所によってもソーイング、カッティング又は破断される場合、各接続個所は、各側面のところで、即ち、横方向で成形体と同一平面となるように形成されている。
つまり、各接続個所は、有利には、横方向で成形体から張り出しているか、又は、横方向で成形体と同一平面となるように形成されている。この際、横方向(lateral)とは、実装面に対して平行又はほぼ平行な面内にあるような方向のことである。即ち、各接続個所は、素子の実装面に設けられており、表面実装可能素子の各側面を突出しない。各側面は、例えば、平坦に形成するとよい。つまり、この場合、各側壁は、突出部がないように形成されている。これは、特に、各側壁が個別化手段によって形成されていて、従って、各接続個所が成形体から張り出されているか、又は、当該成形体と同一平面となるように形成されていて、それにより、各接続個所が、各側壁を打ち抜くこと(durchstossen)ができず、又は、各側壁から突出することができないので、可能である。
表面実装可能素子の実装面では、有利には、各接続個所にも成形体の部分にも自由にアクセスすることができる。
表面実装可能オプトエレクトロニクス素子の少なくとも１つの実施例によると、素子は、オプトエレクトロニクス半導体チップ、半導体チップに成形された成形体、少なくとも場所により成形体の表面により形成される実装面、少なくとも１つの接続個所、並びに、個別化手段により形成される各側面を有している。
表面実装素子は、その際、特に、表面実装可能オプトエレクトロニクスチップ用のモールド部及びケーシングとして使われる成形体により、特に小さな形状ファクタ(Formfaktor)を有する素子が可能となるという技術思想を利用する。すなわち、ケーシングの容積とチップの容積との比は、この素子では殊に小さい。更に、素子の電気接続個所が、横方向に高々成形体を封止(abschliessen)し、成形体を横方向に同一平面上で張り出さず、即ち、素子の各側面が、個別化プロセスによって形成されている場合、特に小型の表面実装可能オプトエレクトロニクス素子が得られる。そのような素子は、例えば、ハンディ、フォトハンディ又はデジタルイメージカメラのような、特に小型の装置内で、ルミネッセンスダイオード又はオプチカルデテクタを使用するのに特に良好に適している。この装置では、オプトエレクトロニクスコンポーネントの実装用のスペースが非常に限られている。
オプトエレクトロニクス素子の少なくとも１つの実施例によると、成形体は、素子の接続個所に成形されている。即ち、有利には、成形体は、素子の各接続個所を少なくとも場所によりフォームロッキングにより取り囲む。その際、各接続個所は、有利には、各々１つの面を有しており、この面を介して、各接続個所が素子の外側から電気的にコンタクト接続可能である。即ち、その際、少なくとも１つの接続面で、接続個所が成形体によって取り囲まれていない。
オプトエレクトロニクス素子の少なくとも１つの実施例によると、素子の少なくとも１つの接続個所は、成形体を接続個所に付着するのを改善するのに適した固着構造(Verankerungsstruktur)を有している。その際、この固着構造(Verankerungsstruktur)は、例えば、接続個所の表面を粗面化することによって形成される。その際、接続個所の表面の粗面化された領域は、成形体とコンタクト接続される。接続個所の表面を粗面化することによって、接続個所と成形体とのコンタクト面が大きくなる。
更に、固着構造は、接続個所のアンダーカットによって得られる。接続個所は、この場合、成形体のデラミネートに逆に作用する張り出し部を有している。特に有利には、固着構造は、逆さ鉤部として形成してもよく、この逆さ鉤部は、成形体内に嵌め込まれており、この成形体を接続個所に保持して固定する。
表面実装可能素子の少なくとも１つの実施例によると、素子の各接続端子のうちの少なくとも１つの接続端子は、キノコ状の構造を有している。その際、キノコ状に形成された接続個所のキャップは、有利には、素子の実装面側の接続個所の面上に設けられている。そのようにキノコ状に形成された接続個所は、特に、実装面の方向に向かうに連れてモールド材料が外れるのを防止又は阻止することができる。例えば、そのようなキノコ状の接続個所は、金属化された接続個所をアンダーエッチング又はアンダーカットすることによって形成される。
表面実装可能素子の少なくとも１つの実施例によると、素子の各接続個所のうちの少なくとも１つの接続個所は、エッチングされた構造を有している。たとえば、エッチングされた構造は、アンダーエッチング部である。その際、エッチングされた構造は、有利には、成形体の内部に設けられており、この成形体によってフォームロッキングにより取り囲まれている。アンダーエッチングにより、接続個所は、有利には、実装面の方向に向かうに連れて急激に大きくなる直径を有している。従って、アンダーエッチングで接続個所に成形された成形体の部分は、実装面の方向に向かうに連れて、成形体が外れないように作用する。
表面実装可能素子の少なくとも１つの実施例によると、表面実装可能素子の各接続個所のうちの少なくとも１つの接続個所は、オプトエレクトロニクス半導体チップが取り付けられる実装面を有している。その際、接続個所の実装面は、有利には、オプトエレクトロニクス半導体チップの実装面とは反対側の、接続個所の面によって形成されている。チップは、例えば、接続個所の実装面と導電接続されている。そのために、チップは、実装面上にボンディング、ソルダリング又は導電接着されている。オプトエレクトロニクス半導体チップの第２の電気コンタクト接続は、その際、例えば、ワイヤコンタクトによって形成され、その際、ワイヤは、阻止の別の接続個所と接続されている。
更に、チップを、当該チップが取り付けられる接続個所と非導電接続してもよい。その際、チップの電気コンタクト接続は、２本のワイヤコンタクト接続によって実施してもよく、その際、各ワイヤは、阻止の別の２つの接続個所と接続されている。
更に、オプトエレクトロニクス半導体チップは、異なった２つの接続個所の各実装面上に、前述のフリップチップ技術で取り付けてもよい。この実施例では、ワイヤコンタクト接続をなくしてもよい。
表面実装可能素子の少なくとも１つの実施例によると、表面実装可能素子の各接続個所のうちの少なくとも１つの接続個所は、ＥＳＤ（静電気放電）保護部材が取り付けられている実装面を有している。その際、チップが既に取り付けられている接続個所でもよい。しかし、有利には、ＥＳＤ保護部材を、別の接続個所上に取り付けるとよい。ＥＳＤ保護部材は、例えば、オプトエレクトロニクス半導体チップの遮断方向に生じる電圧ピーク値を排出する(ableiten)のに適している。ＥＳＤ保護部材は、例えば、バリスタ、発光ダイオードチップ、ツェナーダイオード、抵抗の各コンポーネントの１つである。ＥＳＤ保護部材は、その際、オプトエレクトロニクス半導体チップに並列乃至逆並列に接続されている。
ＥＳＤ保護部材が、例えば、発光ダイオードチップである場合、この発光ダイオードチップは、オプトエレクトロニクス半導体チップに対して逆並列に接続されている。その際、この発光ダイオードチップは、同様に放射形成用に利用される。
表面実装可能素子の少なくとも１つの実施例によると、素子の少なくとも１つの接続個所は、半導体チップが電気的にコンタクト接続することができる接続面を有している。接続面は、有利には、素子の外側から電気的にコンタクト接続可能である。例えば、接続面は、素子の実装面側の接続個所の面によって形成される。その際、接続個所の接続面は、例えば、接続個所の実装面とは反対側である。有利には、素子の実装面の接続個所には自由にアクセスでき、その接続個所で電気的にコンタクト接続することができる。特に有利には、素子の各接続個所は、そのような接続面を有している。
表面実装可能素子の少なくとも１つの実施例によると、素子の少なくとも１つの接続個所の接続面は、素子の実装面と同一平面となるように形成されている。即ち、接続個所は、実装個所の上に張り出していない。つまり、実装面は、接続個所の領域内で、接続個所の接続面によって形成されている。接続面の、そのような実施例により、特に小型の表面実装可能素子が得られ、その際、外側の形状は、単に、成形体によってのみ特定され、この成形体から別のコンポーネントが突出することはない。
表面実装可能素子の少なくとも１つの実施例によると、表面実装可能素子の少なくとも１つの実施例によると、素子の少なくとも１つの接続個所の接続面は、素子の実装面の上に張り出している。即ち、接続個所は、素子の、この実施例では、素子の実装面を少なくとも僅かだけ突出している。特に有利には、接続個所の張り出し部は、表面実装素子の全高よりも小さい。その際、素子の全高は、接続個所の接続面と、実装面と対向する素子の表面との間隔によって得られる。表面実装可能素子の、この実施例では、接続個所は、特に容易に外側からアクセスすることができ、且つ、コンタクト接続可能である。
表面実装可能素子の少なくとも１つの実施例によると、素子の各接続個所の少なくとも１つの接続個所の接続面は、実装面の凹部内に設けられている。即ち、実装面は、例えば、孔を有しており、この孔を介して、接続面にアクセスすることができる。接続面は、この実施例では、完全に成形体内に設けられている。接続材料、例えば、ソルダリングは、例えば、表面張力によって、実装面の凹部内に引き込まれ、このようにして、表面実装可能素子を接続面にコンタクト接続することができる。更に、接続面は、接続材料が素子の実装面と同一平面となるように形成されるか、又は、素子の実装面を僅かに張り出すように、接続材料でコーティングされているようにすることができる。表面実装可能素子の、このような構造形状により、特に平坦な素子の実装が可能となる。素子は、当該素子の実装面と一緒に直接坦体上に装着することができ、その際、坦体と実装面との間に接続材料は全くないか、又は、殆どない。
表面実装可能素子の少なくとも１つの実施例によると、素子の少なくとも１つの接続面は、少なくとも場所により、成形体の付着性を改善するのに適した材料でコーティングされている。表面実装可能素子の少なくとも１つの実施例によると、その際、有利には、成形体とコンタクト接続されている接続個所の領域だけがコーティングされる。殊に、接続個所の接続面は、有利には、材料がないままである。特に有利には、素子の接続個所は全て、材料でコーティングされている。
表面実装可能素子の少なくとも１つの実施例によると、オプトエレクトロニクス半導体チップは、少なくとも場所により、成形体の付着性を改善するのに適した材料でコーティングされている。
表面実装可能素子の少なくとも１つの実施例によると、オプトエレクトロニクス半導体チップに並列又は逆並列に接続されたＥＳＤ保護部材は、少なくとも場所により、成形体の付着性を改善するのに適した材料でコーティングされている。
表面実装可能素子の少なくとも１つの実施例によると、オプトエレクトロニクス半導体チップの電気的コンタクト接続のために設けられている、コンタクトワイヤに、少なくとも場所により、成形体の付着性を改善するのに適した材料でコーティングされている。
有利には、素子のコンタクトワイヤには全て、このようにして材料がコーティングされる。
表面実装可能素子の少なくとも１つの実施例によると、成形体の内部にある素子の各コンポーネントは全て、少なくとも場所により、素子の各コンポーネントと成形体との間の付着性を改善するのに適した材料でコーティングされている。
表面実装可能素子の少なくとも１つの実施例によると、成形体での付着性を改善するのに適した材料は、ケイ酸塩を有する。有利には、ケイ酸塩層は、素子を成形体でモールド成形又は封入成形(Umspritzen)される前に取り付けられる。例えば、ケイ酸塩層が火炎熱分解を用いて形成される。このようにして、最大４０ナノメートル、有利には、２０ナノメートル、特に有利には最大５ナノメートル厚の層を形成することができる。その際、このようにして形成されたケイ酸塩層は、極端に薄い、非常に高密度に固着された、大面積を有する層であり、従って、成形体を素子の各コンポーネント、例えば、接続個所、チップ、ＥＳＤ保護素子及びコンタクト接続線に固着するのが改善される。
少なくとも、表面実装可能素子の１実施例では、成形体は、シリコンを含む。有利には、成形体が反応硬化性のシリコン成形材料を含有するか、又は、成形体は、そのような材料からなる。
表面実装可能素子の少なくとも１つの実施例によると、成形体は、エポキシ樹脂又はそのような材料からなる。
表面実装可能素子の少なくとも１つの実施例によると、成形体は、エポキシ−シリコンハイブリッド材料又はそのような材料からなる。エポキシ樹脂の他に、成形体の経年変化安定性を改善するシリコンも含む。その際、成形体は、例えば、紫外線放射に対して特に安定である。更に、成形材料は、例えば、シリコンとエポキシ樹脂の混合比を用いて、素子及び製造プロセスの要件が適合されるようにしてもよい。エポキシ・シリコン・ハイブリッド材料は、一般的に、純粋なシリコン成形体よりも急速に硬化し、改善された機械的な安定性によって特徴付けられる。この材料からなる成形体は、従って、モールド又はプレス機器から容易に除去することができる。しかも、比較的短いプロセス時間が可能であり、その結果、素子をコスト上比較的有利に製造することができる。その際、例えば、約５０パーセントシリコン及び約５０パーセントエポキシ樹脂を含む成形材料が特に有利である。
その際、ここで説明している表面取り付け可能な素子によると、特に、接続個所を適切に構成することにより、例えば、固着構造を有する接続個所又はキノコ状の接続個所、各コンポーネントを、成形体と素子の各コンポーネントとの間の固着を改善する材料及びシリコンを含む成形材料でコーティングすることにより、機械的に特に安定した素子を達成することができる。前述の各手段の組み合わせにより、非常に小さなデラミネート傾向で、高い機械的な安定性及び経年変化特性が改善された素子が得られる。素子の接続個所を取り付け面に設けることによって、更に非常に小型の構造形状を構成することができる。
少なくとも、表面実装可能素子の１実施例では、成形体は、拡散粒子を含む。拡散粒子は、光電半導体チップによって放射すべき、又は、受光すべき電磁放射を散乱するのに適した粒子である。
表面実装可能素子の少なくとも１つの実施例によると、成形体は、所定の波長領域の電磁放射を吸収するのに適した放射吸収粒子を有している。そのような粒子は、素子内でフィルタとして使用することができる。光電半導体チップが、例えば、デテクタである場合、このようにして、所定の波長領域内で、特に大きな感度を有しているデテクタを構成することができる。
少なくとも、表面実装可能素子の１実施例では、成形体は、ガラスファイバを含む。ガラスファイバは、例えば、成形体の機械的な安定性を更に改善することができる。
少なくとも、表面実装可能素子の１実施例では、成形体は、型取り外し手段を含む。型取り外し手段は、素子の製造の際、型取り外し手段を用いて、成形体をモールディング又はプレス機器から容易に取り外せるので、特に有利である。
少なくとも１つの実施例によると、成形体は、発光変換材料を含む。発光変換材料は、作動中、オプトエレクトロニクス半導体チップにより放射される、及び／又は、半導体チップにより受光される、第１の波長領域の電磁放射を吸収し、第１の波長領域とは異なる第２の波長領域の電磁放射を放射するのに特に適している。殊に、無機の発光体粉末を、特に簡単にシリコン含有の成形材量内に混合することができる。例えば、これに関しては、セリウム・ドーピングされたイットリウム・アルミニウム・ガーネット及びセリウム・ドーピング・テルビウム・アルミニウム・ガーネット粉末と呼ばれる。適切な有機及び無機の発光体は、例えば、刊行物、世界知的所有権機関特許第01/50540 号及び世界知的所有権機関特許第98/12757 号に記載されており、発光体に関するその開示内容は、本願明細書で参照している。
少なくとも、表面実装可能素子の１実施例では、成形体は、別の内部層を含む。成形体の内部層は、光電半導体チップに成形されている。即ち、内部の層は、光電半導体チップを囲む。更に、成形体は、半導体チップから離れて設けられていて、例えば、実装面とは反対側の、成形体の表面によって限定されている外側の層を有している。外側層と内部層との間には、その際、発光変換材料を含む層が設けられている。即ち、発光変換材料の発光体粒子は、光電半導体チップの上の層内に設けられる。その際、有利には、内部及び外部の層は、発光変換材料が設けられていない。しかし、この各層は、例えば、光散乱粒子のような別の材料を含んでいてもよい。
少なくとも、表面実装可能素子の１実施例では、素子の成形体は、レンズ状に形成された放射出口面を含む。その際、放射出口面は、例えば、成形体の、実装面とは反対側の表面によって形成されている。その際、レンズ状に形成されたということは、つまり、放射出口面が湾曲部を有しているということである。例えば、放射出口面は、外側に向かって湾曲するとよい。その際、放射出口面は、球面状、楕円状、又は、非球面状のレンズの形状に湾曲するとよい。放射出口面の湾曲は、一方では、素子から放射された、又は、素子内に入射する電磁放射の放射成形のために使うことができる。他方では、放射出口面の湾曲に基づいて、成形体からの光放出の確率を高めることができる。これは、例えば、放射出口面の球面状湾曲により、成形体からの放出の際に電磁放射が全反射される確率が低減されるためである。
更に、表面実装可能オプトエレクトロニクス素子の製造方法が示されている。例えば、この方法を用いて、前述の各実施例の１つの素子を製造することができる。
方法の少なくとも１つの実施例によると、先ず、多数の光電半導体チップは、プレス又はモールド機器のキャビティ内に設けられる。その際、光電半導体チップは、例えば、直ぐに、接続個所に取り付けられ、電気的に例えば接続線を用いてコンタクト接続されている。各接続個所は、例えば、共通の基板上に取り付けるとよい。更に、各接続個所は、導体フレーム（リードフレーム）又はシートの部分でよい。
続いて、半導体チップは、共通の成形体で被覆されている。即ち、光電半導体チップは、素子の別の各コンポーネントと一緒に、キャビティ部内に共通にモールド又は射出成形されている。このようにして、共通の成形材料によって囲まれている、多数の光電半導体チップを有するブロックが形成される。成形材量の硬化後、成形材料は、光電半導体チップに成形される成形体を形成する。
以下の方法では、その際、共通の成形体は、各素子の個別化のために切り離される。その際、各素子を各々単に１つの光電半導体チップを用いて形成する必要は必ずしもない。例えば、複数の光電半導体チップを、個別の１つの素子内にまとめてもよい。その際、殊に、種々異なる光電半導体チップは、例えば、種々異なる放射波長の発光ダイオード、又は、発光ダイオードチップ及びフォトダイオードチップにするとよい。
表面実装可能素子の製造方法の少なくとも１つの実施例によると、素子の個別化のために専ら成形体が切り離される。即ち、素子の個別化のために、素子の各接続個所は個別化されない。この場合、各接続個所は、全ての側で成形体によって囲まれており、素子の実装面の当該成形体の各接続面でのみアクセス可能である。成形体は、その際、各接続個所から横方向に張り出している。
表面実装可能素子の製造方法の少なくとも１つの実施例によると、素子の個別化のために、素子の少なくとも１つの接続個所が切り離される。即ち、成形体が個別化されるのみならず、素子の少なくとも１つの接続個所でも個別化される。その際、成形体が横方向に１つの接続個所と同一平面となるように形成（封止）されている。
表面実装可能素子の製造方法の少なくとも１つの実施例によると、ソーイング又はカッティングを用いて個別化される。
表面実装可能素子の製造方法の少なくとも１つの実施例によると、各接続個所は、リードフレームによって形成されている。リードフレームは、例えば、良好な導電材料、例えば、銅製でよい。各接続個所が、リードフレームの部分として形成されている場合、有利には、各接続個所を個別化することができる。リードフレームは、各接続個所間に有利には凹部を有しており、この凹部は、封入成形又はモールド成形の際に成形材料で充填されている。
表面実装可能素子の製造方法の少なくとも１つの実施例によると、各接続個所は、例えば、銅製の導電コーティングを有するプラスチックフィルムの部分によって形成される。即ち、個別接続個所は、成形材料での封入成形又はモールド成形後取り除かれるか又は成形材の内部にあるプラスチックフィルムによって相互に接続されている。各素子の個別化時に、場合によっては、各接続個所も各プラスチックフィルムも個別化される。
少なくとも１つの実施例によると、成形体の硬化後形成される成形材料は、エポキシ、シリコン、エポキシ・シリコン・ハイブリッド材料の各材料の少なくとも１つを含む。有利には、その際、これらの各材料は、反応硬化性である。その際、成形材料は、封入モールド又は封入成形前、液体状又はペースト状の形状であるようにするとよい。特に有利には、成形材料は、後続加工の前に固体である、予め反応される材料である。これは、殊に、エポキシ・シリコン・ハイブリッド材料の場合、後続加工にとって特に有利である。
その際、ここで説明している方法は、特に以下の認識を基礎としている。殊に、シリコンを含む成形材料は、モールド又はプレス機器での加工の際、特に低い粘性を有している。この低い粘性により、素子を個別キャビティ内にモールド成形する際に、「ばり」が形成されたり、又は、フラッシュが形成される(Grat- oder Flash-Bildung)のが増える。各接続個所が設けられている、例えば、基板の厚みが変動したり、表面の粗さが変動したりすると、各個別キャビティ内に充填する際に補償するのが極めて困難となることがある。しかし、この難点は、シリコン状の成形材料を用いる際に、複数の光電素子を唯一のキャビティ内に封入モールドすることによって回避することができることが分かった。
前述の方法の少なくとも１つの実施例によると、素子の各コンポーネントは、成形材量を被覆する前に、成形体に対する付着性を高めるのに適した材料でコーティングされる。材料は、有利には、ケイ酸塩である。その際、材料は、火炎熱分解を用いて素子の各コンポーネント上に取り付けることができる。このようにして、最大４０ナノメートル、有利には、最大２０ナノメートル、特に有利には、５ナノメートル厚のケイ酸塩層が形成され、このケイ酸塩層は、素子の各コンポーネントの少なくとも一部分を被覆し、成形材料に対して特に良好な付着性を媒介する。
以下では、ここで説明している発光ダイオード装置を実施例およびそれらに対応する図面に基づき詳細に説明する。
図１ａは、本発明による表面実装可能素子の第１の実施例の略断面図を示し、
図１ｂは、本発明による表面実装可能素子の第２の実施例の略断面図を示し、
図１ｃは、本発明による表面実装可能素子の第３の実施例の略断面図を示し、
図２ａは、本発明による表面実装可能素子の第４の実施例の略断面図を示し、
図２ｂは、本発明による表面実装可能素子の第５の実施例の略断面図を示し、
図３ａは、本発明による表面実装可能素子の第６の実施例の略断面図を示し、
図３ｂは、本発明による表面実装可能素子の第７の実施例の略断面図を示し、
図４は、ここで説明している表面実装可能素子の第８の実施例の略断面図を示し、
図５は、ここで説明している表面実装可能素子の第９の実施例の略断面図を示し、
図６は、ここで説明している表面実装可能素子の第１０の実施例の略断面図を示し、
図７は、ここで説明している表面実装可能素子の第１１の実施例の略断面図を示し、
図８は、ここで説明している表面実装可能素子の第１２の実施例の略断面図を示し、
図９ａ，９ｂ，９ｃ，９ｄ，９ｅ，９ｆ及び９ｇは、ここで説明している方法の第１の実施例を説明するための略断面図を示し、
図１０は、方法の第２の実施例を用いて製造された表面実装可能素子の略断面図を示し、
図１１ａは、ここで説明している表面実装可能素子の第１３の実施例の略断面図を示し、
図１１ｂは、図１１ａに図示した表面実装可能素子の、線Ａ−Ａ’に沿った略断面図を示す。
実施例および添付の図面において、同一の構成要素または同じ働きをもつ構成要素にはそれぞれ同じ参照番号が付されている。図示の各要素は縮尺通りに示されたものではなく、分かり易くするために個々の要素を、特徴を際立たせて大きく示すこともある。
図１ａは、ここで説明している表面実装可能素子の第１の実施例の略断面図を示す。
表面実装可能なオプトエレクトロニクス素子は、オプトエレクトロニクス半導体チップ１を有している。オプトエレクトロニクス半導体チップ１は、例えば、ルミネッセンスダイオードチップ、例えば、レーザダイオードチップ又は発光ダイオードチップである。しかし、オプトエレクトロニクス半導体チップ１は、例えば、フォトダイオードのようなデテクタチップでもよい。その際、例えば、半導体チップ１は、Ｓｉフォトダイオードチップである。
有利には、オプトエレクトロニクスチップ１は、薄膜技術で製造されたオプトエレクトロニクス半導体素子である。即ち、少なくとも１つの実施例では、半導体チップ１は、放射出力結合面を有しており、この放射出力結合面を通って、半導体チップ１により放射された電磁放射の大部分が出力結合される。特に有利には、半導体チップ１によって放射された全放射を、放射出力結合面を通して出力結合するようにするとよい。放射出力結合面は、例えば、半導体チップ１の表面の一部分により形成されている。有利には、放射出力結合面は、例えば、電磁放射を形成するようにされた半導体チップ１のエピタキシャル層列に対して平行に設けられた半導体チップ１の主表面によって形成される。
エピタキシャル層列は、例えば、ｐｎ接合、ダブルヘテロ構造、単一量子井戸構造（ＳＱＷ）、あるいは殊に有利には多重量子井戸構造（ＭＱＷ構造）を有することができる。本明細書の範囲内において、量子井戸構造の技術概念には、例えば、キャリアが閉じこめ（confinement）によってそのエネルギ状態が量子化される、あらゆる構造が含まれる。殊に、量子井戸構造の技術概念には、量子化の次元数に関する規定は含まない。したがって、量子化には、殊に、量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれる。
有利には、半導体チップ１は、成長基板が少なくとも部分的に取り除かれていて元の成長基板とは反対側のその表面に支持部材が設けられた半導体チップである。
支持部材は、成長基板よりも比較的自由に選択できる。この場合、温度膨張係数に関して放射形成エピタキシャル層列にきわめて良好に整合された支持部材を選択するのが有利である。さらに支持部材に、熱伝導性の著しく良好な材料を含ませることができる。このようにして、作動時に、半導体チップ１によって生成された熱が特に効率的に、接続個所４ａに排出される。
成長基板の除去により製造されるこの種の半導体チップ１は、薄膜半導体チップとも称され、有利には、以下の各特徴ゆえに優れたものである。
−支持部材の方に向けられた、放射形成エピタキシャル層列の第１の主要面で、エピタキシャル層列内で形成された電磁放射の少なくとも一部分が、この主要面内に反射する反射層又は層列が取り付け、又は、形成されている。
−エピタキシャル層列は、有利には最大で２０μｍの厚さを有しており、殊に有利には、最大で１０μｍの厚さを有している。
−さらにエピタキシャル層列に有利には、混合構造を有する少なくとも１つの面を備えた少なくとも１つの半導体層が含まれている。理想的な場合には、この混合構造によって、エピタキシャル層列内にほぼエルゴード的な光分布を生じさせ、つまり、この光分布は、できるかぎりエルゴード的な確率分散特性を有している。
この種の薄膜半導体チップの原理については、たとえばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), １９９３年１０月１８日刊、第２１７４〜２１７６頁に記載されており、薄膜半導体チップの基本原理に関して、その開示内容を、本願で参照している。
そのような、薄膜チップで製造されたオプトエレクトロニクス半導体チップは、その際、特に、当該光半導体チップの僅かな高さのために、表面実装可能素子の特に小さな構造高さにすることができるという利点を有している。
図１の実施例のオプトエレクトロニクス半導体チップ１は、素子の接続個所４ａ上に取り付けられており、この接続個所と電気的にコンタクト接続されている。例えば、オプトエレクトロニクス半導体チップ１は、接続個所４ａ上にはんだ付け、導電接着又はボンディングされている。接続個所４ａは、そのために、半導体チップの、接続個所４ａへのコンタクト接続可能性を改善するコーティング５を有している。コーティング５は、例えば、金を含有しているようにするとよい。
表面実装可能素子の接続個所４ａ，４ｂは、例えば、銅を含有し、又は、銅製である。接続個所４ａ，４ｂは、有利には、一連のエッチングステップ及びガルバニックコーティングステップによって形成される。接続個所４ａ，４ｂは、コーティング５を含めて有利には３０〜６０μｍの高さを有している。
図１の実施例の接続個所４ａ，４ｂは、キノコ状に形成されている。この接続個所は、突出部又は張り出し部として形成された固着構造１３を有している。突出部の長さは、その際、横方向に、即ち、素子の実装面３に対して平行な方向に、少なくとも３μｍである。接続個所４ａ及び４ｂの、張り出し部までの高さは、少なくとも２０μｍである。表面実装可能素子の、図１に示された実施例の両接続個所４ａ及び４ｂ間の間隔は、有利には、少なくとも１４０μｍである。
オプトエレクトロニクス半導体チップ１は、図１の実施例では、コンタクト接続線７によって、素子の第２の接続個所４ｂと導電接続されている。コンタクト接続線7は、例えば、金（ゴールド）線によって形成されている。第２の接続個所４ｂは、コンタクト接続線７のコンタクト可能性を改善するために、同様にコーティング５を有しているようにしてもよい。コンタクト接続線７は、例えば、ボンディングパッド６を用いて、オプトエレクトロニクス半導体チップ１の表面上にコンタクト接続されている。
オプトエレクトロニクス半導体チップ１のような素子のコンポーネントには、接続個所４ａ，４ｂ及びコンタクト接続線７が、少なくとも部分的に成形体２が成形されている。成形体２は、有利には、以下の各材料の少なくとも１つを有している：エポキシ樹脂、シリコン、エポキシ・シリコン・ハイブリッド材料。有利には、成形体２は、約５０％のシリコンと約５０％のエポキシの成分を有するエポキシ・シリコン・ハイブリッド材料を有する。その際、素子の各コンポーネントに成形する前に、予め反応される反応硬化性材料にするとよい。成形体２は、少なくとも部分的に、オプトエレクトロニクス半導体チップ１から放射又はオプトエレクトロニクス半導体チップ１によって受光される電磁放射に対して透過性を有している。即ち、成形体２は、電磁放射の少なくとも所定の波長領域内で透過性又は半透過性である。
素子の側面２ａ，２ｂは、成形体２の硬化後、個別化手段(Vereinzeln)を用いて形成される。即ち、素子の側面２ａ，２ｂは、ソーイング、カッティング、又は、破断を用いて形成され、その際、破断時に先ず目標破断縁が形成される。側面２ａ，２ｂは、材料切除の痕跡を有することがある。従って、素子の側面２ａ，２ｂは、ほぼ平坦又は平滑に形成されている。殊に、側面２ａ，２ｂには、巨視的な突起がない。即ち、例えば、素子の接続個所は、側面２ａ，２ｂから突出していない。成形体は、接続個所４ａ，４ｂを横方向、つまり、実装面３に対して平行な方向且つ側面２ａ，２ｂに対して交差する方向に張り出している。
成形体の下側面は、少なくとも、素子の実装面３の一部分を形成している。表面実装可能素子では、実装面３は、素子坦体（図示していない）側であり、少なくとも場所により、そのような素子坦体とコンタクト接続してもよい。接続個所４ａ，４ｂの、実装面３側の接続面８０ａ，８０ｂ上には、各々１つのハンダ層ａ，８ｂが取り付けられている。ハンダ層ａ，８ｂは、例えば、ニッケル−金−層列によって形成されている。素子は、その際、例えば、リフロー−ハンダプロセスによって実装可能であるようにしてもよい。
図１の実施例の素子の長さＬは、有利には、１．５〜２．１ミリメートル、特に有利には、約１．８ミリメートルである。素子の全高Ｈプラスｈは、０．５〜０．９ミリメートル、有利には、０．７ミリメートルである。その際、成形体の高さＨは、少なくとも０．３ミリメートルである。
図１ｂは、ここで説明している表面実装可能なオプトエレクトロニクス素子の別の実施例の断面略図を示す。図１の実施例とは異なり、この実施例の接続個所４ａ，４ｂは、リードフレームの部分によって形成されている。その際、リードフレームは、少なくもとエッチングプロセスによって構造が形成されていて、張り出し部１４を有しており、張り出し部１４は、接続個所４ａ，４ｂを成形材料（ペースト）２内に固定するのに使われる。同様に、図１ａの実施例とは異なり、素子の側面２ａ，２ｂは、この実施例では、場所により、接続個所４ａ，４ｂによって形成されている。即ち、図１ｂの素子の実施例では、成形体２は、横方向で(lateral)接続個所４ａ，４ｂと同一平面となるように形成（封止）されている。横方向(lateral)とは、ここでは、素子の側面２ａ，２ｂに対して交差方向であるような方向のことである。即ち、接続個所４ａ，４ｂは、実装面３を横方向に突出しない。接続個所４ａ，４ｂは、素子の側面２ａ，２ｂを突出せず、この側面２ａ，２ｂと同一平面となるように形成されている。
図１ｃは、ここで説明している各オプトエレクトロニクス素子の１つの第３の実施例の実装面３の平面図を示す。例えば、素子の下側面は、図１ａ又は１ｂのような面、又は、図１ａ又は１ｂと同様な面にしてもよい。
成形体２の表面によって形成される実装面３に表面実装可能素子の下側面上には、接続個所４ａ，４ｂの接続面８０ａ，８０ｂが自由にアクセス可能である。例えば、この接続個所には、上述のコーティング８ａ，８ｂが設けられている。
接続個所４ｂは、その際、多数の接続個所、図１ｃの実施例では、４つの接続個所４ｂによって形成してもよい。素子の接続個所４ａ及び４ｂは、その際、異なった寸法にされる。即ち、素子は、異なった寸法の接続個所４ａ，４ｂを有している。しかし、単に１つだけ、個別に第２の接続個所４ｂを設け、この接続個所４ｂの接続面８０ｂが、例えば、第１の接続個所４ａの接続面８０ｂと同じ寸法を有するようにしてもよい。
図１ｃの実施例では、接続個所４ａの長さは、ｌ＝１．７＋／−０．０３５ミリメートルである。素子の長さＬは、１．８＋／−０．０５ミリメートルである。接続面８０ａの幅は、１−Ｔ＝１．１５＋／−０．０５ミリメートルである。接続面８０ａ，８０ｂと素子の側面２ａ，２ｂとの間隔は、ｔ＝０．０５＋／−０．０３ミリメートルである。各接続面８０ｂ相互の間隔は、Ｄ＝０．２＋／−０．０５ミリメートルである。各接続面８０ｂの幅は、ｂ＝０．２７５＋／−０．０５ミリメートルである。
図２ａ及び２ｂは、ここで説明している表面実装可能素子の第４及び第５の実施例の断面略図を示す。この実施例では、素子の接続面８０ａ，８０ｂのコーティング８ａ，８ｂは、実装面３と同一平面となるように形成されている。従って、接続個所４ａ，４ｂの接続面８０ａ，８０ｂは、実装面３の凹部内に設けられている。
図３ａ及び３ｂは、ここで説明している表面実装可能素子の第６及び第７の実施例の断面略図を示す。この実施例では、接続個所４ａ，４ｂは、実装面３から少し突出している。接続個所４ａ，４ｂの接続面８０ａ，８０ｂは、成形体２の外側に設けられている。その際、接続面４ａ，４ｂの張出部は、成形体２の高さに較べて小さい。
図４は、ここで説明している表面実装可能なオプトエレクトロニクス素子の第８の実施例を示す。例えば、図２ａとの関連で説明した素子の実施例に補完して、成形体２内に、ここでは、別の材料９が設けられている。別の材料９は、例えば、電磁放射を散乱させるのに適した粒子、つまり、拡散粒子(Diffuserpartikel)であり、電磁放射を吸収するのに適した粒子、つまり、アブソーバ、又は、波長を変換するのに適した発光物質である。
更に、成形体２は、これら各種の粒子のうちの少なくとも２つの粒子を含むことができる。即ち、成形体２は、例えば、拡散粒子と発光物質粒子を有している。
材料９が、例えば、発光変換物質である場合、オプトエレクトロニクス素子は、白色光を放射するのに適している。
図５は、ここで説明しているオプトエレクトロニクス素子の第９の実施例を示す。図５の実施例では、付加的な材料９は、層２２ｃ内に設けられている。例えば、層２２ｃは、発光粒子を有する成形体２の層である。図５の実施例の素子は、更に、別の材料９を含まない成形体２の層２２ａを有しており、半導体チップ２を囲む。更に、素子は、同様に別の材料９を含まない層２２ｂを有している。層２２ｂは、素子の実装面３と反対側の素子の表面によって限定されている。
図６は、ここで説明している表面実装可能なオプトエレクトロニクス素子の第１０の実施例を示す。この実施例では、素子の放射透過面１０は、レンズ状に形成されている。そのために、放射透過面は、少なくとも場所によって、球面、楕円又は非球面レンズの形状に湾曲されているようにするとよい。更に、放射透過面を、少なくとも場所により、フレネルレンズ、ゾーン光学系、又は、ホログラフィック光学系の形状で形成してもよい。その際、放射透過面１０の構造化は、一方では、素子内に入射するか、又は、素子から出射する放射が放射成形されるようにして行うことができる。他方、放射透過面の形状により、放射透過面１０で全反射する確率を小さくすることができる。このようにして、多くの光を、素子内に入力結合又は出力結合することができるようになる。
図７は、ここで説明している表面実装可能素子の第１１の実施例を示す。図７の実施例では、半導体チップ１には、ＥＳＤ保護素子が並列接続されている。例えば、半導体チップ１には、発光ダイオード１１が、ＥＳＤ保護素子として逆並列接続されている。発光ダイオード１１は、そのために、第２の接続個所４ｂの実装面上に取り付けられている。コンタクト線７０は、例えば、ボンディングパッド６０を用いて発光ダイオード１１とコンタクト接続することができる。発光ダイオード１１は、オプトエレクトロニクス半導体チップ用のＥＳＤ保護素子としての特性の他に、放射形成のためにも使うことができる。そのために、接続個所４ａ，４ｂには、例えば、パルス幅変調回路を用いて、方向が交番する電流を給電することができる。これにより、半導体チップ１自体が発光ダイオードであって、成形体２が発光変換材料を有すると、特に有利であることがわかる。素子は、その際、例えば、オプトエレクトロニクス半導体チップ１の青色光と、放射の波長変換成分、例えば、黄色光とを混合することによって、白色光を形成するのに適している。発光ダイオード１１は、その際、素子によって放射される光の演色評価数(Farbwiedergabeindex)を向上する光を形成するのに適しているようにすることができる。例えば、その際、そのような光は、赤色光である。
発光ダイオード１１に対して択一的に、ＥＳＤ保護素子は、バリスタ、抵抗、ツェナーダイオードの各コンポーネントの１つによって形成してもよい。
図８を用いて、ここで説明している表面実装可能素子の第１２の実施例について説明する。この実施例では、素子の各コンポーネント上には、少なくとも場所によりコーティング部１２が取り付けられており、このコーティング部１２により、接続個所４ａ，４ｂ、オプトエレクトロニクス半導体チップ１、コンタクト接続線７のような各コンポーネントを成形体２に付着するのが改善される。即ち、コーティング部１２は、成形体２が素子の各コンポーネントからラミネートされなくなるのを回避するのに役立つ。
有利には、コーティング部１２は、ケイ酸塩を含む。コーティング部１２は、例えば、火炎熱分解を用いて、素子の少なくとも個別コンポーネント上に形成することができる。コーティング部１２の層厚は、最大４０ナノメートル、有利には、最大２０ナノメートル、特に有利には、最大５ナノメートルである。層厚１２は、素子の各コンポーネントへの強い付着力と、高い表面エネルギによって特徴付けられる。それにより、層１２は、各コンポーネントと、層１２を有利には完全に湿潤にする成形体２との付着を媒介するのに適している。
例えば、ケイ酸塩は、化学量論的なケイ酸塩か、又は、非化学量論的なケイ酸塩（ＳｉｘＯｙ）でよい。更に、ケイ酸塩は、有機的なサイドグルーブ、ビニール、エポキシ、アミノのサイドグループの少なくとも１つの有機的なサイドグループを有しているようにしてもよい。
更に、前述のケイ酸塩種に対して択一的に、別の材料を付着媒介物として用いてもよい。例えば、別の半導体又は金属の酸化層を用いてもよい。この個所では、殊に、図４〜８の実施例の各構成を組み合わせてもよい。殊に、この実施例を図１〜３の実施例で用いてもよい。
図９ａ〜９ｇを用いて、ここで説明している実施例について説明する。この製造方法は、図２ａを用いて説明したような、素子の実施例の製造に適している。しかし、この方法は、原理的に、ここで説明している素子の実施例全てを製造するのに用いることができる。図９ａ〜９ｇの断面略図を用いて、この方法について説明する。
図９ａに示されているように、先ず、多数の接続個所４ａ，４ｂを備えた基板２０が用いられる。その際、接続個所４ａ，４ｂは、２次元アレイに設けられており、そのうち、図９ａ〜９ｇの断面図には、単に一列又は一行しか図示していない。基板２０は、例えば、銅製、又は、銅を含む。基板は、有利には、少なくとも１２０μｍ厚である。
接続個所４ａ，４ｂには、先ず、例えば、金を含むコーティング部５が設けられる。コーティング部５により、オプトエレクトロニクス半導体チップ１とコンタクト線７を接続個所４ａ，４ｂにコンタクト接続する可能性が改善される。接続個所４ａ上には、続いて、オプトエレクトロニクス半導体チップ１がボンディング、導電接着又はソルダリングされる。オプトエレクトロニクス半導体チップ１は、例えば、当該オプトエレクトロニクス半導体チップ１のｐ側が接続個所４ａ上にボンディングされる。
続いて（図９ｂ）、オプトエレクトロニクス半導体チップ１は、例えば、ｎ側で、ボンディングパッド９を用いて、コンタクト接続線７にて、接続個所４ａと導電接続される。
例えば、続いて、ケイ酸塩コーティング１２（分かり易くするために図示していない）は、素子の各コンポーネント上に取り付けることができる。ケイ酸塩コーティング１２は、例えば、火炎熱分解を用いて各コンポーネント上に形成することができる。
続いて、素子の各コンポーネントは、成形体２の形成のために、モールド成形又はプレス機器のキャビティ内に挿入される。その際、成形材料は、射出プレス又は射出成形を用いて成形又はプレス機器のキャビティ内に挿入される。成形材料は、エポキシ含有成形材料又はシリコン含有成形材料である。有利には、成形材料は、エポキシ・シリコン・ハイブリッド材料である。シリコン乃至シリコンを含有するハイブリッド材料は、比較的低い粘性を有している。個別キャビティ内での処理の際、それにより、リードフレーム又は基板２０と成形又はプレス機器の金属表面との間の密閉性が難しいので、特に、リードフレームベースの素子との結合の際、材料のフラッシュ傾向(Flashneigung)が高くなる。この場合、多数の封止面があり、基板２０内での厚みの変動及び表面の粗さの変動は、成形又はプレス機器内で殆ど補償されない。更に、シリコン乃至シリコンを含有するハイブリッド材料は、経験上、エポキシ樹脂ベースプレス材料よりも脆弱である。それにより、例えば、電界デフラッシュ(elektrolytischen Deflashen)又は水放射デフラッシュ(Wasserstrahldeflashen)の場合のようなデフラッシュ方法で、非常に小さなプロセスウィンドウが得られる。従って、共通のキャビティ内で多数の素子をモールド成形(Vergiessen)すると、この材料では特に有利である。
更に、成形体２の射出成形プロセスの際、シートモールディングプロセスを使用してもよい。その際、成形又はプレス機器のキャビティには、使用すべき成形材料に対して僅かしか付着性を有していないシートが形成される。この場合、成形分離部材を用いなくてよい。そうすることによって、成形体が素子の各コンポーネントに付着するのを向上することができる。
後続の方法ステップでは、図９ｄに図示されているように、接続個所４ａ，４ｂの基板２０が除去される。これは、例えば、エッチングプロセスによって行うことができる。
図９ｅに示された後続の方法ステップでは、ソルダリング層８ａ，８ｂが、接続個所４ａ，４ｂの接続面８０ａ，８０ｂ上に取り付けられ、この接続面は、素子の実装面３と同一平面となるように形成されるか、又は、素子の実装面３から張り出している。
図９ｆには、後続の加工のために、シートがラミネートされている素子のアレイが示されている。
図９ｇには、例えば、ソーイング、切断、レーザカッティング、水放射カッティング又は破断を用いて行うことができる各素子の個別化が示されている。
銅基板２０上の接続面４ａ，４ｂに対して択一的に、プラスチックシート４１及び当該プラスチックシート４１上にラミネートされた銅シートを有するシート４０上に共通にモールド成形(Vergiessen)してもよい。そのような素子の実施例は、図１０に示されている。銅シートは、フォト技術及びエッチング技術のプロセスステップを用いて各接続個所４ａ，４ｂに対して処理される。そのような素子に対しても、図１〜８を用いて説明した実施例が可能である。
図１１ａは、ここで説明している表面実装可能素子の第１３の実施例の略断面図を示す。
図１１ｂは、図１１ａを用いて説明した表面実装可能素子の線Ａ−Ａ’に沿った断面略図を示す。
図１１ａの平面略図から分かるように、第１３の実施例の表面実装可能素子は、多数のオプトエレクトロニクス半導体チップ１を有している。その際、オプトエレクトロニクス半導体チップは、マトリックス状に配設されている。即ち、オプトエレクトロニクス半導体チップ１は、行及び列に配設されている。その際、オプトエレクトロニクス半導体チップ１は、ほぼ、同じ波長領域の電磁放射を放射又は検出する同じ半導体チップにするとよい。更に、オプトエレクトロニクス半導体チップ１の少なくとも２つは、電磁放射を放射又は検出する波長領域に関して区別されるようにするとよい。
例えば、図１１ａ及び１１ｂを用いて説明した表面実装可能素子は、平面光源を形成することができる。個別オプトエレクトロニクス半導体チップ１は、その際、例えば、発光ダイオードチップによって形成されている。成形体内にディフューザ粒子を挿入することによって、又は、表面実装可能素子の放射出口面を拡散・散乱性に構成すること、例えば、放射出口面を粗面化することによって、オプトエレクトロニクス素子の放射出口面が唯一の均質な発光面であるかのような印象を与えることができる。その際、個別オプトエレクトロニクス半導体チップ１は、相互に別個に見えることはない。オプトエレクトロニクス半導体チップ１が、例えば、相互に異なった色の光を放射するのに適した発光ダイオードチップである場合、表面実装可能素子は、混合光を放射することができる。
本願は、ドイツ連邦共和国特許出願公開第102005041064.2-33号の優先権を主張するものであり、その開示内容は本願に含まれるものとする。
なお、本発明は実施例に基づいたこれまでの説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはこのような特徴またはこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていない場合であっても当てはまる。
本発明による表面実装可能素子の第１、第２、第３の実施例の略断面図 本発明による表面実装可能素子の第４、第５、第６の実施例の略断面図 本発明による表面実装可能素子の第６、第７の実施例の略断面図 表面実装可能素子の第８の実施例の略断面図 表面実装可能素子の第９の実施例の略断面図 表面実装可能素子の第１０の実施例の略断面図 表面実装可能素子の第１１の実施例の略断面図 表面実装可能素子の第１２の実施例の略断面図 方法の第１の実施例を説明するための略断面図 方法の第２の実施例を用いて製造された表面実装可能素子の略断面 表面実装可能素子の第１３の実施例の略断面図、及び、表面実装可能素子の、線Ａ−Ａ’に沿った略断面図

Claims (44)

  1. 表面実装可能素子において、
    オプトエレクトロニクス半導体チップ（１）と、
    前記オプトエレクトロニクス半導体チップ（１）に成形された成形体（２）と、
    少なくとも場所により、前記成形体（２）によって形成された実装面（３）と、
    少なくとも１つの接続個所（４ａ，４ｂ）と、
    個別化により形成される側面（２ａ，２ｂ）を有することを特徴とする素子。
  2. 成形体（２）は、接続個所（４ａ，４ｂ）に成形されている請求項１記載の素子。
  3. 接続個所（４ａ，４ｂ）は、少なくとも場所により、成形体（２）によって囲まれている請求項１又は２記載の素子。
  4. 接続個所（４ａ，４ｂ）は固着構造(Verankerungsstrukturen)（１３，１４）を有しており、該固着構造は、成形体（２）の、接続個所（４ａ，４ｂ）への付着を改善するのに適している請求項１から３迄の何れか１記載の素子。
  5. 接続個所（４ａ，４ｂ）は、成形体内に固着するために逆さ鉤部（１３）を有している請求項１から４迄の何れか１記載の素子。
  6. 接続個所（４ａ，４ｂ）はキノコ状に形成されている、請求項１から５までのいずれか１項記載の素子。
  7. 接続個所（４ａ，４ｂ）はエッチングされた構造部（１４）を有している、請求項１から６までのいずれか１項記載の素子。
  8. 接続個所（４ａ，４ｂ）は、オプトエレクトロニクス半導体チップ（１）が取り付けられている実装面（５）を有している、請求項１から７までのいずれか１項記載の素子。
  9. 接続個所（４ａ，４ｂ）は、半導体チップ用のＥＳＤ（静電気放電）保護部材（１１）が被着されている実装面（５）を有している、請求項１から８までのいずれか１項記載の素子。
  10. ＥＳＤ（静電気放電）保護部材（１１）として、放射形成に適した発光ダイオードが設けられている請求項１から９迄の何れか１記載の素子。
  11. 接続個所（４ａ，４ｂ）は接続面（８０ａ，８０ｂ）を有しており、該接続面（８０ａ，８０ｂ）を介して、半導体チップ（１）は、オプトエレクトロニクス素子の外側から電気的にコンタクト接続可能である、請求項１から１０までのいずれか１項記載の素子。
  12. 接続個所（４ａ，４ｂ）の接続面（８０ａ，８０ｂ）は、実装面（３）と同一平面となるように形成されている請求項１から１１迄の何れか１記載の素子。
  13. 接続個所（４ａ，４ｂ）の接続面（８０ａ，８０ｂ）は、実装面（３）から突出している請求項１から１２迄の何れか１記載の素子。
  14. 接続個所（４ａ，４ｂ）の接続面（８０ａ，８０ｂ）は、実装面（３）の凹部内に設けられている請求項１から１３迄の何れか１記載の素子。
  15. 接続個所（４ａ，４ｂ）は、少なくとも場所により、成形体（２）への付着を改善するのに適した材料（１２）でコーティングされている請求項１から１４迄の何れか１記載の半導体素子。
  16. 半導体チップ（１）は、少なくとも場所により、成形体（２）への付着を改善するのに適した材料（１２）でコーティングされている請求項１から１５迄の何れか１記載の半導体素子。
  17. 半導体チップ（１）用のＥＳＤ（静電気放電）保護部材（１１）は、少なくとも場所により、成形体（２）への付着を改善するのに適した材料（１２）でコーティングされている請求項１から１６迄の何れか１記載の素子。
  18. 半導体チップ（１）の電気的なコンタクト接続のために設けられているコンタクトワイヤ（７）は、成形体（２）への付着を改善するのに適した材料（１２）でコーティングされている請求項１から１７迄の何れか１記載の素子。
  19. 材料（１２）は、付着を改善するためにケイ酸塩を含む請求項１から１８迄の何れか１記載の素子。
  20. 材料（１２）は、最大４０ｍｍの厚みを有している請求項１から１９迄の何れか１記載の素子。
  21. 成形体（２）はシリコンを含む請求項１から２０までのいずれか１項記載の素子。
  22. 成形体（２）はエポキシドを含む請求項１から２１までのいずれか１項記載の素子。
  23. 成形体（２）はエポキシド・シリコン・ハイブリッド材料を含む請求項１から２２までのいずれか１項記載の素子。
  24. 成形体（２）は、光を散乱する粒子、光を吸収する粒子、ガラスファイバ、成形分離手段の材料（９）の少なくとも１つを含む請求項１から２３迄の何れか１記載の素子。
  25. 成形体（２）は発光変換材料を含む請求項１から２４までのいずれか１項記載の素子。
  26. 成形体（２）は、半導体チップ（１）から離隔して設けられた外側層（２２ｂ）及び前記半導体チップを囲む内側層（２２ａ）を有しており、前記外側層と前記内側層との間には、付加的な材料（９）を含む層（２２ｃ）が設けられている請求項１から２５迄の何れか１記載の素子。
  27. 内側の層（２２ａ）と外側の層（２２ｂ）は、付加的な材料（９）に被覆されていない請求項１から２６迄の何れか１記載の素子。
  28. 成形体（２）は放射透過面を含む請求項１から２７までのいずれか１項記載の素子。
  29. 放射透過面は、レンズ状に形成されている請求項１から２８迄の何れか１記載の素子。
  30. 半導体チップ（１）は、放射形成に適している請求項１から２９迄の何れか１記載の素子。
  31. 半導体チップ（１）は、放射検出に適している請求項１から３０迄の何れか１記載の素子。
  32. 複数のオプトエレクトロニクス半導体チップ（１）を有する請求項１から３１迄の何れか１記載の素子。
  33. オプトエレクトロニクス半導体チップ（１）は、マトリックス状に設けられている請求項１から３２迄の何れか１記載の素子。
  34. 複数のオプトエレクトロニクス半導体チップ（１）を有しており、前記オプトエレクトロニクス半導体チップ（１）の少なくとも２つは、作動中当該オプトエレクトロニクス半導体チップから放射され、又は、検出される電磁放射の波長に関して異なる請求項１から３３迄の何れか１記載の素子。
  35. 表面実装可能なオプトエレクトロニクス素子の製造方法において、
    多数のオプトエレクトロニクス半導体チップ（１）を、プレス機器又はモールド成形機器の凹部内に設け、前記オプトエレクトロニクス半導体チップを、共通の成形体（２）で被覆し、前記成形体（２）を、各素子を個別化するために切断することを特徴とする方法。
  36. 各素子の個別化のために、専ら成形体（２）だけを切断する請求項３５記載の方法。
  37. 各素子の個別化のために、当該素子の接続個所（４ａ，４ｂ）を切断する請求項３５又は３６記載の方法。
  38. 接続個所（４ａ，４ｂ）をリードフレームの一部分によって形成する請求項３７記載の方法。
  39. 接続個所を、導電コーティング部を備えたプラスチックフィルム（４１）の一部分によって形成する請求項３７記載の方法。
  40. 成形体（２）を、エポキシド、シリコン、エポキシド・シリコン・ハイブリッド材料の各材料の１つを含むようにする請求項３５から３９迄の何れか１記載の方法。
  41. 各材料を反応硬化型材料にする請求項４０記載の方法。
  42. 成形体（２）で被覆する前に、素子の各コンポーネント（１，４ａ，４ｂ，１１，７，７０）を、前記成形体（２）の付着を向上するのに適した材料（１２）でコーティングする請求項３５から４１迄の何れか１記載の方法。
  43. 材料（１２）がケイ酸塩を有する、請求項４２記載の方法。
  44. 被覆を火炎ケイ酸塩被覆で行う、請求項４２又は４３記載の方法。
JP2008528328A 2005-08-30 2006-08-24 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法 Active JP5618481B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041064.2 2005-08-30
DE102005041064.2A DE102005041064B4 (de) 2005-08-30 2005-08-30 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
PCT/DE2006/001492 WO2007025515A1 (de) 2005-08-30 2006-08-24 Oberflächenmontierbares optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
JP2009506556A true JP2009506556A (ja) 2009-02-12
JP5618481B2 JP5618481B2 (ja) 2014-11-05

Family

ID=37309038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008528328A Active JP5618481B2 (ja) 2005-08-30 2006-08-24 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法

Country Status (8)

Country Link
US (1) US20090212316A1 (ja)
EP (1) EP1920470B1 (ja)
JP (1) JP5618481B2 (ja)
KR (1) KR101314374B1 (ja)
CN (1) CN101300688B (ja)
DE (1) DE102005041064B4 (ja)
TW (1) TWI316747B (ja)
WO (1) WO2007025515A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096970A (ja) * 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2013536568A (ja) * 2010-06-28 2013-09-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能半導体素子を製造する方法
JP2014509790A (ja) * 2011-03-29 2014-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子及びオプトエレクトロニクス素子の動作方法
JP2014099667A (ja) * 2014-03-06 2014-05-29 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP2014146841A (ja) * 2014-04-28 2014-08-14 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
CN104380488A (zh) * 2012-06-28 2015-02-25 奥斯兰姆奥普托半导体有限责任公司 电构件和用于制造电构件的方法
JP2015507371A (ja) * 2012-02-10 2015-03-05 コーニンクレッカ フィリップス エヌ ヴェ チップスケールのｌｅｄパッケージを形成する成型レンズ及び該成型レンズを製造する方法
KR20150109367A (ko) * 2013-01-24 2015-10-01 오스람 옵토 세미컨덕터스 게엠베하 복수의 광전자 소자의 제조 방법 및 광전자 소자
JP2015532541A (ja) * 2012-10-17 2015-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子を製造するための方法
JP2016029747A (ja) * 2015-12-01 2016-03-03 大日本印刷株式会社 Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2017063214A (ja) * 2010-09-17 2017-03-30 ローム株式会社 半導体発光装置
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004397A1 (de) 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007001706A1 (de) 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
KR100875128B1 (ko) * 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
JP5132961B2 (ja) * 2007-03-19 2013-01-30 ハリソン東芝ライティング株式会社 光半導体装置及びその製造方法
DE102007015474A1 (de) 2007-03-30 2008-10-02 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007017855A1 (de) 2007-04-16 2008-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP4903179B2 (ja) * 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
JP4519888B2 (ja) * 2007-06-29 2010-08-04 株式会社東芝 半導体受光素子及び光半導体モジュール
DE102007060206A1 (de) 2007-12-14 2009-06-18 Osram Opto Semiconductors Gmbh Anordnung mit mindestens einem optoelektronischen Halbleiterbauelement
DE102008015941A1 (de) * 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung
US10008637B2 (en) * 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
DE102008010512A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102008044847A1 (de) * 2008-08-28 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
JP6007891B2 (ja) * 2008-09-09 2016-10-19 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
DE102008050643B4 (de) * 2008-10-07 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtmittel
DE102010023815A1 (de) 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
US8519426B2 (en) 2010-08-09 2013-08-27 Lg Innotek Co., Ltd. Light emitting device and lighting system having the same
DE102010041121A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Schaltungsträger sowie Verfahren zur Herstellung eines Schaltungsträgers
DE102010046257A1 (de) * 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US9461023B2 (en) 2011-10-28 2016-10-04 Bridgelux, Inc. Jetting a highly reflective layer onto an LED assembly
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US8652860B2 (en) 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
EP2528090A1 (de) * 2011-05-19 2012-11-28 ACST Advanced Compound Semiconductor Technologies GmbH Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
TW201312807A (zh) 2011-07-21 2013-03-16 Cree Inc 光發射器元件封裝與部件及改良化學抵抗性的方法與相關方法
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
EP2810308B1 (en) * 2012-02-02 2021-06-23 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012103160A1 (de) * 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012113003A1 (de) 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013202902B4 (de) * 2013-02-22 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013202906A1 (de) 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013104270A1 (de) 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102049445B1 (ko) 2013-05-31 2019-11-28 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
CN103681319B (zh) * 2013-12-18 2016-08-17 常州星海电子有限公司 一种二极管的制备工艺
DE102014102183A1 (de) 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102014102810A1 (de) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015114010A1 (de) * 2015-08-24 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Verfahren zum Betrieb eines optoelektronischen Bauelements
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
DE102016108369A1 (de) * 2016-05-04 2017-11-09 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE112017007501T5 (de) 2017-05-02 2020-04-09 Osram Opto Semiconductors Gmbh Herstellung eines chipmoduls
DE102017126268A1 (de) 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers
TWI837334B (zh) * 2019-03-28 2024-04-01 新加坡商Ａｍｓ傳感器新加坡私人有限公司 光電模組
DE102021118354A1 (de) * 2021-07-15 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verkapselung von seitenemittierenden laserpackages mittels vacuum injection molding

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548486A (en) * 1977-06-21 1979-01-22 Hisashi Araki Bidirectional luminous diode
JPH02147331A (ja) * 1988-11-30 1990-06-06 Kobe Steel Ltd 絶縁皮膜を有する電磁鋼板
JPH08298345A (ja) * 1995-04-26 1996-11-12 Shichizun Denshi:Kk チップ型発光ダイオード
JPH1154804A (ja) * 1997-07-30 1999-02-26 Rohm Co Ltd チップ型発光素子
JPH1168237A (ja) * 1997-08-13 1999-03-09 Sony Corp 半導体発光装置および半導体装置
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2000077725A (ja) * 1998-08-27 2000-03-14 Shichizun Denshi:Kk 半導体のパッケージおよびその製造方法
JP2001223305A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 樹脂封止半導体装置
JP2001223390A (ja) * 2000-02-10 2001-08-17 Sharp Corp 半導体発光装置およびその製造方法
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP2001352034A (ja) * 2000-06-08 2001-12-21 Sanyo Electric Co Ltd 混成集積回路装置
JP2002185046A (ja) * 2000-12-19 2002-06-28 Sharp Corp チップ部品型ｌｅｄとその製造方法
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2005064696A1 (de) * 2003-12-30 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungsemittierendes und/oder strahlungsempfangendes halbleiterbauelement und verfahren zu dessen herstellung
JP2006310630A (ja) * 2005-04-28 2006-11-09 Stanley Electric Co Ltd 光半導体装置、及び光半導体装置製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609475A (en) * 1970-05-04 1971-09-28 Hewlett Packard Co Light-emitting diode package with dual-colored plastic encapsulation
US3971747A (en) * 1975-04-11 1976-07-27 Dow Corning Corporation Curable compositions
JPS59151477A (ja) 1983-02-17 1984-08-29 Toyoda Gosei Co Ltd 発光ランプ
FR2592221B1 (fr) 1985-12-20 1988-02-12 Radiotechnique Compelec Procede d'encapsulation d'un composant electronique au moyen d'une resine synthetique
US4843280A (en) 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US5167556A (en) * 1990-07-03 1992-12-01 Siemens Aktiengesellschaft Method for manufacturing a light emitting diode display means
US5331512A (en) * 1992-04-16 1994-07-19 Orton Kevin R Surface-mount LED
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
DE19638667C2 (de) 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP3337405B2 (ja) 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
JP3461720B2 (ja) * 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
US5914501A (en) * 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
DE19911477A1 (de) 1999-03-15 2000-09-21 Intron Jena Ges Fuer Digitale Sandwichanordnung, insbesondere bestehend aus einem geprägten metallischen Kennzeichnungsschild und einer Rückseitenbeschichtung, sowie Verfahren zum Herstellen einer derartigen Sandwichanordnung
DE19963806C2 (de) 1999-12-30 2002-02-07 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Leuchtdioden-Weißlichtquelle, Verwendung einer Kunststoff-Preßmasse zum Herstellen einer Leuchtioden-Weißlichtquelle und oberflächenmontierbare Leuchtdioden-Weißlichtquelle
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
DE10008203B4 (de) 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP2001244508A (ja) * 2000-02-25 2001-09-07 Bunkyo So 表面実装ｌｅｄのパッケージおよびその製造方法
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
DE10038213A1 (de) * 2000-08-04 2002-03-07 Osram Opto Semiconductors Gmbh Strahlungsquelle und Verfahren zur Herstellung einer Linsensform
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP4545956B2 (ja) * 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
EP1435118B1 (de) * 2001-08-21 2011-11-02 OSRAM Opto Semiconductors GmbH Gehäuse für ein oberflächenmontierbares strahlungsemittierendes bauelement, oberflächenmontierbares strahlungsemittierendes bauelement und anordnung mit einer mehrzahl von oberflächenmontierbaren strahlungsemittierenden bauelementen
DE10140831A1 (de) 2001-08-21 2003-03-13 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement und Anzeige- und/oder Beleuchtungsanordnung mit strahlungsemittierenden Bauelementen
JP2003086750A (ja) 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
JPWO2003034508A1 (ja) * 2001-10-12 2005-02-03 日亜化学工業株式会社 発光装置及びその製造方法
TW546799B (en) * 2002-06-26 2003-08-11 Lingsen Precision Ind Ltd Packaged formation method of LED and product structure
DE10237403B4 (de) * 2002-08-12 2004-07-29 Infineon Technologies Ag Opto-elektronisches Sende- und/oder Empfangsmodul und optischer Stecker
US6686609B1 (en) * 2002-10-01 2004-02-03 Ultrastar Limited Package structure of surface mounting led and method of manufacturing the same
JP2005079329A (ja) * 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2005167091A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
TWI241034B (en) * 2004-05-20 2005-10-01 Lighthouse Technology Co Ltd Light emitting diode package
US20070001182A1 (en) * 2005-06-30 2007-01-04 3M Innovative Properties Company Structured phosphor tape article

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS548486A (en) * 1977-06-21 1979-01-22 Hisashi Araki Bidirectional luminous diode
JPH02147331A (ja) * 1988-11-30 1990-06-06 Kobe Steel Ltd 絶縁皮膜を有する電磁鋼板
JPH08298345A (ja) * 1995-04-26 1996-11-12 Shichizun Denshi:Kk チップ型発光ダイオード
JPH1154804A (ja) * 1997-07-30 1999-02-26 Rohm Co Ltd チップ型発光素子
JPH1168237A (ja) * 1997-08-13 1999-03-09 Sony Corp 半導体発光装置および半導体装置
JP2000022217A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 光半導体モジュール
JP2000077725A (ja) * 1998-08-27 2000-03-14 Shichizun Denshi:Kk 半導体のパッケージおよびその製造方法
JP2001223305A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 樹脂封止半導体装置
JP2001223390A (ja) * 2000-02-10 2001-08-17 Sharp Corp 半導体発光装置およびその製造方法
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP2001352034A (ja) * 2000-06-08 2001-12-21 Sanyo Electric Co Ltd 混成集積回路装置
JP2002185046A (ja) * 2000-12-19 2002-06-28 Sharp Corp チップ部品型ｌｅｄとその製造方法
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
WO2005064696A1 (de) * 2003-12-30 2005-07-14 Osram Opto Semiconductors Gmbh Strahlungsemittierendes und/oder strahlungsempfangendes halbleiterbauelement und verfahren zu dessen herstellung
JP2006310630A (ja) * 2005-04-28 2006-11-09 Stanley Electric Co Ltd 光半導体装置、及び光半導体装置製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011096970A (ja) * 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2013536568A (ja) * 2010-06-28 2013-09-19 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能半導体素子を製造する方法
US8735928B2 (en) 2010-06-28 2014-05-27 Osram Opto Semiconductors Gmbh Method for producing a surface-mountable semiconductor component
US10593846B2 (en) 2010-09-17 2020-03-17 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
JP2018160677A (ja) * 2010-09-17 2018-10-11 ローム株式会社 半導体発光装置
JP2017063214A (ja) * 2010-09-17 2017-03-30 ローム株式会社 半導体発光装置
JP2014509790A (ja) * 2011-03-29 2014-04-21 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス素子及びオプトエレクトロニクス素子の動作方法
JP2015507371A (ja) * 2012-02-10 2015-03-05 コーニンクレッカ フィリップス エヌ ヴェ チップスケールのｌｅｄパッケージを形成する成型レンズ及び該成型レンズを製造する方法
CN104380488A (zh) * 2012-06-28 2015-02-25 奥斯兰姆奥普托半导体有限责任公司 电构件和用于制造电构件的方法
JP2015521803A (ja) * 2012-06-28 2015-07-30 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 電気部品および該電気部品の製造方法
US9318357B2 (en) 2012-10-17 2016-04-19 Osram Opto Semiconductors Gmbh Method for producing a multiplicity of optoelectronic semiconductor components
JP2015532541A (ja) * 2012-10-17 2015-11-09 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス半導体素子を製造するための方法
US9755114B2 (en) 2013-01-24 2017-09-05 Osram Opto Semiconductors Gmbh Method for producing a plurality of optoelectronic components and optoelectronic component
JP2016504773A (ja) * 2013-01-24 2016-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
KR20150109367A (ko) * 2013-01-24 2015-10-01 오스람 옵토 세미컨덕터스 게엠베하 복수의 광전자 소자의 제조 방법 및 광전자 소자
JP2018061054A (ja) * 2013-01-24 2018-04-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ 複数のオプトエレクトロニクス部品の製造方法
KR102276800B1 (ko) * 2013-01-24 2021-07-14 오스람 옵토 세미컨덕터스 게엠베하 복수의 광전자 소자의 제조 방법 및 광전자 소자
JP2014099667A (ja) * 2014-03-06 2014-05-29 Nichia Chem Ind Ltd 光半導体装置及びその製造方法
JP2014146841A (ja) * 2014-04-28 2014-08-14 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2016029747A (ja) * 2015-12-01 2016-03-03 大日本印刷株式会社 Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2020010022A (ja) * 2018-07-02 2020-01-16 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツングＤｒ． Ｊｏｈａｎｎｅｓ Ｈｅｉｄｅｎｈａｉｎ Ｇｅｓｅｌｌｓｃｈａｆｔ Ｍｉｔ Ｂｅｓｃｈｒａｎｋｔｅｒ Ｈａｆｔｕｎｇ 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置
JP7328798B2 (ja) 2018-07-02 2023-08-17 ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミツト・ベシユレンクテル・ハフツング 位置測定装置のセンサーユニット用の光源を製作する方法及び位置測定装置

Also Published As

Publication number Publication date
US20090212316A1 (en) 2009-08-27
TW200746371A (en) 2007-12-16
CN101300688B (zh) 2012-04-04
JP5618481B2 (ja) 2014-11-05
CN101300688A (zh) 2008-11-05
KR101314374B1 (ko) 2013-10-04
EP1920470B1 (de) 2018-04-04
TWI316747B (en) 2009-11-01
DE102005041064B4 (de) 2023-01-19
EP1920470A1 (de) 2008-05-14
WO2007025515A1 (de) 2007-03-08
DE102005041064A1 (de) 2007-03-01
KR20080042911A (ko) 2008-05-15

Similar Documents

Publication Publication Date Title
JP5618481B2 (ja) 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
KR101143207B1 (ko) 광학 요소를 가지는 플렉시블 필름을 포함한 반도체 발광소자들 및 이를 조립하는 방법
US7560741B2 (en) Lighting module and method for the production thereof
US20160343917A1 (en) Optoelectronic semiconductor chip, optoelectronic semiconductor component, and a method for producing an optoelectronic semiconductor component
KR102074027B1 (ko) 광전자 반도체 소자의 제조 방법 및 광전자 반도체 소자
KR101168461B1 (ko) 광전자 소자 및 광전자 소자용 하우징
US8723211B2 (en) Optoelectronic device with housing body
JP2008502159A (ja) 反射レンズを備えたパワー発光ダイパッケージおよびその作製方法
EP1899435A1 (en) Illumination devices comprising white light emitting diodes and diode arrays and method and apparatus for making them
KR20130066635A (ko) 광전자 소자 그리고 광전자 소자 및 복합 구조물을 제조하기 위한 방법
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR101176672B1 (ko) 방사선을 방출하거나 방사선을 수신하는 반도체 소자 및 그 제조 방법
US11069844B2 (en) Light emitting device and method for manufacturing light emitting device
KR20100063130A (ko) 유리 커버를 포함한 복사 방출 소자 및 그 제조 방법
US9484508B2 (en) Optoelectronic semiconductor component
KR20150109367A (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
US11769865B2 (en) System and method of manufacture for LED packages having fill and dam wall planar with substrate end
CN111263983A (zh) 发光器件和用于制造发光器件的方法
KR101933317B1 (ko) Led 패키지 및 그의 제조방법
CN110635015A (zh) 封装、发光装置以及它们的制造方法
US20240088341A1 (en) System and method of manufacture for led packages having fill and dam wall planar with substrate end
KR102142718B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
US20200135705A1 (en) Light-Emitting Semiconductor Chip, Light-Emitting Component and Method for Producing a Light-Emitting Component

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090615

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120711

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121011

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121018

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121112

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130927

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131108

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20131220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140916

R150 Certificate of patent or registration of utility model

Ref document number: 5618481

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250