JP2001223305A - 樹脂封止半導体装置 - Google Patents

樹脂封止半導体装置

Info

Publication number
JP2001223305A
JP2001223305A JP2000032921A JP2000032921A JP2001223305A JP 2001223305 A JP2001223305 A JP 2001223305A JP 2000032921 A JP2000032921 A JP 2000032921A JP 2000032921 A JP2000032921 A JP 2000032921A JP 2001223305 A JP2001223305 A JP 2001223305A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor
endothelial
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000032921A
Other languages
English (en)
Inventor
Kanichi Okura
寛一 大倉
Koji Yoshimura
幸二 吉村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000032921A priority Critical patent/JP2001223305A/ja
Publication of JP2001223305A publication Critical patent/JP2001223305A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体素子を安定保持できるとともに外郭の
機械的強度も十分な樹脂封止構造を持つ半導体装置を提
供すること。 【解決手段】 半導体発光素子２とこれを駆動するＩＣ
素子３とを低ガラス転移点の内皮樹脂５で被膜封止する
とともに、内皮樹脂５周りを高ガラス転移点の外皮樹脂
６で被膜封止し、内皮樹脂５の軟らかさを利用して半導
体発光素子２及びＩＣ素子３の電極やボンディング位置
を含めて密に封止し、外皮樹脂６の硬さによって機械的
強度を保つ。また、内皮樹脂５と外皮樹脂６とを同じ組
成材質のエポキシ樹脂とすることで、線膨張係数の差を
なくし内皮及び外皮の樹脂５，６の界面の接合度を高く
維持する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体発光素子ま
たは受光素子などを備える半導体装置に係り、特に発光
面や受光面などへの充填が十分にできしかも外郭の機械
的強度も高いパッケージ構造を持つ樹脂封止半導体装置
に関する。
【０００２】
【従来の技術】発光や受光などの素子及びその他の半導
体素子を備える半導体装置は、リードフレームや基板の
上に実装搭載され、主としてエポキシ系の樹脂でパッケ
ージしたものが典型的な構造である。このような樹脂パ
ッケージによる半導体装置の中で、たとえばプリント配
線基板などの表面に半田付けで実装されるいわゆる表面
実装型の半導体装置では、実装時にリフロー工程が行わ
れる。このリフロー工程では、半導体装置の全体が加熱
されるので、樹脂パッケージに含まれた水分が水蒸気化
して樹脂パッケージが割れることがある。このため、従
来から耐リフロー性を上げるために、樹脂パッケージを
二重モールドする構造とすることで対応している。この
ような二重モールド構造の半導体装置としては、たとえ
ば特開平５−３１５４７５号公報に記載のものがある。
【０００３】この公報に記載の半導体装置は、半導体素
子の周辺部を液状または柔軟性のある未硬化の状態の部
分とこれらの周囲の硬化した部分で封止した内部樹脂
と、この内部樹脂の外側に形成した機械的強度に優れた
外部樹脂との組合せとしたものである。内部樹脂は、ポ
リエステルアクリレートやエポキシアクリレートなどの
ＵＶ硬化樹脂などであり、その外表部のみ硬化反応を進
行させ内部を未硬化の状態とし、外部樹脂はエポキシ樹
脂などとしたものである。そして、このような構成とす
ることで、内部樹脂及び外部樹脂にボイドの発生が無
く、水分等の凝集が低減されるので耐熱性が向上し、外
部応力にも十分な耐力を持つとしている。
【０００４】
【発明が解決しようとする課題】しかしながら、内部樹
脂はその表面部分だけを硬化させて内側は未硬化の状態
となるように形成するので、製造工程だけでなく検査や
品質管理も含めて複雑で煩雑になる。すなわち、硬化と
未硬化の度合いを適切に調節するためには専用の製造装
置が必要となるほか、加熱及び冷却操作の温度制御も複
雑になりやすい。また、製造した後では樹脂パッケージ
の表面の機械的強度については比較的簡単に検査できる
ものの、内部樹脂の未硬化度を知るためには専用の検査
装置を用いるか、ロット内の数個の製品を打ち抜いて破
壊検査をする以外にない。したがって、検査設備の拡充
が必要となるほか製造歩留りも低下してしまう。
【０００５】更に、封止された半導体素子は未硬化状態
の樹脂によって支持されるだけなので、機械的な保持力
の安定性に欠ける。したがって、半導体装置が激しい振
動を受けやすい機器に組み込まれるような場合では、半
導体素子が無用に揺れ動く可能性があり、導通構造の保
全が図れなくなることがある。
【０００６】そこで、本発明は、半導体素子を安定保持
できるとともに外郭の機械的強度も十分な樹脂封止構造
を持つ樹脂封止半導体装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、半導体素子を
２層の樹脂層で被覆封止する樹脂封止半導体装置であっ
て、前記２層の樹脂層を、前記半導体素子の全体を封止
する低ガラス転移点のエポキシ樹脂を使用した内皮樹脂
と、前記内皮樹脂の全体を封止し当該内皮樹脂と同じ組
成材質のエポキシ樹脂であって且つ前記内皮樹脂よりも
高ガラス転移点の外皮樹脂とから構成したことを特徴と
する。
【０００８】このような構成では、装置の外郭を構成す
る外皮樹脂は高ガラス転移点であり、硬い樹脂による被
膜が得られるので、機械的強度を十分なものとすること
ができる。また、内皮樹脂は軟らかいので半導体素子の
周りを密に封止できるとともに、内皮樹脂全体を一旦完
全に硬化させるので、安定した半導体素子の保持ができ
る。
【０００９】
【発明の実施の形態】請求項１に記載の発明は、半導体
素子を２層の樹脂層で被覆封止する樹脂封止半導体装置
であって、前記２層の樹脂層を、前記半導体素子の全体
を封止する低ガラス転移点のエポキシ樹脂を使用した内
皮樹脂と、前記内皮樹脂の全体を封止し当該内皮樹脂と
同じ組成材質のエポキシ樹脂であって且つ前記内皮樹脂
よりも高ガラス転移点の外皮樹脂とから構成したことを
特徴とする樹脂封止半導体装置であり、ガラス転移点が
異なる樹脂層の組み合わせによって半導体素子の周りの
最適な封止と外郭の機械的強度も十分な製品が得られる
という作用を有する。また、内皮樹脂及び外皮樹脂を同
じエポキシ樹脂の組成材質とすることで線膨張率を一様
化でき、内外皮樹脂どうしの間の界面の接合度を高く維
持できるとともに剥離も防止できる。
【００１０】請求項２に記載の発明は、前記半導体素子
は、その上面を発光面または受光面とした構成とし、前
記半導体発光素子の上面のみを前記内皮樹脂で被膜した
ことを特徴とする請求項１記載の樹脂封止半導体装置で
あり、半導体素子の発光や受光が良好に行えると同時に
装置全体を薄型化できるという作用を有する。
【００１１】請求項３に記載の発明は、前記半導体素子
は、その上面を電極の形成面またはワイヤのボンディン
グ面とした構成とし、前記半導体素子の上面のみを前記
内皮樹脂で被膜したことを特徴とする請求項１記載の樹
脂封止装置であり、電極やボンディング面の周りを内皮
樹脂により密に封止でき導通構造の保全が図れるという
作用を有する。
【００１２】以下、本発明の実施の形態を図面に基づい
て説明する。
【００１３】図１は本発明の実施の形態における樹脂封
止半導体装置であって、発光素子を含む半導体発光装置
の例として示す概略縦断面図である。
【００１４】図１において、表面にプリント配線パター
ン（図示せず）を形成した基板１の上に半導体発光素子
２及びこれを駆動するためのＩＣ素子３が導通搭載され
ている。半導体発光素子２は、たとえば絶縁性のサファ
イアを基板としてＧａＮの化合物半導体を積層した青色
発光のもので、その上面を主光取出し面としてｐ側電極
２ａ及びｎ側電極２ｂをともに上面側に形成したもので
ある。駆動用のＩＣ素子３は電源側に導通して入力信号
に応じて半導体発光素子２への通電を制御する。このＩ
Ｃ素子３はその底面に電極を形成して基板１のプリント
配線パターンに導通させるとともに、上面の他極側の電
極と半導体発光素子２のｐ側電極２ａとの間をワイヤ４
ａによってボンディングしている。また、半導体発光素
子２のｎ側電極２ｂと基板１のプリント配線パターンと
の間をワイヤ４ｂによってボンディングしている。この
ような導通構造より、電源側からの通電があるとＩＣ素
子３によって半導体発光素子２が駆動されて発光する。
【００１５】半導体発光素子２、ＩＣ素子３及びワイヤ
４ａ，４ｂは内皮樹脂５により被膜され、更に内皮樹脂
は外皮樹脂６によって被膜されている。内皮樹脂５及び
外皮樹脂６はいずれも光透過性のエポキシ樹脂を素材と
したものであるが、それぞれのガラス転移点（転移温
度）Ｔｇが異なるものを使用する。すなわち、内皮樹脂
５のガラス転移点Ｔｇは２０℃〜５０℃程度であり、外
皮樹脂６のそれは１２０℃〜１６０℃程度である。
【００１６】半導体発光素子２とＩＣ素子３を基板１に
実装搭載してワイヤ４ａ，４ｂをボンディングした工程
の後に内皮及び外皮の樹脂５，６がモールド法によって
成形される。この成形では、ガラス転移点Ｔｇが低い内
皮樹脂５をモールド成形し、その硬化後にガラス転移点
Ｔｇが高い外皮樹脂６をモールド成形する。この外皮樹
脂６の成形の際の加熱温度は１５０℃程度であり、この
程度の高温とすることによって内皮樹脂５と外皮樹脂６
との間を高密着度で接合できる。
【００１７】以上の構成において、内皮樹脂５はそのガ
ラス転移点Ｔｇが２０℃〜５０℃程度の低い温度なの
で、この温度域よりも低い温度でモールドすれば結晶化
が抑制される。すなわち、内皮樹脂５を軟らかくて流動
性がある状態でモールドできるので、半導体発光素子２
及びＩＣ素子３の周囲に満遍なく周り込み、ボイドを含
まない樹脂封止が実現できる。そして、外皮樹脂６はガ
ラス転移点Ｔｇが高く常温時でもその硬さを維持できる
ので、外郭の機械的強度を十分に高くできる。
【００１８】このように、半導体発光素子２とＩＣ素子
３とをガラス転移点Ｔｇが低い内皮樹脂５で被膜するこ
とにより、これらの素子２，３やワイヤ４ａ，４ｂの表
面との間に隙間などがない樹脂封止ができる。また、ガ
ラス転移点Ｔｇが低いエポキシ樹脂では、シリコーンな
どと比べると吸湿性が低くなりしかもガラス転移点Ｔｇ
が低いほど吸湿性は更に低くなる。したがって、内皮樹
脂５に含まれる水分の量は微量であり、リフロー工程の
加熱によっても水蒸気爆発による破壊の危険性が大幅に
低減される。
【００１９】更に、内皮樹脂５及び外皮樹脂６は同じエ
ポキシ樹脂であり、それぞれのガラス転移点の値が異な
るだけである。このため、内皮樹脂５及び外皮樹脂６の
線膨張係数は極めて近似または等しくすることができ、
リフロー工程での約２３０℃程度の温度雰囲気での加熱
時の膨張及び工程後の冷却の期間を通じて膨張及び収縮
度を均一に保つことができる。このため、内皮樹脂５と
外皮樹脂６との間の界面の密着度を高く維持できるとと
もに剥離も確実に防止できる。したがって、半導体発光
素子２からの発光が歪んだり配光性が不均一になること
がなく、良好な発光形態が得られる。
【００２０】図２は別の実施の形態を示す半導体装置の
概略縦断面図である。なお、図１に示したものと同じ構
成部材については共通の符号で指示し、その詳細な説明
は省略する。
【００２１】図２において、半導体発光素子２とＩＣ素
子３の上面だけに内皮樹脂７がモールド成形され、基板
１の全体が外皮樹脂８によってモールド成形されてい
る。内皮樹脂７と外皮樹脂８はそれぞれ図１に示した内
皮樹脂５と外皮樹脂６と同様にエポキシ樹脂であり、ガ
ラス転移点Ｔｇも全く同じである。
【００２２】このように半導体発光素子２及びＩＣ素子
３の上面だけをガラス転移点Ｔｇが低くて軟らかい内皮
樹脂７で被膜することにより、半導体発光素子２の主光
取出し面やワイヤ４ａ，４ｂのボンディング点を密に封
止できる。そして、図１の例と同様に内皮樹脂７と外皮
樹脂８との間の界面も密に接合できるので剥離も生じ
ず、外皮樹脂８により機械的強度も高く保持される。ま
た、内皮樹脂７は素子２，３の上に形成されるだけなの
で、外皮樹脂８を含めた全体の厚さを薄くでき、小型薄
型化も可能となる。
【００２３】なお、以上の例では半導体発光素子２によ
る半導体発光装置として説明したが、これに代えて半導
体受光素子を基板１の上に搭載し、ＩＣ素子を半導体受
光素子からの信号を受けて外部出力する半導体装置とし
てもよい。また、発光素子と受光素子とを備え得るフォ
トカプラーなどであってもよい。
【００２４】
【発明の効果】請求項１の発明では、ガラス転移点が異
なる樹脂層の組み合わせによって半導体素子の周りの最
適な封止と外郭の機械的強度も十分な製品が得られる。
また、内皮樹脂及び外皮樹脂を同じエポキシ樹脂の組成
材質とすることで線膨張率を一様化できるので、内外皮
樹脂どうしの間の界面の接合度を高く維持できるととも
に剥離も防止できる。
【００２５】請求項２の発明では、半導体素子の発光や
受光が良好に行えると同時に装置全体を薄型化できる。
【００２６】請求項３の発明では、電極やボンディング
面の周りを内皮樹脂により密に封止でき導通構造の保全
が図れる。
【図面の簡単な説明】
【図１】本発明の樹脂封止半導体装置であって半導体発
光装置の例とした縦断面図
【図２】半導体発光素子及びＩＣ素子の表面だけを内皮
樹脂で被膜した例を示す縦断面図
【符号の説明】
１ 基板 ２ 半導体発光素子 ２ａ ｐ側電極 ２ｂ ｎ側電極 ３ ＩＣ素子 ４ａ，４ｂ ワイヤ ５ 内皮樹脂 ６ 外皮樹脂 ７ 内皮樹脂 ８ 外皮樹脂
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M109 AA02 BA01 BA04 CA21 EA03 EC01 EC03 EE02 GA01 5F041 AA31 AA43 CA40 DA07 DA20 DA44 DA83 5F044 AA01 AA02 AA07 JJ03 5F061 AA02 BA01 BA03 CA21 DE03 FA01

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子を２層の樹脂層で被覆封止す
    る樹脂封止半導体装置であって、前記２層の樹脂層を、
    前記半導体素子の全体を封止する低ガラス転移点のエポ
    キシ樹脂を使用した内皮樹脂と、前記内皮樹脂の全体を
    封止し当該内皮樹脂と同じ組成材質のエポキシ樹脂であ
    って且つ前記内皮樹脂よりも高ガラス転移点の外皮樹脂
    とから構成したことを特徴とする樹脂封止半導体装置。
  2. 【請求項２】 前記半導体素子は、その上面を発光面ま
    たは受光面とした構成とし、前記半導体発光素子の上面
    のみを前記内皮樹脂で被膜したことを特徴とする請求項
    １記載の樹脂封止半導体装置。
  3. 【請求項３】 前記半導体素子は、その上面を電極の形
    成面またはワイヤのボンディング面とした構成とし、前
    記半導体素子の上面のみを前記内皮樹脂で被膜したこと
    を特徴とする請求項１記載の樹脂封止半導体装置。
JP2000032921A 2000-02-10 2000-02-10 樹脂封止半導体装置 Pending JP2001223305A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000032921A JP2001223305A (ja) 2000-02-10 2000-02-10 樹脂封止半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000032921A JP2001223305A (ja) 2000-02-10 2000-02-10 樹脂封止半導体装置

Publications (1)

Publication Number Publication Date
JP2001223305A true JP2001223305A (ja) 2001-08-17

Family

ID=18557472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000032921A Pending JP2001223305A (ja) 2000-02-10 2000-02-10 樹脂封止半導体装置

Country Status (1)

Country Link
JP (1) JP2001223305A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235261A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Works Ltd 光学系装置及びその製造方法
JP2006514434A (ja) * 2003-02-28 2006-04-27 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法
WO2006059828A1 (en) * 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
JP2007280983A (ja) * 2006-04-03 2007-10-25 Nichia Chem Ind Ltd 発光装置
JP2008506246A (ja) * 2004-07-09 2008-02-28 松下電器産業株式会社 発光装置
WO2008126972A1 (en) * 2007-04-12 2008-10-23 Jung Sub Kim Led including driver chip
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
US7718451B2 (en) 2003-02-28 2010-05-18 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
US8188492B2 (en) 2006-08-29 2012-05-29 Seoul Semiconductor Co., Ltd. Light emitting device having plural light emitting diodes and at least one phosphor for emitting different wavelengths of light
JP2013041999A (ja) * 2011-08-17 2013-02-28 Nec Corp モジュール部品の製造方法、モジュール部品の製造装置及びモジュール部品集合体
JP2015012160A (ja) * 2013-06-28 2015-01-19 株式会社デンソー モールドパッケージおよびその製造方法
WO2018011116A1 (de) * 2016-07-11 2018-01-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren und aushärtbare masse zum vergiessen elektronischer bauteile oder bauteilgruppen

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235261A (ja) * 2003-01-28 2004-08-19 Matsushita Electric Works Ltd 光学系装置及びその製造方法
JP2006514434A (ja) * 2003-02-28 2006-04-27 オスラム　オプト　セミコンダクターズ　ゲゼルシャフト　ミット　ベシュレンクテル　ハフツング 構造化された金属被覆を施されたパッケージボディを有するオプトエレクトロニクス素子、この種の素子を製作する方法、およびプラスチックを含むボディに、構造化された金属被覆を施す方法
US7718451B2 (en) 2003-02-28 2010-05-18 Osram Opto Semiconductor Gmbh Method for producing an optoelectronic device with patterned-metallized package body and method for the patterned metalization of a plastic-containing body
JP2008506246A (ja) * 2004-07-09 2008-02-28 松下電器産業株式会社 発光装置
US7737463B2 (en) 2004-09-10 2010-06-15 Seoul Semiconductor Co., Ltd. Light emitting diode package with a heat sink support ring and having multiple molding resins, wherein secondary molding resin with higher hardness than primary molding resin and which covers primary molding resin that covers LED die
WO2006059828A1 (en) * 2004-09-10 2006-06-08 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
US7855395B2 (en) 2004-09-10 2010-12-21 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins on a light emitting diode die
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2007280983A (ja) * 2006-04-03 2007-10-25 Nichia Chem Ind Ltd 発光装置
US8188492B2 (en) 2006-08-29 2012-05-29 Seoul Semiconductor Co., Ltd. Light emitting device having plural light emitting diodes and at least one phosphor for emitting different wavelengths of light
US8674380B2 (en) 2006-08-29 2014-03-18 Seoul Semiconductor Co., Ltd. Light emitting device having plural light emitting diodes and plural phosphors for emitting different wavelengths of light
WO2008126972A1 (en) * 2007-04-12 2008-10-23 Jung Sub Kim Led including driver chip
JP2013041999A (ja) * 2011-08-17 2013-02-28 Nec Corp モジュール部品の製造方法、モジュール部品の製造装置及びモジュール部品集合体
JP2015012160A (ja) * 2013-06-28 2015-01-19 株式会社デンソー モールドパッケージおよびその製造方法
WO2018011116A1 (de) * 2016-07-11 2018-01-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e. V. Verfahren und aushärtbare masse zum vergiessen elektronischer bauteile oder bauteilgruppen
US10896860B2 (en) 2016-07-11 2021-01-19 Robert Bosch Gmbh Method and curable compound for casting electronic components or component groups

Similar Documents

Publication Publication Date Title
US6458626B1 (en) Fabricating method for semiconductor package
US5434105A (en) Process for attaching a lead frame to a heat sink using a glob-top encapsulation
US20020180035A1 (en) Semiconductor package with heat sink
US7776648B2 (en) High thermal performance packaging for circuit dies
JP2001223305A (ja) 樹脂封止半導体装置
JP2011124602A (ja) 表面実装可能な光結合素子パッケージ
JPH08148644A (ja) 樹脂封止型半導体装置
JPH08111491A (ja) 半導体装置
US6348729B1 (en) Semiconductor chip package and manufacturing method thereof
JP2009071269A (ja) 発光ダイオード装置
US7919853B1 (en) Semiconductor package and fabrication method thereof
US6713864B1 (en) Semiconductor package for enhancing heat dissipation
TWI482320B (zh) 具有藉由單一囊封材料圍繞的反射體杯狀物之引線框架晶片載體封裝
US8981399B2 (en) Method of fabricating light emitting diode package with surface treated resin encapsulant and the package fabricated by the method
JPH0491458A (ja) 半導体装置
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP3783212B2 (ja) チップタイプｌｅｄランプの製造方法
JP2003031848A (ja) 固体発光ランプ及び固体発光ランプの製造方法
US6333209B1 (en) One step method for curing and joining BGA solder balls
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2005123609A (ja) ダイボンダー設備及びこれを用いた半導体チップ付着方法
US6512286B1 (en) Semiconductor package with no void in encapsulant and method for fabricating the same
JPH04299848A (ja) 半導体装置とその製造方法
KR100209682B1 (ko) 반도체 패키지 제조방법
JP2000133762A (ja) 半導体装置およびその製造方法