JP2011124602A - 表面実装可能な光結合素子パッケージ - Google Patents
表面実装可能な光結合素子パッケージ Download PDFInfo
- Publication number
- JP2011124602A JP2011124602A JP2011025140A JP2011025140A JP2011124602A JP 2011124602 A JP2011124602 A JP 2011124602A JP 2011025140 A JP2011025140 A JP 2011025140A JP 2011025140 A JP2011025140 A JP 2011025140A JP 2011124602 A JP2011124602 A JP 2011124602A
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- light
- height
- receiving device
- light emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 229910000679 solder Inorganic materials 0.000 claims description 65
- 230000008878 coupling Effects 0.000 claims description 47
- 238000010168 coupling process Methods 0.000 claims description 47
- 238000005859 coupling reaction Methods 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 34
- 239000002243 precursor Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000005855 radiation Effects 0.000 claims description 6
- 229910010293 ceramic material Inorganic materials 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract 1
- 239000000463 material Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 14
- 238000000465 moulding Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- LNUFLCYMSVYYNW-ZPJMAFJPSA-N [(2r,3r,4s,5r,6r)-2-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[(2r,3r,4s,5r,6r)-6-[[(3s,5s,8r,9s,10s,13r,14s,17r)-10,13-dimethyl-17-[(2r)-6-methylheptan-2-yl]-2,3,4,5,6,7,8,9,11,12,14,15,16,17-tetradecahydro-1h-cyclopenta[a]phenanthren-3-yl]oxy]-4,5-disulfo Chemical compound O([C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1[C@@H](COS(O)(=O)=O)O[C@H]([C@@H]([C@H]1OS(O)(=O)=O)OS(O)(=O)=O)O[C@@H]1C[C@@H]2CC[C@H]3[C@@H]4CC[C@@H]([C@]4(CC[C@@H]3[C@@]2(C)CC1)C)[C@H](C)CCCC(C)C)[C@H]1O[C@H](COS(O)(=O)=O)[C@@H](OS(O)(=O)=O)[C@H](OS(O)(=O)=O)[C@H]1OS(O)(=O)=O LNUFLCYMSVYYNW-ZPJMAFJPSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- 230000001351 cycling effect Effects 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- YSUIQYOGTINQIN-UZFYAQMZSA-N 2-amino-9-[(1S,6R,8R,9S,10R,15R,17R,18R)-8-(6-aminopurin-9-yl)-9,18-difluoro-3,12-dihydroxy-3,12-bis(sulfanylidene)-2,4,7,11,13,16-hexaoxa-3lambda5,12lambda5-diphosphatricyclo[13.2.1.06,10]octadecan-17-yl]-1H-purin-6-one Chemical compound NC1=NC2=C(N=CN2[C@@H]2O[C@@H]3COP(S)(=O)O[C@@H]4[C@@H](COP(S)(=O)O[C@@H]2[C@@H]3F)O[C@H]([C@H]4F)N2C=NC3=C2N=CN=C3N)C(=O)N1 YSUIQYOGTINQIN-UZFYAQMZSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Optical Couplings Of Light Guides (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】パッケージ内での応力の問題がなくなるか、もしくは減じられ、オーバーモールド工程とオーバーモールド工程に関する工程を削減し、金型が不要な、小型の光結合素子パッケージを提供する。
【解決手段】光結合素子パッケージ３０は、キャリア基板３２と、キャリア基板上の複数の導電領域４６から成り、光結合デバイス３８、４０、光透過性媒体４８、および複数の導電構造３４をキャリア基板上に配置する。
【選択図】図２
【解決手段】光結合素子パッケージ３０は、キャリア基板３２と、キャリア基板上の複数の導電領域４６から成り、光結合デバイス３８、４０、光透過性媒体４８、および複数の導電構造３４をキャリア基板上に配置する。
【選択図】図２
Description
この発明は光結合素子技術に関する。
光結合素子には、光透過性媒体によって光受信デバイスに光学的に連結した、少なくとも１つの光エミッタデバイスが含まれている。この構成により、光エミッタデバイスを含んだ１つの電気回路から、光受信デバイスを含んだ他の電気回路への情報通過が可能となっている。２つの回路間においては電気的遮へいが高度に維持されている。なぜならば、情報は絶縁ギャップを光学的に横断する一方向伝送であるからである。例えば、光受信デバイスは、光エミッタデバイスを含んだ回路動作を修正することは出来ない。このフューチャは重要である。なぜならば、例えば、エミッタはマイクロプロセッサもしくはロジックゲートを用いる低電圧回路にて駆動し、出力光受信デバイスは高電圧ＤＣもしくはＡＣ負荷回路の一部であるかもしれないためである。光学的な絶縁は、敵対行為の出力回路によって引き起こされる入力回路へのダメージを回避できる。
一般的な光結合素子パッケージのフォーマットはデュアルインラインパッケージ、すなわちＤＩＰである。このパッケージは集積回路のハウジングに広く利用されており、従来の光結合素子にも用いられている。４、６、８、あるいは１６ピンを有する様々な形態の光結合素子ＤＩＰパッケージが一般に製造されている。
図１は、従来の光結合素子ＤＩＰパッケージ１０の断面図である。図示を行った光結合素子１０はリード２４（ａ）、２４（ｂ）（すなわちピン）を有するリードフレーム２４を備える。光エミッタデバイス１２が一方のリード２４（ａ）に取り付けられている。光受信デバイス１４はもう一方のリード２４（ｂ）に取り付けられている。光受信デバイス１４は、光エミッタデバイス１２により生成された光を受け取った後、電気信号を生成する。光エミッタデバイス１２は、その低面よりリード２４（ａ）に電気的に連結を行っており、また、ワイヤ１１を介して他のリード（図示せず）に電気的に連結を行っている。同様に、光受信デバイス１４は、その低面よりリード２４（ｂ）に電気的に連結を行っており、また、ワイヤ１３を介して他のリード（図示せず）に電気的に連結を行っている。光エミッタデバイス１２はアノードおよびカソードの、２つの電気接続により作動することが従来技術において理解されよう。これらの接続はこのようにワイヤ１１とリード２４（ａ）によって成されている。同様に、光受信デバイス１４は一般的にエミッタおよびコレクタの２つの電気的接続により作動する。これら接続はワイヤ１３とリード２４（ｂ）によって成されている。光結合素子パッケージ１０にはさらに光透過性媒体１６が含まれる。成形コンパウンド１８が、リードフレーム２４、光エミッタデバイス１２、光受信デバイス１４、および光透過性媒体１６を封止している。
図１に示した光結合素子パッケージ１０に対する改善がいくつか可能である。例えば、光結合素子パッケージ１０は、費用および時間のかかるオーバーモールド工程を必要とする。オーバーモールド工程において、成形コンパウンド２６は光結合素子パッケージ１０の他の部分を封止する。オーバーモールド工程これ自体に加えて、余分な成形コンパウンド除去する目的にて成形材料除去工程（例えば、不純物除去工程および鋳ばり除去工程）が用いられるため、それが光結合素子パッケージの形成時間および費用に加算される。さらには、異なる「形状因子」（例えば４、６、あるいは８ピンのパッケージ）のモールド成形品を作り出すのに必要な金型にかなりの設備投資を要する。従って、オーバーモールディング工程を削除することが出来れば、光結合素子パッケージ製造に関わる時間およびコストを削減することが可能である。
光結合素子パッケージ１０への改善はまだ他にも可能である。光結合素子パッケージ１０は温度サイクリングにより故障する傾向がある。例えば、成形コンパウンド１８と光透過性媒体１６が加熱および冷却されると、これらは熱膨張特性における差によって異なる比率にて膨張と収縮を行う。成形コンパウンド１８と光透過性媒体１６は分離する可能性もあり、構造的に弱いパッケージとなる。温度サイクリングにおいてはまた、リードフレーム２４が成形コンパウンド１８を出るポイントにおいて（例えばポイント“Ａ”にて）応力が発生する。この応力により、リードフレームが損傷した、もしくは弱化したりする。また、ワイヤ１１、１３は成形コンパウンド１８および光透過性媒体１６を通ることがある。成形コンパウンド１８と光透過性媒体１６の熱膨張特性における差から、ワイヤ１１、１３に応力が生じ、これらを損傷する場合がある。
従来の光結合素子パッケージの高さを減じることもまた望ましい。図１に示した光結合素子パッケージ１０は比較的高い。例えば、一般的ＤＩＰパッケージの正味の高さは約３．５から４．０ｍｍである。光結合素子パッケージがより低形状となるよう、光結合素子パッケージの高さを減じることが望ましい。そうすることによって、より小型の電子部品を作り出すことが可能である。
本発明の実施形態はこれらおよび他の問題を個々にかつ集約的に解決に導くものである。
本発明の実施形態を、光結合素子パッケージ、光結合素子アセンブリ、およびこれらを作り出す方法に導く。
本発明の一実施形態により、ａ）複数の導電領域を含んだキャリア基板と、ｂ）キャリア基板上の光エミッタデバイスと、ｃ）キャリア基板上の光受信デバイスと、ｄ）光エミッタデバイスと光受信デバイス間に配置される光透過性媒体と、ｅ）キャリア基板の導電領域のうちの少なくともその一部の導電領域上に形成された複数の半田構造とによって構成される光結合素子パッケージが提供される。
本発明のまた別の実施形態により、ａ）複数の導電領域を含んだキャリア基板と、ｂ）キャリア基板上の光エミッタデバイスと、ｃ）エミッタデバイスを複数の導電領域のうちの少なくともその１つに連結する第１ワイヤと、ｄ）エミッタデバイスからの放射線を受け取るようにされた、キャリア基板上の光受信デバイスと、ｅ）光受信デバイスを導電領域のうちの少なくともその１つに連結する第２ワイヤと、ｆ）光エミッタデバイスおよび光受信デバイス上や、これらの間に配置される光透過性媒体と、ｅ）各々の半田構造寸法が光受信デバイスおよび光エミッタデバイスの高さよりも大きい、複数の導電領域のうちの少なくともその一部の導電領域上に形成された複数の半田構造とによって構成される光結合素子パッケージが提供される。
本発明のまた別の実施形態により、ａ）第１の複数導電領域から成る回路基板と、ｂ）（ｉ）キャリア基板、（ｉｉ）キャリア基板上の第２の複数の導電領域、（ｉｉｉ）キャリア基板上の光受信デバイス、（ｉｖ）キャリア基板上の光エミッタデバイス、（ｖ）光エミッタデバイスと光受信デバイス間に配置された光透過性媒体、（ｖｉ）キャリア基板の該第２複数導電領域のうちの少なくともその一部の領域上の複数の半田構造とにより構成されており、回路基板にマウントがなされる光結合素子パッケージとによって構成される光結合装置が提供される。
本発明のまた別の実施形態により、ａ）複数の導電領域を有するキャリア基板上に光エミッタデバイスをマウントし、ｂ）キャリア基板上に光受信デバイスをマウントし、ｃ）光エミッタデバイスおよび光受信デバイス上に配置される光透過性媒体を形成し、そしてｄ）キャリア基板の複数導電領域のうちの少なくともいくつかの導電領域上に複数の半田構造を形成することからなる、光結合素子パッケージを形成する方法が提供される。
本発明のまた別の実施形態より、ａ）上記の方法に従って光結合素子パッケージを形成し、ｂ）光結合素子パッケージを回路基板にマウントすることからなる、光結合装置を形成する方法が提供される。
本発明のまた別の実施形態を、ａ）複数の導電領域を含んだキャリア基板と、ｂ）キャリア基板上の光エミッタデバイスと、ｃ）キャリア基板上の光受信デバイスと、ｄ）光エミッタデバイスと光受信デバイス間に配置された光透過性媒体と、ｅ）キャリア基板の導電領域のうちの少なくともその一部の導電領域上の複数の導電構造とによって構成される、回路構造にマウント可能である、表面実装可能な光結合素子パッケージに導く。
本発明のこれらの実施形態および他の実施形態について、図面を参照にしながら以下にさらに詳しく説明するものとする。
本発明の一実施形態は光結合素子パッケージに関するものである。光結合素子パッケージは複数の導電領域を有するキャリア基板から成る。光エミッタデバイスおよび光受信デバイスといったような光電子デバイスがキャリア基板上に配置される。光透過性媒体は、光エミッタデバイスと光受信デバイス上や、これらの間に配置される。半田構造（あるいは他の導電構造）がキャリア基板上の導電領域の少なくともその一部の導電領域上に形成されている。結果作り出されたパッケージは反転され、回路基板（サーキットボード）といったような回路基板（ｓｕｂｓｔｒａｔｅ）にマウント可能である。半田構造は、回路基板およびキャリア基板のその面する導電領域（例えば導電パッド）とを接合する。従い、本発明のいくつかの実施形態はＢＧＡ（ボール・グリッド・アレー）タイプのパッケージとして使用され得る。
図面を参照に行う詳細説明の大部分ではキャリア基板上にて半田構造（半田ボール）を使用する。しかし、半田構造を、導電性カラム（例えば電気メッキした銅カラムといった電気メッキカラム）を含む他の好適な導電構造に置き換えることも可能であることが理解されよう。本発明の実施形態において、キャリア基板を回路基板に電気的に連結する目的に、好適などのような導電構造も光結合素子パッケージにおいて使用され得ることが理解されよう。
図２は、本発明の実施形態に従った光結合素子パッケージ３０を示したものである。光結合素子パッケージ３０は、光エミッタデバイス３８および光受信デバイス４０を配備したキャリア基板３２を含んでいる。この例において、光エミッタデバイス３８および光受信デバイス４０の両方は並列関係にあり、ほぼ同一平面上にある。受信デバイス４０がエミッタ装置３８からの放射線を受け取れるようにこれらはキャリア基板３２上に配置可能である。
本発明の実施形態において他の好適な光電子デバイスもまた使用可能である。例えば、光エミッタデバイス４０はシリコンまたはガリウムヒ素より製造可能であり、光受信デバイス４０によって検知可能な放射線（例えば赤外線、可視光線）の放射が可能である。光エミッタデバイスの例にＬＥＤ（発光ダイオード）デバイスがある。光受信デバイス４０の例にはフォトレジスタおよびフォトデテクタダイオードがある。光受信デバイス４０はシリコンのような半導体材料からも形成され得る。
キャリア基板３２および光結合素子パッケージ３０はその好適な寸法を有し得る。例えば、キャリア基板３２は約１０ｘ１０ｍｍ2（３．５ｘ３．５ｍｍ2）未満の平面寸法を有し得る。回路基板上にマウントされるときには、光結合素子パッケージ３０の高さは、従来のＤＩＰタイプのパッケージの高さよりも少なく（例えば高さが約３．５乃至３．０ｍｍ未満に）なり得る。実施例において、回路基板にマウントされる際の光結合素子パッケージ３０の最大高さは、約１．２５ｍｍ（すなわち、キャリア基板の高さ、プラス半田構造の高さ）もしくは１．０ｍｍにもなり得る。例えば、全体パッケージ高が約１．２５ｍｍである場合、キャリア基板３２の厚さが約０．２５ｍｍ、半田構造３４の高さが約１．００ｍｍとなり得る。好ましくは、半田構造の高さは光エミッタデバイスと光受信デバイス厚よりも大きい。従来のＤＩＰタイプパッケージと比較して、本発明の実施形態はより低い形状を有しており、スペースもそれほどとらない。従い、本発明の実施形態を用いる諸電子部品は、従来のＤＩＰタイプパッケージを使用する電子部品よりも小型化される。
光透過性媒体４８は、光エミッタデバイス３８、光受信デバイス４０、およびワイヤ５２を覆うことが出来る。光透過性媒体４８は、光学級、シリコンダイコート材料（例えば「グロブトップ」タイプの封止材料）から成る。いくつかの実施形態において、光透過性媒体４８の広がった領域はミリメータの単位（例えば１．６ｘ１．６ｍｍ2）である。
ダム構造３６は、光透過性媒体４８の液体もしくは半固体前駆体を閉じ込めるために使用出来る。これは光透過性媒体４８の周りに、かつ、整列した光エミッタデバイス３８と光受信デバイス４０の周りにも配置可能である。ダム構造３６を光結合素子パッケージ３０内に残すことも可能であり、あるいは光透過性媒体４８の形成後に取り除くことも可能である。他の実施形態において、光透過性媒体を形成する材料の力学的性質（例えば表面張力および粘性）が適切な形状（例えばドーム形状）を形成するのに十分なものであれば、ダムを必要としない場合もある。
複数の半田構造３４が光エミッタデバイス３８と光受信デバイス４０の周りに配置される。半田構造３４は例えば半田ボールである。典型的な半田ボールは約１ｍｍのオーダ（例えば０．７５ｍｍ）乃至はこれ未満の半径を有する。半田構造３４は光エミッタデバイス３８および光受信デバイス４０の入力／出力ターミナルとして作用し得る。キャリア基板３２上の半田構造３４はその適したピッチを有する。例えば、いくつかの実施形態において、平均ピッチは約２．５ｍｍ乃至はこれ未満である。キャリア基板３２を反転させて、回路基板にマウントすると、半田構造３４によってキャリア基板３２に対して回路基板（図示せず）が間隔を置く。
キャリア基板３２は複数の導電領域を有する。複数の導電領域には、半田構造３４の下、光エミッタデバイス３８の下、かつ光受信デバイス４０の下の導電領域（図示せず）と、光エミッタデバイス３８および光受信デバイス４０に近接した導電領域４６とを含む。導電領域のいくつかは、例えば銅、金等からなる導電パッドである。
光エミッタデバイス３８と光受信デバイス４０に近接した導電領域４６は、ボンディングワイヤ５２によって連結可能である。導電線４５は、導電領域４６、光エミッタデバイス３８、および光受信デバイス４０に半田構造３４を電気的に連結するために使用され得る。
しかし、図２に示した実施形態は、本発明の実施形態の一例である。図２において導電線および導電領域の特定の構成を示しているが、本発明の実施形態において、導電線および導電領域は、その適したいかなるサイズも、いかなる形状もとり得ることが理解されよう。また、図２に示した実施形態においては、１個の光エミッタデバイス３８、１個の光受信デバイス４０、かつ４個の半田構造３４が配備されているが、本発明の実施形態において、（好適なあらゆる構成において）適したいかなる数量の光電子デバイスも、適したいかなる数量の半田構造も光結合素子パッケージに配備され得ることが理解されよう。
図３は、図２に示した光結合素子パッケージ３０の横断面図である。図３に示すように、本実施形態における光透過性媒体４８の高さは、（キャリア基板３２の導電領域上の）半田構造３４の高さを超えない。また、半田構造３４は、光受信デバイスおよび光エミッタデバイス３８の厚さよりも大きい。光結合素子パッケージ３０が回路基板（図示せず）にマウントされると、半田構造によってキャリア基板３２と回路基板との間に間隔があく。
図４（ａ）から図４（ｄ）を参照に、図２および図３に示した光結合素子パッケージ３０を形成する典型的な方法を説明することが出来る。光結合素子パッケージ３０を含んだ光結合装置１００を形成する典型的方法は、図４（ｅ）を参照して説明する。
図４（ａ）は、キャリア基板３２上の導電領域にマウントされた光エミッタデバイス３８を示している。好ましくは、キャリア基板３２はセラミック材料あるいは金属蒸着セラミック材料からなる。セラミック材料は好ましい構造、熱伝導性、および電気絶縁特性を有する。キャリア基板３２は内部回路を含むこともあり、含まないこともある。光受信デバイス（図４（ａ）には示しておらない）は光エミッタデバイス３８の横に配置される。光エミッタデバイス３８および光受信デバイスは従来技術において公知の適切な方法によりキャリア基板３２にマウント可能である。
キャリア基板３２はその好適な構成において複数の導電領域と導電線をも有する。図４（ａ）に示す例において、いくつかの導電領域４７はキャリア基板３２の縁部の領域にあり、光エミッタデバイス３２と光受信デバイス（図示せず）の周りに配置されている。これら導電領域４７は例えばその上に半田構造が形成される導電パッドである。内側の導電領域４６もまた導電パッドであり得る。ワイヤ５２は内側導電領域４６とそして光エミッタデバイス３８にも接合可能である。光エミッタデバイス３８の下にも導電領域４９がある。
図４（ａ）に示した構造はその適した方法により形成可能である。例えば、いくつかの実施形態においては、複数の光エミッタデバイスは半導体ウェハ（図示せず）に形成される。光エミッタデバイスの形成後、半導体ウェハは例えばダイシング鋸を用いてダイカットされ得る。光エミッタデバイスを互いに切り離した後、適切な方法により個々の光エミッタデバイスを、キャリア基板のシート、すなわち帯状になったキャリア基板にマウント可能である。例えば、光エミッタデバイスはキャリア基板にダイボンドされ得る。例えばエポキシあるいは半田共晶ダイ接着技術を含むダイボンディング技術が使用され得る。光受信デバイスは同様の方法にて形成され、キャリア基板に接着される。
光エミッタデバイスのような光結合デバイスが個々のキャリア基板にマウントされるとき、キャリア基板は、シート状すなわち帯状につながった複数のキャリア基板の中の１つである。タイバーもしくは他の構造によって個々のキャリア基板をシート状すなわち帯状につなげている。ダム構造を形成する、光透過性媒体を形成する、かつ半田構造を形成する（これら全てに関して詳細をさらに後述する）といったようなステップの１つ以上のステップの後、タイバーが（例えばカッティングブレードのような切断部材にて）切断されて、個々のキャリア基板を切り離し、個々の光結合素子パッケージが形成される。説明を簡易にするため、図４（ａ）から図４（ｂ）には１個のみのキャリア基板３２を示している。本発明の実施形態に従った光結合素子パッケージは、単一キャリア基板上に連続的に製造されるか、もしくはシート状すなわち帯状になった複数キャリア基板上にて並行して製造され得る。
光エミッタデバイス３８および光受信デバイスがキャリア基板３２にマウントされた後、ワイヤ５２（例えばゴールドワイヤ）が光エミッタデバイス３８およびその対応する導電領域４６に接合される。他のワイヤ（図示せず）は光受信デバイスおよびその対応する導電領域に接着される。ワイヤ接合方法は従来技術において公知である。例えば、ワイヤは光受信デバイス、光エミッタデバイス、またはキャリア基板の導電領域に、例えば熱圧着工程を用いて接合可能である。
図４（ｂ）を参照に説明すると、ダム構造５１をキャリア基板３２上に形成することができる。このダム構造５１は、光エミッタデバイス３８および光受信デバイス（図示せず）の周りに形成される、好適な材料のリングからなる。ダム構造５１は、実質的に被着された光透過性材料もしくは光透過性材料前駆体の物理的バリアとなる。適切などのような材料もダム構造５１において使用され得る。いくつかの実施形態において、閉じたジオメトリ（例えばサークル）のエポキシ材料が、適切なディスペンサにより、キャリア基板３２上において、光エミッタデバイス３８および光受信デバイスの周りに被着される。それからエポキシ材料は固化される。
図４（ｃ）を参照に説明すると、ダム構造５１が形成された後、光透過性材料４８がダム構造５１内に形成され得る。液体シリコン、シリコンジェルといったような光透過性材料前駆体が、適切なディスペンサを用いて、キャリア基板３２上においてダム構造５１内に被着される。ディスペンサは例えば、キャリア基板３２上に液体シリコンを供給する針である。ダム構造５１は光透過性材料前駆体の外側への流れを妨げ、光透過性材料前駆体を閉じ込め、それが外側の導電領域４７に達しないようにする。光透過性材料前駆体がキャリア基板３２上に堆積された後、被着された液体シリコンは固体の状態に硬化（例えば熱硬化）され、光透過性材料４８を形成する。
光透過性材料４８が硬化した後、複数の半田構造３４が外側の導電領域４７上に形成され得る。半田構造は例えば標準的な錫／鉛半田（例えば６３／３７）を含み得る。半田構造３４は適した方法によって形成可能である。例えば、半田構造３４は、導電領域４７に（例えばステンシルにより）半田ペーストを付着することにより形成可能である。導電領域に半田ペーストを堆積した後、半田ペーストをリフローし、半田ボールを形成することが出来る。また別の実施形態において、半田構造は、あらかじめ形成された半田ボールを導電領域４７上に配置し、接着することにより形成可能である。
図４（ａ）から図４（ｄ）を参照に、特定の順序において処理工程を説明してきたが、本発明の実施形態はここに記載の特定の工程順序に限定されるものではないことが理解されよう。例えば、いくつかの実施形態において、キャリア基板上に光透過性材料を形成する前に、キャリア基板上に半田構造を形成することが可能である。
図４（ｅ）を参照に説明すると、半田構造３４がキャリア基板３２の導電領域４７上に形成された後、形成された光結合素子パッケージ３０は反転され、その表面が回路基板５７にマウントされ、光結合装置１００を形成する。半田構造３４は回路基板５７の導電領域５９と位置が合わせられて、キャリア基板３２を回路基板５７に接着可能にする。回路基板５７は例えばプリント回路基板である。
図示の実施形態において、光透過性媒体４８と回路基板５７間にギャップ（すき間）がある。このすき間は何ら物質の入っていない空のスペースである。都合良く、光透過性媒体４８は温度サイクリングの間、このスペースにより支障なく膨張、収縮を行うことが出来る。例えば、光結合素子パッケージ３０の製造中、光透過性媒体４８は、例えば半田リフロー工程の間に加熱および冷却がなされる。また、光結合素子パッケージ３０が光結合装置１００内にあるとき、光結合装置１００が使用される電子デバイスの動作中に、光結合素子パッケージ３０はさまざまな加熱、冷却サイクルが課される。この両ケースにおいて、光透過性媒体４８はオーバーモールディングにより物理的に閉じ込められることなく、支障なく膨張、収縮が可能である。パッケージ内に応力はほとんど生じない。これにより、より信頼性の高いパッケージとなる。
他の実施形態において、光透過性媒体４８と回路基板４７間のギャップには物質が注入され得る。例えば、非反射性物質をこのギャップに供給し、回路基板５７内の何らかの回路（図示せず）からの光が光エミッタデバイスで放射線の潜在的に反射するのを減じることが可能である。あるいは、反射性材料が光透過性媒体４８に塗布され、放射された放射線を光透過性媒体４８内に保つのに役立つ。こうした反射性コーティングには二酸化チタンのような材料を含む。
この方法の適したポイントにて、光結合素子パッケージもしくはその前駆体が試験され、個々分割され、そしてパックされる。シンギュレーション工程において、キャリア基板３２が、複数キャリア基板がシート状すなわち帯状になった（例えば１枚の、帯状のセラミック）その中の１つである場合、キャリア基板３２は、シート状すなわち帯状になった他のキャリア基板からカッティングにより切り離すことが出来る。
本発明の実施形態は、既に上記において述べた長所に加えて、他の多くの長所を有する。例えば、成形コンパウンドおよびピンは本発明の実施形態において必要ではないことから、ピンや接着ワイヤにおける過度の応力に関する問題がなくなるか、もしくは減じられる。また、本発明の実施形態においては、モールド材料を使用するオーバーモールド工程を必要としない。オーバーモールド工程とオーバーモールド工程に関する工程を削減することで、製造コストを減じ、製造時間を短縮することが出来る。言い換えると、これによってより低コストのパッケージとなる。加えて、本発明の実施形態においては成形された材料およびピンを使用する必要がないことから、異なるタイプの光結合素子パッケージ（例えば、４ピン、６ピン、８ピン等）の専用の成形を必要としない。それにより、様々に「形状因子」の異なる多数の光結合素子パッケージのための専用金型を維持する必要が減じられる。さらに、本発明の実施形態において、キャリア基板は在庫として記され、在庫が保たれ、必要に応じて供給可能である。最終的に光結合素子パッケージが回路基板にマウントされるとき、光結合素子パッケージは上記に述べた従来の光結合素子パッケージよりも低形状を有する。従い、従来のＤＩＰタイプの光結合素子パッケージを使用するよりも、本発明の実施形態を用いることによって小型の電子部品を作り出すことが出来る。
前述における説明を本発明の特定の好適な実施形態に導いたが、本発明の基本的範囲を逸脱することなく、本発明の他のさらなる実施形態が考案され得る。そうした他の実施形態もまた本発明の範囲に含まれることを意図する。さらに、本発明の範囲を逸脱することなく、本発明の１つ以上の実施形態のフューチャは、本発明の他の実施形態の１つ以上のフューチャと組み合わせ可能である。
Claims (18)
- ａ）第１面、第２面および前記第１面に配置された複数の導電領域を含んだキャリア基板と、
ｂ）前記キャリア基板の前記第１面上の光エミッタデバイスと、
ｃ）前記キャリア基板の前記第１面上の光受信デバイスと、
ｄ）前記キャリア基板の前記第１面上において、前記光エミッタデバイスと前記光受信デバイスの周りに配置され、そのキャリア基板の前記第１面上に高さを有するダム構造と、
ｅ）前記ダム構造の内側であって、前記光エミッタデバイスと前記光受信デバイス間に配置され、前記キャリア基板の前記第１面上に高さがあるドーム形状を有する光透過性媒体と、
ｆ）前記キャリア基板の前記第１面の前記導電領域のうちの少なくともその一部の導電領域上に形成され、前記キャリア基板の前記第１面上に高さを有する複数の半田ボールを有し、この複数の半田ボールと前記光透過性媒体間に配置される前記ダム構造であって、
前記光透過性媒体の高さは、前記半田ボールの高さを越えず、かつ、前記ダム構造の高さよりも高い、
光結合素子パッケージ。 - 前記ダム構造は前記光透過性媒体の前躯体を閉じ込め、この前躯体は複数の前記半田ボールが配置される前記導電領域には達しない、請求項１に記載の光結合素子パッケージ。
- 複数の前記半田ボールにおけるその各々の半田ボール寸法は、前記光エミッタデバイスおよび前記光受信デバイスの厚さよりも大きいことを特徴とする、請求項１に記載の光結合素子パッケージ。
- さらに、前記光透過性媒体上に反射性コーティングを施していることを特徴とする、請求項１に記載の光結合素子パッケージ。
- 前記キャリア基板上において、前記光エミッタデバイスを複数の導電領域のうちの１つに連結する第１ワイヤと、前記光受信デバイスを導電領域のうちの１つに連結する第２ワイヤをさらに備えていることを特徴とする、請求項１に記載の光結合素子パッケージ。
- ａ）第１面、第２面および前記第１面に配置された複数の導電領域を含んだキャリア基板と、
ｂ）前記キャリア基板の前記第１面上の光エミッタデバイスと、
ｃ）前記光エミッタデバイスを複数の導電領域のうちの少なくともその１つに連結する第１ワイヤと、
ｄ）前記光エミッタデバイスからの放射線を受け取るようにされた、前記キャリア基板の前記第１面上の光受信デバイスと、
ｅ）前記光受信デバイスを導電領域のうちの少なくともその１つに連結する第２ワイヤと、
ｆ）前記キャリア基板の前記第１面上において、前記光エミッタデバイスと前記光受信デバイスの周りに配置され、そのキャリア基板の前記第１面上に高さを有するダム構造と、
ｇ）前記ダム構造の内側であって、前記光エミッタデバイスおよび前記光受信デバイス上や、これらの間に光透過性媒体が配置され、前記キャリア基板の前記第１面上に高さを有するドーム形状を有する前記光透過性媒体と、
ｈ）前記キャリア基板の前記第１面に、そして、複数の導電領域のうちの少なくともその一部の導電領域上に形成された複数の半田ボールとによって構成され、この半田ボールの各々が前記光受信デバイスおよび前記光エミッタデバイスの厚さよりも大きな寸法を有し、前記半田ボールは、前記キャリア基板の前記第１面上に高さを有し、前記ダム構造は、この複数の半田ボールと前記光透過性媒体間に配置され、
前記光透過性媒体の高さは、前記半田ボールの高さを越えず、かつ、前記ダム構造の高さよりも高い、
光結合素子パッケージ。 - 光透過性媒体はシリコンからなることを特徴とする、請求項６に記載の光結合素子パッケージ。
- 複数の半田ボールが、光エミッタデバイス、光受信デバイス、および光透過性媒体の周りに配置されることを特徴とする、請求項６に記載の光結合素子パッケージ。
- キャリア基板はセラミック材料からなることを特徴とする、請求項６に記載の光結合素子パッケージ。
- ａ）第１の複数導電領域から成る回路基板と、
ｂ）（ｉ）第１面および第２面を有するキャリア基板、
（ｉｉ）前記キャリア基板の前記第１面上の第２の複数導電領域、
（ｉｉｉ）前記キャリア基板の前記第１面上の光受信デバイス、
（ｉｖ）前記キャリア基板の前記第１面上の光エミッタデバイス、
（ｖ）前記キャリア基板の前記第１面上において、前記光エミッタデバイスと前記光受信デバイスの周りに配置され、そのキャリア基板の前記第１面上に高さを有するダム構造、
（ｖｉ）前記ダム構造の内側であって、前記光エミッタデバイスと前記光受信デバイス間に配置され、前記キャリア基板の前記第１面上に高さがあるドーム形状を有する光透過性媒体、
（ｖｉｉ）前記キャリア基板の前記第１面に前記第２複数導電領域のうちの少なくともその一部の導電領域上に形成された複数の半田ボールであって、
前記光透過性媒体の高さは、前記半田ボールの高さを越えず、かつ、前記ダム構造よりも高い高さを有する光結合素子パッケージであって、
この光結合素子パッケージは、前記回路基板と前記キャリア基板間に配置された前記光エミッタデバイスおよび前記光受信デバイスと共に前記回路基板にマウントがなされる、
光結合装置。 - 光透過性媒体と回路基板間にはギャップ（すき間）があることを特徴とする、請求項１０に記載の光結合装置。
- ａ）第１面の反対面に第２面を有し、キャリア基板の前記第１面上に配置された高さを有するダム構造および前記第１面上に複数の導電領域を有するキャリア基板の前記第１面上に光エミッタデバイスをマウントし、
ｂ）前記キャリア基板の前記第１面上に光受信デバイスをマウントし、前記ダム構造は前記光エミッタデバイスと前記光受信デバイスの周りに配置され、
ｃ）前記ダム構造の内側であって、前記光エミッタデバイスおよび光受信デバイス上に光透過性媒体を形成し、その光透過性媒体は前記キャリア基板の前記第１面上に高さがあるドーム形状を有し、そして
ｄ）前記キャリア基板の前記第１面に導電領域のうちの少なくともその一部の導電領域上に複数の半田ボール若しくは導電性カラムを形成し、複数の前記半田ボール若しくは前記導電性カラムは前記キャリア基板の前記第１面上に高さを有し、
前記ダム構造は、この複数の半田ボール若しくは導電性カラムと前記光透過性媒体間に配置され、
前記光透過性媒体の高さは、前記半田ボール若しくは前記導電性カラムの高さを越えず、かつ、前記ダム構造の高さよりも高い、
光結合素子パッケージを形成する方法。 - 複数の半田ボールの形成は、前記キャリア基板の前記第１面上の導電領域のうちの少なくともその一部の導電領域上に複数の半田デポジットを堆積させ、その半田デポジットをリフローすることから成ることを特徴とする、請求項１２に記載の方法。
- ステップｄ）はステップｃ）の後に実行されることを特徴とする、請求項１２に記載の方法。
- ａ）請求項１２の方法に従って光結合素子パッケージを形成し、
ｂ）該光結合素子パッケージを回路基板にマウントする
ことから成る、光結合装置を形成する方法。 - ａ）第１面、第２面および前記第１面に配置された複数の導電領域を含んだキャリア基板と、
ｂ）前記キャリア基板の前記第１面上の光エミッタデバイスと、
ｃ）前記キャリア基板の前記第１面上の光受信デバイスと、
ｄ）前記キャリア基板の前記第１面上において、前記光エミッタデバイスと前記光受信デバイスの周りに配置され、そのキャリア基板の前記第１面に高さを有するダム構造と、
ｅ）前記ダム構造の内側であって、前記光エミッタデバイスと前記光受信デバイス間に配置される光透過性媒体と、
ｆ）前記キャリア基板の前記第１面に導電領域のうちの少なくともその一部の導電領域上の複数の導電性カラムによって構成され、前記キャリア基板の前記第１面上に高さがあるドーム形状を有する前記光透過性媒体と、
前記光透過性媒体の高さは、前記半田ボールの高さを越えず、かつ、前記ダム構造の高さよりも高く、そして、
回路基板に対向する複数の導電性カラムによって構成される回路構造にマウント可能である、
表面実装可能な光結合素子パッケージ。 - 前記回路構造はプリント回路基板であることを特徴とする、請求項１６に記載の表面実装可能な光結合素子パッケージ。
- 複数の導電性カラムのその各々の高さは、前記光エミッタデバイスおよび前記光受信デバイスよりも高いことを特徴とする、請求項１６に記載の表面実装可能な光結合素子パッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/944,717 | 2001-08-31 | ||
| US09/944,717 US6633030B2 (en) | 2001-08-31 | 2001-08-31 | Surface mountable optocoupler package |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003525917A Division JP2005502205A (ja) | 2001-08-31 | 2002-08-16 | 表面実装可能な光結合素子パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011124602A true JP2011124602A (ja) | 2011-06-23 |
| JP2011124602A5 JP2011124602A5 (ja) | 2012-05-24 |
Family
ID=25481939
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003525917A Pending JP2005502205A (ja) | 2001-08-31 | 2002-08-16 | 表面実装可能な光結合素子パッケージ |
| JP2011025140A Pending JP2011124602A (ja) | 2001-08-31 | 2011-02-08 | 表面実装可能な光結合素子パッケージ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003525917A Pending JP2005502205A (ja) | 2001-08-31 | 2002-08-16 | 表面実装可能な光結合素子パッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6633030B2 (ja) |
| JP (2) | JP2005502205A (ja) |
| CN (1) | CN100364114C (ja) |
| DE (1) | DE10297164T5 (ja) |
| TW (1) | TW560045B (ja) |
| WO (1) | WO2003021686A1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US6870254B1 (en) * | 2000-04-13 | 2005-03-22 | Fairchild Semiconductor Corporation | Flip clip attach and copper clip attach on MOSFET device |
| US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
| US6753605B2 (en) * | 2000-12-04 | 2004-06-22 | Fairchild Semiconductor Corporation | Passivation scheme for bumped wafers |
| US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
| US6469384B2 (en) * | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
| JP2004006753A (ja) * | 2002-04-05 | 2004-01-08 | Canon Inc | 光半導体用パッケージ |
| US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
| US7061077B2 (en) | 2002-08-30 | 2006-06-13 | Fairchild Semiconductor Corporation | Substrate based unmolded package including lead frame structure and semiconductor die |
| US7217594B2 (en) * | 2003-02-11 | 2007-05-15 | Fairchild Semiconductor Corporation | Alternative flip chip in leaded molded package design and method for manufacture |
| US6867481B2 (en) * | 2003-04-11 | 2005-03-15 | Fairchild Semiconductor Corporation | Lead frame structure with aperture or groove for flip chip in a leaded molded package |
| DE10332015A1 (de) * | 2003-07-14 | 2005-03-03 | Infineon Technologies Ag | Optoelektronisches Modul mit Senderchip und Verbindungsstück für das Modul zu einer optischen Faser und zu einer Schaltungsplatine, sowie Verfahren zur Herstellung derselben |
| US7196313B2 (en) * | 2004-04-02 | 2007-03-27 | Fairchild Semiconductor Corporation | Surface mount multi-channel optocoupler |
| US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
| JP4914010B2 (ja) * | 2005-01-20 | 2012-04-11 | 新日本無線株式会社 | 半導体光センサ |
| JP2006324589A (ja) * | 2005-05-20 | 2006-11-30 | Sharp Corp | Ｌｅｄ装置およびその製造方法 |
| WO2007005263A2 (en) * | 2005-06-30 | 2007-01-11 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
| KR20070045462A (ko) * | 2005-10-27 | 2007-05-02 | 엘지이노텍 주식회사 | 발광 다이오드 패키지 |
| US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
| US7371616B2 (en) | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
| US7618896B2 (en) | 2006-04-24 | 2009-11-17 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple dies and a common node structure |
| DE102006042806A1 (de) * | 2006-09-08 | 2008-03-27 | Endress + Hauser Flowtec Ag | Opto-elektronische Vorrichtung |
| US20080145960A1 (en) * | 2006-12-15 | 2008-06-19 | Gelcore, Llc | Super thin LED package for the backlighting applications and fabrication method |
| US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
| US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
| US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
| US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
| US8106406B2 (en) | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
| KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
| KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
| US7973393B2 (en) | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
| US20100289129A1 (en) * | 2009-05-14 | 2010-11-18 | Satya Chinnusamy | Copper plate bonding for high performance semiconductor packaging |
| US20130313447A1 (en) * | 2010-03-23 | 2013-11-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Opto-coupler |
| DE202010006553U1 (de) | 2010-05-06 | 2011-10-05 | Endress + Hauser Flowtec Ag | Elektronisches Meßgerät mit einem Optokoppler |
| JP5798315B2 (ja) * | 2010-11-19 | 2015-10-21 | 株式会社神戸製鋼所 | コンタクトプローブピン |
| US9129949B2 (en) * | 2011-02-09 | 2015-09-08 | Mitsubishi Electric Corporation | Power semiconductor module |
| US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
| US9787377B2 (en) * | 2014-12-17 | 2017-10-10 | Qualcomm Incorporated | Mutual WLAN and WAN interference mitigation in unlicensed spectrum |
| CN107845612A (zh) * | 2017-11-28 | 2018-03-27 | 无锡豪帮高科股份有限公司 | 一种二次封装集成光耦电路的结构及其方法 |
| CN109301028B (zh) * | 2018-09-20 | 2020-01-31 | 西安微电子技术研究所 | 一种一次成型的塑封光电耦合器制作方法 |
| JP7482072B2 (ja) * | 2021-03-22 | 2024-05-13 | 株式会社東芝 | 半導体装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611066A (ja) * | 1984-06-13 | 1986-01-07 | Stanley Electric Co Ltd | プリント基板に装着されたｌｅｄチツプのモ−ルド方法 |
| JPS61295676A (ja) * | 1985-06-24 | 1986-12-26 | Sharp Corp | ホトカプラ |
| JPH0428269A (ja) * | 1990-05-23 | 1992-01-30 | Fujikura Ltd | Ｌｅｄベアチップの実装構造 |
| JPH04356974A (ja) * | 1991-05-13 | 1992-12-10 | Omron Corp | フォトカプラ及び半導体リレー |
| JPH05290669A (ja) * | 1992-01-22 | 1993-11-05 | Fujikura Ltd | 照光スイッチ |
| US5786589A (en) * | 1993-05-28 | 1998-07-28 | Kabushiki Kaisha Toshiba | Photoelectric converting device with anisotropically conductive film for connecting leads of wiring board and electrode pads of photoelectric converting device |
| JP2000323614A (ja) * | 1999-03-29 | 2000-11-24 | Interuniv Micro Electronica Centrum Vzw | イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法 |
| JP2001185752A (ja) * | 1999-12-24 | 2001-07-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とそれを用いた光信号入出力装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450461A (en) * | 1981-07-24 | 1984-05-22 | General Electric Company | Low cost high isolation voltage optocoupler with improved light transmissivity |
| JPS58118175A (ja) * | 1982-01-06 | 1983-07-14 | Nippon Telegr & Teleph Corp <Ntt> | フオトカプラ |
| US4445043A (en) | 1982-01-28 | 1984-04-24 | General Instrument Corporation | Method of making an optocoupler |
| JPS60262475A (ja) * | 1984-06-08 | 1985-12-25 | Matsushita Electric Ind Co Ltd | ホトカプラ |
| JPS61195073U (ja) * | 1985-05-27 | 1986-12-04 | ||
| JPS61295675A (ja) * | 1985-06-24 | 1986-12-26 | Sharp Corp | ホトカプラ |
| DE3633181C2 (de) * | 1986-09-30 | 1998-12-10 | Siemens Ag | Reflexlichtschranke |
| US5203075A (en) * | 1991-08-12 | 1993-04-20 | Inernational Business Machines | Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders |
| US5489800A (en) * | 1994-08-31 | 1996-02-06 | Motorola, Inc. | Dual channel small outline optocoupler package and method thereof |
| US5545893A (en) | 1994-12-23 | 1996-08-13 | Motorola, Inc. | Optocoupler package and method for making |
| DE59713027D1 (de) * | 1996-09-30 | 2010-03-25 | Infineon Technologies Ag | Mikroelektronisches bauteil in sandwich-bauweise |
| JP3163419B2 (ja) * | 1997-08-22 | 2001-05-08 | 日本レック株式会社 | 電子部品の製造方法 |
| JPH11163392A (ja) * | 1997-11-28 | 1999-06-18 | Matsushita Electric Works Ltd | 半導体リレー |
| US6393183B1 (en) * | 1998-08-13 | 2002-05-21 | Eugene Robert Worley | Opto-coupler device for packaging optically coupled integrated circuits |
-
2001
- 2001-08-31 US US09/944,717 patent/US6633030B2/en not_active Expired - Fee Related
-
2002
- 2002-08-16 JP JP2003525917A patent/JP2005502205A/ja active Pending
- 2002-08-16 CN CNB028168607A patent/CN100364114C/zh not_active Expired - Fee Related
- 2002-08-16 DE DE10297164T patent/DE10297164T5/de not_active Ceased
- 2002-08-16 WO PCT/US2002/026143 patent/WO2003021686A1/en active Application Filing
- 2002-08-27 TW TW091119450A patent/TW560045B/zh not_active IP Right Cessation
-
2011
- 2011-02-08 JP JP2011025140A patent/JP2011124602A/ja active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS611066A (ja) * | 1984-06-13 | 1986-01-07 | Stanley Electric Co Ltd | プリント基板に装着されたｌｅｄチツプのモ−ルド方法 |
| JPS61295676A (ja) * | 1985-06-24 | 1986-12-26 | Sharp Corp | ホトカプラ |
| JPH0428269A (ja) * | 1990-05-23 | 1992-01-30 | Fujikura Ltd | Ｌｅｄベアチップの実装構造 |
| JPH04356974A (ja) * | 1991-05-13 | 1992-12-10 | Omron Corp | フォトカプラ及び半導体リレー |
| JPH05290669A (ja) * | 1992-01-22 | 1993-11-05 | Fujikura Ltd | 照光スイッチ |
| US5786589A (en) * | 1993-05-28 | 1998-07-28 | Kabushiki Kaisha Toshiba | Photoelectric converting device with anisotropically conductive film for connecting leads of wiring board and electrode pads of photoelectric converting device |
| JP2000323614A (ja) * | 1999-03-29 | 2000-11-24 | Interuniv Micro Electronica Centrum Vzw | イメージセンサ・ボールグリッドアレイ・パッケージ及びその製造方法 |
| JP2001185752A (ja) * | 1999-12-24 | 2001-07-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置とそれを用いた光信号入出力装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100364114C (zh) | 2008-01-23 |
| CN1550044A (zh) | 2004-11-24 |
| DE10297164T5 (de) | 2004-10-14 |
| TW560045B (en) | 2003-11-01 |
| WO2003021686A1 (en) | 2003-03-13 |
| US6633030B2 (en) | 2003-10-14 |
| JP2005502205A (ja) | 2005-01-20 |
| US20030042403A1 (en) | 2003-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011124602A (ja) | 表面実装可能な光結合素子パッケージ | |
| USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
| US7482204B2 (en) | Chip packaging process | |
| US7772036B2 (en) | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing | |
| EP2479810B1 (en) | Light-emitting device package and method of manufacturing the same | |
| US9093486B2 (en) | Molded leadframe substrate semiconductor package | |
| US20050051877A1 (en) | Semiconductor package having high quantity of I/O connections and method for fabricating the same | |
| KR20030018642A (ko) | 스택 칩 모듈 | |
| US20180122728A1 (en) | Semiconductor packages and methods for forming same | |
| EP2228843B1 (en) | Light emitting device package | |
| US8227271B1 (en) | Packaging method of wafer level chips | |
| KR100487135B1 (ko) | 볼그리드어레이패키지 | |
| US9761435B1 (en) | Flip chip cavity package | |
| JP4207791B2 (ja) | 半導体装置 | |
| US11792938B2 (en) | Method for fabricating carrier structure | |
| US9947605B2 (en) | Flip chip cavity package | |
| KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR100576889B1 (ko) | 반도체패키지 및 그 제조 방법 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JP2007095799A (ja) | 半導体装置、電子機器および半導体装置の製造方法 | |
| CN116344362A (zh) | 系统级封装方法及封装结构 | |
| CN116403920A (zh) | 系统级封装方法及封装结构 | |
| KR20100065787A (ko) | 기판, 상기 기판을 사용하는 반도체 패키지 및 상기 기판의제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110310 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130507 |