CN116344362A - 系统级封装方法及封装结构 - Google Patents

系统级封装方法及封装结构 Download PDF

Info

Publication number
CN116344362A
CN116344362A CN202310153359.1A CN202310153359A CN116344362A CN 116344362 A CN116344362 A CN 116344362A CN 202310153359 A CN202310153359 A CN 202310153359A CN 116344362 A CN116344362 A CN 116344362A
Authority
CN
China
Prior art keywords
substrate
optical device
plastic package
chip
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310153359.1A
Other languages
English (en)
Inventor
刘辉
沈鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202310153359.1A priority Critical patent/CN116344362A/zh
Publication of CN116344362A publication Critical patent/CN116344362A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开实施例提供一种系统级封装方法及封装结构，该方法包括：分别提供基板、光学器件、被动元件和芯片；将被动元件和芯片固定于基板，并且将芯片与基板电连接；在基板朝向被动元件和芯片的一侧整体注塑形成黑色塑封体，其中，形成黑色塑封体时，在基板上对应光学器件位置处形成预留区域；将光学器件固定于预留区域，并且将光学器件与基板电连接；在预留区域处注塑形成透明塑封体，透明塑封体包裹所述光学器件，以形成系统级封装体；透明塑封体的高度不低于黑色塑封体的高度。本方法提高了封装结构的可靠性、减小封装尺寸、使光学器件更好聚光、实现多个光学器件集成，且保证不同的光学器件可接收不同类型的光、减小翘曲。

Description

系统级封装方法及封装结构
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种系统级封装方法及封装结构。
背景技术
近几年，物联网技术发展迅速。物联网(Internet of Things，简称IoT)是指通过各种信息传感器、射频识别技术、全球定位系统、红外感应器、激光扫描器等各种装置与技术，实时采集任何需要监控、连接、互动的物体或过程，采集其声、光、热、电、力学、化学、生物、位置等各种需要的信息，通过各类可能的网络接入，实现物与物、物与人的泛在连接，实现对物品和过程的智能化感知、识别和管理。物联网是一个基于互联网、传统电信网等的信息承载体，它让所有能够被独立寻址的普通物理对象形成互联互通的网络。
物联网技术的核心是互联体的信息交互，这就需要用到各种传感器产品，其中光学传感器是很重要的组成部分。光学传感器广泛应用于航天、航空、国防科研、信息产业、机械、电力、能源、交通、冶金、石油、建筑、邮电、生物、医学、环保等领域。常见的光学器件封装采用透明塑封或者盖透明盖子的形式，然而光学器件封装完成要应用到产品上还需要外接很多的外围功能电路(例如信号增益部分)，即常说的系统级封装。传统的含有光学器件的系统级封装的封装方法是采用全透明封装或者盖透明盖子，但除了光学器件之外的器件都是使用黑色塑封料的，一旦使用全透明塑封就存在与黑色塑封料结合不好的可靠性问题，且全透明塑封料还存在很大的翘曲问题，此外还容易暴露产品用料清单，造成泄密；另一种是把光学传感器芯片单独封装，然后焊接到测试电路板上，但这种封装形式尺寸太大，不符合现代产品小型化，轻薄化的需求。系统级封装具有非常高的集成度，除光学传感器芯片即光学器件需要透光外其它器件均需要黑色塑封保护，如何使光学器件透光是个难题。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的系统级封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种系统级封装方法及封装结构。
本公共实施例的一方面提供一种系统级封装方法，所述方法
包括：
分别提供基板、光学器件、被动元件和芯片；
将所述被动元件和所述芯片固定于所述基板，并且将所述芯片与所述基板电连接；
在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体，其中，形成所述黑色塑封体时，在所述基板上对应所述光学器件位置处形成预留区域；
将所述光学器件固定于所述预留区域，并且将所述光学器件与所述基板电连接；
在所述预留区域处注塑形成透明塑封体，所述透明塑封体的周边包裹有所述黑色塑封体，以形成系统级封装体；其中，所述透明塑封体的高度不低于所述黑色塑封体的高度。
可选的，所述在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体，包括：
采用黑色塑封用模具，在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体；其中，
所述黑色塑封用模具设置有空腔和凸台，其中，在所述空腔内注塑形成黑色塑封体，在所述凸台处形成所述预留区域。
可选的，所述在所述预留区域处注塑形成透明塑封体，包括：
采用透明塑封用模具，在所述预留区域处注塑形成透明塑封体；其中，
所述透明塑封用模具为具有预设高度的平模，通过所述平模在所述预留区域处注塑形成所述透明塑封体；其中，
所述透明塑封用模具的预设高度不低于所述黑色塑封体的高度。
可选的，所述将所述被动元件和所述芯片固定于所述基板，包括：
将所述被动元件焊接于所述基板；
清洁所述基板，并将所述芯片通过粘结层固定于所述基板。
可选的，所述将所述光学器件固定于所述在所述预留区域，并且将所述光学器件与所述基板电连接，包括：
将所述光学器件焊接于所述基板上的所述预留区域；
通过键合线将所述光学器件与所述基板电连接。
可选的，所述透明塑封体的高度与所述黑色塑封体的高度相同。
可选的，所述将所述芯片与所述基板电连接，包括：
通过键合线将所述芯片与所述基板电连接。
可选的，所述形成系统级封装体之后，所述方法还包括：
对所述系统级封装体进行切分，形成独立的系统级封装结构。
本公开实施例的另一方面提供一种系统级封装结构，采用前文所述的封装方法封装形成，所述封装结构包括基板和设置于所述基板上的光学器件、被动元件和芯片；其中，
所述光学器件和所述芯片均与所述基板电连接；
在所述基板朝向所述光学器件的一侧且对应所述光学器件的位置处设置有透明塑封体；
在所述基板朝向所述光学器件的一侧，且在对应所述被动元件和所述芯片处设置有黑色塑封体，所述黑色塑封体包裹所述透明塑封体；其中，所述黑色塑封体的高度不高于所述透明塑封体。
可选的，还包括键合线，所述光学器件和所述芯片均通过所述键合线与所述基板电连接。
本公开实施的系统级封装方法及封装结构，封装方法采用透明塑封体和黑色塑封体相结合的形式，解决了传统系统封装中光学器件不能透光的问题。
封装方法采用透明塑封体和黑色塑封体相结合的形式，黑色塑封体包裹透明塑封体，且透明塑封体的周边包裹有黑色塑封体，解决了传统封装中全透明封装塑封料与大部分器件的黑色塑封料结合性不好的问题，本塑封方法只有光学器件区域为透明塑封体，黑色塑封体与透明塑封体结合性好，增加了含有光学器件系统封装的可靠性。
本公开实施例的封装方法相比传统光学器件先单独塑封后上测试板的封装形式，大大缩小了封装尺寸，可直接应用于产品，减少了封装次数，降低了封装周期。
本公开实施例的封装方法，可以实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰；
本公开实施例的封装方法，透明塑封体的周边包裹有黑色塑封体，且透明塑封体的高度不低于黑色塑封体的高度，解决了传统系统封装中全透明塑封时产生的产品翘曲问题，此外还不会暴露产品用料清单，不会造成泄密。
本公开实施例的封装方法解决了传统系统封装全透明塑封或盖透明盖子时无法对产品打标的问题。
附图说明
图1为本公开实施例一实施例中一种系统级封装方法的流程示意图；
图2～图10为本公开实施例另一实施例的一种系统级封装方法的封装工艺示意图；
图11为本公开实施例另一实施例的一种系统级封装结构的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1所示，本公开实施例的一方面提供一种系统级封装方法S100，该封装方法S100包括：
S110、分别提供基板、光学器件、被动元件和芯片。
具体地，如图2至图10所示，分别提供基板110、光学器件120、被动元件130和芯片140。
需要说明的是，基板110可以为金属框架、有机印制电路板或陶瓷基板，可以根据实际需要进行选择，本实施例不做具体限定。
仍需要说明的是，芯片140为裸芯片，芯片140可以为射频产品芯片、微机电系统芯片、传感器类芯片或滤光器等，本实施例不做具体限定。被动元件130可以是外围电路所需要的器件，例如信号增益的器件等等，本实施例也不做具体限定。
S120、将所述被动元件和所述芯片固定于所述基板，并且将所述芯片与所述基板电连接。
如图2所示，首先，将被动元件130焊接于基板110。
其次，清洁基板110。具体地，清洗烘烤贴装完被动元件130后的封装载板110，避免锡膏残留影响后续芯片140的键合工艺。
然后，如图2所示，将芯片140通过粘结层固定于基板110。具体地，将芯片140通过上片胶固定在基板110上。
需要说明的是，芯片贴装可以为单芯片贴装，可以为多芯片贴装，也可以为堆叠芯片贴装。以上所述芯片贴装方式均在此公开实施例的保护范围内。
最后，如图3所示，通过键合线150将芯片140与基板110进行电连接，实现芯片140与基板110之间的电气连接。
S130、在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体，其中，形成所述黑色塑封体时，在所述基板上对应所述光学器件位置处形成预留区域。
如图4至图7所示，在基板110朝向被动元件130和芯片140的一侧进行整体塑封形成黑色塑封体160，其中，形成黑色塑封体160时，在基板110上对应光学器件120的位置处形成预留区域170。
具体地，如图4和图6所示，采用黑色塑封用模具A，在基板110朝向被动元件130和芯片140的一侧整体注塑形成黑色塑封体160。也就是说，黑色塑封用模具A将整个基板110背离被动元件130和芯片140的一侧完全包裹住。
需要说明的是，在本实施例中，黑色塑封体160的材料可以采用黑色环氧树脂，也可以采用其他的黑色塑封料，可以根据实际需要进行选择，本实施例不做具体限定。
如图4和图6所示，黑色塑封用模具A设置有空腔a和凸台b，其中，空腔罩设在被动元件130和芯片140的上方，通过在空腔a内注塑黑色塑封料形成黑色塑封体160，黑色塑封体160包裹被动元件130和芯片140，对被动元件130和芯片140起到保护作用。
凸台b设置在需要贴装光学器件120的预留区域170处，这样在空腔a内注塑黑色塑封料形成黑色塑封体160时，在凸台b处形成预留区域170。
需要说明的是，黑色塑封用模具A可以设置有单独的空腔a和单独凸台b，也可以设置多个空腔a和多个凸台b，对于空腔a和凸台b的个数本实施例不做具体限定，可以根据光学器件的个数进行选择。例如，如图4所示，黑色塑封用模具A包括两个空腔a和一个凸台b，向黑色塑封用模具A注塑黑色塑封料后形成如图5所示的一个预留区域170。如图6所示，黑色塑封用模具A包括两个空腔a和两个凸台b，向黑色塑封用模具A注塑黑色塑封料后形成如图7所示的两个预留区域170，可以贴装两个光学器件120。
S140、将所述光学器件固定于所述预留区域，并且将所述光学器件与所述基板电连接。
如图8所示，将光学器件120固定于预留区域170，并将光学器件120与基板110电连接。
具体地，首先，将光学器件120焊接于基板110上的预留区域170。
其次，通过键合线150将光学器件120与基板110电连接，实现光学器件120与基板110的电气连接。
S150、在所述预留区域处注塑形成透明塑封体，所述透明塑封体包裹所述光学器件，以形成系统级封装体；其中，所述透明塑封体的高度不低于所述黑色塑封体的高度。
如图9和图10所示，在预留区域170处注塑体透明塑封料形成透明塑封体180，透明塑封体180包裹光学器件120，以形成系统级封装体。其中，透明塑封体180的高度不低于黑色塑封体160的高度，也就是说，透明塑封体180的顶部要露出，进行透光。
需要说明的是，透明塑封体180的材料可以是纯环氧树脂或者透明胶，可以根据实际需要进行选择，本实施例不做具体限定。
具体地，如图9和图10所示，注塑形成黑色塑封体160后，去除黑色塑封用模具A，采用透明塑封用模具(图中未示出)，在预留区域170处注塑透明塑封料形成透明塑封体180。其中，透明塑封用模具为具有预设高度的平模，也就是说，透明塑封用模具为现有技术中常用的平模，通过平模在预留区域170处注塑形成透明塑封体180。透明塑封体180包裹光学器件120，并且透明塑封体180的周边被黑色塑封体160包裹着，只有透明塑封体180的顶部是露出的。
其中，透明塑封用模具的预设高度不低于黑色塑封体160的高度。也就是说，采用透明塑封用模具形成透明塑封体180时，保证透明塑封体180的顶部露出。
优选的，如图9和图10所示，透明塑封体180的高度与黑色塑封体160的高度相同。也就是说，透明塑封体180的顶部与黑色塑封体160的顶部齐平。
示例性的，形成系统级封装体之后，所述方法还包括：
对系统级封装体进行切分，形成独立的系统级封装结构。
需要说明的是，切割形成独立的系统级封装结构后，可以根据具体的封装要求进行相应的封装步骤。例如，如果基板110采用BGA的引出方式，则需要在基板110背离光学器件120的一侧进行植球，形成焊球。本实施例对于切割形成独立的系统级封装结构之后的封装步不做具体限定，可以根据实际需要进行选择。
本公开实施的系统级封装方法及封装结构，封装方法采用透明塑封体和黑色塑封体相结合的形式，解决了传统系统封装中光学器件不能透光的问题。
封装方法采用透明塑封体和黑色塑封体相结合的形式，黑色塑封体包裹透明塑封体，且透明塑封体的周边包裹有黑色塑封体，解决了传统封装中全透明封装塑封料与大部分器件的黑色塑封料结合性不好的问题，本塑封方法只有光学器件区域为透明塑封体，黑色塑封体与透明塑封体结合性好，增加了含有光学器件系统封装的可靠性。
本公开实施例的封装方法相比传统光学器件先单独塑封后上测试板的封装形式，大大缩小了封装尺寸，可直接应用于产品，减少了封装次数，降低了封装周期。
本公开实施例的封装方法，可以实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰；
本公开实施例的封装方法，透明塑封体的周边包裹有黑色塑封体，且透明塑封体的高度不低于黑色塑封体的高度，解决了传统系统封装中全透明塑封时产生的产品翘曲问题，此外还不会暴露产品用料清单，不会造成泄密。
本公开实施例的封装方法解决了传统系统封装全透明塑封或盖透明盖子时无法对产品打标的问题。
如图11所示，本公开实施例的另一方面提供一种系统级封装结构100，采用前文的封装方法S100封装形成，系统级封装方法S100的具体封装步骤前文已进行详细的描述，在此不再赘述。
封装结构100包括基板110和设置于基板上的光学器件120、被动元件130和芯片140。其中，被动元件130和芯片140围设在光学器件120的周边，组成光学器件120的外围电路。
光学器件120和芯片140均与基板110电连接。
在基板110朝向光学器件120的一侧且对应光学器件120的位置处设置有透明塑封体180。透明塑封体180包裹光学器件120。透明塑封体180可以采用纯环氧树脂材料或者透明胶制作形成，也可以采用其他的塑封材料，本实施例不做具体限定。
在基板110朝向光学器件120的一侧，且在对应被动元件130和芯片140处设置有黑色塑封体160，黑色塑封体160被动元件130和芯片140，并且黑色塑封体160包裹透明塑封体180。其中，黑色塑封体160的高度不高于透明塑封体180。也就是说，黑色塑封体160包裹在透明塑封体180的周边，仅露出透明塑封体180的顶部。
示例性的，如图11所示，黑色塑封体160与透明塑封体180的高度相同。也就是说，黑色塑封体160的顶部与透明塑封体180的顶部齐平。
如图11所示，封装结构100还包括键合线150，光学器件120和芯片140均通过键合线150与基板110电连接，实现光学器件120和芯片140与基板110之间的电气连接。
本公开实施例的系统级封装结构，封装结构包括基板和设置于基板上的光学器件、被动元件和芯片。其中，光学器件和芯片均与基板电连接。在基板朝向光学器件的一侧且对应光学器件的位置处设置有透明塑封体。在基板朝向光学器件的一侧，且在对应被动元件和芯片处设置有黑色塑封体，黑色塑封体包裹透明塑封体。其中，黑色塑封体的高度不高于透明塑封体。该封装结构解决了光学器件的透光问题，可靠性强，封装尺寸小，可直接应用于产品，可实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰，减小了翘曲，并可在产品上进行打标。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。

Claims (10)

1.一种系统级封装方法，其特征在于，所述方法包括：
分别提供基板、光学器件、被动元件和芯片；
将所述被动元件和所述芯片固定于所述基板，并且将所述芯片与所述基板电连接；
在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体，其中，形成所述黑色塑封体时，在所述基板上对应所述光学器件位置处形成预留区域；
将所述光学器件固定于所述预留区域，并且将所述光学器件与所述基板电连接；
在所述预留区域处注塑形成透明塑封体，所述透明塑封体包裹所述光学器件，以形成系统级封装体；其中，所述透明塑封体的高度不低于所述黑色塑封体的高度。
2.根据权利要求1所述的方法，其特征在于，所述在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体，包括：
采用黑色塑封用模具，在所述基板朝向所述被动元件和所述芯片的一侧整体注塑形成黑色塑封体；其中，
所述黑色塑封用模具设置有空腔和凸台，其中，在所述空腔内注塑形成黑色塑封体，在所述凸台处形成所述预留区域。
3.根据权利要求1所述的方法，其特征在于，所述在所述预留区域处注塑形成透明塑封体，包括：
采用透明塑封用模具，在所述预留区域处注塑形成透明塑封体；其中，
所述透明塑封用模具为具有预设高度的平模，通过所述平模在所述预留区域处注塑形成所述透明塑封体；其中，
所述透明塑封用模具的预设高度不低于所述黑色塑封体的高度。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述被动元件和所述芯片固定于所述基板，包括：
将所述被动元件焊接于所述基板；
清洁所述基板，并将所述芯片通过粘结层固定于所述基板。
5.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述光学器件固定于所述在所述预留区域，并且将所述光学器件与所述基板电连接，包括：
将所述光学器件焊接于所述基板上的所述预留区域；
通过键合线将所述光学器件与所述基板电连接。
6.根据权利要求1至3任一项所述的方法，其特征在于，所述透明塑封体的高度与所述黑色塑封体的高度相同。
7.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述芯片与所述基板电连接，包括：
通过键合线将所述芯片与所述基板电连接。
8.根据权利要求1至3任一项所述的方法，其特征在于，所述形成系统级封装体之后，所述方法还包括：
对所述系统级封装体进行切分，形成独立的系统级封装结构。
9.一种系统级封装结构，其特征在于，采用权利要求1至8任一项所述的封装方法封装形成，所述封装结构包括基板和设置于所述基板上的光学器件、被动元件和芯片；其中，
所述光学器件和所述芯片均与所述基板电连接；
在所述基板朝向所述光学器件的一侧且对应所述光学器件的位置处设置有透明塑封体；
在所述基板朝向所述光学器件的一侧，且在对应所述被动元件和所述芯片处设置有黑色塑封体，所述黑色塑封体包裹所述透明塑封体；其中，所述黑色塑封体的高度不高于所述透明塑封体。
10.根据权利要求9所述的封装结构，其特征在于，还包括键合线，所述光学器件和所述芯片均通过所述键合线与所述基板电连接。
CN202310153359.1A 2023-02-21 2023-02-21 系统级封装方法及封装结构 Pending CN116344362A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310153359.1A CN116344362A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310153359.1A CN116344362A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN116344362A true CN116344362A (zh) 2023-06-27

Family

ID=86893943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310153359.1A Pending CN116344362A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN116344362A (zh)

Similar Documents

Publication Publication Date Title
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
US5262927A (en) Partially-molded, PCB chip carrier package
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
US20070108561A1 (en) Image sensor chip package
CN108512523B (zh) 压电声波器件的封装方法及封装结构
JP2005502205A (ja) 表面実装可能な光結合素子パッケージ
JP2006523964A (ja) 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
US9082607B1 (en) Molded leadframe substrate semiconductor package
JPH09129780A (ja) Ｉｃパッケージ、光センサｉｃパッケージおよびこれらの組立方法
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
US20090057799A1 (en) Sensor semiconductor device and method for fabricating the same
KR20120119395A (ko) 발광소자 패키지 및 그 제조방법
US6693364B2 (en) Optical integrated circuit element package and process for making the same
CN109417107A (zh) 光传感器用封装体、光传感器装置以及电子模块
CN103928352A (zh) 用于制作半导体芯片面板的方法
US20150035133A1 (en) Electronic modules and methods of making electronic modules
US20030193018A1 (en) Optical integrated circuit element package and method for making the same
TWI538113B (zh) 微機電晶片封裝及其製造方法
US7078791B1 (en) Chip on board package for imager
US6441453B1 (en) Clear coating for digital and analog imagers
CN116344362A (zh) 系统级封装方法及封装结构
CN116403920A (zh) 系统级封装方法及封装结构
US11322666B2 (en) Optoelectronic device
CN211555857U (zh) 芯片的封装结构
CN209626212U (zh) 一种wlp器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination