CN116403920A - 系统级封装方法及封装结构 - Google Patents

系统级封装方法及封装结构 Download PDF

Info

Publication number
CN116403920A
CN116403920A CN202310146957.6A CN202310146957A CN116403920A CN 116403920 A CN116403920 A CN 116403920A CN 202310146957 A CN202310146957 A CN 202310146957A CN 116403920 A CN116403920 A CN 116403920A
Authority
CN
China
Prior art keywords
plastic package
optical device
package
package body
transparent plastic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310146957.6A
Other languages
English (en)
Inventor
刘辉
沈鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN202310146957.6A priority Critical patent/CN116403920A/zh
Publication of CN116403920A publication Critical patent/CN116403920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本公开实施例提供一种系统级封装方法及封装结构，该方法包括：提供封装载板、光学器件、外围电路贴装器件和外围电路芯片；将光学器件、外围电路贴装器件和外围电路芯片固定于封装载板；将光学器件和外围电路芯片分别与封装载板进行电气互连；在封装载板朝向光学器件的一侧且对应光学器件位置处形成透明塑封体，透明塑封体包裹光学器件；在封装载板朝向光学器件的一侧，且在透明塑封体以外的区域形成黑色塑封体，黑色塑封体包裹透明塑封体，以形成封装体；黑色塑封体的高度不高于透明塑封体的高度。本方法提高了封装结构的可靠性、减小封装尺寸、使光学器件更好聚光、实现多个光学器件集成，且保证不同的光学器件可接收不同类型的光、减小翘曲。

Description

系统级封装方法及封装结构
技术领域
本公开实施例属于半导体封装技术领域，具体涉及一种系统级封装方法及封装结构。
背景技术
近几年，物联网技术发展迅速。物联网(Internet of Things，简称IoT)是指通过各种信息传感器、射频识别技术、全球定位系统、红外感应器、激光扫描器等各种装置与技术，实时采集任何需要监控、连接、互动的物体或过程，采集其声、光、热、电、力学、化学、生物、位置等各种需要的信息，通过各类可能的网络接入，实现物与物、物与人的泛在连接，实现对物品和过程的智能化感知、识别和管理。物联网是一个基于互联网、传统电信网等的信息承载体，它让所有能够被独立寻址的普通物理对象形成互联互通的网络。
物联网技术的核心是互联体的信息交互，这就需要用到各种传感器产品，其中光学传感器是很重要的组成部分。光学传感器广泛应用于航天、航空、信息产业、机械、电力、能源、交通、冶金、石油、建筑、邮电、生物、医学、环保等领域。常见的光学器件封装采用透明塑封或者盖透明盖子的形式，然而光学器件封装完成要应用到产品上还需要外接很多的外围功能电路(例如信号增益部分)，即常说的系统级封装。传统的含有光学器件的系统级封装的封装方法是采用全透明封装或者盖透明盖子，但除了光学器件之外的器件都是使用黑色塑封料的，一旦使用全透明塑封就存在与黑色塑封料结合不好的可靠性问题，且全透明塑封料还存在很大的翘曲问题，此外还容易暴露产品用料清单，造成泄密；另一种是把光学传感器芯片单独封装，然后焊接到测试电路板上，但这种封装形式尺寸太大，不符合现代产品小型化，轻薄化的需求。系统级封装具有非常高的集成度，除光学传感器芯片即光学器件需要透光外其它器件均需要黑色塑封保护，如何使光学器件透光是个难题。
针对上述问题，有必要提出一种设计合理且可以有效解决上述问题的系统级封装方法及封装结构。
发明内容
本公开实施例旨在至少解决现有技术中存在的技术问题之一，提供一种系统级封装方法及封装结构。
本开实施例的一方面提供一种系统级封装方法，所述封装方
法包括：
分别提供封装载板、光学器件、外围电路贴装器件和外围电路芯片；
将所述光学器件、所述外围电路贴装器件和所述外围电路芯片分别固定于所述封装载板；
将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连；
在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体，所述透明塑封体包裹所述光学器件；
在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体，所述黑色塑封体包裹所述透明塑封体，以形成封装体；其中，所述黑色塑封体的高度不高于所述透明塑封体的高度。
可选的，所述在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体，包括：
采用第一塑封模具在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体；其中，
所述第一塑封模具为设置有至少一个朝向所述光学器件的腔体凸台，通过所述腔体凸台注塑透明塑封料以形成所述透明塑封体。
可选的，所述在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体，包括：
去除所述第一塑封模具；
采用第二塑封模具在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体；其中，
所述第二塑封模具为具有预设高度的平模，通过所述平模注塑黑色塑封料以形成所述黑色塑封体；其中，
所述第二塑封模具的预设高度不高于所述透明塑封体的高度。
可选的，所述黑色塑封体的高度与所述透明塑封体的高度相同。
可选的，所述将所述光学器件、所述外围电路贴装器件和所述外围电路芯片分别固定于所述封装载板，包括：
将所述光学器件和所述外围电路贴装器件焊接于所述封装载板；
清洁所述封装载板，并将所述外围电路芯片通过粘结层固定于所述封装载板。
可选的，所述将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连，包括：
通过键合线将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连。
可选的，所述在所述透明塑封体以外的区域形成黑色塑封体，以形成封装体之后，所述方法还包括：
对所述封装体进行切割，形成独立的封装结构。
本公开实施例的另一方面提供一种系统级封装结构，采用前文所述的封装方法封装形成，所述封装结构包括封装载板和设置于所述封装载板上的光学器件、外围电路贴装器件和外围电路芯片；其中，
所述光学器件和所述外围电路芯片均与所述封装载板电连接；
在所述封装载板朝向所述光学器件且对应所述光学器件的位置处设置有透明塑封体；
在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域设置有黑色塑封体，所述黑色塑封体包裹所述透明塑封体；其中，所述黑色塑封体的高度不高于所述透明塑封体的高度。
可选的，所述黑色塑封体与所述透明塑封体的高度相同。
可选的，还包括键合线，所述光学器件和所述外围电路芯片均通过所述键合线与所述封装载板电连接。
本公开实施的系统级封装方法及封装结构，封装方法采用透明塑封体和黑色塑封体相结合的形式，解决了传统系统封装中光学器件不能透光的问题。
封装方法采用透明塑封体和黑色塑封体相结合的形式，黑色塑封体包裹透明塑封体，且黑色塑封体的高度不高于透明塑封体的高度，解决了传统封装中全透明封装塑封料与大部分器件的黑色塑封料结合性不好的问题，本塑封方法只有光学器件区域为透明塑封体，黑色塑封体与透明塑封体结合性好，增加了含有光学器件系统封装的可靠性。
本公开实施例的封装方法相比传统光学器件先单独塑封后上测试板的封装形式，大大缩小了封装尺寸，可直接应用于产品，减少了封装次数，降低了封装周期。
本公开实施例的封装方法，可以实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰；
本公开实施例的封装方法，黑色塑封体包裹透明塑封体，且黑色塑封体的高度不高于透明塑封体的高度，解决了传统系统封装中全透明塑封时产生的产品翘曲问题，此外还不会暴露产品用料清单，不会造成泄密。
本公开实施例的封装方法解决了传统系统封装全透明塑封或盖透明盖子时无法对产品打标的问题。
附图说明
图1为本公开实施例一实施例中一种系统级封装方法的流程示意图；
图2～图7为本公开实施例另一实施例的一种系统级封装方法的封装工艺示意图；
图8为本公开实施例另一实施例的一种系统级封装结构的结构示意图。
具体实施方式
为使本领域技术人员更好地理解本公开实施例的技术方案，下面结合附图和具体实施方式对本公开实施例作进一步详细描述。
如图1所示，本公开实施例的一方面提供一种系统级封装方法S100，所述封装方法S100包括：
S110、分别提供封装载板、光学器件、外围电路贴装器件和外围电路芯片。
具体地，如图2所示，分别提供封装载板110、光学器件120、外围电路贴装器件130和外围电路芯片140。
需要说明的是，封装载板110可以为金属框架、有机印制电路板或陶瓷基板，可以根据实际需要进行选择，本实施例不做具体限定。
仍需要说明的是，外围电路芯片140为裸芯片，外围电路芯片140可以为射频产品芯片、微机电系统芯片、传感器类芯片或滤光器等，本实施例不做具体限定。外围电路贴装器件130可以是外围电路所需要的器件，例如信号增益的器件等等，本实施例也不做具体限定。
S120、将所述光学器件、所述外围电路贴装器件和所述外围电路芯片分别固定于所述封装载板。
如图2所示，首先，将光学器件120和外围电路贴装器件130焊接于封装载板110。也就是说，通过表面贴装工艺将光学器件120和外围电路贴装器件130焊接于封装载板110。
其次，清洁封装载板110。具体地，清洗烘烤贴装完光学器件120和外围电路贴装器件130后的封装载板110，避免锡膏残留影响后续外围电路芯片140的键合工艺。
最后，将外围电路芯片140通过粘结层固定于封装载板110。具体地，将外围电路芯片140通过上片胶固定在封装载板110上。
需要说明的是，芯片贴装可以为单芯片贴装，可以为多芯片贴装，也可以为堆叠芯片贴装。以上所述芯片贴装方式均在此公开实施例的保护范围内。
S130、将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连。
具体地，如图3所示，通过键合线150将光学器件120和外围电路芯片140分别与封装载板110朝向光学器件120的一侧进行电连接，进而实现与封装载板110之间的电气互连。
需要说明的是，键合线150可以为金线，引线，铜线或合金线等，本实施例不做具体限定，可以根据实际需要进行限定。
S140、在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体，所述透明塑封体包裹所述光学器件。
如图4和图6所示，在封装载板110朝向光学器件120的一侧且对应光学器件120的位置处形成透明塑封体160，透明塑封体包裹光学器件120。
具体地，如图4和图6所示，采用第一塑封模具A在封装载板110朝向光学器件120的一侧且对应光学器件120位置处形成如图5和图7所示的透明塑封体160。第一塑封模具A也就是透明塑封料专用模具，第一塑封模具A仅用来注塑特定的透光区域。在本实施例中，第一塑封模具A仅用来注塑需要透光的光学器件120所在的区域。当然，透光区域包括但不限于光学传感器芯片区域、LED区域、激光雷达芯片区域等所有需要透光的光学器件。
需要说明的是，在本实施例中，透明塑封体160的材料可以采用纯环氧树脂材料等，也可以采用透明胶等，可以根据实际需要进行选择。
如图4和图6所示，第一塑封模具A为设置有至少一个朝向光学器件120的腔体凸台，通过腔体凸台注塑透明塑封料以形成透明塑封体160。具体地，第一塑封模具A的腔体凸台围设在光学器件120上，第一塑封模具A顶部的平台将不需要注塑透明塑封料的外围电路贴装器件130和外围电路芯片140进行遮挡。这样，在注塑透明塑封料时，可以通过第一塑封模具A顶部的侧边缘区域的开口向腔体凸台内注塑透明塑封料，这样就可以仅在光学器件120处形成透明塑封体160。
需要说明的是，第一塑封模具A可以根据需要注塑透明塑封料的透光区域的个数来设置腔体凸台的个数，对于腔体凸台的个数本实施例不做具体限定，可以根据实际需要进行选择。如图4所示，为只有一个透光区域时第一塑封模具A的结构，第一塑封模具A具有一个腔体凸台，通过向第一塑封模具A的腔体凸台注塑透明塑封料形成如图5所示的透明塑封体160。如图6所示，为有两个透光区域时的第一塑封模具A的结构，第一塑封模具A具有两个腔体凸台，分别向两个腔体凸台注塑透明塑封料形成如图7所示的透明塑封体160。
S150、在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体，以形成封装体；其中，所述黑色塑封体的高度不高于所述透明塑封体的高度。
如图5和图7所示，在封装载板110朝向光学器件120的一侧，且在透明塑封体160以外的区域形成黑色塑封体170，黑色塑封体170包裹透明塑封体160，以形成封装体。黑色塑封体170可以采用黑色环氧树脂材料制作形成，也可以采用其他的塑封材料，本实施例不做具体限定。
其中，黑色塑封体170的高度不高于透明塑封体160的高度，也就是说，需要保证透明塑封体160的顶部露出进行透光。
具体地，如图5和图7所示，注塑完透明塑封体160后，将第一塑封模具A去除，然后采用第二塑封模具在封装载板110朝向光学器件120的一侧，且在透明塑封体160以外的区域形成黑色塑封体170。也就是说，形成的黑色塑封体170围设包裹在透明塑封体160的周边，只将透明塑封体160的顶部露出。
如图5和图7所示，第二塑封模具(图中未示出)为具有预设高度的平模，通过平模注塑黑色塑封料以形成黑色塑封体170。其中，第二塑封模具是现有技术中塑封时常用的平模。也就是说，形成透明塑封体160后，再采用具有预设高度的平模在透明塑封体160以外的区域注塑形成黑色塑封体170。
其中，第二塑封模具的预设高度不高于透明塑封体160的高度。也就是说，采用第二塑封模具在形成黑色塑封体170时，保证黑色塑封体170的顶部不会包裹透明塑封体160的顶部，也就是保证透明塑封体160的顶部露出。
优选的，如图5和图7所示，在本实施例中，黑色塑封体170的高度与透明塑封体160的高度相同。也就是说，黑色塑封体170的顶部与透明塑封体160的顶部齐平。
示例性的，在透明塑封体160以外的区域形成黑色塑封体170，以形成封装体之后，所述方法还包括：
对封装体进行切割，形成独立的封装结构。
需要说明的是，切割形成独立的封装结构后，可以根据具体的封装要求进行相应的封装步骤。例如，如果封装载板110采用BGA的引出方式，则需要在封装载板110背离光学器件120的一侧进行植球，形成焊球。本实施例对于切割形成独立的封装结构之后的封装步不做具体限定，可以根据实际需要进行选择。
本公开实施的系统级封装方法及封装结构，封装方法采用透明塑封体和黑色塑封体相结合的形式，解决了传统系统封装中光学器件不能透光的问题。
封装方法采用透明塑封体和黑色塑封体相结合的形式，黑色塑封体包裹透明塑封体，且黑色塑封体的高度不高于透明塑封体的高度，解决了传统封装中全透明封装塑封料与大部分器件的黑色塑封料结合性不好的问题；盖透明盖子的封装由于内部是一个腔体，很容易困气，本塑封方法只有光学器件区域为透明塑封体，黑色塑封体与透明塑封体结合性好，增加了含有光学器件系统封装的可靠性。
本公开实施例的封装方法相比传统光学器件先单独塑封后上测试板的封装形式，大大缩小了封装尺寸，可直接应用于产品，减少了封装次数，降低了封装周期。
本公开实施例的封装方法，可以实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰；
本公开实施例的封装方法，黑色塑封体包裹透明塑封体，且黑色塑封体的高度不高于透明塑封体的高度，解决了传统系统封装中全透明塑封时产生的产品翘曲问题，此外还不会暴露产品用料清单，不会造成泄密。
本公开实施例的封装方法解决了传统系统封装全透明塑封或盖透明盖子时无法对产品打标的问题。
如图8所示，本公开实施例的另一方面提供一种系统级封装结构100，采用前文所述的系统级封装方法S100封装形成，系统级封装方法S100的具体封装步骤前文已进行详细的描述，在此不再赘述。
如图8所示，封装结构100包括封装载板110和设置于封装载板上的光学器件120、外围电路贴装器件130和外围电路芯片140。其中，光学器件120和外围电路芯片140均与封装载板110电连接。
在封装载板110朝向光学器件120且对应光学器件120的位置处设置有透明塑封体160。透明塑封体160包裹光学器件120，对光学器件120不仅起到保护的作用，还能透光。透明塑封体160可以采用纯环氧树脂材料制作形成，也可以采用其他的塑封材料，本实施例不做具体限定。
在封装载板110朝向光学器件120的一侧，且在透明塑封体160以外的区域设置有黑色塑封体170，黑色塑封体170包裹透明塑封体160。其中，黑色塑封体170的高度不高于透明塑封体160的高度。也就是说，黑色塑封体170包裹在透明塑封体160的周边，仅露出透明塑封体160的顶部。黑色塑封体170可以采用黑色环氧树脂材料制作形成，也可以采用其他的塑封材料，本实施例不做具体限定。
示例性的，如图所示，黑色塑封体170与透明塑封体160的高度相同。也就是说，黑色塑封体170的顶部与透明塑封体160的顶部齐平。
如图8所示，封装结构100还包括键合线150，光学器件120和外围电路芯片140均通过键合线150与封装载板110电连接。
本公开实施例的系统级封装结构，封装结构包括封装载板和设置于封装载板上的光学器件、外围电路贴装器件和外围电路芯片。其中，光学器件和外围电路芯片均与封装载板电连接。在封装载板朝向光学器件且对应光学器件的位置处设置有透明塑封体。在封装载板朝向光学器件的一侧，且在透明塑封体以外的区域设置有黑色塑封体，黑色塑封体包裹透明塑封体。其中，黑色塑封体的高度不高于透明塑封体的高度。该封装结构解决了光学器件的透光问题，可靠性强，封装尺寸小，可直接应用于产品，可实现多个光学器件同时裸露，防止光的散射，保证不同的光学器件可以接收不同的光或发出的光不被干扰，减小了翘曲，并可在产品上进行打标。
可以理解的是，以上实施方式仅仅是为了说明本公开实施例的原理而采用的示例性实施方式，然而本公开实施例并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开实施例的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开实施例的保护范围。

Claims (10)

1.一种系统级封装方法，其特征在于，所述封装方法包括：
分别提供封装载板、光学器件、外围电路贴装器件和外围电路芯片；
将所述光学器件、所述外围电路贴装器件和所述外围电路芯片分别固定于所述封装载板；
将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连；
在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体，所述透明塑封体包裹所述光学器件；
在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体，所述黑色塑封体包裹所述透明塑封体，以形成封装体；其中，所述黑色塑封体的高度不高于所述透明塑封体的高度。
2.根据权利要求1所述的封装方法，其特征在于，所述在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体，包括：
采用第一塑封模具在所述封装载板朝向所述光学器件的一侧且对应所述光学器件位置处形成透明塑封体；其中，
所述第一塑封模具为设置有至少一个朝向所述光学器件的腔体凸台，通过所述腔体凸台注塑透明塑封料以形成所述透明塑封体。
3.根据权利要求2所述的封装方法，其特征在于，所述在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体，包括：
去除所述第一塑封模具；
采用第二塑封模具在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域形成黑色塑封体；其中，
所述第二塑封模具为具有预设高度的平模，通过所述平模注塑黑色塑封料以形成所述黑色塑封体；其中，
所述第二塑封模具的预设高度不高于所述透明塑封体的高度。
4.根据权利要求1至3任一项所述的封装方法，其特征在于，所述黑色塑封体的高度与所述透明塑封体的高度相同。
5.根据权利要求1至3任一项所述的封装方法，其特征在于，所述将所述光学器件、所述外围电路贴装器件和所述外围电路芯片分别固定于所述封装载板，包括：
将所述光学器件和所述外围电路贴装器件焊接于所述封装载板；
清洁所述封装载板，并将所述外围电路芯片通过粘结层固定于所述封装载板。
6.根据权利要求1至3任一项所述的封装方法，其特征在于，所述将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连，包括：
通过键合线将所述光学器件和所述外围电路芯片分别与所述封装载板进行电气互连。
7.根据权利要求1至3任一项所述的封装方法，其特征在于，所述在所述透明塑封体以外的区域形成黑色塑封体，以形成封装体之后，所述方法还包括：
对所述封装体进行切割，形成独立的封装结构。
8.一种系统级封装结构，其特征在于，采用权利要求1至7任一项所述的封装方法封装形成，所述封装结构包括封装载板和设置于所述封装载板上的光学器件、外围电路贴装器件和外围电路芯片；其中，
所述光学器件和所述外围电路芯片均与所述封装载板电连接；
在所述封装载板朝向所述光学器件且对应所述光学器件的位置处设置有透明塑封体；
在所述封装载板朝向所述光学器件的一侧，且在所述透明塑封体以外的区域设置有黑色塑封体，所述黑色塑封体包裹所述透明塑封体；其中，所述黑色塑封体的高度不高于所述透明塑封体的高度。
9.根据权利要求8所述的封装结构，其特征在于，所述黑色塑封体与所述透明塑封体的高度相同。
10.根据权利要求8所述的封装结构，其特征在于，还包括键合线，所述光学器件和所述外围电路芯片均通过所述键合线与所述封装载板电连接。
CN202310146957.6A 2023-02-21 2023-02-21 系统级封装方法及封装结构 Pending CN116403920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310146957.6A CN116403920A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310146957.6A CN116403920A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Publications (1)

Publication Number Publication Date
CN116403920A true CN116403920A (zh) 2023-07-07

Family

ID=87013070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310146957.6A Pending CN116403920A (zh) 2023-02-21 2023-02-21 系统级封装方法及封装结构

Country Status (1)

Country Link
CN (1) CN116403920A (zh)

Similar Documents

Publication Publication Date Title
CN108512523B (zh) 压电声波器件的封装方法及封装结构
CN102339763B (zh) 装配集成电路器件的方法
KR100884199B1 (ko) 몰디드 플라스틱 에어리어 어레이 패키지의 패키지 적층을위한 상호 연결 구조 및 형성
US7102213B2 (en) Leadframe-based housing, leadframe strip, surface-mounted optoelectronic-component, and production method
US4303934A (en) Molded lead frame dual in line package including a hybrid circuit
JP2011124602A (ja) 表面実装可能な光結合素子パッケージ
US20090057799A1 (en) Sensor semiconductor device and method for fabricating the same
US9099294B1 (en) Molded leadframe substrate semiconductor package
EP3138126B1 (en) Electronic assembly comprising a carrier structure made from a printed circuit board
JP2006523964A (ja) 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
CN101804959A (zh) 半导体封装及其制造方法
KR20030018642A (ko) 스택 칩 모듈
CN113130434B (zh) 封装结构及其制造方法
US6693364B2 (en) Optical integrated circuit element package and process for making the same
KR20120119395A (ko) 발광소자 패키지 및 그 제조방법
CN109417107A (zh) 光传感器用封装体、光传感器装置以及电子模块
US7362038B1 (en) Surface acoustic wave (SAW) device package and method for packaging a SAW device
TWI538113B (zh) 微機電晶片封裝及其製造方法
US7078791B1 (en) Chip on board package for imager
US6441453B1 (en) Clear coating for digital and analog imagers
CN116403920A (zh) 系统级封装方法及封装结构
CN116344362A (zh) 系统级封装方法及封装结构
US20180240738A1 (en) Electronic package and fabrication method thereof
US20090179290A1 (en) Encapsulated imager packaging
US8084790B2 (en) Image sensing device and packaging method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination