KR20150109367A - 복수의 광전자 소자의 제조 방법 및 광전자 소자 - Google Patents

복수의 광전자 소자의 제조 방법 및 광전자 소자 Download PDF

Info

Publication number
KR20150109367A
KR20150109367A KR1020157019811A KR20157019811A KR20150109367A KR 20150109367 A KR20150109367 A KR 20150109367A KR 1020157019811 A KR1020157019811 A KR 1020157019811A KR 20157019811 A KR20157019811 A KR 20157019811A KR 20150109367 A KR20150109367 A KR 20150109367A
Authority
KR
South Korea
Prior art keywords
potting material
semiconductor bodies
semiconductor
metal layer
contact structures
Prior art date
Application number
KR1020157019811A
Other languages
English (en)
Other versions
KR102276800B1 (ko
Inventor
토니 알브레트
토마스 쉴러레트
알버트 슈나이더
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20150109367A publication Critical patent/KR20150109367A/ko
Application granted granted Critical
Publication of KR102276800B1 publication Critical patent/KR102276800B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은, 콘택 구조들(4)을 갖는 보조 지지 웨이퍼(1)를 제공하는 단계로서, 보조 지지 웨이퍼는 유리, 사파이어 또는 반도체 재료를 포함하는 것인 단계; 복수의 복사선-방출 반도체 본체들(5)을 콘택 구조들(4)에 형성하는 단계; 적어도 콘택 구조들(4)을 포팅 물질(10)로 캡슐화하는 단계; 및 보조 지지 웨이퍼(1)를 제거하는 단계를 포함하는, 복수의 광전자 소자를 제조하는 방법에 관한 것이다. 본 발명은 또한 광전자 소자에 관한 것이다.

Description

복수의 광전자 소자의 제조 방법 및 광전자 소자{METHOD FOR PRODUCING A PLURALITY OF OPTOELECTRONIC COMPONENTS, AND OPTOELECTRONIC COMPONENT}
복수의 광전자 소자들의 제조 방법 및 광전자 소자가 명시된다.
복수의 광전자 소자들의 제조 방법 및 광전자 소자는, 예를 들어 하기 문헌들: 국제공개 제WO 2007/025515호, 제WO 2012/000943호에 기술된다.
광전자 소자를 제조하기 위한 비용-효율적인 방법이 명시될 것이다. 또한, 콤팩트 구성을 갖는 광전자 소자가 명시될 것이다.
상기 목적들은 청구항 제1항의 단계들을 갖는 방법 및 청구항 제18항의 특징부들을 갖는 광전자 소자에 의해 달성된다.
상기 방법 및 광전자 소자의 유리한 개선점들 및 실시양태들은 종속항들에 명시된다.
복수의 광전자 소자들을 제조하는 방법에서, 콘택 구조들을 갖는 보조 캐리어 웨이퍼가 제공된다. 보조 캐리어 웨이퍼는 유리, 사파이어, 또는 예를 들어 규소와 같은 반도체 재료를 갖는 것이 바람직하다. 보조 캐리어 웨이퍼는 또한 유리, 사파이어, 또는 예를 들어 규소와 같은 반도체 재료로 이루어질 수 있다. 복수의 복사선-방출 반도체 본체들을 콘택 구조들에 형성한다. 복사선-방출 반도체 본체들은 복사선 방출 표면으로부터 제1 파장 범위의 전자기 복사선을 방출할 수 있다. 적어도 콘택 구조들은 포팅 물질(potting mass)을 이용하여 캡슐화된다. 보조 캐리어 웨이퍼는 수득된 복합체로부터 제거되는 것이 바람직하다. 보조 캐리어 웨이퍼는 이후의 소자들의 복합체로부터 완전히 제거되는 것이 특히 바람직하다.
방법은, 복수의 광전자 소자들을 제조하기 위해 가완성된(prefinished) 하우징 대신 보조 캐리어 웨이퍼가 사용되는 개념을 이용한다. 이 경우 보조 캐리어 웨이퍼는 일반적으로, 완성된 소자에서 이후에 더 이상 포함되지 않는다. 보조 캐리어 웨이퍼는 광전자 소자들의 제조 동안 반도체 본체의 기계적 안정화를 위해 사용된다. 또한, 광전자 소자들을 제조하기 위한 개별 방법 단계들은 보조 캐리어 웨이퍼로 인해 웨이퍼 레벨 상에서 용이하게 수행될 수 있다. 따라서, 재료 및 가공 비용이 유리하게 절감되며 제조 방법의 개별 공정 단계들의 전반적인 최적화가 가능하다. 또한, 개별 제조 단위들, 예를 들어 보조 캐리어 웨이퍼가 용이하게 크기조정될 수 있다.
또한, 제안된 방법을 이용하여, 완성된 소자들의 특히 콤팩트하고/하거나 평탄한 구성이 달성된다. 콤팩트 구성은 유리하게는 완성된 소자의 작동시 반도체 본체로부터 매우 양호한 방열을 초래한다.
또한, 제안된 방법을 이용하여, 유리하게는, 반도체 본체들의 기계적 안정화를 위한 가완성된 전도체 프레임들 또는 세라믹 패널들의 사용이 생략될 수 있다. 유리하게는, 제안된 방법에서는 관통 접촉된(through-contacted) 규소 패널들의 사용도 또한 필요하지 않다. 완성된 소자는 종래의 하우징이 없는 것이 특히 바람직하다.
콘택 구조들은 반도체 본체들의 이후 전기적 접촉을 위해 사용되는 것이 특히 바람직하다. 콘택 구조들은, 예를 들어, 서로 전기적으로 절연된 개별 콘택 구조 요소들로 구성된다. 특히 바람직하게는, 2개의 콘택 구조 요소들이 각 반도체 본체와 연관된다. 특히, 이후의 각 소자들이 단일 반도체 본체를 갖는 경우, 정확히 2개의 콘택 구조 요소들이 각 개별 반도체 본체와 연관되는 것이 바람직하다.
각 반도체 본체는, 복사선 방출 표면의 반대쪽의 탑재 표면을 이용하여 전기 전도성 방식으로 콘택 구조 요소에 부착되는 것이 특히 바람직하다. 이 경우 반도체 본체의 복사선 방출 표면은 일반적으로 반도체 본체의 전면 측의 일부이지만, 이는, 복사선이 이로부터 나갈 수 없는, 예를 들어 본드 패드와 같은 일부 영역들을 가질 수 있다. 전면 측은 탑재 표면의 반대쪽이다.
예를 들어, 콘택 구조들은 제1 금속 층 및 제2 금속 층을 가지며, 여기서 제2 금속 층은 제1 금속 층 상에 갈바니 침착시킨다(galvanically deposited). 제1 금속 층은 50 nm 이상 및 500 nm 이하의 두께를 갖는 것이 특히 바람직하다. 제1 금속 층은 예를 들어 하기 재료들 중 하나를 가질 수 있거나 하기 재료들 중 하나로 이루어질 수 있다: 금, 니켈.
제1 금속 층은 또한 성장 층 ("시드 층")으로 지칭된다. 반드시 단일 층으로 이루어질 필요는 없다. 오히려, 제1 금속 층이 서로 상이한 다중 개별 층들로 이루어진 층 시퀀스(layer sequence)인 것도 또한 가능하다. 예를 들어, 제1 금속 층은 금 개별 층 및 니켈 개별 층을 포함할 수 있거나, 금 개별 층 및 니켈 개별 층으로 이루어질 수 있다.
제2 금속 층은 제1 금속 층보다 더 두꺼운 것이 특히 바람직하다. 제2 금속 층은 10 ㎛ 이상 및 100 ㎛ 이하의 두께를 갖는 것이 특히 바람직하다. 예를 들어, 제2 금속 층은 약 60 ㎛의 두께를 갖는다. 제2 금속 층은 하기 재료들 중 하나를 갖거나 하기 재료들 중 하나로 형성되는 것이 특히 바람직하다: 은, 금, 니켈, 구리.
제2 금속 층은 반드시 단일 층으로 이루어질 필요가 없다. 오히려, 제2 금속 층은 서로 상이한 다중 개별 층들로 제조된 층 시퀀스인 것도 또한 가능하다. 예를 들어, 제2 금속 층은 은 개별 층 및 니켈 개별 층을 포함할 수 있거나, 은 개별 층 및 니켈 개별 층으로 이루어질 수 있다.
제2 금속 층이 금 개별 층 및 니켈 개별 층을 포함할 수 있거나, 금 개별 층 및 니켈 개별 층으로 이루어지는 것도 또한 가능하다.
또한, 제2 금속 층은 니켈 개별 층, 구리 개별 층, 추가 니켈 개별 층 및 은 개별 층을 포함할 수 있거나, 상기 개별 층들로 이루어질 수 있다. 이 경우, 제2 금속 층은 상기 명시된 순서, 즉 니켈-구리-니켈-은의 순서로 상기 개별 층들을 갖는 것이 바람직하다. 이 경우에 은 개별 층은 또한 금 개별 층으로 대체될 수도 있다.
제2 금속 층은 언더컷(undercut)을 갖는 측부 플랭크들(lateral flanks)을 갖는 것이 특히 바람직하다. 예를 들어, 제2 금속 층의 측부 플랭크들은 일부 영역 또는 그의 전체 길이에 걸쳐 제2 금속 층의 주 표면의 법선에 대해 경사지게 구현되며, 여기서 제2 금속 층의 단면 영역은, 반도체 본체 쪽을 향하는 주 표면에서부터 반도체 본체로부터 먼 곳을 향하는 주 표면을 향해 테이퍼링된다(tapers). 포팅 물질은 폼피팅(formfitting) 방식으로 반도체 본체들 및 또한 콘택 구조들 모두를 둘러싸는 것이 특히 바람직하다. 포팅 물질은 반도체 본체들 및 콘택 구조들과 공유 계면을 형성하는 것이 특히 바람직하다. 언더컷을 갖는 측부 플랭크들을 갖는 제2 금속 층은 유리하게는 이후의 소자 내에 포팅 물질을 더 양호하게 고정시키는 것에 기여한다.
방법의 한 실시양태에 따라, 복사선-방출 반도체 본체들에 추가하여, 추가 능동 소자들, 예를 들어 ESD 다이오드 칩들 (이 경우 "ESD"는 "electrostatic discharge(정전기 방전)"를 나타냄)이 보조 캐리어 웨이퍼에 부착된다. 예를 들어, 이후의 각 소자는 소자를 과도한 전압으로부터 보호하도록 제공된 ESD 다이오드 칩을 가질 수 있다.
방법의 한 실시양태에 따라, 포팅 물질은 반사성 및/또는 파장-변환성으로 구현된다. 포팅 물질은 매트릭스 재료, 예를 들어 에폭시, 실리콘, 폴리프탈아미드(PPA), 폴리시클로헥실렌 디메틸렌 테레프탈레이트(PCT), 또는 상기 재료들 중 적어도 2개의 혼합물을 갖는 것이 특히 바람직하다. 포팅 물질을 반사성으로 구현하기 위해, 예를 들어 반사성 입자들이 매트릭스 재료에 매립된다. 반사성 입자들은 예를 들어 하기 재료들 중 하나를 포함할 수 있거나 하기 재료들 중 하나로 이루어질 수 있다: 산화 티타늄, 예를 들어 산화 아연과 같은 아연백(zinc white), 예를 들어 탄산 납과 같은 연백(lead white).
또한, 포팅 물질은 또한, 반사 특성들에 추가하여 또는 대안적으로 파장-변환성으로 구현될 수도 있다. 파장 변환성 포팅 물질은 제1 파장 범위의 전자기 복사선을 제2 파장 범위의 전자기 복사선으로 변환시킬 수 있는 것이 바람직하다. 상기 목적을 위해, 예를 들어, 제1 파장 범위의 전자기 복사선을 제2 파장 범위의 전자기 복사선으로 변환시킬 수 있는 인 입자들이 포팅 물질의 매트릭스 재료에 도입된다. 즉, 인 입자들은 포팅 물질에 파장-변환 특성들을 제공하는 것이 바람직하다.
본 경우에 "파장 변환"은 특히, 특정 파장 범위의 입사 전자기 복사선을 다른 파장 범위의, 바람직하게는 더 장 파장의 파장 범위의 전자기 복사선으로 변환시키는 것으로 이해된다. 특히, 파장 변환 동안, 입사 파장 범위의 전자기 복사선은 파장-변환 요소에 의해 흡수되고, 원자 및/또는 분자 레벨의 전자 공정들에 의해 다른 파장 범위의 전자기 복사선으로 변환되어, 다시 방출된다. 특히, 본 경우에서 용어 "파장 변환"은 전자기 복사선의 산란 단독 또는 흡수 단독을 의미하지 않는다.
인 입자들은, 예를 들어 하기 재료들 중 하나를 가질 수 있거나 하기 재료들 중 하나로 이루어질 수 있다: 희토류 원소들로 도핑된 가넷, 희토류 원소들로 도핑된 알칼리 토류 황화물, 희토류 원소들로 도핑된 티오갈레이트, 희토류 원소들로 도핑된 알루미네이트, 희토류 원소들로 도핑된 실리케이트, 희토류 원소들로 도핑된 오르토실리케이트, 희토류 원소들로 도핑된 클로로실리케이트, 희토류 원소들로 도핑된 알칼리 토류 규소 질화물, 희토류 원소들로 도핑된 산질화물, 희토류 원소들로 도핑된 알루미늄 산질화물, 희토류 원소들로 도핑된 규소 질화물, 희토류 원소들로 도핑된 시알론.
포팅 물질은, 예를 들어 하기 방법들 중 하나를 이용하여 가공될 수 있다: 캐스팅(casting), 디스펜싱(dispensing), 분사(jetting), 성형(molding).
보조 캐리어 웨이퍼는 예를 들어 하기 방법들 중 하나에 의해 제거될 수 있다: 레이저 리프트오프(laser liftoff), 에칭(etching), 연삭(grinding). 일반적으로, 이 경우에, 콘택 구조들의 표면에 의해 일부 형성되고 포팅 물질의 표면에 의해 일부 형성된 계면에서 보조 캐리어 웨이퍼가 제거된다. 즉, 보조 캐리어 웨이퍼는 일반적으로, 보조 캐리어 웨이퍼의 제거 이후에 자유롭게 접근가능한, 콘택 구조들 및 포팅 물질과의 공유 계면을 형성한다.
레이저의 전자기 복사선에 투과성인 보조 캐리어 웨이퍼는 레이저 리프트오프 공정에 의해 제거되는 것이 특히 바람직하다. 이 경우, 특별한 장점은 레이저 리프트오프 공정 동안 보조 캐리어 웨이퍼가 필수적으로 파괴되지는 않아서, 상응하는 컨디셔닝 이후에 보조 캐리어 웨이퍼가 선택적으로 재사용될 수 있다는 것이다.
레이저 리프트오프 공정은, 예를 들어, 상기와 관련한 개시 내용이 본 발명에 참조로 포함된 하기 문헌들 중 하나에 설명된다: 국제 공개 제WO 98/14986호, 제WO 03/065420호.
특히, 사파이어 또는 유리를 갖거나 사파이어 또는 유리로 이루어진 캐리어는 레이저 리프트오프 공정을 이용하여 제거되는 것이 바람직하다.
대조적으로, 예를 들어 규소와 같은 반도체 재료를 갖거나 상기 재료로 이루어진 보조 캐리어 웨이퍼는 일반적으로 에칭 또는 연삭에 의해 제거된다. 이 경우, 보조 캐리어 웨이퍼는 일반적으로 파괴되며 재사용될 수 없다.
보조 캐리어 웨이퍼의 제거 후, 광전자 소자들로 제조된 수득된 복합체는 일반적으로 분리되며, 상기 소자들에 의해 방출된 광의 비색 궤적(colorimetric locus)이 측정된다.
방법의 추가 실시양태에 따라, 파장-변환 층은 반도체 본체들의 광 경로에 배치된다. 이 경우, 파장 변환 층이 반사성 포팅 물질에 추가하여 제공될 수 있다. 예를 들어, 파장-변환 층은 반사성 포팅 물질 상의 전체 면적에 도포된다. 파장-변환 층은 파장-변환 특성들을 갖는다. 상기 목적을 위해, 파장-변환 층은 일반적으로, 제1 파장 범위의 복사선을 제2 파장 범위의 전자기 복사선으로 변환시킬 수 있는 인 입자들을 포함한다.
파장-변환 층은, 예를 들어 층상 파장-변환 포팅 물질로서 구현될 수 있다. 즉, 파장-변환 층은, 예를 들어 인 입자들이 도입된 매트릭스 재료를 가질 수 있다. 인 입자들을 갖는 매트릭스 재료는 예를 들어 캐스팅 또는 프린팅에 의해 파장-변환 층의 형태로 구현될 수 있다. 예를 들어, 파장-변환 층은 포팅 물질 상에 프린팅 또는 캐스팅될 수 있다.
또한, 파장-변환 층은 특히 포팅 물질 상에 침강법에 의해 생성되는 것도 가능하다.
침강법에서, 인 입자들이 매트릭스 재료에 도입된다. 코팅되는 표면은 인 입자들을 갖는 매트릭스 재료로 충진된 체적이 제공된다. 이후에, 인 입자들은 중력으로 인해, 코팅되는 표면 상에 파장-변환 층의 형태로 축적된다. 이 경우, 원심분리에 의해 인 입자들의 침전이 가속화될 수 있다. 희석 매트릭스 재료의 사용도 또한 일반적으로 침강 공정을 가속화한다. 인 입자들을 가라앉힌 후, 매트릭스 재료를 경화한다.
침강법에 의해 도포된 파장-변환 층의 특징은 중력으로 인해 입자들이 위에 축적될 수 있는 모든 표면들이 파장-변환 층으로 코팅된다는 것이다. 또한, 침강(sedimentary) 파장-변환 층의 인 입자들은 일반적으로 서로 직접 접촉한다.
또한, 파장-변환 층은 이후의 광전자 소자들의 복합체와는 별도로, 즉, 공간적으로 멀리 떨어져 생성된 다음 반도체 본체들의 광 경로에 도입될 수 있다. 예를 들어, 인 입자들을 갖는 매트릭스 재료는 층의 형태로 필름 상에 프린팅된 다음 경화되어, 파장-변환 층이 수득될 수 있다. 이어서, 파장-변환 층은 픽-앤드-플레이스(pick-and-place) 법에 의해 반도체 본체들의 광 경로에 도입될 수 있다. 예를 들어, 파장-변환 층은 포팅 물질 상에 배치될 수 있다.
방법의 추가 실시양태에 따라, 각 경우에, 각 반도체 본체의 광 경로에 광학 부재가 배치된다. 예를 들어, 각 반도체 본체 위에서 그의 방출 방향의 하류에 렌즈가 배치된다. 광학 부재는 반도체 본체들 위에 성형될 수 있으며, 예를 들어, 즉 캐비티의 도움으로 생성될 수 있다. 광학 부재는, 예를 들어 하기 방법들 중 하나를 이용하여 생성될 수 있다: 사출 성형, 캐스팅, 이송 성형, 압축 성형.
반도체 본체들은, 예를 들어 플립-칩들로서 구현될 수 있다. 플립-칩은 특히 반도체 본체의 탑재 표면 상에 2개의 전기 콘택들을 갖는 한편, 플립-칩의 복사선-방출 전면 측은 전기 콘택들이 없다. 특히, 플립-칩들은 일반적으로 전기적 접촉을 위한 본드 와이어를 필요로 하지 않는다. 플립-칩의 전기 콘택들은 일반적으로 콘택 구조들 상에 플립-칩을 탑재하기 위해 제공된다.
하지만, 또한, 탑재 표면 반대쪽의 전면 측 상에 하나 또는 두 개의 전기 콘택들을 갖는 반도체 본체들도 또한 사용될 수 있다. 상기 반도체 본체들은 반도체 본체의 복사선-방출 반도체 층 시퀀스가 위에 에피택틱(epitactically) 성장할 수 있는, 예를 들어 사파이어 기판을 가질 수 있다. 상기 반도체 본체들은 또한 "사파이어 칩들"로 지칭된다. 사파이어는 일반적으로 전기 절연 재료이다. 따라서, 반도체 본체가, 사파이어를 갖거나 사파이어로 이루어진 성장 기판을 가질 경우, 반도체 본체의 전면 측 상에 전기적 접촉을 위해 적어도 2개의 전기 콘택들이 일반적으로 배치된다. 탑재 표면은 일반적으로 성장 기판의 외부 표면에 의해 형성된다.
또한, 전면 측 상에 단일 전기 콘택만을 갖는 반도체 본체들도 또한 적합하다. 제2 전기 콘택이, 예를 들어, 반도체 본체의 탑재 표면 상에 배치되거나 탑재 표면에 의해 형성된다. 상기 반도체 본체들은 또한, 작동시 전류 흐름이 반도체 층 시퀀스의 적층 방향에 평행하게 수직 방향으로 반도체 본체를 통해 확장되므로 "수직" 반도체 본체들로 지칭된다.
수직 반도체 본체는, 예를 들어 박막 반도체 본체일 수 있다. 박막 반도체 본체에서, 에피택틱 반도체 층 시퀀스를 위한 성장 기판은 일반적으로, 에피택틱 반도체 층 시퀀스 단독을 더 이상 충분히 기계적으로 안정화하지 않도록 완전히 제거되거나 박층화된다(thinned). 박막 반도체 본체들은 일반적으로, 기계적 안정화를 위해 에피택틱 반도체 층 시퀀스 상에 고정된 캐리어 재료를 포함한다. 캐리어 재료는 일반적으로 전기 전도성으로 구현되어, 반도체 본체의 전면 측에서 탑재 표면까지 수직 전류 흐름이 가능하다. 박막 반도체 본체들은, 예를 들어, 개시 내용이 본 발명에 참조로 포함된 문헌 [I.Schnitzer et al., Appl. Phys. Lett.63(16), 18 October 1993, 2174-2176]에 개시된다.
또한, 규소 카바이드로 이루어지거나 규소 카바이드를 갖는 성장 기판을 갖는 반도체 본체들은 또한 일반적으로 수직 반도체 본체들로 구현된다. 이 경우, 규소 카바이드가 전기 전도성으로 구현되므로 수직 전류 흐름도 또한 가능하다. 상기 반도체 본체들은, 예를 들어, 개시 내용이 본 발명에 참조로 포함된 문헌인 국제 공개 제WO 01/61764호에 설명된다.
단일 수직 반도체 본체만을 갖는 이후의 소자들은 일반적으로 2개의 구조 요소들을 갖는 콘택 구조들을 포함한다. 이 경우 수직 반도체 본체는 일반적으로, 제1 콘택 구조 요소 상에 탑재 표면을 갖고 전기 전도성 방식으로 부착되며, 본드 와이어에 의해 전면 측을 통해 제2 콘택 구조 요소에 전기 전도성 방식으로 접속된다.
반도체 본체가 플립-칩인 경우, 배면 전기 콘택들은 일반적으로 전기 전도성 방식으로 콘택 구조 요소에 각각 접속된다.
반도체 본체가 전면 측 상에 적어도 2개의 전기 콘택들을 갖고 상기 반도체 본체의 탑재 표면에 전기 콘택들이 없을 경우, 반도체 본체는, 예를 들어, 각 경우에 본드 와이어를 이용하여 전면 상에서 전기 전도성 방식으로 전기 콘택 구조 요소에 접속될 수 있다.
방법의 추가 실시양태에 따라, 포팅 물질의 상부 에지는 제2 금속 층의 상부 에지까지 연장된다. 이 경우, 제2 금속 층은 콘택 구조들의 외부 측을 형성하는 것이 특히 바람직하다. 이 경우, 포팅 물질은 제2 금속 층의 상부 측과 동일평면으로(flush) 종결되는 것이 특히 바람직하다. 포팅 물질은 제2 금속 층의 측부 표면들을 덮는 것이 특히 바람직한 반면, 반도체 본체의 측부 표면들에는 포팅 물질이 없다. 방법의 본 실시양태에서, 포팅 물질의 도포는 보조 캐리어 웨이퍼에 반도체 본체들을 형성하기 전 또는 후에 수행될 수 있다.
방법의 추가 실시양태에 따라, 포팅 물질의 상부 에지는 반도체 본체들의 상부 에지까지 연장된다. 이 경우, 포팅 물질은 반도체 본체들의 전면 측과 동일평면으로 종결되는 것이 특히 바람직하다. 이 경우, 포팅 물질은 반도체 본체들의 각 측부 표면들을 완전히 덮지만 반도체 본체들의 전면 측 너머로 돌출되지 않는 것이 특히 바람직하다. 특히, 측부 표면들을 통해 전자기 복사선을 방출하기 위해 제공되지 않는 반도체 본체, 예를 들어 규소 또는 게르마늄 캐리어를 갖는 박막 반도체 본체의 경우에, 반사성 포팅 물질이 사용되면 본 실시양태가 유리하다. 방법의 본 실시양태에서, 포팅 물질은 보조 캐리어 웨이퍼에 반도체 본체들을 형성한 후에 도포된다.
또한, 포팅 물질의 상부 에지가 제2 금속 층 너머로 연장되지만 반도체 본체의 상부 에지까지는 연장되지 않는 것도 또한 가능하다. 이 경우, 포팅 물질이 콘택 구조들의 측부 플랭크들을 완전히 캡슐화하지만 반도체 본체의 측부 표면들은 포팅 물질로부터 떨어져 이격되도록 배치되는 것도 또한 가능하다. 방법의 본 실시양태에서, 포팅 물질의 도포는 또한, 보조 캐리어 웨이퍼에 반도체 본체들을 형성하기 전 또는 후에 수행될 수도 있다.
반사성 포팅 물질이 사용된 경우, 특히, 사파이어 또는 규소 카바이드와 같은 복사선-투과성 성장 기판을 갖는 반도체 본체를 갖는 경우에서와 같이, 반도체 본체의 복사선이 반도체 본체의 측부 표면들을 통해서도 방출될 수 있을 경우, 반도체 본체의 측부 표면들은 포팅 물질로부터 떨어져 이격되도록 배치되거나 포팅 물질이 없는 것이 특히 바람직하다.
방법의 추가 실시양태에 따라, 콘택 구조들 주위에 기계적 안정화 재료가 성형된다. 기계적 안정화 재료는 특히 바람직하게는 완성된 광전자 소자를 안정화하기 위해 사용되며 예를 들어 하우징의 기능을 수행한다. 하지만, 종래의 하우징과 대조적으로, 기계적 안정화 재료는 반도체 본체가 그 위에 또는 그 내부에 탑재되는 별도의 요소로서 구현되지 않는다.
기계적 안정화 재료는 포팅 물질을 이용하여 복수의 반도체 본체들이 캡슐화되기 전에 콘택 구조들 주위에 성형되는 것이 특히 바람직하다. 기계적 안정화 재료는, 예를 들어, 고-안정성 폴리프탈아미드(PPA) 또는 고-안정성 에폭시와 같은 고-안정성 하우징 재료이다.
기계적 안정화 재료는 콘택 구조들과 공유 계면을 형성하는 것이 특히 바람직하다. 기계적 안정화 재료의 상부 에지는 콘택 구조들의 상부 에지와 측 방향으로 동일평면으로 종결되는 것이 특히 바람직하다.
반도체 본체들 주위에 성형된 포팅 물질 재료는 기계적 안정화 재료 이후에 도포되는 것이 특히 바람직하다.
기계적 안정화 재료는, 예를 들어 성형에 의해, 즉 캐스팅 장비의 도움으로 콘택 구조들 주위에 성형되어 구현될 수 있는 것이 특히 바람직하며, 이는 편평하게 구현되는 것이 특히 바람직하다.
방법의 추가 실시양태에 따라, 이후의 각 소자는 복수의 반도체 본체들을 갖는다. 예를 들어, 반도체 본체들은 상이한 파장들의 광을 방출하기 위해 제공될 수 있다.
이후의 광전자 소자들은, 예를 들어 발광 다이오드들일 수 있다.
한 실시양태에 따라, 완성된 소자들은 백색 광을 방출하도록 제공된다. 상기 목적을 위해, 각 소자는 일반적으로 파장-변환 요소, 예를 들어 파장-변환 층 또는 파장-변환 포팅 물질을 포함한다. 파장-변환 요소는 반도체 본체에 의해 방출된 제1 파장 범위의 전자기 복사선의 일부를 제2 파장 범위의 전자기 복사선으로 변환시키는 것이 바람직하다. 제1 파장 범위는 청색 광을 포함하는 것이 바람직하고 제2 파장 범위는 황색 광을 포함하는 것이 바람직하다. 이 경우에, 소자는 변환되지 않은 청색 광 및 변환된 황색 광으로 형성된, 혼색 백색 광을 방출하는 것이 바람직하다.
본 발명의 유리한 추가 실시양태들 및 개선점들은 하기 도면들과 함께 이하에 설명된 예시적 실시양태들로부터 초래된다.
도 1 내지 5의 개략적 단면 예시들을 기초로 본 방법의 첫 번째 예시적 실시양태가 설명된다.
도 6 내지 10의 개략적 단면 예시들을 기초로 본 방법의 추가 예시적 실시양태가 설명된다.
도 11 및 13 내지 19의 개략적 단면 예시들을 기초로 각 경우에 본 방법의 추가 예시적 실시양태가 설명된다.
도 12는 제2 금속 층의 언더컷의 전자 현미경 사진의 예를 도시한다.
도면들에서 동일하거나, 유사하거나, 동일하게 작용하는 요소들에는 동일한 참조 부호들이 제공된다. 도면들, 및 도면들에 예시된 요소들의 서로에 대한 크기 관계들은 일정한 비율이 아니다. 오히려, 개별 요소들, 특히 층 두께들은 더 향상된 예시능 및/또는 더 향상된 이해를 위해 과장되게 크게 도시될 수 있다.
도 1 내지 5의 예시적 실시양태에 따른 방법에서, 제1 단계에서 보조 캐리어 웨이퍼(1)가 제공된다 (도 1). 보조 캐리어 웨이퍼(1)는 특히, 유리, 사파이어, 또는 예를 들어 규소와 같은 반도체 재료를 갖는다. 제1 금속 층(2)이 보조 캐리어 웨이퍼(1)에 형성된다. 제1 금속 층(2)은 구조화되어 구현된다. 즉, 제1 금속 층(2)은 다양한 구조적 요소들을 갖는다.
추가 단계에서, 제2 금속 층(3)은 제1 금속 층(2) 상에 갈바니 침착된다 (도 2). 제2 금속 층(3)도 또한 구조화되어 구현된다. 이 경우에 제2 금속 층(3)의 구조화는 제1 금속 층(2)의 구조화를 따른다. 제1 금속 층(2) 및 제2 금속 층(3)은 개별 콘택 구조 요소들(41)을 갖는 콘택 구조들(4)을 함께 형성한다.
추가 단계에서, 복사선 방출 표면(6)으로부터 전자기 복사선을 방출할 수 있는 복수의 반도체 본체들(5)을 이제 콘택 구조들(4)에 형성한다 (도 3). 이 경우에 각 반도체 본체(5)는, 예를 들어 접착, 납땜 또는 다이 본딩(die bonding)에 의해 전기 전도성 방식으로 콘택 구조(41) 상에 탑재 표면(7)을 이용하여 형성된다.
다음 단계에서, 각 반도체 본체(5)는 이제 전기 전도성 방식으로 본드 와이어(8)에 의해 전면 측(9)을 이용하여 추가 콘택 구조 요소(41)에 접속된다 (도 4).
다음 단계에서, 포팅 물질(10)이 보조 캐리어 웨이퍼(1)에 도포되어, 포팅 물질(10)을 이용하여 콘택 구조들(4) 및 반도체 본체들(5)이 캡슐화된다 (도 5). 이 경우에 포팅 물질(10)은 콘택 구조들(4)의 콘택 구조 요소들(41) 및 그 위에 형성된 반도체 본체들(5) 모두를 완전히 둘러싼다. 본드 와이어들(9)도 또한 포팅 물질(10)에 의해 완전히 둘러싸인다. 포팅 물질(10)은 반도체 본체들(5)의 복사선 방출 표면(6) 너머로 돌출되고 반도체 본체들(5)의 광 경로(12)에 배치된다.
본 예시적 실시양태에서, 포팅 물질(10)은 층상으로 구현된다. 이 경우, 포팅 물질(10)의 층은 필수적으로 일정한 두께를 갖는다. 또한, 포팅 물질(10)은 본 예시적 실시양태에서 파장-변환성으로 구현된다. 이 목적을 위해, 포팅 물질(10)은, 반도체 본체들(5)로부터 방출된 제1 파장 범위의 복사선을 제2 파장 범위의 전자기 복사선으로 변환시킬 수 있는, 인 입자들(11)을 갖는 매트릭스 재료를 포함한다. 포팅 물질(10)은 반도체 본체들(5)의 광 경로(12)에 배치되므로, 반도체 본체들(5)로부터 방출된 제1 파장 범위의 전자기 복사선은 부분적으로 제2 파장 범위의 전자기 복사선으로 변환된다. 본 경우에, 반도체 본체들(5)은 청색 광을 방출하는 것이 특히 바람직하며, 이는 포팅 물질(10)의 인 입자들(11)에 의해 일부가 황색 광으로 변환된다. 본 예시적 실시양태에서 완성된 소자들은 혼색 백색 광을 방출한다.
다음 단계에서, 이후의 소자들, 콘택 구조들(4), 반도체 본체들(5) 및 파장-변환 포팅 물질(10)의 복합체로부터 보조 캐리어 웨이퍼(1)가 분리된다 (미도시). 이후에, 단일 반도체 본체(5)를 각각 포함하는 이후의 소자들이 분리된다 (미도시).
도 6 내지 10의 예시적 실시양태에 따른 방법에서, 먼저, 도 1 내지 4를 기초로 이미 설명된 방법 단계들이 수행된다. 이어서, 콘택 구조들(4)을 완전히 캡슐화하고 반도체 본체들(5)을 부분적으로 캡슐화하는 포팅 물질(10)을 보조 캐리어 웨이퍼(1)에 도포한다 (도 6). 반도체 본체들(5)의 측부 플랭크들의 일부 영역 및 반도체 본체들(5)의 복사선 방출 표면(6)은 포팅 물질(10)이 없는 채로 유지된다.
본 예시적 실시양태에서 포팅 물질(10)은 반사성으로 구현된다. 이 목적을 위해, 포팅 물질(10)은, 예를 들어 티타늄 산화물 입자들과 같은 반사성 입자들(13)이 도입된 매트릭스 재료를 포함한다.
다음 단계에서, 반사성 포팅 물질(10)에 파장-변환 층(14)이 도포된다 (도 7). 이 경우에 파장-변환 층(14)은 반사성 포팅 물질(10)로 둘러싸이지 않은 반도체 본체(5)의 측부 표면 영역들을 둘러싼다. 또한, 파장-변환 층(14)은 반도체 본체들(5) 너머로 돌출되어, 반도체 본체들(5)의 광 경로(12)에 적어도 일부가 배치된다.
파장-변환 층(14)은 인 입자들(11)이 도입된 매트릭스 재료를 포함한다. 인 입자들(11)은 파장-변환 층(14)에 파장-변환 특성들을 제공한다.
다음 단계에서, 파장-변환 층(14)에 복수의 광학 부재들(15)이 형성된다 (도 8). 광학 부재들(15)은 각각 렌즈로서 구현된다. 각 경우에 각 광학 부재(15)는 하나의 반도체 본체(5) 위에 배치되며 상기 하나의 반도체 본체(5)의 광 경로(12)에 위치한다. 광학 부재(15)는, 예를 들어, 파장-변환 층(14) 상에 성형될 수 있으며, 즉, 캐비티에 의해 구현될 수 있다.
다음 단계에서, 보조 캐리어 웨이퍼(1)는 이후의 반도체 소자들의 복합체로부터 완전히 제거된다 (도 9). 보조 캐리어 웨이퍼(1)가 사파이어 기판 또는 유리 캐리어일 경우, 레이저 리프트오프 공정에 의해 제거될 수 있다. 규소 캐리어가 보조 캐리어 웨이퍼(1)로서 사용될 경우, 일반적으로 파괴적으로, 즉 예를 들어 연삭 또는 에칭에 의해, 이후의 소자들의 복합체로부터 제거된다. 추가 단계에서, 소자들이 분리된다 (도 10).
도 11의 예시적 실시양태에 따른 방법에서, 이전의 예시적 실시양태들에서와 같이, 보조 캐리어 웨이퍼(1)가 제공되고, 그 위에 콘택 구조들(4)이 형성된다. 이 경우, 도 11은 반도체 본체(5)를 포함하고 완성된 소자에 상응하는 보조 캐리어 웨이퍼(1)의 일부를 도시한다. 콘택 구조들(4)은 다중 콘택 구조 요소들(41)을 포함하며, 여기서 콘택 구조 요소(41)에 복사선-방출 반도체 본체(5)가 형성된다. 반도체 본체(5)는 본드 와이어(8)를 이용하여 전면 상에서 전기 전도성 방식으로 추가 콘택 구조 요소(41)에 접속된다.
콘택 구조들(4)은 제1 금속 층(2) 및 제2 금속 층(3)을 갖는다. 상술한 예시적 실시양태들과 대조적으로, 제2 금속 층(2)은 언더컷을 갖는 측부 플랭크들을 갖는다. 이 경우에 각 콘택 구조 요소(41)는, 일부 영역에 걸쳐 보조 캐리어 웨이퍼(1)의 법선에 대해 경사지게 연장된 측부 플랭크들을 갖는다. 제2 금속 층(3)의 경사진 측부 플랭크들 때문에, 콘택 구조 요소(41)는 콘택 구조 요소(41)의 외부 표면에서부터 보조 캐리어 웨이퍼(1)를 향해 테이퍼링된다. 제2 금속 층(3)의 언더컷은 포팅 물질(10)을 더 양호하게 정착시키도록 제공된다. 본 경우에 제2 금속 층(2)의 상부 에지까지 반사성 포팅 물질(10)이 도포된다. 반사성 포팅 물질(10)의 표면은 콘택 구조들(4)의 표면과 동일평면으로 종결된다.
도 12는 제2 금속 층(2)의 측부 플랭크의 언더컷의 전자 현미경 사진의 예를 도시한다.
도 13의 예시적 실시양태에 따른 방법에서, 도 11에 따른 예시적 실시양태와 대조적으로, 반사성 포팅 물질(10)이 반도체 본체(5)의 복사선 방출 표면(6)까지 도포된다. 포팅 물질(10)의 표면은 반도체 본체(5)의 복사선 방출 표면(6)과 동일평면으로 종결된다.
도 14의 예시적 실시양태에 따른 방법에서, 도 11 및 13의 예시적 실시양태들의 방법과 대조적으로, 포팅 물질(10)의 표면이 반도체 본체(5)의 복사선 방출 표면(6) 아래에 배치되도록 반사성 포팅 물질(10)이 도포된다. 이 경우, 포팅 물질(10)은 금속 콘택 구조들(4)의 전체 높이에 걸쳐 금속 콘택 구조들(4)을 캡슐화하여, 콘택 구조들(4)의 측부 플랭크들이 포팅 물질(10)로 완전히 둘러싸이지만, 반도체 본체(5)의 측부 표면들과 포팅 물질(10) 사이에 에어 갭이 구현된다.
상술한 예시적 실시양태들에서, 각 경우에, 탑재 표면(7)을 통해 배면 상에서 제1 콘택 구조 요소(41)에 및 전면 상에서 제2 콘택 구조 요소(41)에 전기 전도성 방식으로 접속된 수직 반도체 본체들(5)이 사용된다. 이 경우, 탑재 표면(7) 반대쪽의 반도체 본체(5) 전면 측(9)으로부터의 콘택 구조 요소(41)에 대한 전기 전도성 접속은 본드 와이어(8)를 통해 수행된다.
도 11의 예시적 실시양태와 대조적으로, 도 15에 따른 예시적 실시양태에는 전면 측(9) 상에 2개의 전기 콘택들이 배치된 반도체 본체(5)가 사용된다. 반도체 본체(5)는, 예를 들어 사파이어 칩이다. 반도체 본체(5)는 각 경우에 2개의 본드 와이어들(8)을 이용하여 전면 상에서 전도성 방식으로 콘택 구조 요소(41)에 접속된다.
도 11 및 15의 예시적 실시양태들과 대조적으로, 도 16에 따른 예시적 실시양태에서, 반도체 본체(5)로서 플립-칩이 사용된다. 플립-칩은 탑재 표면(7) 상에, 예를 들어 납땜에 의해 콘택 구조 요소(41)에 전기 전도성 방식으로 각각 접속된 2개의 전기 콘택들을 갖는다.
도 17에 따른 예시적 실시양태에서, 상술한 예시적 실시양태들과 대조적으로, 콘택 구조 요소들(41) 주위에 기계적 안정화 재료(16), 예를 들어 하우징 재료가 성형된다. 이 경우 기계적 안정화 재료(16)는 콘택 구조 요소들(41)의 표면과 동일평면으로 종결된다. 또한, 콘택 구조 요소들(41)에 의해 형성된 표면 및 기계적 안정화 재료(16)의 표면에, 본 경우에 반사성으로 구현된 포팅 물질(10)이 도포된다. 이 경우에 반사성 포팅 물질(10)은 콘택 구조 요소들(41) 또는 하우징 재료(16)에 층의 형태로 도포되며 반도체 본체(5)의 전면 측(9)과 동일평면으로 종결된다.
도 18에 따른 예시적 실시양태에서, 다중 반도체 본체들(5)을 포함하는 이후의 소자가 생성된다. 반도체 본체들(5)은 상이한 파장 범위들의 전자기 복사선을 방출하도록 제공되는 것이 특히 바람직하다. 파장 범위들은 완성된 소자가 작동시 백색 광을 방출하도록 선택되는 것이 특히 바람직하다. 반도체 본체들(5)은 그들의 탑재 표면(7)을 이용하여 배면 상에서 전기 전도성 방식으로 공유 콘택 구조 요소(41)에 각각 형성된다. 전면 상에서, 각 경우에 반도체 본체들(5)은 본드 와이어(8)를 이용하여 전기 전도성 방식으로 서로 접촉된다. 에지에 배치된 2개의 반도체 본체들(5)은 전면 상에서 본드 와이어(8)를 통해 전기 전도성 방식으로 추가 콘택 구조 요소(41)에 각각 추가로 접속된다. 반도체 본체들(5)은 이후의 소자의 작동시 직렬로 전력이 공급된다.
도 19의 예시적 실시양태에 따른 방법에서 복수의 반도체 본체들(5)을 갖는 소자가 또한 제조된다. 하지만, 이전의 예시적 실시양태와 대조적으로, 반도체 본체들(5)은 병렬로 진기 접촉된다. 이 목적을 위해, 반도체 본체들(5)은 전면 상에서 본드 와이어(8)를 통해 전기 전도성 방식으로 공유 추가 콘택 구조 요소(41)에 각각 접속된다.
본 출원은 개시 내용이 참조로 본 발명에 포함된 독일 특허출원 제DE 10 2013 100 711.2호의 우선권을 주장한다.
본 발명은 예시적 실시양태들을 기반으로 한 설명에 의해 그로 제한되지 않는다. 오히려 본 발명은, 모든 신규한 특징부, 또는 특히 특허 청구항들의 특징부들의 모든 조합을 포함하는 특징부들의 모든 조합이 특허 청구항들 또는 예시적 실시양태들에 자체가 명백하게 명시되지 않은 경우에도, 상기 특징부 및 상기 조합을 포함한다.

Claims (18)

  1. 콘택 구조들(4)을 갖는 보조 캐리어 웨이퍼(1)를 제공하는 단계로서, 상기 보조 캐리어 웨이퍼는 유리, 사파이어 또는 반도체 재료를 갖는 것인, 상기 제공하는 단계,
    복수의 복사선-방출 반도체 본체들(5)을 상기 콘택 구조들(4)에 형성하는 단계,
    포팅 물질(potting mass)(10)을 이용하여 적어도 상기 콘택 구조들(4)을 캡슐화하는 단계, 및
    상기 보조 캐리어 웨이퍼(1)를 제거하는 단계
    를 포함하는, 복수의 광전자 소자의 제조 방법.
  2. 제1항에 있어서, 상기 포팅 물질(10)이 상기 반도체 본체들(5)과 상기 콘택 구조들(4)을 캡슐화하는 것인, 복수의 광전자 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 콘택 구조들(4)이 제1 금속 층(2) 및 제2 금속 층(3)을 갖고, 상기 제2 금속 층(3)은 상기 제1 금속 층(2) 상에 갈바니 침착(galvanically deposit)되는 것인, 복수의 광전자 소자의 제조 방법.
  4. 제3항에 있어서, 상기 제2 금속 층(3)이 언더컷을 갖는 측부 플랭크들을 갖는 것인, 복수의 광전자 소자의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 포팅 물질(10)이 반사성 및/또는 파장-변환성으로 구현되는 것인, 복수의 광전자 소자의 제조 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 포팅 물질(10)이 캐스팅, 디스펜싱, 분사, 성형 중 하나를 이용하여 도포되는 것인, 복수의 광전자 소자의 제조 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 보조 캐리어 웨이퍼(1)가 레이저 리프트오프, 에칭, 연삭 중 하나에 의해 제거되는 것인, 복수의 광전자 소자의 제조 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 파장-변환 층(14)이 상기 반도체 본체들(5)의 광 경로(12)에 배치되는 것인, 복수의 광전자 소자의 제조 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 광학 부재(15)가 각 반도체 본체(5)의 광 경로(12)에 배치되는 것인, 복수의 광전자 소자의 제조 방법.
  10. 제9항에 있어서, 상기 광학 부재들(15)이 상기 반도체 본체들(5) 위에 성형되는 것인, 복수의 광전자 소자의 제조 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 반도체 본체들(5)이 플립-칩들로서 구현되는 것인, 복수의 광전자 소자의 제조 방법.
  12. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 반도체 본체들(5)이, 상기 반도체 본체들의 전면 측(9) 상에 전기 콘택 또는 적어도 2개의 전기 콘택들을 갖는 것인, 복수의 광전자 소자의 제조 방법.
  13. 제3항 내지 제12항 중 어느 한 항에 있어서, 상기 포팅 물질(10)의 상부 에지가 상기 제2 금속 층(3)의 상부 에지까지 연장되는 것인, 복수의 광전자 소자의 제조 방법.
  14. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 포팅 물질(10)의 상부 에지가 상기 반도체 본체들(5)의 상부 에지까지 연장되는 것인, 복수의 광전자 소자의 제조 방법.
  15. 제3항 내지 제12항 중 어느 한 항에 있어서, 상기 포팅 물질(10)의 상부 에지가 상기 제2 금속 층(3) 너머로 부분적으로 연장되는 것인, 복수의 광전자 소자의 제조 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 기계적 안정화 재료(16)가 상기 콘택 구조들(4) 주위에 성형되는 것인, 복수의 광전자 소자의 제조 방법.
  17. 제1항 내지 제16항 중 어느 한 항에 있어서, 이후의 각 소자가 복수의 반도체 본체들(5)을 갖는 것인, 복수의 광전자 소자의 제조 방법.
  18. 제1항 내지 제17항 중 어느 한 항에 따른 방법을 이용하여 제조된 광전자 소자.
KR1020157019811A 2013-01-24 2013-12-12 복수의 광전자 소자의 제조 방법 및 광전자 소자 KR102276800B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013100711.2 2013-01-24
DE102013100711.2A DE102013100711B4 (de) 2013-01-24 2013-01-24 Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
PCT/EP2013/076431 WO2014114407A1 (de) 2013-01-24 2013-12-12 Verfahren zur herstellung einer vielzahl optoelektronischer bauelemente und optoelektronisches bauelement

Publications (2)

Publication Number Publication Date
KR20150109367A true KR20150109367A (ko) 2015-10-01
KR102276800B1 KR102276800B1 (ko) 2021-07-14

Family

ID=49876569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019811A KR102276800B1 (ko) 2013-01-24 2013-12-12 복수의 광전자 소자의 제조 방법 및 광전자 소자

Country Status (6)

Country Link
US (1) US9755114B2 (ko)
JP (2) JP2016504773A (ko)
KR (1) KR102276800B1 (ko)
CN (1) CN104937733B (ko)
DE (1) DE102013100711B4 (ko)
WO (1) WO2014114407A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200336A1 (en) * 2014-01-10 2015-07-16 Cree, Inc. Wafer level contact pad standoffs with integrated reflector
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015101143A1 (de) * 2015-01-27 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109876A1 (de) 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
DE102015118433A1 (de) 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10840420B2 (en) * 2015-10-30 2020-11-17 Nichia Corporation Method for manufacturing light emitting device
CN109390327B (zh) * 2017-08-02 2020-10-30 吴裕朝 发光装置、应用其的背光模组、光源模组及其制备方法
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
DE102019127731A1 (de) * 2019-10-15 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006076152A2 (en) * 2005-01-11 2006-07-20 Semileds Corporation Light emitting diode with conducting metal substrate
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2010529680A (ja) * 2007-06-05 2010-08-26 セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド 半導体ウェハアセンブリの処理方法
KR20120125350A (ko) * 2010-02-09 2012-11-14 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
DE10006738C2 (de) 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
JP4686248B2 (ja) * 2005-04-28 2011-05-25 スタンレー電気株式会社 光半導体装置、及び光半導体装置製造方法
JP5237539B2 (ja) 2005-09-20 2013-07-17 パナソニック株式会社 発光装置
JP4833683B2 (ja) 2006-02-17 2011-12-07 株式会社 日立ディスプレイズ 光源モジュールの製造方法及び液晶表示装置の製造方法
JP2007324205A (ja) * 2006-05-30 2007-12-13 Toyoda Gosei Co Ltd 発光装置
JP4865525B2 (ja) * 2006-08-03 2012-02-01 イッツウェル カンパニー リミテッド Ｓｍｌ型発光ダイオードランプ用素子およびその製造方法
JP2008251618A (ja) * 2007-03-29 2008-10-16 Citizen Electronics Co Ltd 発光ダイオード及びその製造方法
KR101517644B1 (ko) * 2007-11-29 2015-05-04 니치아 카가쿠 고교 가부시키가이샤 발광장치 및 그 제조방법
WO2009075530A2 (en) 2007-12-13 2009-06-18 Amoleds Co., Ltd. Semiconductor and manufacturing method thereof
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers
JP4840371B2 (ja) 2008-01-28 2011-12-21 ソニー株式会社 素子転写方法
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP5217753B2 (ja) * 2008-08-05 2013-06-19 日亜化学工業株式会社 光半導体装置
JP5440010B2 (ja) * 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP5493549B2 (ja) * 2009-07-30 2014-05-14 日亜化学工業株式会社 発光装置及びその製造方法
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP2011096970A (ja) 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
CN102074640A (zh) 2009-11-25 2011-05-25 台湾应解股份有限公司 发光二极管模块及其制造方法
JP5375630B2 (ja) * 2010-01-25 2013-12-25 大日本印刷株式会社 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
JP2012151358A (ja) 2011-01-20 2012-08-09 Toshiba Lighting & Technology Corp 発光装置及び照明装置
JP5716281B2 (ja) 2010-03-01 2015-05-13 日亜化学工業株式会社 発光装置及びその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
US20130087959A1 (en) 2010-06-16 2013-04-11 3M Innovative Properties Company Opitcally tuned metalized light to heat conversion layer for wafer support system
DE102010025319B4 (de) 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
DE102010027253B4 (de) * 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
TWI407536B (zh) 2010-12-10 2013-09-01 Univ Nat Cheng Kung 半導體元件之散熱座的製作方法
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
JP5920333B2 (ja) * 2011-02-28 2016-05-18 日亜化学工業株式会社 発光装置
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP2011187979A (ja) 2011-05-24 2011-09-22 Towa Corp 保護用全体部材付の全体基板及びその製造方法
JP5753446B2 (ja) * 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006076152A2 (en) * 2005-01-11 2006-07-20 Semileds Corporation Light emitting diode with conducting metal substrate
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2010529680A (ja) * 2007-06-05 2010-08-26 セミエルイーディーズ オプトエレクトロニクス カンパニー リミテッド 半導体ウェハアセンブリの処理方法
KR20120125350A (ko) * 2010-02-09 2012-11-14 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 발광 장치의 제조 방법

Also Published As

Publication number Publication date
DE102013100711A1 (de) 2014-07-24
JP6621797B2 (ja) 2019-12-18
CN104937733A (zh) 2015-09-23
DE102013100711B4 (de) 2021-07-01
WO2014114407A1 (de) 2014-07-31
JP2016504773A (ja) 2016-02-12
CN104937733B (zh) 2017-09-01
JP2018061054A (ja) 2018-04-12
KR102276800B1 (ko) 2021-07-14
US20150357530A1 (en) 2015-12-10
US9755114B2 (en) 2017-09-05

Similar Documents

Publication Publication Date Title
KR102276800B1 (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
US9954150B2 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
US9490410B2 (en) Semiconductor light-emitting device with high reliability and method of manufacturing the same
US9318357B2 (en) Method for producing a multiplicity of optoelectronic semiconductor components
US20100171215A1 (en) Method of Producing Optoelectronic Components and Optoelectronic Component
JP4996463B2 (ja) 発光デバイスをパッケージするためのチップスケール方法およびチップスケールにパッケージされた発光デバイス
TWI316747B (en) Surface mountable optoelectronic component and its production method
US7977686B2 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US8441020B2 (en) Light emitting diode wafer-level package with self-aligning features
JP6099764B2 (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
US20110049545A1 (en) Led package with phosphor plate and reflective substrate
US20050242355A1 (en) LED arrangement
US9583681B2 (en) Light emitter device packages, modules and methods
KR20130081321A (ko) 복사를 방출하는 반도체 칩의 제조 방법, 복사를 방출하는 반도체 칩 및 복사를 방출하는 소자
US9660148B2 (en) Method for manufacturing light emitting device, and light emitting device
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
US20150280084A1 (en) Semiconductor light emitting device and method of manufacturing same
KR101461153B1 (ko) 반도체 소자 구조물을 제조하는 방법
WO2023241864A1 (en) Method for producing a radiation emitting semiconductor device and radiation emitting semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant