JP6099764B2 - オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 - Google Patents

オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 Download PDF

Info

Publication number
JP6099764B2
JP6099764B2 JP2015548460A JP2015548460A JP6099764B2 JP 6099764 B2 JP6099764 B2 JP 6099764B2 JP 2015548460 A JP2015548460 A JP 2015548460A JP 2015548460 A JP2015548460 A JP 2015548460A JP 6099764 B2 JP6099764 B2 JP 6099764B2
Authority
JP
Japan
Prior art keywords
optoelectronic semiconductor
semiconductor chip
molding
carrier
conductive structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015548460A
Other languages
English (en)
Other versions
JP2016504770A (ja
Inventor
プロイス シュテファン
プロイス シュテファン
ツィツルスペルガー ミヒャエル
ツィツルスペルガー ミヒャエル
キストナー カロリーネ
キストナー カロリーネ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2016504770A publication Critical patent/JP2016504770A/ja
Application granted granted Critical
Publication of JP6099764B2 publication Critical patent/JP6099764B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Description

本発明は、オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品に関する。
解決されるべき課題は、オプトエレクトロニクス半導体部品を製造する容易な方法を提供することである。解決されるべき他の課題は、特に効率がよく、かつ、特に容易に製造可能なオプトエレクトロニクス半導体部品を提供することである。
課題は、請求項１の特徴部分に記載された構成要件を有する方法によって解決される。他の課題は、請求項９の特徴部分に記載された構成要件を有するオプトエレクトロニクス半導体部品によって解決される。有利な構成および発展形態は、従属請求項に記載されている。
提案された方法は、担体と導電性構造体とを用意するステップを含んでいる。この導電性構造体は導電性材料によって形成されており、多数の間隙を有している。さらにこの方法は、導電性構造体を担体の上面に配置することを含んでいる。ここでこの上面は、導電性構造体の間隙において露出している。さらに、この方法は、多数のオプトエレクトロニクス半導体チップを用意することを含んでいる。ここで各オプトエレクトロニクス半導体チップは、少なくとも、各半導体チップの上面に層を含んでいる。この層は、発光材料層であり得る。択一的に、この層は、各半導体チップから放出されたビームを通す、殊に透明な層であり、殊に、取り出し層または入力層である。この層は有利には、各オプトエレクトロニクス半導体チップの半導体本体の一部ではない。
さらに、この方法は、多数のオプトエレクトロニクス半導体チップを、担体の上面に、導電性構造体の間隙内に配置することを含んでいる。この導電性構造体は、例えば、導電性リードフレームとして構成される、または、導電性リードフレームを含む。換言すれば、オプトエレクトロニクス半導体チップは、リードフレームのフレーム素子の隣、または、フレーム素子の間の間隙内にそれぞれ配置される。ここでは殊に、オプトエレクトロニクス半導体チップが、部分的または完全に、導電性構造体の上に、および／または、他の導電性素子の上に配置されることはない。ここで、それぞれ少なくとも１つ、または、ちょうど１つのオプトエレクトロニクス半導体チップが、導電性構造体の１つの間隙内に配置され得る。
この方法はさらに、各オプトエレクトロニクス半導体チップの接続箇所と導電性構造体との間の電気的接続部分の形成と、成形物による各オプトエレクトロニクス半導体チップとこの電気的接続部分との包囲（Umformen）を含む。ここでこの成形物は、全オプトエレクトロニクス半導体チップの側面を少なくとも部分的に覆い、かつこの成形物は、自身の、担体とは反対側にある上面でオプトエレクトロニクス半導体チップから突出しない。さらにこの方法は、担体を除去すること、および、オプトエレクトロニクス半導体部品を形成するために、少なくとも成形物を個別化することを含んでいる。ここで、各オプトエレクトロニクス半導体部品は、少なくとも１つのオプトエレクトロニクス半導体チップを含んでいる。各オプトエレクトロニクス半導体部品は、個別化の後、成形物の一部を有している。
オプトエレクトロニクス半導体部品は、例えば発光ダイオードである。これは、ビームを放射するために設けられている。択一的に、オプトエレクトロニクス半導体部品が、ビーム検出器またはフォトダイオードであってもよい。オプトエレクトロニクス半導体チップは、例えばビーム放射半導体チップであり、これは例えば発光ダイオードチップ、フォトダイオードチップまたはレーザダイオードチップである。
用語「ビーム」は、本発明では殊に電磁ビームに関し、これは例えば、可視光、有利に混色光、殊に白色光に関する。
担体は、一時的な担体であり、これは例えば、個別化前に除去される。担体は、例えば、プラスチック材料、金属、セラミック材料または半導体材料によって形成されているフィルムまたは一般的にプレートであり得る。
導電性構造体とオプトエレクトロニクス半導体チップは、有利には、次のように担体に固定されている。すなわち、オプトエレクトロニクス半導体チップと担体との間に機械的な接続が生じるように固定されている。この機械的な接続は後に、導電性構造体およびオプトエレクトロニクス半導体チップに対して損傷なく、再び解除可能である。このために、付加的にまたは択一的に、導電性構造体ないしはオプトエレクトロニクス半導体チップと担体との間に、接着層または犠牲層が配置され得る。有利には、導電性構造体とオプトエレクトロニクス半導体チップは、担体の上面に接着される。択一的に、担体の上面への固定を他の手段によって行うこともできる。
上述した層が発光材料層である場合、これは例えば、ルミネセンス変換材料から成る、または、ルミネセンス変換材料を含む。このルミネセンス変換材料は、発光材料粒子を含み得る。例えば、ルミネセンス変換材料は、Ｃｅｒがドーピングされたイットリウム・アルミニウム・ガーネット、略してＹＡＧおよび／またはルテチウム・アルミニウム・ガーネット、略してＬｕＡＧおよび／またはルテチウム・イットリウム・アルミニウムガーネット、略してＬｕＹＡＧである。例えば、ルミネセンス変換材料は、相応にドーピングされた半導体材料、例えばＩＩ−ＶＩ−化合物半導体材料（例えばＺｎＳｅ）またはＩＩＩ−Ｖ−化合物半導体材料（例えばＡｌＩｎＧａＮ）も有し得る。同様に、ルミネセンス変換材料は、ドーピングされた窒化ケイ素または酸窒化ケイ素またはケイ酸塩またはアルミン酸塩であり得る。例えば、ルミネセンス変換材料は、Ｅｕ２＋によってドーピングされたアルカリ土類窒化ケイ素および／またはアルカリ土類アルミニウム窒化ケイ素である。ここでは、アルカリ土類金属は、例えば、バリウムまたはカルシウムまたはストロンチウムである。
さらに、オプトエレクトロニクス半導体チップによって、動作中に生成されたビームはこのルミネセンス変換材料によって吸収され、オプトエレクトロニクス半導体チップが放射する波長領域とは異なる波長領域で再放射される。例えば、オプトエレクトロニクス半導体チップから放射される短波ビームは、ルミネセンス変換材料内への吸収と、これに続く再放射によって、より長い波長のビームに変換される。例えば、オプトエレクトロニクス半導体チップは、動作時に青色の光を放射する。この場合には、発光材料層からは、相応する変換の後に、黄色の光が再放射される。従って、混合色の、殊に白色の光が生じる。発光材料粒子は、ここで、マトリクス材料、例えばシリコーンまたはセラミック内に埋設され得る。
上述の層が、透明な層および／または取り出し層または入力層である場合に、これによって有利には、各オプトエレクトロニクス半導体チップは、外部影響から保護されるないしは、オプトエレクトロニクス半導体チップによって放射されるまたは検出されるべきビームが取り出されるまたは入力される。
成形物は、自身の、担体と反対側の上面でオプトエレクトロニクス半導体チップから突出することなく、オプトエレクトロニクス半導体チップを包囲するまたは囲む。オプトエレクトロニクス半導体チップの、担体とは反対側の上面は、有利には、層を含んでいる、または、層によって形成されている、オプトエレクトロニクス半導体チップの上面である。
換言すれば、成形物は、オプトエレクトロニクス半導体チップの上面で、オプトエレクトロニクス半導体チップと同一平面を成している、または、成形物はオプトエレクトロニクス半導体チップをオプトエレクトロニクス半導体チップの側面で部分的にのみ包囲している、または、囲んでいる。ここで成形物は、オプトエレクトロニクス半導体チップを有利には形状接続で包囲している。
この方法の有利な実施形態では、オプトエレクトロニクス半導体チップの接続箇所は、導電性構造体とオプトエレクトロニクス半導体チップの電気的な接続のために、それぞれ、オプトエレクトロニクス半導体チップの上面に配置されている。有利にはこの接続箇所は、それぞれ、層の隣に、オプトエレクトロニクス半導体チップの半導体本体の上面に配置されている。
この方法の有利な実施形態では、電気的接続部分は完全に成形物によって、電気的接続部分が成形物から突出しないように包囲される、または、囲まれる。ここで、成形物は電気的接続部分を有利には外部影響から、破壊または破れに対して保護する。成形物は、電気的接続部分を有利には、付加的に絶縁する。
複数のオプトエレクトロニクス半導体チップを、電気的接続部分によって導電性構造体と接続することもできる。
担体の除去は、例えば、担体の加熱によって、または、担体を徐々に薄くすることによって行われる。加熱は例えば、レーザービームによって行われる。薄くするのは、例えば、担体を粉砕する（Zurueckschleifen）ことによって行われる。さらに、除去を、担体を化学的に引きはがすこと、ないしは、場合によっては担体上に存在する犠牲層または接着層を化学的に引きはがすことによって行うこともできる。担体を除去した後、元来、担体の方を向いていた、オプトエレクトロニクス半導体チップの下面は有利には、自由にアクセスされる、または、露出されている。
提示した方法の利点は、コンパクトなオプトエレクトロニクス半導体部品を製造する手法に関する。ここでこのオプトエレクトロニクス半導体部品の高さはできるだけ低い。有利には、提示した方法によって、多数のオプトエレクトロニクス半導体部品が製造される。ここで各オプトエレクトロニクス半導体部品の高さは、層を含めたオプトエレクトロニクス半導体チップの高さよりも高くない。各オプトエレクトロニクス半導体チップは、自身の下面で、コンタクトを有している。これは例えば、導電性材料、例えば金属、有利には金または銀から成る。このコンタクトは、担体を除去した後に露出可能である。
本発明によって製造されるオプトエレクトロニクス半導体部品の高さが低いことによって、オプトエレクトロニクス半導体部品内で生じる熱の大部分が、有利には、迅速に、例えば、オプトエレクトロニクス半導体部品の下面を介して導出される。換言すれば、高さが低いので、熱搬送路が比較的短くなる。このような最適な熱導出によって、結果的に、動作時の加熱は僅かになり、これによって、ビーム放射オプトエレクトロニクス半導体部品の場合には、より高い光束ひいてはより高い効率およびより長い寿命が得られる。さらに、加熱が僅かであることによって、各オプトエレクトロニクス半導体部品の効率は、動作時の変動の影響をあまり受けない。オプトエレクトロニクス半導体部品がフォトダイオードである場合、最適な熱搬出は、有利には、熱によって生じる電荷担体の発生ないしはこれによって生じる暗電流の確率を低減させる。
この方法の有利な実施形態では、各電気的接続部分は、コンタクトワイヤーを含んでいる。これは、オプトエレクトロニクス半導体チップの接続箇所を導電性構造体と接続する。
コンタクトワイヤーは、図示のボンディング方法によって、接続箇所ないしは導電性構造体と接続される。有利には、コンタクトワイヤーは、超音波接続方法によって、ボンディングされる。上述の構成の利点は、チップボンディングプロセスが、製造方法の間、必要ではない、ということである。このようなプロセスでは、チップは安定的に、導体部分上に固定され、これと導電性接続される。このようなチップボンディングプロセスの省略は、さらに、次のような利点を提供する。すなわち、オプトエレクトロニクス半導体部品の製造中の、チップボンディングはんだの銅から生じ、チップを最終的に使用できないものにしてしまい得る銅移動が回避可能である、という利点である。このような銅移動によって、殊に、材料系ＩｎＧａＡｌＰに基づく発光ダイオードチップの場合には、顕著な明度損失が生じる。さらに、ワイヤーボンディングによる、電気的接続部分を形成する際の、オプトエレクトロニクス半導体チップへの強い熱伝達が回避される。なぜなら、コンタクトワイヤーは、チップボンディングプロセスとは異なり、比較的小さいコンタクト面のみを有し、さらに、ワイヤーボンディング時に、通常は、それほど高い温度を必要としないからである。
さらに、コンタクトワイヤーとの電気的接続部分の形成中に、オプトエレクトロニクス半導体チップへの熱伝達が低いことによって、オプトエレクトロニクス半導体部品の製造時に例えば、温度の影響を受けやすいプラスチックまたは接着剤を使用することが可能になる。さらに、製造は、コンタクトワイヤーを用いた接触接続によって、次のことに関して容易になる。すなわち、オプトエレクトロニクス半導体部品の製造時の接触接続の間に、担体、オプトエレクトロニクス半導体チップおよび導電性構造体の接合部の加熱時間および冷却時間を短く保つことができる、ということに関して容易になる。これによって、この方法は加速して実行される、ないしは、容易になる。
この方法の有利な実施形態では、成形物は、ビーム透過性に形成されている。これによって、次のことが可能である。すなわち、オプトエレクトロニクス半導体チップがビーム形成用に形成されている場合、ビームがオプトエレクトロニクス半導体チップ内で各上面を介してのみ生じるのではなく、オプトエレクトロニクス半導体チップの側面を介しても放射され、オプトエレクトロニクス半導体部品から出ることが可能である。これによって、有利には、オプトエレクトロニクス半導体部品の効率は高くなる。なぜなら、オプトエレクトロニクス半導体チップの側面でビームが吸収されないからである、または、吸収性の成形物の場合と比べて僅かにしかビームが吸収されないからである。オプトエレクトロニクス半導体チップの上面は、オプトエレクトロニクス半導体チップの主放射面であり得る。
この方法の有利な構成では、成形物は、オプトエレクトロニクス半導体チップの上面で、オプトエレクトロニクス半導体チップと同一平面を成している。これによって有利には、次のことが実現される。すなわち、成形物がオプトエレクトロニクス半導体チップを、成形物の個別化の前に、できるだけ確実に安定させることが実現される。ここで同時に、オプトエレクトロニクス半導体部品の高さを低くすることができる。
この方法の有利な実施形態では、オプトエレクトロニクス半導体チップは、担体の上面から離れる方向において成形物から突出する。この実施形態は、次のような利点を提供する。すなわち、成形物に対して付加的に、他の材料、例えばビーム反射材料が、成形物の上面に、ないしは、オプトエレクトロニクス半導体チップの側面に被着される、ないしは、析出される、という利点を提供する。ここで上述した材料が、オプトエレクトロニクス半導体チップの、担体とは反対側にある上面でオプトエレクトロニクス半導体チップから突出することはない。ここで成形物の上面とは、成形物の、担体とは反対側の面のことである。これは、ビーム反射材料を被着する前に、例えば露出される。
この方法の有利な実施形態では、担体を除去する前に、反射性包囲部が、成形物の、担体とは反対側にある面に被着される。ここでこの反射性包囲部は、担体とは反対側にあるオプトエレクトロニクス半導体チップの上面でオプトエレクトロニクス半導体チップから突出しない。換言すれば、反射性包囲部は、全オプトエレクトロニクス半導体チップの側面を少なくとも部分的に覆う。このような構成によって、有利には、オプトエレクトロニクス半導体部品の高さを低く保つことができる。反射性包囲部は、内部に入射した部分を反射するように構成されている。従って、オプトエレクトロニクス半導体チップの側面を介して、ないしは、オプトエレクトロニクス半導体チップの層の側面を介して、および／または、層を介して放射または取り出されたビームは、有利には、反射性包囲部によって次のように反射される。すなわち、オプトエレクトロニクス半導体部品の表面ないしは主放射面を介して放射されるビームの割合が高まるように反射される。従って、これによっても、オプトエレクトロニクス半導体部品の効率が高まる。
有利にはこのような構成によって、成形物はオプトエレクトロニクス半導体チップを、層の高さまで、殊に形状接続によって、包囲するまたは囲むことができる。従って、オプトエレクトロニクス半導体チップの側面は、成形物の層まで覆われる。択一的に、成形物はオプトエレクトロニクス半導体チップを次のように包囲するまたは囲むことができる。すなわち、層の側面が部分的に成形物によって囲まれるまたは包囲される、または、オプトエレクトロニクス半導体チップの側面が層の下方の高さまで成形物によって囲まれるまたは包囲されるように、されるようにである。
有利には、反射性包囲部は、オプトエレクトロニクス半導体チップの層と同一平面を成す。
この方法の有利な実施形態では、少なくとも１つのコンタクトワイヤーが部分的に成形物内に配置されており、かつ、部分的に反射性包囲部内に配置されている。この実施形態では、反射性包囲部はオプトエレクトロニクス半導体チップおよび電気的接続部分を形状接続的に包囲する、囲むまたはカプセル封入する。
さらに、オプトエレクトロニクス半導体部品が提供される。このオプトエレクトロニクス半導体部品は、有利には、本願に記載された方法の１つによって製造可能である、または、製造される。殊に、方法に対して開示された全ての特徴はオプトエレクトロニクス半導体部品に対しても開示されており、オプトエレクトロニクス半導体部品に対して開示された全ての特徴は方法に対しても開示されている。オプトエレクトロニクス半導体部品は、ここで、有利には、多数のオプトエレクトロニクス半導体チップを有している。従って、殊に、方法において例えば多数のオプトエレクトロニクス半導体チップに関している特徴は、オプトエレクトロニクス半導体部品の場合でも、相応する素子の１つに関係し得る。
有利な実施形態では、オプトエレクトロニクス半導体部品はオプトエレクトロニクス半導体チップと導電性構造体とを含んでいる。オプトエレクトロニクス半導体チップは、上面に層を含んでおり、導電性構造体は導電性材料によって形成されており、少なくとも１つの間隙を有している。この間隙内には、オプトエレクトロニクス半導体チップが配置されている。さらに、オプトエレクトロニクス半導体部品は、コンタクトワイヤーを含んでいる。このコンタクトワイヤーは、オプトエレクトロニクス半導体チップの接続箇所を導電性構造体と接続する。さらに、オプトエレクトロニクス半導体部品は、成形物と反射性包囲部とを含んでいる。ここで、オプトエレクトロニクス半導体チップの側面と、コンタクトワイヤーは、成形物によって少なくとも部分的に覆われている。反射性包囲部は、成形物から突出している領域において、オプトエレクトロニクス半導体チップを包囲する。オプトエレクトロニクス半導体部品では、オプトエレクトロニクス半導体チップは、成形物から突出する。ここで反射性包囲部は、オプトエレクトロニクス半導体チップの上面で、オプトエレクトロニクス半導体チップから突出しない。
オプトエレクトロニクス半導体チップは、リードフレームの１つのフレーム素子の隣、または、リードフレームの複数のフレーム素子の間に間隙内に配置されている。ここでは殊に、オプトエレクトロニクス半導体チップは部分的に、導電性構造体上に配置されていない。
オプトエレクトロニクス半導体部品の有利な構成では、コンタクトワイヤーが部分的に成形物内に配置されており、かつ、部分的に反射性包囲部分内に配置されている。これによって、コンタクトワイヤーは、反射性包囲部分によって、有利には、領域において、外部影響から、例えば、破壊または破れに対して保護されるまたは絶縁される。ここで成形物は、コンタクトワイヤーを包囲しない、または、囲まない。さらに、オプトエレクトロニクス半導体チップと導電性構造体とを同時に安定化させる場合には、重要なビーム成分が反射性包囲部によって次のように反射されることが成形物によって実現される。すなわち、オプトエレクトロニクス半導体部品の、表面ないしは主放射面を介して放射されるビームの割合が高められるように反射されることが実現される。
オプトエレクトロニクス半導体部品の有利な実施形態では、接続箇所は、オプトエレクトロニクス半導体チップないしはオプトエレクトロニクス半導体チップの半導体本体の上面に配置されている。これによって、有利には、オプトエレクトロニクス半導体チップの上面では、例えば、ダイオードのｐまたはｎコンタクトが、電気的接続部分を介して導電性構造体と接続されている。
オプトエレクトロニクス半導体部品の有利な構成では、反射性包囲部は、シリコーンまたはシリコーンとエポキシ基との混合物とを含んでいる。このような材料によって、有利には、反射性包囲部の付加的なビーム反射性またはビーム散乱性のコンポーネントに対するマトリクス材料が提供可能である。
オプトエレクトロニクス半導体部品の有利な構成では、反射性包囲部はビーム反射性粒子を含んでいる。これは、少なくとも材料ＴｉＯ２、ＢａＳＯ４、ＺｎＯ、ＡｌｘＯｙおよびＺｒＯ２から成る、または、これらの上述した材料のうちの少なくとも１つを含んでいる。このような構成によって、有利には、ビームが、反射性包囲部の上述した粒子によって散乱される、または、反射される。
オプトエレクトロニクス半導体部品の有利な構成では、オプトエレクトロニクス半導体部品、殊に成形物の側面は、材料除去の痕跡、殊に、切断溝または研磨の痕跡を有する。材料除去のこのような痕跡は、成形物の個別化から生じる。材料除去のこの痕跡は、オプトエレクトロニクス半導体部品ないしは成形物の側面の粗面化を意味する。このような粗面化によって、有利には、オプトエレクトロニクス半導体チップの側面を介して放射されるビームを容易に、オプトエレクトロニクス半導体部品から取り出すことができる、または、オプトエレクトロニクス半導体部品から放射させることができる。なぜなら、側面でのビームの全反射が、材料除去のこの痕跡を介して低減されるからである。
オプトエレクトロニクス半導体部品の有利な構成では、オプトエレクトロニクス半導体チップの下面は、露出されている。このような構成によって、有利には、オプトエレクトロニクス半導体部品の高さが低く抑えられる。さらに、これによって、オプトエレクトロニクス半導体部品の下面での接触接続箇所がアクセス可能になる。
オプトエレクトロニクス半導体部品の有利な構成では、導電性構造体の下面も露出している。従って、オプトエレクトロニクス半導体部品の動作に必要な２つのコンタクトが、オプトエレクトロニクス半導体部品の同じ面で露出している。殊にこのようにして、有利には、表面実装可能なオプトエレクトロニクス半導体部品が製造可能になる。
本発明の別の利点、有利な構成および目的適合性は、図面に関連した、実施例の以降の説明に記載されている。
概略的な断面図に基づく、上述した方法の第１の実施例である。 概略的な断面図に基づく、上述した方法の第２の実施例の部分ステップであり、図２Ｂは概略的な断面図に基づいて示されたオプトエレクトロニクス半導体部品である。
同じ素子、同種の素子および同じ作用を有する素子には、図面において、同じ参照番号が付与されている。図面および図面に示されている素子間の大きさの比は、縮尺通りではない。むしろ、幾つかの素子は、より良い描写ために、および／または、より良い理解のために、過度に大きく示されていることがある。
図１Ａは、オプトエレクトロニクス半導体部品１００の概略的な断面図に基づいて、第１のステップを示している。まずは、担体１と、間隙３を有する導電性構造体２とが提供される。導電性構造体２は金属製リードフレームとして構成可能である。導電性構造体２はさらに、担体１の上面４に配置される。ここで、この上面４は平らであり、導電性構造体の間隙３において露出されている。導電性構造体２は、例えば、導電性リードフレームとして、殊に金属製リードフレームとして構成可能である。これは有利には、金メッキまたは銀メッキが施された銅を含んでいる、または、これから成る。さらに、多数のオプトエレクトロニクス半導体チップ５が提供される。各オプトエレクトロニクス半導体チップ５は、上面６を有している。この上面６に、オプトエレクトロニクス半導体チップ５は、それぞれ層７を有している。この層７は８０〜３００μｍの厚さを有し得る。有利には層７は、半導体チップ５の各上面６にのみ配置されており、半導体チップ５の上面６に対して平行な方向において、半導体チップ５から突出しない。この層７は、有利には発光材料層である。択一的に、層７は、別の層であってもよく、これは例えば、各オプトエレクトロニクス半導体チップ５によって放出されたビームを通す、殊に、透明の層であってもよく、殊に取り出し層または入力層であってもよい。このような場合には、層は、ガラスまたはシリコーンを有し得る。層７は有利には、各オプトエレクトロニクス半導体チップ５の半導体本体の一部ではない。各半導体本体は、その上に配置されている各層７とともに、各オプトエレクトロニクス半導体チップ５を形成する。
ここに示されている実施例では、オプトエレクトロニクス半導体チップ５は、有利には、ＬＥＤチップである。これは、担体１の上面４で、導電性構造体２の間隙３内に配置されている。しかし、フォトダイオードチップまたはレーザダイオードチップもオプトエレクトロニクス半導体チップとして使用可能である。オプトエレクトロニクス半導体チップ５はここで、平面内に配置されている。例えば、導電性構造体２と、オプトエレクトロニクス半導体チップ５とは、次のように、担体１に固定されている。すなわち、機械的な接続が、オプトエレクトロニクス半導体チップ５と担体１との間に生じるように、固定されている。これは、後に、導電性構造体２およびオプトエレクトロニクス半導体チップ５に対して、損傷なく解除可能である。このために、付加的にまたは択一的に、導電性構造体２ないしはオプトエレクトロニクス半導体チップ５と担体１との間に、接着層または犠牲層を配置することが可能である。有利には、導電性構造体２とオプトエレクトロニクス半導体チップ５とは、担体１の上面４に接着される。択一的に、担体１の上面での固定は、他の手段によっても行われる。
ここに示された実施例では、例示的に、多数のオプトエレクトロニクス半導体チップ５に対して、３つのオプトエレクトロニクス半導体チップないしは半導体部品が、断面図で示されている。示された図は、さらに、次のように解釈されるべきである。すなわち、オプトエレクトロニクス半導体チップないしは半導体部品が、二次元に、担体１の上面４上に配置されていると、解釈されるべきである。
図１Ｂは、オプトエレクトロニクス半導体部品１００の概略的な断面図に基づいて、別のステップとして、各オプトエレクトロニクス半導体チップ５の接続箇所９と導電性構造体２との間の電気的接続部分８の形成を示している。電気的接続部分８は、コンタクトワイヤー１０を含んでいる。これは、オプトエレクトロニクス半導体チップ５の接続箇所９を導電性構造体２と接続する。コンタクトワイヤー１０を有する電気的接続部分は、例えば、適切なワイヤーボンディング方法または超音波ボンディング方法を用いて形成される。有利には、コンタクトワイヤー１０は金から成る。
図１Ｃは、オプトエレクトロニクス半導体部品１００の概略的な断面図に基づいて、別のステップを示している。ここでは、オプトエレクトロニクス半導体チップ５と電気的接続部分８とが、成形物１１によって包囲される。成形物１１は、全オプトエレクトロニクス半導体チップ５の側面１２を少なくとも部分的に覆っている。側面１２は、オプトエレクトロニクス半導体チップ５の上面６を、オプトエレクトロニクス半導体チップ５の、上面６とは反対側にある下面１３と接続する。成形物１１は、オプトエレクトロニクス半導体チップ５の層７と同一平面を成す。従って、オプトエレクトロニクス半導体チップ５は、自身の、担体１とは反対の側にある上面６で成形物１１から突出しない。ここで、成形物１１は、オプトエレクトロニクス半導体チップ５の側面１２、さらには電気的接続部分８を包囲する、囲むまたはカプセル封入する。例えば、成形物１１は、側面１２と直接的に接触し、側面１２を完全に覆う。成形物１１は、オプトエレクトロニクス半導体部品１００に対して付加的に、機械的に安定した特性を有している。
この包囲または囲みは、例えば、射出成形、スパッタリング、キャスティング、プリンティング、フィルムの積層等の方法によって行われる。ここで成形物１１は、機械的に安定させる材料、例えばプラスチック、溶融ガラス、溶融ガラスセラミック、エポキシ樹脂、シリコーン、エポキシ基とシリコーンとのハイブリッド材料、ガラスまたはガラスセラミックを含んでいる、または、これらの材料から成る。
図１Ｄは、オプトエレクトロニクス半導体部品１００の概略的な断面図に基づいて、担体１の除去を示している。担体の除去は、例えば、担体を加熱すること、または、段階的に薄くすることによって行われる。ここで、担体は有利には完全に除去される。
本発明の枠内では、さらに、担体の除去は、化学的な剥離によって、または、担体とオプトエレクトロニクス半導体チップとの間に配置されている犠牲層または接着層（図示されていない）の化学的な剥離によって行われる。担体１の除去の後、オプトエレクトロニクス半導体チップ５の、元来、担体１の方を向いていた下面１３は、自由にアクセス可能である、または、露出されている。
オプトエレクトロニクス半導体部品１００の高さは、図１Ｄでは、オプトエレクトロニクス半導体チップ５の高さ（層７を含む）に相応する。すなわち殊に、担体１の上面４から離れる方向において、担体１および／または成形物１１および／またはコンタクトワイヤー１０の部分は、半導体チップ５から突出しない。本発明では、さらに、オプトエレクトロニクス半導体チップ５は、下面１３で、有利には金または銀から成る電気的なコンタクトを、例えばコンタクト層（図示されていない）の形態で有している。
図１Ｅは、オプトエレクトロニクス半導体部品１００の概略図に基づいて、オプトエレクトロニクス半導体部品１０１を形成するための、成形物１１の個別化を示している。これはそれぞれ、電気的接続部分８を介して導電性構造体２と接続されている半導体チップ５を含んでいる。
図２Ａは、概略的な断面図に基づいて、記載されている方法の別の実施例のステップを示している。このステップは、図１Ｃに示されているものに相応する。しかし、ここで成形物１１は、次のようにオプトエレクトロニクス半導体チップ５を包囲している。すなわち、オプトエレクトロニクス半導体チップ５が、担体１の上面４から離れる方向において、成形物１１から突出するように包囲している。さらにここでは、担体１の除去の前に、反射性包囲部１４が、成形物１１の、担体１とは反対側の面に接着されている。ここでこの反射性包囲部１４は、その上面６で、オプトエレクトロニクス半導体チップ５から突出しない。反射性包囲部１４は、半導体チップ５の上面６に沿って、オプトエレクトロニクス半導体チップ５の層７と同一平面を成す。反射性包囲部１４は、シリコーンまたはシリコーンとエポキシ基の混合物を含んでおり、さらにビーム反射性粒子を含んでいる。この粒子は、材料ＴｉＯ２、ＢａＳＯ４、ＺｎＯ、ＡｌｘＯｙおよびＺｒＯ２から成る、または、上述した材料の少なくとも１つを含んでいる。
「反射性」とはこの関連において次のことを意味している。すなわち、反射性包囲部１４が、オプトエレクトロニクス半導体チップ５から、および／または、発光材料層７から、反射性包囲部に入射するビームに対して、少なくとも８０％の反射率、有利には９０％を越える反射率を有していることを意味している。
図２Ａの実施例において、担体１は、図１Ｄに示されているステップと同様に、反射性包囲部１４の取り付け後に除去される。担体１の除去後、オプトエレクトロニクス半導体チップ５の、元来、担体１の方を向いていた下面１３は、自由にアクセス可能である、または、露出されている（図２Ｂを参照）。オプトエレクトロニクス半導体部品２００の高さは、担体１は含まないが、層７は含む、オプトエレクトロニクス半導体チップ５の高さに相当する。
図２Ｂは、概略的な断面図に基づいて、本発明のオプトエレクトロニクス半導体部品２０１ないしは、多数の半導体部品を示している。この多数の半導体部品は、成形物１１の個別化によって、図２Ａに示された実施例に則して、担体１の除去後に形成される。この個別化は、ここでは、図１Ｅに示されたステップと同様に行われる。ここでは、成形物１１の他に、付加的に、反射性包囲部１４が個別化される。従って多数のオプトエレクトロニクス半導体部品２０１が形成される。これはそれぞれ成形物１１と、反射性包囲部１４とを含んでいる。オプトエレクトロニクス半導体チップ５およびコンタクトワイヤー１０の側面１２は、成形物１１によって、部分的に覆われている。反射性包囲部１４は、成形物１１から突出している領域において、オプトエレクトロニクス半導体チップ５を、包囲するまたは囲む。ここで、オプトエレクトロニクス半導体チップ５は、成形物１１から突出し、反射性包囲部１４は、その上面６でオプトエレクトロニクス半導体チップ５から突出しない。
オプトエレクトロニクス半導体部品１０１および２０１の動作のための接触接続は、図示の実施例に従って、オプトエレクトロニクス半導体チップ５の下面１３を介して、並びに、導電性構造体２を介して行われる。
択一的に、オプトエレクトロニクス半導体部品が、複数のオプトエレクトロニクス半導体チップを含んでいてもよい。ここで各オプトエレクトロニクス半導体チップは、電気的接続部分を介して、個別のまたは共通の導電性構造体と接続されている。
成形物１１によって形成されるオプトエレクトロニクス半導体部品２０１の側面１２は、材料除去の痕跡１５を有している。材料除去は、個別化に由来する。材料除去の痕跡１５は、個別化方法に応じて、切断溝または研磨の痕跡であり得る。
本発明は、実施例に基づく記載に制限されない。むしろ、本発明は、新たな特徴並びに特徴の組み合わせを含む。これは殊に、特許請求の範囲における特徴の組み合わせを含む。これはこの特徴またはこれらの組み合わせ自体が明確に、特許請求項または実施例に記載されていない場合にも当てはまる。
本発明は、独国特許出願公開第１０２０１２１１３００３．５の優先権を主張する。この文献の開示内容は、これによって本願に参照として組み込まれる。
１ 担体、 ２ 導電性構造体、 ３ 間隙、 ４ 担体の上面、 ５ オプトエレクトロニクス半導体チップ、 ６ オプトエレクトロニクス半導体チップの上面、 ７ 層、 ８ 電気的接続部分、 ９ 接続箇所、 １０ コンタクトワイヤー、 １１ 成形物、 １２ 側面、 １３ 下面、 １４ 反射性包囲部、 １５ 材料除去の痕跡、 １００、１０１、２００、２０１ オプトエレクトロニクス半導体部品

Claims (12)

  1. オプトエレクトロニクス半導体部品（１００、２００）の製造方法であって、当該方法は、
    ・担体（１）を用意するステップを有しており、
    ・導電性材料によって形成されており、複数の間隙（３）を有している導電性構造体（２）を用意するステップを有しており、
    ・前記導電性構造体（２）を、前記担体（１）の上面（４）に配置するステップを有しており、当該上面（４）は、前記導電性構造体（２）の複数の間隙（３）において露出されており、
    ・複数のオプトエレクトロニクス半導体チップ（５）を用意するステップを有しており、
    各オプトエレクトロニクス半導体チップ（５）は、少なくとも、各半導体チップの上面（６）において層（７）を含んでおり、
    ・前記複数のオプトエレクトロニクス半導体チップ（５）を、前記担体（１）の上面（４）に、かつ、前記導電性構造体（２）の複数の間隙（３）内に配置するステップを有しており、
    ・各オプトエレクトロニクス半導体チップ（５）の接続箇所（９）と、前記導電性構造体（２）との間に電気的接続部分（８）を形成するステップを有しており、
    ・各オプトエレクトロニクス半導体チップ（５）と前記電気的接続部分（８）とを、成形物（１１）によって包囲するステップを有しており、ここで当該成形物（１１）は、全オプトエレクトロニクス半導体チップの側面（１２）を少なくとも部分的に覆っており、前記オプトエレクトロニクス半導体チップ（５）は、前記担体（１）の上面（４）から離れる方向において前記成形物（１１）から突出し、
    ・前記担体（１）を除去するステップを有しており、ここで前記担体（１）を除去する前に、反射性包囲部（１４）を前記成形物（１１）の、前記担体（１）とは反対側にある面に被着し、ここで当該反射性包囲部（１４）は、前記オプトエレクトロニクス半導体チップ（５）の、前記担体（１）とは反対側にある上面（６）で、前記オプトエレクトロニクス半導体チップ（５）から突出せず、当該反射性包囲部（１４）は、前記成形物（１１）から突出している領域において、前記オプトエレクトロニクス半導体チップ（５）を包囲し、
    ・少なくとも前記成形物（１１）を、オプトエレクトロニクス半導体部品（１０１、２０１）を形成するために個別化するステップを有しており、ここで各オプトエレクトロニクス半導体部品（１０１、２０１）は、少なくとも１つのオプトエレクトロニクス半導体チップ（５）を含んでいる、
    ことを特徴とする、オプトエレクトロニクス半導体部品（１００、２００）の製造方法。
  2. 前記オプトエレクトロニクス半導体部品（１００、２００）の高さは、前記オプトエレクトロニクス半導体チップ（５）の高さに相当する、請求項１記載の方法。
  3. 前記各電気的接続部分（８）はコンタクトワイヤー（１０）を含んでおり、当該コンタクトワイヤー（１０）は前記オプトエレクトロニクス半導体チップ（５）の前記接続箇所（９）を前記導電性構造体（２）と接続する、請求項１から２までのいずれか１項記載の方法。
  4. 前記成形物（１１）をビーム透過性に形成する、請求項１から３までのいずれか１項記載の方法。
  5. 少なくとも１つのコンタクトワイヤー（１０）を部分的に前記成形物（１１）内に配置し、少なくとも１つのコンタクトワイヤー（１０）を部分的に前記反射性包囲部（１４）内に配置する、請求項１から４までのいずれか１項記載の方法。
  6. オプトエレクトロニクス半導体部品（１００、２００）であって、当該オプトエレクトロニクス半導体部品は、
    ・上面（６）で層（７）を含んでいるオプトエレクトロニクス半導体チップ（５）を含んでおり、
    ・導電性材料によって形成されており、かつ、少なくとも１つの間隙（３）を有している導電性構造体（２）を含んでおり、当該間隙（３）内には、前記オプトエレクトロニクス半導体チップ（５）が配置されており、
    ・前記オプトエレクトロニクス半導体チップ（５）の接続箇所（９）を前記導電性構造体（２）と接続するコンタクトワイヤー（１０）を含んでおり、
    ・成形物（１１）を含んでおり、前記オプトエレクトロニクス半導体チップの側面（１２）と前記コンタクトワイヤー（１０）とは当該成形物（１１）によって、少なくとも部分的に覆われており、
    ・反射性包囲部（１４）を含んでおり、当該反射性包囲部（１４）は、前記成形物（１１）から突出している領域において、前記オプトエレクトロニクス半導体チップ（５）を包囲し、ここで
    ・前記オプトエレクトロニクス半導体チップ（５）は前記成形物（１１）から突出し、
    ・前記反射性包囲部（１４）は、前記オプトエレクトロニクス半導体チップ（５）の上面（６）から突出していない、
    ことを特徴とするオプトエレクトロニクス半導体部品（１００、２００）。
  7. 前記オプトエレクトロニクス半導体チップ（５）の下面（１３）は露出されている、請求項６記載のオプトエレクトロニクス半導体部品（１００、２００）。
  8. 前記コンタクトワイヤー（１０）は部分的に前記成形物（１１）内に配置されており、かつ、前記コンタクトワイヤー（１０）は部分的に前記反射性包囲部（１４）内に配置されている、請求項６または７記載のオプトエレクトロニクス半導体部品（１００、２００）。
  9. 前記接続箇所（９）は、前記オプトエレクトロニクス半導体チップ（５）の上面（６）に配置されている、請求項６から８までの少なくとも１項記載のオプトエレクトロニクス半導体部品（１００、２００）。
  10. 前記反射性包囲部（１４）はシリコーンまたはシリコーンとエポキシ基との混合物とを含んでいる、請求項６から９までの少なくとも１項記載のオプトエレクトロニクス半導体部品（１００、２００）。
  11. 前記反射性包囲部（１４）はビーム反射性粒子を含んでおり、当該ビーム反射性粒子は、材料ＴｉＯ２、ＢａＳＯ４、ＺｎＯ、ＡｌｘＯｙおよびＺｒＯ２の少なくとも１つから成る、または、材料ＴｉＯ２、ＢａＳＯ４、ＺｎＯ、ＡｌｘＯｙおよびＺｒＯ２の少なくとも１つを含む、請求項６から１０までの少なくとも１項記載のオプトエレクトロニクス半導体部品（１００、２００）。
  12. 前記オプトエレクトロニクス半導体部品（５）の側面（１２）は、材料除去の痕跡、殊に切断溝（１５）または研磨の痕跡を有している、請求項６から１１までの少なくとも１項記載のオプトエレクトロニクス半導体部品（１００、２００）。
JP2015548460A 2012-12-21 2013-12-17 オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品 Expired - Fee Related JP6099764B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012113003.5 2012-12-21
DE102012113003.5A DE102012113003A1 (de) 2012-12-21 2012-12-21 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
PCT/EP2013/076977 WO2014095923A1 (de) 2012-12-21 2013-12-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
JP2016504770A JP2016504770A (ja) 2016-02-12
JP6099764B2 true JP6099764B2 (ja) 2017-03-22

Family

ID=49911502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015548460A Expired - Fee Related JP6099764B2 (ja) 2012-12-21 2013-12-17 オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品

Country Status (6)

Country Link
US (1) US9490397B2 (ja)
JP (1) JP6099764B2 (ja)
KR (1) KR102074027B1 (ja)
CN (1) CN104885237B (ja)
DE (2) DE102012113003A1 (ja)
WO (1) WO2014095923A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012113003A1 (de) * 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
TW201616689A (zh) * 2014-06-25 2016-05-01 皇家飛利浦有限公司 經封裝之波長轉換發光裝置
WO2016009061A1 (en) * 2014-07-18 2016-01-21 Koninklijke Philips N.V. Led light source for automotive application
JP6459354B2 (ja) 2014-09-30 2019-01-30 日亜化学工業株式会社 透光部材及びその製造方法ならびに発光装置及びその製造方法
DE102014116134A1 (de) * 2014-11-05 2016-05-12 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015107586B4 (de) 2015-05-13 2023-10-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung optoelektronischer Bauelemente und oberflächenmontierbares optoelektronisches Bauelement
TWI705539B (zh) * 2015-06-26 2020-09-21 新加坡商Ｐｅｐ創新私人有限公司 半導體封裝方法、半導體封裝和堆疊半導體封裝
DE102015110429A1 (de) 2015-06-29 2017-01-12 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
DE102016111059A1 (de) 2016-06-16 2017-12-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronischen Modulen sowie optoelektronisches Halbleiterbauelement und optoelektronisches Modul
KR102549171B1 (ko) 2017-07-12 2023-06-30 삼성전자주식회사 발광소자 패키지 및 이를 이용한 디스플레이 장치
DE102018112332A1 (de) * 2018-05-23 2019-11-28 Osram Opto Semiconductors Gmbh Bauteil und verfahren zur herstellung eines bauteils
DE102018121334A1 (de) * 2018-08-31 2020-03-05 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
DE102019121449A1 (de) * 2019-08-08 2021-02-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur vereinzelung von bauteilen aus einem bauteilverbund sowie bauteil

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US882319A (en) * 1907-06-25 1908-03-17 Peter Huebschwerlen Railway-tie and rail-joint means therefor.
JP2005079329A (ja) 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
DE102004021233A1 (de) 2004-04-30 2005-12-01 Osram Opto Semiconductors Gmbh Leuchtdiodenanordnung
JP2006179718A (ja) * 2004-12-22 2006-07-06 Sony Corp 青色光学素子パッケージ及び光学素子パッケージの製造方法
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102008011153B4 (de) 2007-11-27 2023-02-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Anordnung mit mindestens zwei lichtemittierenden Halbleiterbauelementen
WO2009087584A1 (en) 2008-01-08 2009-07-16 Koninklijke Philips Electronics N.V. Light output device with switchable refractive elements
RU2010143026A (ru) * 2008-03-21 2012-04-27 Конинклейке Филипс Элкектроникс Н.В. (Nl) Светящееся устройство
JP2010166021A (ja) 2008-12-18 2010-07-29 Panasonic Corp 半導体装置及びその製造方法
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US20110049545A1 (en) * 2009-09-02 2011-03-03 Koninklijke Philips Electronics N.V. Led package with phosphor plate and reflective substrate
DE102009058006B4 (de) 2009-12-11 2022-03-31 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
WO2011093454A1 (ja) 2010-01-29 2011-08-04 シチズン電子株式会社 発光装置の製造方法及び発光装置
KR20110115506A (ko) * 2010-04-15 2011-10-21 삼성엘이디 주식회사 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
DE102010028407B4 (de) * 2010-04-30 2021-01-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
JP5356312B2 (ja) * 2010-05-24 2013-12-04 株式会社東芝 半導体発光装置
DE102010024864B4 (de) 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010027253B4 (de) 2010-07-15 2022-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
US9548286B2 (en) * 2010-08-09 2017-01-17 Micron Technology, Inc. Solid state lights with thermal control elements
DE102010033963A1 (de) * 2010-08-11 2012-02-16 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
JP5622494B2 (ja) 2010-09-09 2014-11-12 スタンレー電気株式会社 発光装置およびその製造方法
DE102010045403A1 (de) * 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
JP2012074483A (ja) * 2010-09-28 2012-04-12 Toyoda Gosei Co Ltd 発光素子収納用パッケージ
US9478719B2 (en) * 2010-11-08 2016-10-25 Bridgelux, Inc. LED-based light source utilizing asymmetric conductors
KR20120050282A (ko) * 2010-11-10 2012-05-18 삼성엘이디 주식회사 발광 소자 패키지 및 그 제조 방법
CN102468406B (zh) * 2010-11-19 2014-11-05 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法
KR20120061376A (ko) * 2010-12-03 2012-06-13 삼성엘이디 주식회사 반도체 발광 소자에 형광체를 도포하는 방법
CN102569593A (zh) * 2010-12-22 2012-07-11 展晶科技(深圳)有限公司 发光二极管
DE102011011139B4 (de) * 2011-02-14 2023-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
JP5840377B2 (ja) * 2011-04-14 2016-01-06 日東電工株式会社 反射樹脂シートおよび発光ダイオード装置の製造方法
KR20140022019A (ko) 2011-04-20 2014-02-21 가부시키가이샤 에루므 발광장치 및 그 제조방법
KR20120119395A (ko) * 2011-04-21 2012-10-31 삼성전자주식회사 발광소자 패키지 및 그 제조방법
CN102810618B (zh) * 2011-06-02 2015-04-29 展晶科技(深圳)有限公司 半导体封装结构
KR20120134375A (ko) * 2011-06-02 2012-12-12 삼성전자주식회사 발광소자 패키지 및 그 제조방법
JP6139071B2 (ja) * 2012-07-30 2017-05-31 日亜化学工業株式会社 発光装置とその製造方法
DE102012113003A1 (de) * 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
JP6213428B2 (ja) * 2014-03-12 2017-10-18 豊田合成株式会社 発光装置及びその製造方法
JP6176171B2 (ja) * 2014-03-28 2017-08-09 豊田合成株式会社 発光装置の製造方法
US20150325748A1 (en) * 2014-05-07 2015-11-12 Genesis Photonics Inc. Light emitting device
TWI614920B (zh) * 2014-05-19 2018-02-11 晶元光電股份有限公司 光電元件及其製造方法

Also Published As

Publication number Publication date
CN104885237B (zh) 2017-05-10
DE102012113003A1 (de) 2014-04-03
KR102074027B1 (ko) 2020-02-05
WO2014095923A1 (de) 2014-06-26
DE112013006140A5 (de) 2015-09-10
US20150333232A1 (en) 2015-11-19
CN104885237A (zh) 2015-09-02
US9490397B2 (en) 2016-11-08
KR20150100671A (ko) 2015-09-02
JP2016504770A (ja) 2016-02-12

Similar Documents

Publication Publication Date Title
JP6099764B2 (ja) オプトエレクトロニクス半導体部品を製造する方法およびオプトエレクトロニクス半導体部品
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
JP6073428B2 (ja) オプトエレクトロニクス半導体部品の製造方法およびオプトエレクトロニクス半導体部品
JP5618481B2 (ja) 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
US7714342B2 (en) Chip coated light emitting diode package and manufacturing method thereof
KR101168461B1 (ko) 광전자 소자 및 광전자 소자용 하우징
US9755114B2 (en) Method for producing a plurality of optoelectronic components and optoelectronic component
US20080054280A1 (en) Light emitting packages and methods of making same
US20170148966A1 (en) Surface-Mountable Semiconductor Component and Method for Producing Same
KR20120125350A (ko) 발광 장치 및 발광 장치의 제조 방법
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
US9564566B2 (en) Optoelectronic component and method for the production thereof
KR20120119395A (ko) 발광소자 패키지 및 그 제조방법
US8461609B2 (en) Light emitting device package
CN109844970B (zh) 具有反射侧覆层的发光器件封装
US10002996B2 (en) Light emitting device and method of manufacturing the same
JP6029759B2 (ja) 電子部品用の筐体、電子モジュール、電子部品用の筐体の製造方法、および、電子モジュールの製造方法
JP2004172636A (ja) 発光ダイオード及び製造方法
US11824143B2 (en) Optoelectronic component, method for producing an optoelectronic component and lighting device
TWI565101B (zh) 發光二極體封裝體及其製造方法
JP2006352047A (ja) 光半導体装置
KR101523004B1 (ko) 발광 장치
JP2011171345A (ja) 発光装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170221

R150 Certificate of patent or registration of utility model

Ref document number: 6099764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees