KR20110115506A - 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법 - Google Patents

발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법 Download PDF

Info

Publication number
KR20110115506A
KR20110115506A KR1020100127774A KR20100127774A KR20110115506A KR 20110115506 A KR20110115506 A KR 20110115506A KR 1020100127774 A KR1020100127774 A KR 1020100127774A KR 20100127774 A KR20100127774 A KR 20100127774A KR 20110115506 A KR20110115506 A KR 20110115506A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
package
light
Prior art date
Application number
KR1020100127774A
Other languages
English (en)
Inventor
김규상
김진하
정재유
박무윤
전충배
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to JP2011088065A priority Critical patent/JP2011228703A/ja
Priority to EP11162147A priority patent/EP2378576A2/en
Priority to TW100112754A priority patent/TW201201355A/zh
Priority to US13/087,799 priority patent/US20110254039A1/en
Priority to CN201110105659XA priority patent/CN102222757A/zh
Publication of KR20110115506A publication Critical patent/KR20110115506A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)

Abstract

발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법이 개시된다. 본 발명의 일 측면에 따르면, 패키지 기판(package substrate), 패키지 기판에 실장되는 발광다이오드 칩(light emitting diode chip), 및 발광다이오드 칩의 상부에서 보았을 때 발광다이오드 칩에 의하여 형성되는 면을 소자 상면으로 정의할 때, 소자 상면을 적어도 일부 덮도록 형성된 파장 변환층;을 포함하며, 파장 변환층은 소자 상면을 벗어나지 않는 범위에서 형성되되, 소자 상면과 평행한 평탄면 및 평탄면과 소자 상면의 모서리를 연결하는 곡면을 갖는 것을 특징으로 하는 발광다이오드 패키지(light emitting diode package)가 제공된다.

Description

발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법{LIGHT EMITTING DIODE PACKAGE, LIGHTING APPARATUS HAVING THE SAME AND METHOD OF MANUFACTURING A LIGHT EMITTING DIODE PACKAGE}
본 발명은 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법에 관한 것이다.
최근 발광다이오드(light emitting diode)는 키패드(key pad), 백라이트(back light), 신호등, 공항 활주로의 안내등, 조명등 등의 다양한 분야에 적용되고 있다. 이와 같이 발광다이오드의 적용 분야가 다양해지면서 이를 패키징(packaging)하는 기술의 중요성이 부각되고 있다.
종래 기술에 따른 발광다이오드 패키지는, 패키지 본체 내부에 제1 및 제2 리드 프레임(lead frame)이 배치되며, 제1 리드 프레임 상에 발광다이오드 칩이 실장된다. 발광 다이오드 칩과 제1 및 제2 리드 프레임은 와이어(wire)에 의하여 전기적으로 연결된다. 이 경우, 패키지 본체는 컵 형상을 가지며, 컵 내부에는 발광다이오드 칩과 와이어 등을 보호하도록 수지부가 형성된다. 이러한 수지부 내에는 발광다이오드 칩으로부터 방출된 광이 백색광이 되도록 광의 파장을 변환하는 형광 물질이 분산될 수 있다.
그러나 이와 같은 종래 기술에 따르는 경우, 발광다이오드 칩에서 발생된 광이 상기 수지부에서 다수의 반사와 산란을 거쳐 패키지 본체, 제1 및 제2 리드 프레임 등에 입사되어 각 표면의 흡수율만큼 에너지가 손실되는 문제가 있다. 즉, 입사하는 광의 양이 1이고, 각 표면의 반사율이 R일 때, (1-R)의 비율로 입사광의 일부가 흡수되어 소멸되는 것이다.
또한 컵 형상을 갖는 패키지 본체 내부 전체에 수지부가 충전되고, 이러한 수지부의 전 표면에서 광이 방출되므로, 발광다이오드 패키지의 에탄듀(etendue)가 증가되어, 낮은 에탄듀를 갖는 광원이 필요한 응용분야, 예를 들어, 카메라용 플래시(flash), 자동차용 헤드 램프(head lamp), 프로젝터(projector)용 광원 등에는 적용되기 어려운 문제가 있다. 여기서, 에탄듀는 광원의 면적에 방사광의 입체각(solid angle)을 곱하여 얻어진 값으로 광원의 면적이 커지면 에탄듀가 증가하게 된다.
이와 더불어, 종래 기술에 의할 경우, 발광다이오드 칩의 발광면 상에서 광의 색 온도 편차가 발생됨으로써, 렌즈(lens)를 통해 방출된 광의 방사 패턴을 상부에서 보았을 때 소위 불스 아이(bull's eye)라는 색 얼룩이 크게 나타나는 문제가 있다.
본 발명은, 발광 효율이 향상되고, 발광다이오드 칩 상의 발광면에서 균일한 색 온도를 갖는 광이 방출되며, 제품 간의 색 온도 편차 역시 감소될 수 있는 발광다이오드 패키지, 그 제조 방법 및 이러한 발광다이오드 패키지를 구비한 조명 장치를 제공하는 것이다.
본 발명의 일 측면에 따르면, 패키지 기판(package substrate), 패키지 기판에 실장되는 발광다이오드 칩(light emitting diode chip), 및 발광다이오드 칩의 상부에서 보았을 때 발광다이오드 칩에 의하여 형성되는 면을 소자 상면으로 정의할 때, 소자 상면을 적어도 일부 덮도록 형성된 파장 변환층;을 포함하며, 파장 변환층은 소자 상면을 벗어나지 않는 범위에서 형성되되, 소자 상면과 평행한 평탄면 및 평탄면과 소자 상면의 모서리를 연결하는 곡면을 갖는 것을 특징으로 하는 발광다이오드 패키지(light emitting diode package)가 제공된다.
발광다이오드 패키지는, 발광다이오드 칩의 측면을 둘러싸도록 패키지 기판에 형성되는 광반사층을 더 포함할 수 있다.
광반사층은 TiO2를 포함하는 재질로 이루어질 수 있다.
발광다이오드 패키지는, 파장 변환층 및 광반사층을 커버하는 광분산층을 더 포함할 수 있다.
광분산층은 SiO2를 포함하는 재질로 이루어질 수 있다.
발광다이오드 패키지는, 발광다이오드 칩, 광반사층 및 광분산층을 수용하는 캐비티(cavity)가 구획되도록 패키지 기판에 형성되는 댐(dam)을 더 포함할 수 있다.
댐은 수지(resin)를 포함하는 재질로 이루어질 수 있다.
발광다이오드 패키지는, 발광다이오드 칩을 커버하는 투명 커버층(transparent cover layer)을 더 포함할 수 있다.
패키지 기판은 세라믹(ceramic)을 포함하는 재질로 이루어질 수 있다.
파장 변환층은 투명 수지 및 형광체를 포함하는 재질로 이루어질 수 있다.
투명 수지에 대한 형광체의 중량비는 2 이상일 수 있다.
발광다이오드 칩은, 전도성 물질로 이루어지는 구조 지지층, 및 구조 지지층의 일면에 형성되며, p형 반도체층, 활성층 및 n형 반도체층을 구비하는 발광 구조물을 포함할 수 있다.
발광 구조물은 구조 지지층의 일면 중 일부 영역에 형성되며, 소자 상면은, 발광 구조물의 일면, 및 구조 지지층의 일면 중 발광 구조물이 형성되지 않은 나머지 영역을 포함할 수 있다.
발광다이오드 칩은, 성장 기판, 및 성장 기판의 일면에 형성되며, n형 반도체층, 활성층 및 p형 반도체층을 구비하는 발광 구조물을 포함하며, 활성층 및 p형 반도체층은 n형 반도체층의 일면 중 일부 영역에 형성될 수 있다.
소자 상면은, p형 반도체층의 일면, 및 n형 반도체층의 일면 중 활성층 및 p형 반도체층이 형성되지 않은 나머지 영역을 포함할 수 있다.
소자 상면은 성장 기판의 타면일 수 있다.
발광다이오드 패키지는 발광다이오드 칩의 소자 상면에 형성되는 전극 패드(electrode pad)를 더 포함하며, 파장 변환층은 전극 패드를 커버하도록 형성될 수 있다.
발광다이오드 패키지는, 패키지 기판과 전극 패드를 전기적으로 연결하는 와이어(wire)를 더 포함할 수 있다.
파장 변환층은, 발광다이오드 칩의 측면까지 연장될 수 있다.
발광다이오드 칩 및 파장 변환층은 복수개이며, 복수의 파장 변환층은 복수의 발광다이오드 칩 각각의 소자 상면에 형성될 수 있다.
본 발명의 다른 측면에 따르면, 상술한 발광다이오드 패키지를 포함하는 조명 장치가 제공된다.
본 발명의 또 다른 측면에 따르면, 패키지 기판에 발광다이오드 칩을 실장하는 단계, 및 발광다이오드 칩의 소자 상면에, 투명 수지, 형광체 및 솔벤트(solvent)를 포함하는 혼합물을 도포하는 단계를 포함하며, 혼합물을 도포하는 단계 중에, 혼합물로부터 상기 솔벤트가 제거되어, 발광다이오드 칩의 상부에서 보았을 때 상기 발광다이오드 칩에 의하여 형성되는 면을 소자 상면으로 정의할 때, 소자 상면을 벗어나지 않는 범위에서 형성되되, 소자 상면과 평행한 평탄면 및 평탄면과 소자 상면의 모서리를 연결하는 곡면을 갖는 파장 변환층이 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법이 제공된다.
솔벤트는 휘발성 물질로 이루어질 수 있다.
발광다이오드 패키지 제조 방법은, 혼합물을 도포하는 단계 중에, 솔벤트가 증발되도록 발광다이오드 칩의 소자 상면에 도포된 혼합물을 가열하는 단계를 더 포함할 수 있다.
혼합물을 도포하는 단계는, 디스펜서(dispenser)를 이용하여 수행될 수 있다.
이 경우, 혼합물을 도포하는 단계는, 혼합물이 소자 상면으로부터 디스펜서까지 이어진 상태를 유지하도록 혼합물을 연속적으로 도포하는 단계를 구비할 수 있다.
혼합물을 도포하는 단계는, 디스펜서를 발광다이오드 칩의 상부에서 나선형 또는 지그재그(zigzag)로 이동시키면서 수행될 수 있다.
발광다이오드 패키지 제조 방법은, 혼합물을 도포하는 단계 이후에, 발광다이오드 칩의 측면을 둘러싸도록 패키지 기판에 광반사층을 형성하는 단계를 더 포함할 수 있다.
광반사층은 TiO2를 포함하는 재질로 이루어질 수 있다.
발광다이오드 패키지 제조 방법은, 광반사층을 형성하는 단계 이후에, 파장 변환층 및 광반사층을 커버하는 광분산층을 형성하는 단계를 더 포함할 수 있다.
광분산층은 SiO2를 포함하는 재질로 이루어질 수 있다.
발광다이오드 패키지 제조 방법은, 광반사층을 형성하는 단계 이전에, 발광다이오드 칩, 광반사층 및 광분산층을 수용하는 캐비티가 구획되도록 패키지 기판에 댐을 형성하는 단계를 더 포함할 수 있다.
댐은 패키지 기판의 가장자리에 형성되며, 발광다이오드 패키지 제조 방법은, 광분산층을 형성하는 단계 이후에, 댐 및 댐이 형성된 패키지 기판의 가장자리를 제거하는 단계를 더 포함할 수 있다.
댐은 수지를 포함하는 재질로 이루어질 수 있다.
댐을 형성하는 단계는, 디스펜서를 이용하여 수행될 수 있다.
발광다이오드 패키지 제조 방법은, 혼합물을 도포하는 단계 이후에, 발광다이오드 칩을 커버하는 투명 커버층을 형성하는 단계를 더 포함할 수 있다.
패키지 기판은 세라믹을 포함하는 재질로 이루어질 수 있다.
투명 수지에 대한 형광체의 중량비는 2 이상일 수 있다.
발광다이오드 칩은, 전도성 물질로 이루어지는 구조 지지층, 및 구조 지지층의 일면에 형성되며, p형 반도체층, 활성층 및 n형 반도체층을 구비하는 발광 구조물을 포함할 수 있다.
발광 구조물은 구조 지지층의 일면 중 일부 영역에 형성되며, 소자 상면은, 발광 구조물의 일면, 및 구조 지지층의 일면 중 발광 구조물이 형성되지 않은 나머지 영역을 포함할 수 있다.
발광다이오드 칩은, 성장 기판, 및 성장 기판의 일면에 형성되며, n형 반도체층, 활성층 및 p형 반도체층을 구비하는 발광 구조물을 포함하며, 활성층 및 p형 반도체층은 n형 반도체층의 일면 중 일부 영역에 형성될 수 있다.
소자 상면은, p형 반도체층의 일면, 및 n형 반도체층의 일면 중 활성층 및 p형 반도체층이 형성되지 않은 나머지 영역을 포함할 수 있다.
소자 상면은 성장 기판의 타면일 수 있다.
발광다이오드 칩의 소자 상면에는 전극 패드가 형성되며, 혼합물을 도포하는 단계는, 전극 패드를 커버하도록 수행될 수 있다.
발광다이오드 패키지 제조 방법은, 발광다이오드 칩을 실장하는 단계와 혼합물을 도포하는 단계 사이에, 와이어를 이용하여 패키지 기판과 전극 패드를 전기적으로 연결하는 단계를 더 포함할 수 있다.
혼합물을 도포하는 단계는, 발광다이오드 칩의 소자 상면 및 측면에 혼합물을 도포하는 단계일 수 있다.
발광다이오드 칩은 복수개이며, 혼합물을 도포하는 단계는, 복수의 발광다이오드 칩 각각의 상면에 혼합물을 도포하는 단계일 수 있다.
본 발명에 따르면, 발광다이오드 패키지 발광면의 전체 면적이 감소되면서 발광다이오드 패키지의 발광 효율이 향상될 수 있고, 발광다이오드 칩 상부의 발광면에서 균일한 색 온도를 갖는 광이 방출됨으로써 광의 색 얼룩이 감소될 수 있으며, 제품 간에 발생될 수 있는 색 온도의 편차 역시 효과적으로 감소될 수 있다.
도 1은 본 발명의 일 측면에 따른 발광다이오드 패키지의 일 실시예를 나타낸 단면도.
도 2는 본 발명의 일 측면에 따른 발광다이오드 패키지 일 실시예의 파장 변환층을 나타낸 개략도.
도 3은 도 1에 도시된 발광다이오드 패키지 일 실시예의 색 온도 특성을 나타낸 도면.
도 4 내지 도 6는 본 발명의 일 측면에 따른 발광다이오드 패키지 일 실시예의 발광다이오드 칩을 각각 나타낸 단면도.
도 7 내지 도 9는 본 발명의 일 측면에 따른 발광다이오드 패키지의 다른 실시예를 각각 나타낸 단면도.
도 10은 본 발명의 일 측면에 따른 발광다이오드 패키지의 또 다른 실시예를 나타낸 단면도.
도 11은 도 10에 도시된 발광다이오드 패키지의 또 다른 실시예를 나타낸 평면도.
도 12는 도 10에 도시된 발광다이오드 패키지 또 다른 실시예의 광도 분포를 나타낸 도면.
도 13은 도 10에 도시된 발광다이오드 패키지 또 다른 실시예의 제품 간 색 산포를 나타낸 도면.
도 14 내지 도 16은 본 발명의 일 측면에 따른 발광다이오드 패키지의 또 다른 실시예를 각각 나타낸 단면도.
도 17은 본 발명의 일 측면에 따른 발광다이오드 패키지의 또 다른 실시예를 나타낸 개략도.
도 18은 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법의 일 실시예를 나타낸 순서도.
도 19 내지 도 21은 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법의 파장 변환층 형성 공정을 설명하기 위한 도면.
도 22 내지 도 28은 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
도 29 내지 도 35는 본 발명의 다른 측면에 따른 발광다이오드 패키지 제조 방법 일 실시예의 각 공정을 나타낸 평면도.
본 발명에 따른 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 일 실시예를 나타낸 단면도이다.
본 실시예에 따르면, 도 1에 도시된 바와 같이, 패키지 기판(package substrate, 110), 접착층(114)에 의해 패키지 기판(110)에 실장되며 와이어(wire, 130)에 의해 패키지 기판(110)과 전기적으로 연결되는 발광다이오드 칩(light emitting diode chip, 120), 발광다이오드 칩(120)의 소자 상면에만 형성되는 파장 변환층(140), 발광다이오드 칩(120) 둘레에 충전된 광반사층(150), 및 발광다이오드 칩(120)과 광반사층(150)을 커버하는 광분산층(160) 등을 구비하는 발광다이오드 패키지(light emitting diode package, 100)가 제시된다. 여기서, 소자 상면은 발광다이오드 칩(120)을 상부에서 보았을 때 발광다이오드 칩(120)에 의하여 형성되는 면을 의미한다. 상부에서 보았을 때 형성되는 면인 점에서, 상기 소자 상면은 서로 높이가 다르거나 형성 물질이 다른 영역들에 의하여 형성되는 면일 수 있다. 예컨대, 도 5의 경우, 발광 구조물(123) 중 p형 반도체층(124) 및 n형 반도체층(126) 등 의하여 하나의 소자 상면이 형성될 수 있을 것이다. 다만, 본 명세서에서 사용되는 상면', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 그 용어는 달라질 수 있을 것이다.
이와 같은 본 실시예에 따르면, 종래와 같이 발광다이오드의 소자 상면뿐 아니라 발광다이오드의 주위 모두가 형광체(144)를 포함한 수지부로 몰딩(molding)되는 것이 아니라, 발광다이오드 칩(120)의 소자 상면에만 파장 변환층(140)이 형성됨으로써, 발생된 광의 일부가 수지부 내에서의 반사 및 산란에 의해 주위 구조물로 흡수되는 것이 최소화되어 발광다이오드 패키지(100)의 발광 효율이 향상될 수 있으며, 전체 발광 면적 역시 감소될 수 있어 낮은 에탄듀(etendue)가 요구되는 다양한 조명 장치에의 활용 가능성을 높일 수 있다.
그리고, 이러한 파장 변환층(140)이 발광다이오드 칩(120)의 소자 상면의 모서리 주변 영역을 제외하고는 상기 소자 상면과 평행한 평면(146)을 갖도록 발광다이오드 칩(120) 상면에 형성됨으로써, 발광다이오드 칩(120)으로부터 발생된 광이 발광다이오드 칩(120) 상부에서 균일한 색 온도를 가질 수 있게 되어, 발생된 광의 색 얼룩이 현저히 감소될 수 있다.
또한, 파장 변환층(140)은 발광다이오드 칩(120)이 칩 단위로 분리된 후 각 칩마다의 특성을 고려하여 적절한 두께로 형성될 수 있으므로, 각 발광다이오드 패키지(100) 제품 간에 발생될 수 있는 색 온도의 편차 역시 효과적으로 감소될 수 있다.
이하, 도 1 내지 도 6을 참조하여, 본 실시예에 따른 발광다이오드 패키지(100)의 각 구성에 대하여 보다 구체적으로 설명한다.
패키지 기판(110)에는, 도 1에 도시된 바와 같이, 회로 패턴(circiut pattern, 112)이 형성되며, 이러한 회로 패턴(112)에는 발광다이오드 칩(120)이 실장되고, 발광다이오드 칩(120)의 전극 패드(electrode pad, 121)는 회로 패턴(112)과 와이어 본딩(wire bonding)에 의해 전기적으로 연결될 수 있다.
여기서 패키지 기판(110)은, 발광다이오드 패키지(100)의 방열 특성 및 발광 효율의 향상을 위해, 고내열성, 우수한 열전도성, 고반사효율 등의 특성을 갖는 세라믹(ceramic) 재질, 예를 들어, Al2O3, AlN 등과 같은 물질로 이루어질 수 있다. 다만, 패키지 기판(110)의 재질이 이에 국한되는 것은 아니며, 발광다이오드 패키지(100)의 방열 특성 및 전기적 연결 관계 등을 고려하여 다양한 재질의 패키지 기판(110)이 이용될 수 있음은 물론이다.
또한 상술한 세라믹 기판 이외에도, 인쇄회로기판(printed circuit board) 또는 리드 프레임(lead frame) 등도 본 실시예의 패키지 기판(110)으로 이용될 수 있다.
발광다이오드 칩(120)은, 도 1에 도시된 바와 같이, 패키지 기판(110)에 실장된다. 즉, 발광다이오드 칩(120)은 접착층(114)에 의해 패키지 기판(110)에 접착되며, 발광다이오드 칩(120)에 형성된 전극 패드(121)는 와이어(130)에 의해 패키지 기판(110)의 회로 패턴(112)과 전기적으로 연결될 수 있다.
여기서, 발광다이오드 칩(120)은 수직 또는 수평 구조 등의 다양한 구조를 가질 수 있으며, 이러한 구조에 따라 와이어 본딩 또는 플립칩 본딩(flip-chip bonding) 등의 다양한 방식에 의해 패키지 기판(110)과 전기적으로 연결될 수 있다. 이러한 발광다이오드 칩(120)의 구체적인 구조에 대해서는 도 4 내지 도 6을 참조하여 보다 구체적으로 후술하도록 한다.
또한 접착층(114)은 상술한 발광다이오드 칩(120)의 구조에 따라 전도성 또는 비전도성 물질로 이루어질 수 있으며, 이러한 접착층(114)의 재질에 대해서도 도 4 내지 도 6을 참조하면서 후술하도록 한다.
도 2는 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 일 실시예의 파장 변환층(140)을 나타낸 개략도다.
파장 변환층(140)은, 발광다이오드 칩(120)으로부터 발생된 광 중 일부의 파장을 변환할 수 있으며, 이와 같이 파장 변환된 일부의 광이 파장 변환되지 않은 나머지의 광과 혼합됨으로써, 발광다이오드 패키지(100)로부터 백색광이 방출될 수 있다.
예를 들어, 발광다이오드 칩(120)이 청색광을 방출하는 경우, 황색 형광체(144)를 함유하는 파장 변환층(140)을 이용함으로써 백색광이 생성될 수 있고, 발광다이오드 칩(120)이 자외선 광을 방출하는 경우, 적색, 녹색, 청색 형광체(144)가 혼합된 파장 변환층(140)을 이용함으로써, 백색광이 형성될 수 있다. 이 밖에도 백색광의 생성을 위해 발광다이오드 칩(120) 및 형광체(144)의 종류는 다양하게 조합되어 이용될 수 있음은 물론이다.
이러한 파장 변환층(140)은, 도 1 및 도 2에 도시된 바와 같이, 발광다이오드 칩(120)의 소자 상면에만 형성되며, 표면이 상기 소자 상면과 평행한 평면(146), 및 이러한 평면(146)과 상기 소자 상면의 모서리를 연결하는 곡면(148)으로 이루어질 수 있다.
즉, 파장 변환층(140)은, 도 1 및 도 2에 도시된 바와 같이, 상기 소자 상면 영역을 벗어나지 않도록 형성되며, 상기 소자 상면의 중앙 영역에는, 표면이 상기 소자 상면과 평행한 평면(146)을 갖도록 파장 변환층(140)이 형성되고, 상기 소자 상면의 모서리와 인접한 영역에는, 표면이 평면(146)과 상기 소자 상면의 모서리를 연결하는 곡면(148)을 갖도록 파장 변환층(140)이 형성될 수 있다.
여기서, 앞서 설명한 바와 같이, 발광다이오드 칩(120)의 소자 상면은, 발광다이오드 칩(120)에서 광이 방출되는 경로로 제공되는 광 방출면을 의미하는 것으로서, 발광다이오드 칩(120)의 구조에 따라, 동일한 높이를 갖는 단일 면이거나, 서로 단차가 존재하나 이들을 상부에서 내려다 보았을 때 하나의 면으로 보이는 다수의 면일 수 있으며, 이에 대해서는 발광다이오드 칩(120)의 구조와 관련하여 도 4 내지 도 6을 참조하여 다시 설명하도록 한다.
또한, 파장 변환층(140)의 평면(146)은, 도 1에 도시된 바와 같이 발광다이오드 칩(120)의 소자 면과 물리적으로 평행하거나 전체 높이가 동일한 경우만을 의미하는 것이 아니라, 공정 상 불가피하게 높이의 편차가 발생되는 경우까지 포함하는 개념으로 해석되어야 한다. 예를 들어, 파장 변환층(140)의 평면(146) 높이는, 그 평균값을 기준으로 약 -10% 내지 약 +10%의 범위 내에서 변동될 수 있다.
추가적으로, 파장 변환층(140)의 평면(146)이 형성되는 중앙 영역의 너비는, 도 1에 도시된 단면도를 기준으로 발광다이오드 칩(120)의 소자 상면의 중앙으로부터 상면의 양측 모서리까지의 각 길이의 약 70%에 해당되는 두 지점 사이의 길이가 될 수 있으며, 이러한 파장 변환층(140)의 평면(146) 너비는 파장 변환층(140)을 형성하기 위한 혼합물의 점성 등과 같은 재료의 물리적 특성, 혼합물의 가열 온도 등과 같은 공정 조건 등에 따라 다양하게 변화될 수 있다.
파장 변환층(140)은 도 2에 도시된 바와 같이, 투명 수지(142) 및 형광체(144)를 포함하는 재질로 이루어질 수 있으며, 발광다이오드 칩(120) 상면의 중앙 영역 상에 형성된 파장 변환층(140)의 두께는 예를 들어, 30 내지 150 마이크로미터의 범위 내에서 설정될 수 있다.
파장 변환층(140)에 의하여 변환된 빛과 발광다이오드 칩(120)으로부터 방출된 빛이 혼합되어 발광다이오드 패키지(100)는 백색 광을 방출할 수 있다. 예컨대, 발광다이오드 칩(120)이 청색 광을 방출할 경우에는 황색 형광체를 사용할 수 있으며, 발광다이오드 칩(120)이 자외 광을 방출할 경우에는 적색, 녹색, 청색 형광체를 혼합하여 사용할 수 있을 것이다. 이 외에 백색 발광을 위하여 발광다이오드 칩(120) 및 형광체의 색은 다양하게 조합될 수 있다. 또한, 반드시 백색이 아니더라도 녹색, 적색 등의 파장변환 물질만을 도포하여 해당 색을 방출하는 광원을 구현할 수도 있을 것이다.
구체적으로, 발광다이오드 칩(120)으로부터 청색 빛이 방출되는 경우, 적색 형광체로는 MAlSiNx:Re(1≤x≤5)인 질화물계 형광체 및 MD:Re인 황화물계 형광체 등이 있다. 여기서, M은 Ba, Sr, Ca, Mg 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이다. 또한, 녹색 형광체는 M2SiO4:Re인 규산염계 형광체, MA2D4:Re인 황화물계 형광체, β-SiAlON:Re인 형광체, MA'2O4:Re'인 산화물계 형광체 등이 있으며, M은 Ba, Sr, Ca, Mg 중 선택된 적어도 하나의 원소이고, A는 Ga, Al 및 In 중 선택된 적어도 하나이고, D는 S, Se 및 Te 중 선택된 적어도 하나이며, A'은 Sc, Y, Gd, La, Lu, Al 및 In 중 선택된 적어도 하나이며, Re는 Eu, Y, La, Ce, Nd, Pm, Sm, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu, F, Cl, Br 및 I 중 선택된 적어도 하나이고, Re'는 Ce, Nd, Pm, Sm, Tb, Dy, Ho, Er, Tm, Yb, F, Cl, Br 및 I 중 선택된 적어도 하나일 수 있다.
한편, 형광체를 대체하여 또는 형광체와 함께 파장 변환층(140)에는 양자점(Quantum Dot)이 구비될 수도 있다. 양자점은 코어(core)와 쉘(shell)로 이루어진 나노 크리스탈 입자로, 코어의 사이즈가 약 2 ~ 100nm 범위에 있다. 또한, 양자점은 코어의 사이즈를 조절함으로 청색(B), 황색(Y), 녹색(G), 적색(R)과 같은 다양한 색깔을 발광하는 형광물질로 사용될수 있으며, II-VI족의 화합물반도체(ZnS, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, HgSe, HgTe, MgTe등), III-V족의 화합물반도체 (GaN, GaP, GaAs, GaSb, InN, InP, InAs, InSb, AlAs, AlP, AlSb, AlS 등) 또는 Ⅳ족 반도체(Ge, Si, Pb 등) 중 적어도 두 종류의 반도체를 이종 접합하여 양자점을 이루는 코어(core)와 쉘(shell) 구조를 형성할 수 있다. 이 경우, 양자점의 쉘(shell) 외각에 쉘 표면의 분자 결합을 종료시키거나 양자점의 응집을 억제하고 실리콘 수지나 에폭시 수지 등 수지 내에 분산성을 향상시키거나 또는 형광체 기능을 향상시키기 위해 올레인산(Oleic acid)과 같은 물질을 이용한 유기 리간드(Organic ligand)를 형성할 수도 있다. 이러한 양자점은 수분이나 공기에 취약한 특성을 보이며, 특히, 기판의 도금 패턴이나 패키지의 리드 프레임과 접촉할 경우, 화학 반응이 일어날 수 있다. 후술할 바와 같이, 파장 변환층(140)을 발광다이오드 칩(120)의 소자 상면에만 적용하여 상기 도금 패턴이나 리드 프레임과 접촉되지 않게 함으로써 신뢰성이 향상될 수 있을 것이다. 따라서, 이하, 파장변환물질로서 형광체를 예로 든 경우라 하여도, 형광체를 양자점으로 치환하거나 형광체에 양자점을 부가할 수 있을 것이다.
그리고 투명 수지(142)에 대한 형광체(144)의 중량비는 2 이상일 수 있다. 따라서, 투명 수지(142)는 도 2에 도시된 바와 같이, 투명 수지(142)는 형광체(144) 입자들을 서로 접착시키는 기능을 수행하게 되며, 이러한 투명 수지(142)는 예를 들어, 실리콘(silicone), 에폭시(epoxy) 또는 이들이 혼합된 재질로 이루어질 수 있다.
이와 같은 형광체(144)의 비율은, 종래 형광체의 투명 수지에 대한 중량비가 1/10 내지 1에 불과한 것과 비교할 때 현저히 높은 비율로서, 이러한 비율에 의해 형광체(144)와 투명 수지(142)의 혼합물은 그 점성이 증가되어 발광다이오드 칩(120)의 소자 상면 상에서 유동성이 감소하게 된다. 따라서, 형광체와 투명 수지의 낮은 점성에 의한 표면 장력의 영향으로 파장 변환층이 전체적으로 곡면을 갖도록 형성되는 것을 방지하고, 파장 변환층(140)이 발광다이오드 칩(120)의 소자 상면에 균일한 두께로 형성될 수 있게 된다. 이에 대해서는 도 18 내지 도 35를 참조하며 발광다이오드 패키지(200)의 제조 방법을 제시하는 부분에서 보다 상세히 설명하도록 한다.
이와 같은 본 실시예에 따르면, 파장 변환층(140)이 발광다이오드 칩(120)의 소자 상면에만 형성됨으로써, 발광다이오드 소자 상면뿐 아니라 발광다이오드의 주위 모두가 형광체로 몰딩되는 종래 기술에 비해, 주변 구조물에 의한 흡수를 최소화할 수 있으므로, 발광다이오드 패키지(100)의 발광 효율이 향상될 수 있으며, 종래와 같이 형광체의 몰딩을 위한 패키지 본체가 요구되지 않으므로, 발광다이오드 패키지(100)의 사이즈가 현저히 감소될 수 있다.
또한, 실질적인 발광 면적이 발광다이오드 칩(120)의 소자 상면에 국한되어, 광원의 면적당 광량이 증가함에 따라, 낮은 에탄듀가 요구되는 다양한 조명 장치에 본 발광다이오드 패키지(100)가 보다 적극적으로 활용될 수 있다.
그리고, 파장 변환층(140)이 발광다이오드 칩(120)의 소자 상면과 평행한 평면(146)을 갖도록 형성됨으로써, 발광다이오드 패키지(100)는 보다 균일한 광을 방출할 수 있다. 즉, 발광다이오드 칩(120)의 소자 상면의 모서리 부분을 제외하고는 파장 변환층(140)이 균일한 두께로 형성되어 광 경로의 길이 역시 동일하게 되므로, 발광다이오드 칩(120)으로부터 발생된 광은 파장 변환층(140)을 통과하며 파장이 변화되더라도 균일한 색 온도를 가질 수 있게 되는 것이다.
도 3은 도 1에 도시된 발광다이오드 패키지(100) 일 실시예의 색 온도 특성을 나타낸 도면이다. 이하, 도 3을 참조하여 상술한 효과를 보다 구체적으로 설명한다.
도 3은 본 실시예에 따른 발광다이오드 패키지(100)의 방사각에 따른 색 온도 특성(A)과, 종래 패키지 본체 내부 전체에 형광체를 함유한 수지를 몰딩한 발광다이오드 패키지의 방사각에 따른 색 온도 특성(B)를 비교하여 나타낸 그래프이다.
도 3에 도시된 바와 같이, 종래 기술의 경우(B) 방사각에 따른 색 온도의 편차가 최대 322K까지 발생되어, 이에 따라 색 얼룩이 크게 발생하게 된다. 그러나 이에 비해 본 실시예에 따른 발광다이오드 패키지(100)의 경우(A), 방사각에 따른 색 온도의 편차가 종래 기술의 절반 이하인 최대 126K에 불과하므로, 색 얼룩이 없이 균일한 광 방출할 수 있다.
한편, 파장 변환층(140)에는 형광체(144) 및 투명 수지(142)와 함께 투명 미세 입자가 더 포함될 수도 있다. 이러한 투명 미세 입자로는, SiO2, TiO2, Al2O3 등의 물질이 이용될 수 있다. 이와 같이 파장 변환층(140)에 함유되는 투명 미세 입자의 비율을 적절히 조절함으로써, 외부로 방출되는 광의 색 온도를 원하는 수준으로 설정할 수 있으며, 예를 들어, 투명 미세 입자는 형광체(144)에 대하여 1/2 이하의 중량비를 가질 수 있다.
광반사층(150)은, 도 1에 도시된 바와 같이, 발광다이오드 칩(120)의 측면을 둘러싸도록 패키지 기판(110)에 형성된다. 이러한 광반사층(150)은, 예를 들어, 디스펜싱(dispensing) 또는 몰딩에 의해, TiO2 등과 같이 입사되는 광을 반사시키는 반사재를 포함하는 물질을 발광다이오드 칩(120) 주위에 충전함으로써 형성될 수 있다.
이 경우, 광반사층(150)은 도 1에 도시된 바와 같이, 발광다이오드 칩(120)의 소자 상면에 형성된 파장 변환층(140)의 높이와 상응하는 높이로 형성될 수 있으므로, 파장 변환층(140)은 광반사층(150)에 의해 커버되지 않을 수 있다.
이와 같이 발광다이오드 칩(120) 둘레에 광반사층(150)이 형성됨으로써, 후술할 광분산층(160)에 입사되어 외부로 방출되지 못하고 반사된 광이 재차 광분산층(160) 측으로 반사되어 외부로 방출될 수 있으므로, 결과적으로 발광다이오드 패키지(100)의 휘도가 향상될 수 있다.
이러한 광반사층(150)은 패키지 기판(110) 상에 형성되는 댐(dam, 도 9의 170)에 의해 구획된 캐비티(cavity, 172) 내부에 형성될 수 있다. 이러한 댐(도 9의 170)은 광반사층(150) 및 후술할 광분산층(160)이 형성된 이후, 발광다이오드 패키지(100)를 단위 패키지 별로 다이싱(dicing)하는 공정에서 제거될 수 있다.
이 경우 댐(도 9의 170)은 완충 재질의 수지(resin)로 이루어질 수 있다. 이에 따라, 상술한 바와 같이 세라믹 재질로 이루어진 패키지 기판(110)이 제조 공정 중 가열 및 냉각에 의해 팽창 및 수축하더라도 댐(도 9의 170)이 그 팽창 및 수축 정도에 상응하게 변형될 수 있으므로, 패키지 기판(110)의 휨 등이 효과적으로 방지될 수 있으며, 패키지 기판(110)의 재질로서 열저항성이 보다 우수한 AlN을 적용하는 것이 가능하게 된다.
이러한 댐(도 9의 170)의 형성 및 제거에 대해서는 도 18 내지 도 35를 참조하며 발광다이오드 패키지(200)의 제조 방법을 제시하는 부분에서 다시 설명하도록 한다.
광분산층(160)은, 도 1에 도시된 바와 같이, 광반사층(150) 및 광반사층(150)에 의해 커버되지 않은 파장 변환층(140)을 커버하도록 형성될 수 있다. 이와 같은 광분산층(160)은, 예를 들어 디스펜싱에 의해 SiO2 등과 같이 입사되는 광을 분산시키는 분산재를 포함하는 물질을 광반사층(150)과 파장 변환층(140) 상에 도포함으로써 형성될 수 있다.
광반사층(150) 역시 상술한 댐(도 9의 170)에 의해 구획된 캐비티(도 9의 172) 내에 형성될 수 있으며, 발광다이오드 패키지(100)를 단위 패키지 별로 다이싱하는 공정에서 제거될 수 있다.
이와 같이 광반사층(150)과 파장 변환층(140)을 커버하도록 광분산층(160)이 형성됨으로써, 발광다이오드 칩(120)에서 발생된 광이 분산되면서 외부로 방출될 수 있으므로, 발광다이오드 패키지(100)의 광 균일도가 보다 향상될 수 있다.
이하, 도 4 내지 도 6을 참조하여, 본 실시예에 적용될 수 있는 다양한 구조의 발광다이오드 칩(120)에 대하여 설명한다.
도 4 내지 도 6은 본 발명의 일 측면에 따른 발광다이오드 패키지(100) 일 실시예의 발광다이오드 칩(120)을 각각 나타낸 단면도이다.
먼저, 도 4를 참조하면, 수직 구조의 발광다이오드 칩(120)이 제시된다.
이러한 발광다이오드 칩(120)은, 도 4에 도시된 바와 같이, 구조 지지층(122) 및 그 상부에 형성된 발광 구조물(123)을 구비할 수 있으며, 발광 구조물(123)은 p형 반도체층(124), 활성층(125) 및 n형 반도체층(126)으로 이루어질 수 있다.
구조 지지층(122)은 도 4에 도시된 바와 같이, 발광 구조물(123)을 구조적으로 지지하는 기능을 수행함과 동시에, 패키지 기판(110)의 회로 패턴(도 1의 112) 상에 전도성 접착층(114)에 의해 접착되어 p형 전극으로서 패키지 기판(도 1의 110)과 발광다이오드 칩(120)과의 전기적 연결을 구현하는 기능을 수행할 수 있다.
따라서, 구조 지지층(122)은 예를 들어, Au, Ni, Al, Cu, W, Si, Se, GaAs 또는 이들 중 2 이상의 조합으로 이루어진 전도성 물질로 이루어지게 되며, 접착층(114) 역시 전도성을 갖는 솔더(solder) 또는 페이스트(paste) 등으로 이루어지게 된다.
발광 구조물(123)은 도 4에 도시된 바와 같이, 구조 지지층(122) 상에 p형 반도체층(124), 활성층(125) 및 n형 반도체층(126) 순으로 형성되며, GaAs, AlGaAs, GaN, InGaInP 등과 같은 화합물 반도체로 이루어져 광을 발생시킬 수 있다.
그리고 n형 반도체층(126) 상에는 도 4에 도시된 바와 같이, n형 전극의 기능을 수행하는 전극 패드(121)가 형성되며, 이러한 전극 패드(121)는 패키지 기판(도 1의 110)의 회로 패턴(도 1의 112)과 와이어(130)를 통해 전기적으로 연결될 수 있다.
발광 구조물(123)은 도 4에 도시된 바와 같이, 구조 지지층(122)의 일면 중 모서리 부분을 제외한 일부 영역에 형성될 수 있으며, 이러한 발광 구조물(123)의 형상은 발광다이오드 칩(120)을 칩 단위로 분리하기 위한 에칭(etching) 공정에 의해 얻어질 수 있다.
이 경우, 발광다이오드 칩(120)의 소자 상면은 도 4에 도시된 바와 같이, 발광 구조물(123)의 일면 즉, n형 반도체층(126)의 상면과, 구조 지지층(122)의 일면 중 발광 구조물(123)이 형성되지 않은 나머지 모서리 부분의 영역으로 정의될 수 있다.
따라서, 파장 변환층(140)은 도 4에 도시된 바와 같이, 발광다이오드 칩(120)의 소자 상면인 n형 반도체층(126)의 상면과 구조 지지층(122)의 일면 중 모서리 영역에 형성될 수 있으며, 상술한 바와 같이 중앙 영역은 표면이 평면(146)이 되도록 형성되고, 모서리 영역은 표면이 곡면(148)이 되도록 형성된다. 이러한 경우에도 파장 변환층(140)은 구조 지지층(122) 일면의 모서리는 벗어나지 않도록 형성된다.
그리고 파장 변환층(140)은 발광다이오드 칩(120)이 실장되고 전극 패드(121)와 회로 패턴(도 1의 112) 간의 와이어 본딩도 수행된 상태에서 형성되므로, 도 4에 도시된 바와 같이, 전극 패드(121)는 물론이고 와이어(130)의 일부, 즉 전극 패드(121)와의 결합부인 본딩부를 매립시키게 된다.
이어서, 도 5를 참조하면, 수평 구조의 발광다이오드 칩(120)이 제시된다.
도 5에 도시된 발광다이오드 칩(120)은, 성장 기판(127) 및 그 상부에 형성된 발광 구조물(123)을 구비할 수 있으며, 발광 구조물(123)은 n형 반도체층(126), 활성층(125) 및 p형 반도체층(124)으로 이루어질 수 있다.
성장 기판(127)으로는 사파이어 기판 등이 이용될 수 있으며, n형 반도체층(126), 활성층(125) 및 p형 반도체층(124)으로 이루어진 발광 구조물(123)이 성장 기판(127)에 성장됨으로써 형성될 수 있다. 그리고 성장 기판(127)은 절연체이므로, 비전도성 물질로 이루어진 접착층(114)에 의해 패키지 기판(110)에 물리적으로 접착될 수 있다.
활성층(125) 및 p형 반도체층(124)은 도 5에 도시된 바와 같이, n형 반도체층(126)의 일면 중 일부 영역에 형성될 수 있다. 이러한 구조는 n형 반도체층(126) 상에 활성층(125) 및 p형 반도체층(124)을 성장시킨 후, 활성층(125) 및 p형 반도체층(124)의 일부를 메사(mesa) 식각함으로써 형성될 수 있다.
도 5의 경우, 활성층(125) 및 p형 반도체층(124)이 메사 식각된 단차가 과장되게 표현되어 있으나, 실제 그 단차는 성장 기판(127)의 두께에 비하여 매우 작은 수준이 될 수 있다.
n형 반도체층(126) 및 p형 반도체층(124)에는 도 5에 도시된 바와 같이, 각각 n형 전극 및 p형 전극으로서의 기능을 수행하는 전극 패드(121)가 각각 형성되며, 이러한 전극 패드(121)는 도 5에 도시된 바와 같이, 패키지 기판(도 1의 110)의 회로 패턴(도 1의 112)과 각각 와이어(130)를 이용하여 전기적으로 연결될 수 있다.
발광다이오드 칩(120)의 소자 상면은 도 5에 도시된 바와 같이, p형 반도체층(124)의 상면과, 활성층(125) 및 p형 반도체층(124)이 메사 식각되어 n형 반도체층(126)의 일면 중 활성층(125) 및 p형 반도체층(124)이 형성되지 않고 노출된 나머지 영역으로 정의될 수 있다.
따라서, 파장 변환층(140)은 도 5에 도시된 바와 같이, 발광다이오드 칩(120)의 소자 상면인 p형 반도체층(124)의 상면과 활성층(125) 및 p형 반도체층(124)이 메사 식각되어 노출된 n형 반도체층(126)의 일부 영역에 형성될 수 있으며, 상술한 바와 같이 중앙 영역은 표면이 평면(146)이 되도록 형성되고, 모서리 영역은 표면이 곡면(148)이 되도록 형성된다. 이러한 경우에도 파장 변환층(140)은 n형 반도체층(126)의 모서리는 벗어나지 않도록 형성된다.
그리고 수직 구조의 경우와 마찬가지로, 파장 변환층(140)은 발광다이오드 칩(120)이 실장되고 전극 패드(121)와 회로 패턴(도 1의 112) 간의 와이어 본딩 역시 수행된 상태에서 형성되므로, 도 5에 도시된 바와 같이, 전극 패드(121) 및 와이어(130)의 일부를 매립시킬 수 있다.
다음으로, 도 6을 참조하면, 플립칩 방식에 의해 패키지 기판(110)에 실장되는 발광다이오드 칩(120)이 제시된다.
이와 같은 발광다이오드 칩(120)은, 도 6에 도시된 바와 같이, 성장 기판(127) 및 그 하부에 형성된 발광 구조물(123)을 구비할 수 있으며, 발광 구조물(123)은 위에서 아래로 n형 반도체층(126), 활성층(125) 및 p형 반도체층(124) 순으로 이루어질 수 있다.
도 6에 도시된 발광다이오드 칩(120)의 경우, 도 5에 도시된 수평 구조의 발광다이오드 칩(120)과 기본적인 구조는 유사하나, 패키지 기판(도 1의 110)과 와이어 본딩이 아닌 플립칩 방식에 의해 전기적으로 연결된다는 차이점이 있다.
즉, 도 6에 도시된 바와 같이, 솔더 범프(solder bump) 등과 같은 전도성 접착층(114)에 의해, n형 반도체층(126) 및 p형 반도체층(124)에 각각 형성된 전극 패드(121)가 패키지 기판(도 1의 110)의 회로 패턴(도 1의 112)에 물리적으로 접착되면서, 전기적으로 연결될 수 있다.
이 경우, 발광다이오드 칩(120)의 소자 상면은 도 6에 도시된 바와 같이, 성장 기판(127)의 상면으로 정의 될 수 있다.
따라서, 파장 변환층(140)은 도 6에 도시된 바와 같이, 발광다이오드 칩(120)의 소자 상면인 성장 기판(127)의 상면에 형성될 수 있으며, 상술한 바와 같이 중앙 영역은 표면이 평면(146)이 되도록 형성되고, 모서리 영역은 표면이 곡면(148)이 되도록 형성된다. 이 경우 파장 변환층(140)은 성장 기판(127)의 모서리를 벗어나지 않도록 형성된다.
이하, 도 7 내지 도 9를 참조하여, 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 다른 실시예에 대하여 설명하도록 한다.
도 7 내지 도 9는 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 다른 실시예를 각각 나타낸 단면도이다.
이하, 도 7 내지 도 9에 도시된 각 실시예들을 제시함에 있어, 전술한 실시예를 통해 이미 설명한 바 있는 동일 또는 유사한 구성에 대해서는 구체적인 설명을 생략하고, 전술한 실시예와 상이한 구성을 중심으로 설명하도록 한다.
도 7을 참조하면, 패키지 기판(110)에 캐비티(172)가 형성되고, 이 캐비티(172) 내에 발광다이오드 칩(120), 광반사층(150) 및 광분산층(160)이 수용된 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
도 1에 도시된 실시예의 경우, 별도의 댐(도 9의 170)에 의해 구획된 캐비티(172) 내에 광반사층(150) 및 광분산층(160)이 형성된 후, 발광다이오드 패키지(100)를 패키지 단위로 분리하는 다이싱 공정에 의해 댐(도 9의 170)이 제거됨으로써 형성된 발광다이오드 패키지(100)를 제시하고 있다.
그러나 도 7에 도시된 바와 같이, 패키지 기판(110) 자체에 캐비티(172)를 형성하여 광반사층(150) 및 광분산층(160)을 형성하는 것도 가능하며, 이러한 발광다이오드 패키지(100)는 최종 제품에 캐비티(172)가 잔존하게 된다.
도 8을 참조하면, 패키지 기판(110)이 제1 기판(116) 및 제2 기판(118)으로 이루어지고, 제2 기판(118)에 발광다이오드 칩(120), 광반사층(150) 및 광분산층(160)을 수용하는 캐비티(172)가 형성된 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
도 1에 도시된 실시예와는 달리, 본 실시예의 경우 도 8에 도시된 바와 같이, 캐비티(172)가 형성된 제2 기판(118)을 제1 기판(116)에 적층함으로써, 발광다이오드 칩(120)의 실장, 광반사층(150) 및 광분산층(160)의 형성을 위한 공간을 확보할 수 있다.
이와 같은 제1 기판(116) 및 제2 기판(118)은 고내열성, 우수한 열전도성, 고반사효율 등의 특성을 갖는 세라믹 재질, 예를 들어, Al2O3, AlN 등으로 이루어질 수 있다.
도 9를 참조하면, 패키지 기판(110)에 캐비티(172)를 구획하는 댐(170)이 형성되고, 이 캐비티(172) 내에 발광다이오드 칩(120), 광반사층(150) 및 광분산층(160)이 수용된 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
본 실시예의 경우, 도 1에 도시된 실시예와 마찬가지로, 수지로 이루어진 댐(170)을 기판에 형성하여, 발광다이오드 칩(120)의 실장, 광반사층(150) 및 광분산층(160)의 형성을 위한 캐비티(172)를 구획하게 되나, 이와 같은 댐(170)이 최종 제품에 잔존하고 있다는 점에서 도 1에 도시된 실시예와 차이가 있다.
도 1에 도시된 실시예를 통해 설명한 바와 같이, 댐(170)은 완충 재질의 수지로 이루어질 수 있으므로, 세라믹 재질로 이루어진 패키지 기판(110)이 발광다이오드 패키지(100)의 제조 공정 중 또는 발광다이오드 패키지(100)의 작동 중 가열 및 냉각에 의해 팽창 및 수축하더라도 댐(170)이 그 팽창 및 수축 정도에 상응하게 변형될 수 있으므로, 패키지 기판(110)의 휨 등을 효과적으로 방지될 수 있음과 동시에, 열저항성 측면에서 장점이 있는 AlN이 패키지 기판(110)의 재질로서 이용될 수 있게 된다.
한편, 도 7 내지 도 9에 각각 도시된 발광다이오드 패키지(100)의 경우, 도 4에 도시된 수직 구조의 발광다이오드 칩(120)이 적용되었으나, 이들 실시예가 이러한 수직 구조 발광다이오드 칩(120)에 한정되는 것은 아니며, 그 밖에 도 5 및 도 6에 도시된 발광다이오드 칩(120)과 기타 다른 구조의 발광다이오드 칩 역시 적용될 수 있음은 물론이다.
이하, 도 10 내지 도 13을 참조하여, 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 또 다른 실시예에 대하여 설명하도록 한다.
도 10은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 또 다른 실시예를 나타낸 단면도이다. 도 11은 도 10에 도시된 발광다이오드 패키지(100)의 또 다른 실시예를 나타낸 평면도다.
이하, 도 10에 도시된 실시예를 제시함에 있어, 전술한 실시예를 통해 이미 설명한 바 있는 동일 또는 유사한 구성에 대해서는 구체적인 설명을 생략하고, 전술한 실시예와 상이한 구성을 중심으로 설명하도록 한다.
본 실시예의 경우, 도 10에 도시된 바와 같이, 발광다이오드 칩(120)이 일정 간격으로 복수로 배치되며, 이에 따라 파장 변환층(140) 역시 각 발광다이오드 칩(120)의 소자 상면에 복수로 형성된다는 점에서 도 1 에 도시된 실시예와 차이가 있다.
그리고 본 실시예의 경우, 도 10에 도시된 바와 같이, 광반사층(150)은 발광다이오드 칩(120)의 측면 둘레 및 발광다이오드 칩(120) 사이의 이격된 공간에 충전될 수 있다.
본 실시예에 따르면, 발광다이오드 칩(120)이 이격된 사이 공간에 광반사층(150)이 충전되고, 이들 발광다이오드 칩(120) 및 광반사층(150)의 상부에 광분산층(160)이 형성됨으로써, 발광다이오드 칩(120) 사이의 이격된 공간 부분의 광도가 향상되어, 결과적으로, 복수의 발광다이오드 칩(120)이 실장된 발광다이오드 패키지(100)의 전체적인 광도 분포가 보다 균일하게 될 수 있다.
즉, 종래 패키지 본체 내부에 형광체를 함유한 수지부를 몰딩하는 발광다이오드 패키지의 경우, 발광다이오드 칩 간의 이격된 공간 부분에 암부(暗部)가 존재하였으나, 본 실시예의 경우, 도 10에 도시된 바와 같이, 파장 변환층(140)을 발광다이오드 칩(120)의 소자 상면에만 균일하게 형성하고, 발광다이오드 칩(120) 사이의 공간에 광반사층(150)을, 파장 변환층(140)과 광반사층(150) 상에 광분산층(160)을 형성함으로써, 발광다이오드 칩(120) 사이의 이격된 공간 부분의 광도를 개선하여 보다 균일한 광도 분포를 형성할 수 있다.
보다 구체적으로, 상술한 바와 같이 광분산층(160)은 발광다이오드 칩(120)으로부터 방출된 광을 보다 균일하게 분산시키고, 광반사층(150)은 광분산층(160)으로부터 반사되어 나온 광을 재차 외부를 향해 반사시킬 수 있으므로, 종래 암부에 해당되었던 발광다이오드 칩(120) 사이의 이격된 공간 부분의 광도가 현저히 향상될 수 있는 것이다.
도 12는 도 10에 도시된 발광다이오드 패키지(100) 또 다른 실시예의 광도 분포를 나타낸 도면이다. 도 12를 참조하여, 이러한 암부 개선 효과에 대해 다시 설명한다.
도 12는 도 11에 도시된 XX선에 따른 단면에 따른 발광다이오드 패키지(100)의 2차원 광도 분포를 나타낸 그래프로서, 본 실시예에 따른 발광다이오드 패키지(100)의 광도 분포(C)와 종래 패키지 본체 내부 전체에 형광체를 함유한 수지를 몰딩한 발광다이오드 패키지의 광도 분포(D)를 비교하여 나타내고 있다.
도 12에 도시된 바와 같이, 암부 영역에 해당되는 발광다이오드 칩(120) 사이 공간의 광도는, 본 실시예의 발광다이오드 패키지(C)가 종래 기술(D)에 비해 증가되었으며, 구체적으로 그 차이(G)는 약 45 a.u. 이상에 달한다. 이와 같이 본 실시예에 따른 발광다이오드 패키지(100)의 경우 복수의 발광다이오드 칩(120) 사이의 영역에 암부 형성이 최소화되므로, 결과적으로 발광다이오드 패키지(100)의 전체 광도가 보다 균일한 분포를 가질 수 있게 된다.
또한, 본 실시예 따르면, 파장 변환층(140)은 칩 단위로 분리된 각 발광다이오드 칩(120)의 개별적인 특성을 고려하여 적절한 두께로 형성될 수 있으므로, 각 발광다이오드 패키지(100) 제품 간에 발생될 수 있는 색 온도의 편차 역시 효과적으로 감소될 수 있다.
즉, 웨이퍼 레벨 형광체막 형성방법, 구체적으로 발광다이오드 칩(120)을 칩 단위로 분리하기 전에 일괄적으로 형광체막을 형성하는 경우와 비교하면, 이 경우에는 각 칩들 간의 발광 특성이 반영되지 않은 상태에서 동일한 두께로 형광체막이 적용되어 본 발명에 비해 색 온도의 편차가 커질 수 밖에 없으나, 본 실시예의 경우 상술한 바와 같이, 각 칩의 특성에 따라 각기 다른 두께로 파장 변환층(140)이 형성될 수 있으므로, 각 발광다이오드 패키지(100) 제품 간의 색 온도 편차가 효과적으로 감소될 수 있는 것이다.
도 13은 도 10에 도시된 발광다이오드 패키지(100) 또 다른 실시예의 제품 간 색 산포를 나타낸 도면이다. 도 13을 참조하여, 상술한 제품 간 색 온도 편차 감소 효과에 대해 다시 설명한다.
도 13은 실장된 발광다이오드 칩(120)의 전력이 390mW 내지 410mW이고 중심 파장이 445nm 내지 450nm의 분포를 가지며, 발광다이오드 칩(120)이 750mA의 전류로 구동될 때, 본 실시예의 발광다이오드 패키지(100)의 제품 간 색 온도 분포(E) 및 종래 기술에 따라 패키지 본체 내부에 형광체를 함유한 수지부를 몰딩한 발광다이드 패키지의 제품 간 색 온도 분포(F)를 각각 나타낸 CIE 색좌표계이다.
도 13에 도시된 바와 같이, 본 실시예에 따른 발광다이오드 패키지(100)의 경우(E), 제품 간 색 산포가 약 176K 정도이며, 이는 종래 기술(F)의 약 40 % 미만에 해당하는 수치이다. 이와 같이 본 실시예에 따른 발광다이오드 패키지(100)의 경우, 상술한 바와 같이 각 발광다이오드 칩(120) 마다 개별적으로 정밀하게 두께를 제어하여 파장 변환층(140)이 형성될 수 있으므로, 각 발광다이오드 패키지(100) 제품 간의 색 온도 편차가 현저히 감소될 수 있다.
이하, 도 14 내지 도 17을 참조하여, 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 또 다른 실시예에 대하여 설명하도록 한다.
도 14 내지 도 16은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 또 다른 실시예를 각각 나타낸 단면도이다. 도 17은 본 발명의 일 측면에 따른 발광다이오드 패키지(100)의 또 다른 실시예를 나타낸 개략도이다.
이하, 도 14 내지 도 17에 도시된 각 실시예들을 제시함에 있어, 전술한 실시예를 통해 이미 설명한 바 있는 동일 또는 유사한 구성에 대해서는 구체적인 설명을 생략하고, 전술한 실시예와 상이한 구성을 중심으로 설명하도록 한다.
먼저, 도 14를 참조하면, 캐비티(172)가 형성된 패키지 기판(110)에 복수의 발광다이오드 칩(120)이 실장되고, 투명 커버층(transparent cover layer, 180)이 캐비티(172)를 커버하는 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
도 10에 도시된 실시예와는 달리, 본 실시예의 경우 도 14에 도시된 바와 같이, 패키지 기판(110) 자체에 캐비티(172)가 형성되고, 발광다이오드 칩(120)을 커버하도록 렌즈(lens), 글래스층(glass layer) 등의 투명 커버층(180)이 패키지 기판(110)에 적층될 수 있다.
그리고 본 실시예의 경우, 도 14에 도시된 바와 같이, 광분산층(도 10의 160)과 광반사층(도 10의 150)이 생략되며, 도 5에 도시된 수평 구조의 발광다이오드 칩(120)이 패키지 기판(110)에 복수로 실장될 수 있다.
이어서, 도 15를 참조하면, 패키지 기판(110)에 댐(170)이 형성되고, 댐(170)에 의해 구획되는 캐비티(172)에 복수의 발광다이오드 칩(120)이 실장되고, 광반사층(150) 및 광분산층(160)이 형성된 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
도 10에 도시된 실시예와는 달리, 본 실시예의 경우 도 15에 도시된 바와 같이, 수지로 이루어진 댐(170)이 발광다이오드 패키지(100)의 최종 제품 상에 잔존하고 있다.
그리고 본 실시예의 경우, 도 15에 도시된 바와 같이, 도 6에 도시된 발광다이오드 칩(120) 복수개가 패키지 기판(110)에 플립칩 방식으로 실장될 수 있다.
도 16을 참조하면, 패키지 기판(110)에 복수의 발광다이오드 칩(120)이 실장된 발광다이오드 패키지(100)의 실시예가 도시되어 있다.
도 10에 도시된 실시예와는 달리, 본 실시예의 경우 도 16에 도시된 바와 같이, 별도의 광반사층(150) 및 광분산층(160)이 형성되지 않으며, 도 6에 도시된 발광다이오드 칩(120) 복수개가 패키지 기판(110)에 플립칩 방식으로 실장될 수 있다.
다음으로 도 17을 참조하면, 캐비티(172)가 형성된 패키지 기판(110)에 복수의 발광다이오드 칩(120)이 실장되고, 이들 발광다이오드 칩(120) 각각의 소자 상면뿐만 아니라 측면에도 복수의 파장 변환층(140)이 각각 형성된 발광다이오드 패키지(100)가 제시된다.
본 실시예의 경우, 도 17에 도시된 바와 같이, 파장 변환층(140)이 발광다이오드 칩(120)의 소자 상면뿐만 아니라 측면까지 연장되어 형성될 수 있다. 이에 따라 파장 변환층(140)의 표면 중 발광다이오드 칩(120)의 측면 측에 위치한 일부분은, 도 17에 도시된 바와 같이 발광다이오드 칩(120)의 측면과 평행하게 형성될 수 있다.
즉, 파장 변환층(140)은 도 17에 도시된 바와 같이, 그 표면이 발광다이오드 칩(120)의 소자 상면 및 측면과 평행하도록 균일한 두께로 형성될 수 있다. 다만, 도 17은 본 실시예를 개략적으로 표현한 개략도로서, 파장 변환층(140)의 표면 전부가 발광다이오드 칩(120)의 소자 상면 및 측면과 각각 평행한 평면을 갖도록 다소 과장되게 표현되어 있으나, 후술할 발광다이오드 패키지(100) 제조 공정의 일 실시예에 의해 형성되는 실제 파장 변환층(140)의 표면 중, 발광다이오드 칩(120)의 소자 상면의 모서리에 인접한 일부분과 발광다이오드 칩(120) 측면의 모서리에 인접한 일부분은, 상술한 실시예들과 마찬가지로 곡면(도 10의 148)을 가질 수 있다.
이와 같은 본 실시예에 따르면, 발광다이오드 칩(120)의 측면에도 파장 변환층(140)이 형성됨으로써, 적용되는 발광다이오드 칩(120)의 구조에 따라 보다 유리한 구조의 발광다이오드 패키지(100)가 구현될 수도 있다. 즉, 도 5에 도시된 수평 구조의 발광다이오드 칩(120)은 측면을 통해서도 광이 일부 방출될 수 있으므로, 이러한 발광다이오드 칩(120)의 경우에는, 그 측면에 추가로 파장 변환층(140)을 형성하는 것이 보다 유리할 수도 있는 것이다.
한편, 도 14 내지 도 17에 각각 도시된 발광다이오드 패키지(100)의 경우, 각기 도시된 구조의 발광다이오드 칩(120)들만이 한정적으로 적용되는 것은 아니며, 그 밖에 도 4 내지 도 6에 도시된 발광다이오드 칩(120) 및 기타 다른 구조의 발광다이오드 칩 역시 이들 발광다이오드 패키지(100)에 다양하게 적용될 수 있음은 물론이다.
이상에서는 본 발명의 다양한 실시예들에 따른 발광다이오드 패키지(100)의 구성 및 그 기능에 대해 설명하였다. 이와 같은 발광다이오드 패키지(100)를 이용하여 다양한 조명 장치, 예를 들어, 가로등, 카메라용 플래시(flash), 보안등, 무드등,　자동차용　헤드 램프(head lamp),　의료용 조명등,　백라이트 유닛(backlight light unit), 프로젝터(projector)용 광원 등이 구현될 수 있다.
보다 구체적으로, 본 발명의 각 실시예에 따른 발광다이오드 패키지(100)는, 상술한 바와 같이, 색 얼룩이 없이 보다 균일한 색 온도를 갖는 광을 발생시킬 수 있고, 전체 발광면의 면적이 줄어들어 낮은 에탄듀를 가지게 되므로, 낮은 에탄듀와 광의 균일도가 보다 중요시되는 카메라용 플래시, 자동차용 헤드 램프, 백라이트 유닛, 프로젝터용 광원 등에 보다 적극적으로 활용될 수 있다.
이하, 도 18 내지 도 35를 참조하여, 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법의 일 실시예에 대하여 설명한다.
본 실시예의 경우, 발광다이오드 패키지(200), 패키지 기판(210), 회로 패턴(212), 접착층(214), 발광다이오드 칩(220), 전극 패드(221), 구조 지지층(222), 발광 구조물(223), 와이어(230), 파장 변환층(240), 평면(246), 곡면(248), 광반사층(250), 광분산층(260), 댐(270), 및 캐비티(272)는, 도 1 내지 도 17을 통해 설명한 바 있는 실시예들을 통해 제시된 발광다이오드 패키지(100), 패키지 기판(110), 회로 패턴(112), 접착층(114), 발광다이오드 칩(120), 전극 패드(121), 구조 지지층(122), 발광 구조물(123), 와이어(130), 파장 변환층(140), 평면(146), 곡면(148), 광반사층(150), 광분산층(160), 댐(170), 및 캐비티(172)와 각각 동일 또는 유사하므로, 이들의 구조에 대한 구체적인 설명은 생략하고, 이하, 발광다이오드 패키지(200)의 제조 공정 자체를 중심으로 설명하도록 한다.
도 18은 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법의 일 실시예를 나타낸 순서도이다.
본 실시예에 따르면, 도 18에 도시된 바와 같이, 패키지 기판(210)에 발광다이오드 칩(220)을 실장하는 단계(S110), 패키지 기판(210)과 발광다이오드 칩(220)을 전기적으로 연결하는 단계(S120), 디스펜서(294)를 이용하여 패키지 기판(210)에 댐(270)을 형성하는 단계(S130), 디스펜서(292)를 이용하여 발광다이오드 칩(220)의 소자 상면에 혼합물(249)을 도포하여 파장 변환층(240)을 형성하는 단계(S140), 패키지 기판(210)에 광반사층(250)을 형성하는 단계(S150), 광분산층(260)을 형성하는 단계(S160), 댐(270)을 제거하는 단계(S170)를 포함하는 발광다이오드 패키지(200) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 발광다이오드 칩(220)의 소자 상면에 파장 변환층(240)이 균일한 두께로 형성됨으로써, 발광다이오드 패키지(200)의 발광 효율이 향상되고, 에탄듀가 감소될 수 있으며, 광의 색 얼룩이 현저히 감소될 수 있다.
또한, 파장 변환층(240)을 발광다이오드 칩(220)이 칩 단위로 분리된 후 각 칩마다의 특성을 고려하여 적절한 두께로 형성할 수 있으므로, 각 발광다이오드 패키지(200) 제품 간에 발생될 수 있는 색 온도의 편차 역시 효과적으로 감소시킬 수 있다.
우선, 발광다이오드 칩(220)의 소자 상면에 파장 변환층(240)을 형성하기 위한 투명 수지(도 2의 142), 형광체(도 2의 144) 및 솔벤트(solvent)의 혼합물(249)에 대해 설명한다.
발광다이오드 칩의 소자 상면에 형광막을 형성하기 위하여, 투명 수지 및 형광체의 혼합물을 발광다이오드 칩에 도포한 후 수지를 경화시키는 방법을 이용할 수 있다. 그러나 이러한 방법을 이용하는 경우, 경화 전 유동성이 큰 투명 수지가 가지고 있는 표면 장력으로 인하여, 도포된 혼합물이 전체적으로 볼록한 곡면을 이루게 되어 형광막을 균일한 두께를 갖도록 형성하기에 어려움이 있다.
이에 본 실시예의 경우, 투명 수지(도 2의 142)에 대해 형광체(도 2의 144)의 양을 상대적으로 증가시켜 혼합물(249)의 점성을 증가시킴으로써, 발광다이오드 칩(220)의 소자 상면에 도포된 혼합물(249)의 유동성을 감소시킬 수 있으며, 이와 같이 혼합물(249)의 유동성이 감소됨으로써 표면이 평면(246)을 갖는 파장 변환층(240)을 형성할 수 있다. 이 경우, 투명 수지(도 2의 142)에 대한 형광체(도 2의 144)의 중량비는 예를 들어, 2 이상이 되도록 설정할 수 있다.
다만 이와 같이 형광체(도 2의 144)의 양을 증가시켜 점성을 증가시키는 경우, 디스펜싱 공정에 어려움이 발생할 수 있으므로, 투명 수지(도 2의 142)와 형광체(도 2의 144)를 함유한 혼합물(249)에 솔벤트를 추가로 첨가함으로써, 혼합물(249)이 디스펜서(292)에 의해 도포될 때 일시적으로 혼합물(249)의 점성을 낮추어 유동성을 향상시킬 수 있다.
이와 같이 투명 수지(도 2의 142)와 형광체(도 2의 144)가 함유된 혼합물(249)에 솔벤트를 첨가하여 혼합물(249)에 일시적인 유동성을 부여함으로써, 발광다이오드 칩(220)의 소자 상면에 균일한 두께의 파장 변환층(240)을 효과적으로 형성할 수 있다.
이러한 솔벤트는 혼합물(249)에 일시적인 유동성을 부여하는 물질로서, 발광다이오드 칩(220)의 소자 상면에 혼합물(249)이 도포된 후 증발되는 휘발성 물질로 이루어질 수 있으며, 예를 들어, 분자량이 상대적으로 낮은 폴리머, 모노머, 알코올, 아세톤 등의 유기 용제 계열의 물질이 솔벤트로서 이용될 수 있다.
또한, 솔벤트는 형광체(도 2의 144) 양의 증가로 인해 유동성이 감소된 혼합물(249)에 일정 수준의 유동성만 부여하는 기능을 하는 물질로서, 많은 양이 요구되지는 않으며, 예를 들어, 중량비를 기준으로 형광체(도 2의 144)에 대하여 약 1/10 정도로 혼합될 수 있다.
추가적으로, 이러한 혼합물(249)에는 색 온도 조절을 위해, SiO2, TiO2, Al2O3 등의 물질로 이루어진 투명 미세 입자가 더 함유될 수도 있으며, 이러한 투명 미세 입자는 형광체(도 2의 144)에 대하여 1/2 이하의 중량비를 갖도록 배합될 수 있다.
이어서, 상술한 바와 같이 투명 수지(도 2의 142), 형광체(도 2의 144) 및 솔벤트가 함유된 혼합물(249)을 이용하여 본 실시예에 따른 발광다이오드 패키지(200) 제조 방법의 파장 변환층(240) 형성 공정을 도 19 내지 도 21을 참조하여 설명한다.
도 19 내지 도 21은 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법의 파장 변환층(240) 형성 공정을 설명하기 위한 도면이다.
먼저, 도 19에 도시된 바와 같이, 디스펜서(292, 294)를 이용하여, 투명 수지(도 2의 142), 형광체(도 2의 144) 및 솔벤트가 함유된 혼합물(249)을 발광다이오드 칩(220)의 소자 상면에 도포한다.
발광다이오드 칩(220)이 패키지 기판(210)에 실장되고, 발광다이오드 칩(220)과 패키지 기판(210)과의 와이어 본딩도 수행된 후에, 이러한 혼합물(249)의 디스펜싱 공정이 수행될 수 있으며, 이에 따라 발광다이오드 패키지(200)의 전극 패드(221)와 와이어(230)의 일부는 혼합물(249)에 의해 매립될 수 있다.
즉, 빛이 방출될 수 있는 발광다이오드 칩(220)의 표면과 더불어 전극 패드(221)까지 덮도록 디스펜싱을 실행하며, 이러한 과정에서 와이어(230)의 일부까지 파장 변환층에 의해 덮일 수 있다. 한편, 본 실시 형태에서 디스펜싱이라 함은 펌프에 의하여 압력이 가해진 상기 형광체 혼합물이 니들(needle)을 통하여 연속적으로 도포(즉, 대부분의 경우, 형광체 혼합물이 디스펜서로부터 칩 상면까지 이어진 상태를 유지함)되는 것으로서, 입자화되어 공기 중에 분무되는 스프레이 코팅 등의 공정과는 차이가 있다.
상술한 바와 같이 혼합물(249)은, 형광체(도 2의 144) 양의 증가로 인해 유동성이 감소되었으나, 다시 솔벤트의 첨가로 인해 디스펜싱 공정 시 일시적으로 유동성이 부여되었으므로, 디스펜서(292)로부터 원활히 토출될 수 있다.
이 경우 혼합물(249)은 도 19에 도시된 바와 같이, 디스펜서(292)를 나선형으로 이동시킴으로써 균일하게 도포될 수 있으며, 도 21에 도시된 바와 같이, 디스펜서(292)를 지그재그로 이동시킴으로써 균일하게 도포될 수도 있다.
이어서, 도 20에 도시된 바와 같이, 상술한 혼합물(249) 중 솔벤트가 증발되도록 가열 장치(296)에 의해 혼합물(249)을 가열한다.
상술한 바와 같이 솔벤트는 휘발성 물질로 이루어질 수 있어, 디스펜서(292)로부터 도포된 혼합물(249) 중 솔벤트는 별도의 가열 장치(296)가 없더라도 증발되어 제거될 수 있다. 따라서, 발광다이오드 칩(220)의 소자 상면에는 투명 수지(도 2의 142)와 형광체(도 2의 144)만이 잔존하여 이들로 이루어진 파장 변환층(240)이 형성될 수 있다.
그리고, 이 경우, 솔벤트의 증발 지연 등으로 인한 혼합물(249)의 유동에 의해 파장 변환층(240)의 형상이 변형되는 것을 방지하기 위해, 솔벤트가 함유된 혼합물(249)을 가열 장치(296)에 의해 가열할 수 있다. 예를 들어, 섭씨 50도 내지 170도의 온도 범위 내에서 발광다이오드 칩(220)을 가열할 수 있으며, 이와 같이 발광다이오드 칩(220)의 가열에 의해 혼합물(249)이 가열되어 혼합물(249) 내의 솔벤트가 보다 효과적으로 제거될 수 있다.
이하, 도 18 내지 도 35를 참조하여, 본 실시예에 따른 발광다이오드 패키지(200) 제조 방법의 각 공정에 대하여 설명한다.
도 22 내지 도 28은 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다. 도 29 내지 도 35는 본 발명의 다른 측면에 따른 발광다이오드 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 평면도이다.
먼저, 도 22 및 도 29에 도시된 바와 같이, 패키지 기판(210)에 복수의 발광다이오드 칩(220)을 실장한다(S110). 일면에 회로 패턴(212)이 형성된 패키지 기판(210) 상에 복수의 발광다이오드 칩(220)을 실장하는 공정으로, 발광다이오드 칩(220)은 접착층(214)에 의해 패키지 기판(210)의 회로 패턴(212)에 물리적으로 접착됨과 동시에, 전기적으로 연결될 수 있다.
이 경우, 발광다이오드 칩(220)은 패키지 기판(210)에 형성된 회로 패턴(212)에 의해 전기적으로 직렬 연결될 수 있으며, 이외에도 병렬 연결되거나, 직렬 및 병렬 방식이 혼합되어 전기적으로 서로 연결될 수 있다.
본 실시예는, 도 22 및 도 29에 도시된 바와 같이, 총 8개의 발광다이오드 칩(220)을 패키지 기판(210) 상에 실장하여 2개의 단위 패키지를 형성하고, 추후, 다이싱 공정에 의해 이들을 분리하는 발광다이오드 패키지(200) 제조 공정에 관한 것이나, 본 발명이 이에 한정되는 것은 아니며, 실장되는 발광다이오드 칩(220)의 개수 또는 다이싱되는 단위 패키지의 개수 등은 필요에 따라 본 실시예로부터 다양하게 변형 가능할 것이다.
다음으로, 도 23 및 도 30에 도시된 바와 같이, 와이어(230)를 이용하여 패키지 기판(210)과 전극 패드(221)를 전기적으로 연결한다(S120). 본 실시예의 경우, 도 4에 도시된 수직 구조의 발광다이오드 칩(220)을 일 예로서 이용하고 있는 것으로, 발광다이오드 칩(220)의 소자 상면에는 전극 패드(221)가 형성되므로, 이러한 전극 패드(221)는 패키지 기판(210)의 회로 패턴(212)과 와이어(230)에 의해 전기적으로 연결될 수 있다.
본 실시예에 도 6에 도시된 발광다이오드 칩(120)이 이용될 경우, 전극 패드(121)가 소자 상면에 형성되지 않으므로, 본 공정은 생략 가능할 것이다.
다음으로, 도 24 및 도 31에 도시된 바와 같이, 디스펜서(294)를 이용하여, 발광다이오드 칩(220), 광반사층(250) 및 광분산층(260)을 수용하는 캐비티(272)가 구획되도록 패키지 기판(210)에 댐(270)을 형성한다(S130). 디스펜서(294)를 이용하여 수지 물질을 패키지 기판(210)의 가장자리를 따라 도포함으로써 댐(270)을 형성하는 공정으로, 이러한 댐(270)의 형성에 의해 내부에 발광다이오드 칩(220), 광반사층(250) 및 광분산층(260)이 수용될 수 있는 캐비티(272)가 형성될 수 있다.
이 경우 댐(270)을 형성하기 위한 수지 물질은 완충 재질로 이루어질 수 있다. 이에 따라, 패키지 기판(210)이 세라믹 물질로 이루어지는 경우, 제조 공정 중 가열 및 냉각에 의해 패키지 기판(210)이 팽창 및 수축하더라도 댐(270)이 그 팽창 및 수축 정도에 상응하게 변형될 수 있으므로, 패키지 기판(210)의 휨 등이 효과적으로 방지될 수 있으며, 패키지 기판(210)의 재질로서 열저항성이 보다 우수한 AlN을 적용하는 것이 가능하게 된다.
도 7 또는 도 8에 도시된 발광다이오드 패키지(100)와 같이 패키지 기판(110) 자체에 캐비티(172)가 형성되거나, 패키지 기판(110)이 제1 기판(116) 및 제2 기판(118)으로 이루어지는 경우에는, 본 공정이 생략될 수 있을 것이다.
다음으로, 도 25 및 도 32에 도시된 바와 같이, 디스펜서(292)를 이용하여, 복수의 발광다이오드 칩(220) 각각의 소자 상면에, 투명 수지(도 2의 142), 형광체(도 2의 144) 및 솔벤트를 포함하는 혼합물(249)을 도포하여 파장 변환층(240)을 형성한다(S140).
도 19 내지 도 21을 참조하여 상술한 바와 같이, 투명 수지(도 2의 142), 형광체(도 2의 144) 및 솔벤트를 함유한 혼합물(249)을 발광다이오드 칩(220)의 소자 상면에 각각 디스펜싱함으로써, 파장 변환층(240)을 형성할 수 있다.
즉, 상술한 바와 같이, 투명 수지(도 2의 142) 대비 형광체(도 2의 144)의 양을, 예를 들어 중량비 기준으로 2배 이상 증가시켜 이들의 유동성을 감소시킴으로써, 발광다이오드 칩(220)의 소자 상면의 모서리에 인접한 일부분을 제외한 나머지 표면이 평면(246)을 갖는 파장 변환층(240)을 형성할 수 있으나, 형광체(도 2의 144)에 의한 혼합물(249)의 점성 증가로 인해 원활한 혼합물(249)의 도포가 이루어지지 않을 수 있으므로, 원활한 디스펜싱 공정을 위해 혼합물(249)에 솔벤트를 추가로 첨가함으로써, 디스펜싱 공정 시 혼합물(249)에 일시적인 유동성을 부여할 수 있고, 이에 따라, 정밀하게 파장 변환층(240)의 형상 및 두께 등의 조절이 가능하면서도, 보다 효과적으로 혼합물(249)을 발광다이오드 칩(220)의 소자 상면에 도포할 수 있다.
또한, 상술한 바와 같이 솔벤트는 일시적인 유동성 부여를 위한 물질로서 휘발성 물질로 이루어질 수 있으며, 그 양 역시 중량비 기준으로 형광체(도 2의 144)에 대해 약 1/10 정도로 설정될 수 있다.
한편, 도 17에 도시된 발광다이오드 패키지(100)의 경우, 발광다이오드 칩(120)의 소자 상면뿐 아니라 그 측면에도 상술한 혼합물(249)을 도포하여, 발광다이오드 칩(120)의 소자 상면으로부터 측면까지 연장된 파장 변환층(140)을 형성하게 된다.
이러한 경우에도 마찬가지로, 솔벤트는 혼합물(249)을 발광다이오드 칩(120)의 소자 상면 및 측면에 도포되는 중에 증발되어 제거될 수 있으며, 이에 따라 파장 변환층(140)의 표면은, 발광다이오드 칩(120)의 소자 면 및 측면과 평행한 평면(246)을 가질 수 있게 된다.
다음으로, 도 26 및 도 33에 도시된 바와 같이, 발광다이오드 칩(220)의 측면을 둘러싸도록 패키지 기판(210)에 광반사층(250)을 형성한다(S150). 이러한 광반사층(250)은, 예를 들어, 디스펜싱 또는 몰딩에 의해, TiO2 등과 같은 반사재를 포함하는 물질을 발광다이오드 칩(220) 주위에 충전함으로써 형성될 수 있다.
이 경우, 전술한 공정에 의해 패키지 기판(210) 상에 형성된 댐(270)이 광반사층(250)의 형성을 위한 캐비티(272)를 구획하고 있으므로, 보다 용이하게 광반사층(250)의 형성이 가능하다.
다음으로, 도 27 및 도 34에 도시된 바와 같이, 파장 변환층(240) 및 광반사층(250)을 커버하는 광분산층(260)을 형성한다(S160). 이와 같은 광분산층(260)은, 예를 들어 디스펜싱에 의해 SiO2 등과 같은 분산재를 포함하는 물질을 광반사층(250)과 파장 변환층(240) 상에 도포함으로써 형성될 수 있다.
이러한 광분산층(260) 역시 광반사층(250)과 마찬가지로, 상술한 댐(270)에 의해 보다 용이하게 형성될 수 있다.
한편, 도 14에 도시된 발광다이오드 패키지(100)의 경우, 광반사층(150) 및 광분산층(160)이 생략되고, 발광다이오드 칩(120)의 상부에 투명 커버층(180)이 형성된다. 따라서, 도 14에 도시된 발광다이오드 패키지(100)의 경우 광반사층(150) 형성 공정 및 광분산층(160) 형성 공정이 생략되고, 발광다이오드 칩(120)의 상부에 투명 커버층(180)을 형성하는 공정을 추가로 수행하여야 할 것이다.
다음으로, 도 28 및 도 35에 도시된 바와 같이, 댐(270) 및 댐(270)이 형성된 패키지 기판(210)의 가장자리를 제거한다(S170). 광분산층(260)이 형성된 후, 각 발광다이오드 패키지(200) 단위 별로 패키지 기판(210)을 다이싱함과 동시에, 광반사층(250) 및 광분산층(260)의 형성에 이용되었던 댐(270)과 이러한 댐(270)이 형성되었던 패키지 기판(210)의 가장자리를 제거할 수 있다.
상술한 바와 같이 본 실시예는 복수의 발광다이오드 칩(220)을 패키지 기판(210) 상에 실장한 후, 다이싱 공정에 의해 이들을 분리하는 발광다이오드 패키지(200) 제조 공정을 일 예로 한 것이나, 도 15에 도시된 바와 같이, 댐(170)이 최종 제품에 잔존하는 발광다이오드 패키지(100)를 제조하는 경우라면, 이와 같은 댐(270) 제거 공정이 생략될 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
100: 발광다이오드 패키지
110: 패키지 기판
116: 제1 기판
118: 제2 기판
112: 회로 패턴
114: 접착층
120: 발광다이오드 칩
121: 전극 패드
122: 구조 지지층
123: 발광 구조물
124: p형 반도체층
125: 활성층
126: n형 반도체층
127: 성장 기판
130: 와이어
140: 파장 변환층
142: 투명 수지
144: 형광체
146: 평면
148: 곡면
150: 광반사층
160: 광분산층
170: 댐
172: 캐비티
180: 투명 커버층

Claims (47)

  1. 패키지 기판(package substrate);
    상기 패키지 기판에 실장되는 발광다이오드 칩(light emitting diode chip); 및
    상기 발광다이오드 칩의 상부에서 보았을 때 상기 발광다이오드 칩에 의하여 형성되는 면을 소자 상면으로 정의할 때, 상기 소자 상면을 적어도 일부 덮도록 형성된 파장 변환층;을 포함하며,
    상기 파장 변환층은 상기 소자 상면을 벗어나지 않는 범위에서 형성되되, 상기 소자 상면과 평행한 평탄면 및 상기 평탄면과 상기 소자 상면의 모서리를 연결하는 곡면을 갖는 것을 특징으로 하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 발광다이오드 칩의 측면을 둘러싸도록 상기 패키지 기판에 형성되는 광반사층을 더 포함하는 발광다이오드 패키지.
  3. 제2항에 있어서,
    상기 광반사층은 TiO2를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지.
  4. 제2항에 있어서,
    상기 파장 변환층 및 상기 광반사층을 커버하는 광분산층을 더 포함하는 발광다이오드 패키지.
  5. 제4항에 있어서,
    상기 광분산층은 SiO2를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지.
  6. 제4항에 있어서,
    상기 발광다이오드 칩, 상기 광반사층 및 상기 광분산층을 수용하는 캐비티(cavity)가 구획되도록 상기 패키지 기판에 형성되는 댐(dam)을 더 포함하는 발광다이오드 패키지.
  7. 제6항에 있어서,
    상기 댐은 수지(resin)를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지.
  8. 제1항에 있어서,
    상기 발광다이오드 칩을 커버하는 투명 커버층(transparent cover layer)을 더 포함하는 발광다이오드 패키지.
  9. 제1항에 있어서,
    상기 패키지 기판은 세라믹(ceramic)을 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지.
  10. 제1항에 있어서,
    상기 파장 변환층은 투명 수지 및 형광체를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지.
  11. 제10항에 있어서,
    상기 투명 수지에 대한 상기 형광체의 중량비는 2 이상인 것을 특징으로 하는 발광다이오드 패키지.
  12. 제1항에 있어서,
    상기 발광다이오드 칩은,
    전도성 물질로 이루어지는 구조 지지층; 및
    상기 구조 지지층의 일면에 형성되며, p형 반도체층, 활성층 및 n형 반도체층을 구비하는 발광 구조물을 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  13. 제12항에 있어서,
    상기 발광 구조물은 상기 구조 지지층의 일면 중 일부 영역에 형성되며,
    상기 소자 상면은, 상기 발광 구조물의 일면, 및 상기 구조 지지층의 일면 중 상기 발광 구조물이 형성되지 않은 나머지 영역을 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  14. 제1항에 있어서,
    상기 발광다이오드 칩은,
    성장 기판; 및
    상기 성장 기판의 일면에 형성되며, n형 반도체층, 활성층 및 p형 반도체층을 구비하는 발광 구조물을 포함하며,
    상기 활성층 및 상기 p형 반도체층은 상기 n형 반도체층의 일면 중 일부 영역에 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  15. 제14항에 있어서,
    상기 소자 상면은, 상기 p형 반도체층의 일면, 및 상기 n형 반도체층의 일면 중 상기 활성층 및 상기 p형 반도체층이 형성되지 않은 나머지 영역을 포함하는 것을 특징으로 하는 발광다이오드 패키지.
  16. 제14항에 있어서,
    상기 소자 상면은 상기 성장 기판의 타면인 것을 특징으로 하는 발광다이오드 패키지.
  17. 제1항에 있어서,
    상기 발광다이오드 칩의 소자 상면에 형성되는 전극 패드(electrode pad)를 더 포함하며,
    상기 파장 변환층은 상기 전극 패드를 커버하도록 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  18. 제17항에 있어서,
    상기 패키지 기판과 상기 전극 패드를 전기적으로 연결하는 와이어(wire)를 더 포함하는 발광다이오드 패키지.
  19. 제1항에 있어서,
    상기 파장 변환층은, 상기 발광다이오드 칩의 측면까지 연장되는 것을 특징으로 하는 발광다이오드 패키지.
  20. 제1항에 있어서,
    상기 발광다이오드 칩 및 상기 파장 변환층은 복수개이며,
    상기 복수의 파장 변환층은 상기 복수의 발광다이오드 칩 각각의 소자 상면에 형성되는 것을 특징으로 하는 발광다이오드 패키지.
  21. 제1항 내지 제20항 중 어느 한 항의 발광다이오드 패키지를 포함하는 조명 장치.
  22. 패키지 기판에 발광다이오드 칩을 실장하는 단계; 및
    상기 발광다이오드 칩의 소자 상면에, 투명 수지, 형광체 및 솔벤트(solvent)를 포함하는 혼합물을 도포하는 단계를 포함하며,
    상기 혼합물을 도포하는 단계 중에, 상기 혼합물로부터 상기 솔벤트가 제거되어, 상기 발광다이오드 칩의 상부에서 보았을 때 상기 발광다이오드 칩에 의하여 형성되는 면을 소자 상면으로 정의할 때, 상기 소자 상면을 벗어나지 않는 범위에서 형성되되, 상기 소자 상면과 평행한 평탄면 및 상기 평탄면과 상기 소자 상면의 모서리를 연결하는 곡면을 갖는 파장 변환층이 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  23. 제22항에 있어서,
    상기 솔벤트는 휘발성 물질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  24. 제22항에 있어서,
    상기 혼합물을 도포하는 단계 중에,
    상기 솔벤트가 증발되도록 상기 소자 상면에 도포된 상기 혼합물을 가열하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  25. 제22항에 있어서,
    상기 혼합물을 도포하는 단계는, 디스펜서(dispenser)를 이용하여 수행되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  26. 제25항에 있어서,
    상기 혼합물을 도포하는 단계는, 상기 혼합물이 상기 소자 상면으로부터 상기 디스펜서까지 이어진 상태를 유지하도록 상기 혼합물을 연속적으로 도포하는 단계를 구비하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  27. 제25항에 있어서,
    상기 혼합물을 도포하는 단계는, 상기 디스펜서를 상기 발광다이오드 칩의 상부에서 나선형 또는 지그재그(zigzag)로 이동시키면서 수행되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  28. 제22항에 있어서,
    상기 혼합물을 도포하는 단계 이후에,
    상기 발광다이오드 칩의 측면을 둘러싸도록 상기 패키지 기판에 광반사층을 형성하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  29. 제28항에 있어서,
    상기 광반사층은 TiO2를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  30. 제28항에 있어서,
    상기 광반사층을 형성하는 단계 이후에,
    상기 파장 변환층 및 상기 광반사층을 커버하는 광분산층을 형성하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  31. 제30항에 있어서,
    상기 광분산층은 SiO2를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  32. 제30항에 있어서,
    상기 광반사층을 형성하는 단계 이전에,
    상기 발광다이오드 칩, 상기 광반사층 및 상기 광분산층을 수용하는 캐비티가 구획되도록 상기 패키지 기판에 댐을 형성하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  33. 제32항에 있어서,
    상기 댐은 상기 패키지 기판의 가장자리에 형성되며,
    상기 광분산층을 형성하는 단계 이후에,
    상기 댐 및 상기 댐이 형성된 상기 패키지 기판의 가장자리를 제거하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  34. 제32항에 있어서,
    상기 댐은 수지를 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  35. 제32항에 있어서,
    상기 댐을 형성하는 단계는, 디스펜서를 이용하여 수행되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  36. 제22항에 있어서,
    상기 혼합물을 도포하는 단계 이후에,
    상기 발광다이오드 칩을 커버하는 투명 커버층을 형성하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  37. 제22항에 있어서,
    상기 패키지 기판은 세라믹을 포함하는 재질로 이루어지는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  38. 제22항에 있어서,
    상기 투명 수지에 대한 상기 형광체의 중량비는 2 이상인 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  39. 제22항에 있어서,
    상기 발광다이오드 칩은,
    전도성 물질로 이루어지는 구조 지지층; 및
    상기 구조 지지층의 일면에 형성되며, p형 반도체층, 활성층 및 n형 반도체층을 구비하는 발광 구조물을 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  40. 제39항에 있어서,
    상기 발광 구조물은 상기 구조 지지층의 일면 중 일부 영역에 형성되며,
    상기 소자 상면은, 상기 발광 구조물의 일면, 및 상기 구조 지지층의 일면 중 상기 발광 구조물이 형성되지 않은 나머지 영역을 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  41. 제22항에 있어서,
    상기 발광다이오드 칩은,
    성장 기판; 및
    상기 성장 기판의 일면에 형성되며, n형 반도체층, 활성층 및 p형 반도체층을 구비하는 발광 구조물을 포함하며,
    상기 활성층 및 상기 p형 반도체층은 상기 n형 반도체층의 일면 중 일부 영역에 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  42. 제41항에 있어서,
    상기 소자 상면은, 상기 p형 반도체층의 일면, 및 상기 n형 반도체층의 일면 중 상기 활성층 및 상기 p형 반도체층이 형성되지 않은 나머지 영역을 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  43. 제41항에 있어서,
    상기 소자 상면은 상기 성장 기판의 타면인 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  44. 제22항에 있어서,
    상기 발광다이오드 칩의 소자 상면에는 전극 패드가 형성되며,
    상기 혼합물을 도포하는 단계는, 상기 전극 패드를 커버하도록 수행되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  45. 제41항에 있어서,
    상기 발광다이오드 칩을 실장하는 단계와 상기 혼합물을 도포하는 단계 사이에,
    와이어를 이용하여 상기 패키지 기판과 상기 전극 패드를 전기적으로 연결하는 단계를 더 포함하는 발광다이오드 패키지 제조 방법.
  46. 제22항에 있어서,
    상기 혼합물을 도포하는 단계는, 상기 발광다이오드 칩의 소자 상면 및 측면에 상기 혼합물을 도포하는 단계인 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
  47. 제22항 내지 제46항 중 어느 한 항에 있어서,
    상기 발광다이오드 칩은 복수개이며,
    상기 혼합물을 도포하는 단계는, 상기 복수의 발광다이오드 칩 각각의 소자 상면에 상기 혼합물을 도포하는 단계인 것을 특징으로 하는 발광다이오드 패키지 제조 방법.
KR1020100127774A 2010-04-15 2010-12-14 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법 KR20110115506A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011088065A JP2011228703A (ja) 2010-04-15 2011-04-12 発光ダイオードパッケージ、それを含む照明装置及び発光ダイオードパッケージの製造方法
EP11162147A EP2378576A2 (en) 2010-04-15 2011-04-13 Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
TW100112754A TW201201355A (en) 2010-04-15 2011-04-13 Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
US13/087,799 US20110254039A1 (en) 2010-04-15 2011-04-15 Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
CN201110105659XA CN102222757A (zh) 2010-04-15 2011-04-15 发光二极管封装件、照明装置和制造该封装件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020100034693 2010-04-15
KR20100034693 2010-04-15

Publications (1)

Publication Number Publication Date
KR20110115506A true KR20110115506A (ko) 2011-10-21

Family

ID=45030164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100127774A KR20110115506A (ko) 2010-04-15 2010-12-14 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법

Country Status (3)

Country Link
JP (1) JP2011228703A (ko)
KR (1) KR20110115506A (ko)
TW (1) TW201201355A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140108545A (ko) * 2011-12-08 2014-09-11 코닌클리케 필립스 엔.브이. 두꺼운 금속층들을 가진 반도체 발광 디바이스
KR101490394B1 (ko) * 2013-10-29 2015-02-06 (주)포인트엔지니어링 칩 실장용 어레이 기판 및 이를 제조하는 방법
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
WO2018143681A1 (ko) * 2017-02-02 2018-08-09 서울반도체주식회사 발광 다이오드 패키지
WO2018143682A1 (ko) * 2017-02-02 2018-08-09 서울반도체주식회사 발광 다이오드 유닛
KR20190125076A (ko) * 2018-04-27 2019-11-06 주식회사 루멘스 플렉시블 엘이디 조명 장치
WO2021246776A1 (ko) * 2020-06-03 2021-12-09 서울바이오시스주식회사 발광 소자 모듈 및 이를 포함하는 디스플레이 장치
US11735569B2 (en) 2020-06-03 2023-08-22 Seoul Viosys Co., Ltd. Light emitting device module and display apparatus having the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130099313A (ko) * 2012-02-29 2013-09-06 엘지이노텍 주식회사 조명 장치
KR101921127B1 (ko) * 2012-02-29 2018-11-22 엘지이노텍 주식회사 조명 장치
JP6419077B2 (ja) * 2012-11-07 2018-11-07 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 波長変換発光デバイス
JP5979494B2 (ja) * 2012-12-20 2016-08-24 パナソニックＩｐマネジメント株式会社 照明装置及び発光モジュール
DE102012113003A1 (de) * 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
KR102167942B1 (ko) * 2013-12-27 2020-10-20 엘지디스플레이 주식회사 발광다이오드어셈블리와 이의 제조방법 및 그를 포함한 액정표시장치
JP6187277B2 (ja) * 2014-01-21 2017-08-30 豊田合成株式会社 発光装置及びその製造方法
KR102098594B1 (ko) 2014-03-14 2020-04-08 삼성전자주식회사 Ｌｅｄ 패키지
JP6229574B2 (ja) * 2014-03-31 2017-11-15 日亜化学工業株式会社 発光装置の製造方法
JP6464877B2 (ja) * 2014-05-21 2019-02-06 日亜化学工業株式会社 発光装置の製造方法
CN107946441A (zh) * 2016-10-12 2018-04-20 亿光电子工业股份有限公司 发光装置及发光二极管封装结构
JP6399132B2 (ja) * 2017-03-27 2018-10-03 日亜化学工業株式会社 発光装置
JP7257247B2 (ja) * 2019-05-16 2023-04-13 スタンレー電気株式会社 発光装置
TWI762071B (zh) * 2020-12-07 2022-04-21 友達光電股份有限公司 發光二極體結構、其形成方法和背光模組

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140108545A (ko) * 2011-12-08 2014-09-11 코닌클리케 필립스 엔.브이. 두꺼운 금속층들을 가진 반도체 발광 디바이스
KR101490394B1 (ko) * 2013-10-29 2015-02-06 (주)포인트엔지니어링 칩 실장용 어레이 기판 및 이를 제조하는 방법
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
WO2018143681A1 (ko) * 2017-02-02 2018-08-09 서울반도체주식회사 발광 다이오드 패키지
WO2018143682A1 (ko) * 2017-02-02 2018-08-09 서울반도체주식회사 발광 다이오드 유닛
US11302744B2 (en) 2017-02-02 2022-04-12 Seoul Semiconductor Co., Ltd. Light emitting diode unit
US11456401B2 (en) 2017-02-02 2022-09-27 Seoul Semiconductor Co., Ltd. Light emitting diode package
KR20190125076A (ko) * 2018-04-27 2019-11-06 주식회사 루멘스 플렉시블 엘이디 조명 장치
WO2021246776A1 (ko) * 2020-06-03 2021-12-09 서울바이오시스주식회사 발광 소자 모듈 및 이를 포함하는 디스플레이 장치
US11735569B2 (en) 2020-06-03 2023-08-22 Seoul Viosys Co., Ltd. Light emitting device module and display apparatus having the same

Also Published As

Publication number Publication date
JP2011228703A (ja) 2011-11-10
TW201201355A (en) 2012-01-01

Similar Documents

Publication Publication Date Title
KR20110115506A (ko) 발광다이오드 패키지, 이를 포함한 조명 장치 및 발광다이오드 패키지 제조방법
US20110254039A1 (en) Light emitting diode package, lighting apparatus having the same, and method for manufacturing light emitting diode package
US8558246B2 (en) Light emitting diode, method for fabricating phosphor layer, and lighting apparatus
US9012950B2 (en) Light emitting device package
US10411175B2 (en) Light emitting element package and method of manufacturing the same
US11031532B2 (en) Light emitting device
US8288790B2 (en) Light-emitting device
US9147814B2 (en) Semiconductor light-emitting device and manufacturing method
KR20120110050A (ko) 발광 다이오드 장치의 제조 방법 및 발광 다이오드 소자
KR20120110006A (ko) 발광 다이오드 장치 및 그 제조 방법
KR101767100B1 (ko) 발광 디바이스 및 그 제조방법
US20170236985A1 (en) Light emitting device having first and second resin layers
KR102025719B1 (ko) 발광소자 패키지 및 그 제조방법
KR101893996B1 (ko) 발광소자 패키지
KR102401828B1 (ko) 발광소자 패키지
US8455900B2 (en) Semiconductor light-emitting device having an optical member, and method of manufacturing the same
KR20170003248A (ko) 발광 장치
KR20170020074A (ko) 발광소자 패키지
US20240105757A1 (en) Pixel device and display apparatus having the same
KR20110065328A (ko) 발광다이오드 소자, 파장변환막 형성방법 및 조명장치
KR20120084526A (ko) 발광소자 패키지
KR20130120800A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid