JP2018061054A - 複数のオプトエレクトロニクス部品の製造方法 - Google Patents

複数のオプトエレクトロニクス部品の製造方法 Download PDF

Info

Publication number
JP2018061054A
JP2018061054A JP2017231543A JP2017231543A JP2018061054A JP 2018061054 A JP2018061054 A JP 2018061054A JP 2017231543 A JP2017231543 A JP 2017231543A JP 2017231543 A JP2017231543 A JP 2017231543A JP 2018061054 A JP2018061054 A JP 2018061054A
Authority
JP
Japan
Prior art keywords
semiconductor body
contact structure
metal layer
potting material
auxiliary carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017231543A
Other languages
English (en)
Other versions
JP6621797B2 (ja
Inventor
トニー アルブレヒト
Albrecht Tony
トニー アルブレヒト
トーマス シュレーレス
Schlereth Thomas
トーマス シュレーレス
アルベルト シュナイダー
Schneider Albert
アルベルト シュナイダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2018061054A publication Critical patent/JP2018061054A/ja
Application granted granted Critical
Publication of JP6621797B2 publication Critical patent/JP6621797B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements

Abstract

【課題】複数のオプトエレクトロニクス部品の製造方法を提供する。
【解決手段】製造方法は、コンタクト構造体を有する補助キャリアウェハを設けるステップと、動作中に側面を介して光を出射可能な複数の放射出射半導体ボディ５をコンタクト構造体の第２金属層３上に設けるステップと、反射性ポッティング材１０を使用して少なくともコンタクト構造体を封止するステップであって、半導体ボディの側面から反射性ポッティング材を完全になくす、又は、半導体ボディから反射性ポッティング材を離隔するステップと、補助キャリアウェハを除去するステップと、を含む。
【選択図】図１０

Description

複数のオプトエレクトロニクス部品の製造方法を特定する。
複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品は、例えば、特許文献１および２に記載されている。
国際公開第２００７／０２５５１５号 国際公開第２０１２／０００９４３号 国際公開第９８／１４９８６号 国際公開第０３／０６５４２０号 国際公開第０１／６１７６４号
I. Schnitzer et al., Appl. Phys. Lett. 63 (16), 18 October 1993, 2174 - 2176
オプトエレクトロニクス部品の費用対効果の高い製造方法を特定する。さらに、コンパクトな構造のオプトエレクトロニクス部品を特定する。
かかる目的は、特許請求項１のステップを含む方法および特許請求項１８の特徴を有するオプトエレクトロニクス部品によって達成される。
本方法および本オプトエレクトロニクス部品の有利な改良点および実施形態を従属請求項において特定する。
複数のオプトエレクトロニクス部品を製造するための本方法では、コンタクト構造体（contact structure）を有する補助キャリアウェハが設けられる。補助キャリアウェハは、好ましくは、ガラス、サファイア、または半導体材料（例えば、シリコン）を含む。補助キャリアウェハは、ガラス、サファイア、または半導体材料（例えば、シリコン）からなることもできる。複数の放射出射半導体ボディをコンタクト構造体に設ける。放射出射半導体ボディは、放射出射面から第１波長域の電磁放射を出射することができる。少なくともコンタクト構造体を、ポッティング材（potting mass）を使用して封止する。好ましくは、得られる複合体から補助キャリアウェハを除去する。特に好ましくは、後のオプトエレクトロニクス部品の複合体から補助キャリアウェハを完全に除去する。
本方法は、事前に完成させたハウジングの代わりに補助キャリアウェハを使用して複数のオプトエレクトロニクス部品を製造するというコンセプトを利用する。この場合、通常、補助キャリアウェハは、完成したオプトエレクトロニクス部品にはもはや含まれない。補助キャリアウェハは、オプトエレクトロニクス部品の製造中に半導体ボディの機械的安定化のために使用される。さらに、補助キャリアウェハによって、オプトエレクトロニクス部品を製造するための個々の方法ステップをウェハレベルで容易に行なうことができる。したがって、有利なことに、材料および加工の費用が抑えられ、また、個々の処理ステップの全体的な最適化が可能である。また、補助キャリアウェハ等の、個々の製造単位の寸法を容易に調整することができる。
さらに、提案した本方法によって、特にコンパクトかつ／または平坦な構造のオプトエレクトロニクス部品の完成品が実現される。有利なことに、コンパクトな構造によって、完成したオプトエレクトロニクス部品の動作中の半導体ボディからの放熱性が非常に良好になる。
さらに、提案した本方法によって、有利なことに、半導体ボディを機械的に安定化するための事前に完成させた導体フレームまたはセラミックパネルの使用を省略することができる。有利なことに、スルーコンタクトで接続した（through-contacted）シリコンパネルの使用も、提案した本方法では不要である。特に好ましいことに、完成したオプトエレクトロニクス部品に従来のハウジングが存在しない。
特に好ましくは、コンタクト構造体を、後に半導体ボディの電気接続のために使用する。コンタクト構造体は、例えば、互いに電気的に絶縁された個別のコンタクト構造体要素から構築される。特に好ましくは、２つのコンタクト構造体要素が各半導体ボディに関連付けられる。特に、後の各オプトエレクトロニクス部品が単一の半導体ボディを有する場合、好ましいことに、正確に２つのコンタクト構造体要素が個々の半導体ボディそれぞれに関連付けられる。
特に好ましくは、各半導体ボディは、半導体ボディの放射出射面と反対側の搭載面で、電気接続するようにコンタクト構造体要素に取り付けられる。この場合、半導体ボディの放射出射面は、一般に、半導体ボディの表側面の一部であるが、表側面は、放射が外に出射することができないボンドパッド等を有し得る。表側面は、搭載面の反対側である。
例えば、コンタクト構造体は、第１金属層および第２金属層を有し、第２金属層は、第１金属層上に電気めっき法により（galvanically）成膜される。第１金属層の厚さは、特に好ましくは、５０ｎｍ〜５００ｎｍ（両端値を含む）である。第１金属層は、金、ニッケル等の材料のうちの１種を含むことができるか、または、当該材料のうちの１種からなることができる。
第１金属層は、成長層（「シード層」）ともいう。第１金属層は、必ずしも単一層からならなくてもよい。むしろ、第１金属層を、複数の互いに異なる個別層で形成される積層体とすることもできる。例えば、第１金属層は、金個別層およびニッケル個別層を含むことができるか、または、金個別層およびニッケル個別層からなることができる。
第２金属層は、特に好ましくは、第１金属層よりも厚い。第２金属層の厚みは、特に好ましくは、１０μｍ〜１００μｍ（両端値を含む）である。例えば、第２金属層の厚みは、約６０μｍである。第２金属層は、特に好ましくは、銀、金、ニッケル、銅の材料のうちの１種を含むか、または、当該材料のうちの１種から形成される。
第２金属層は、必ずしも単一層からならなくてもよい。むしろ、第２金属層を、複数の互いに異なる個別層で形成される積層体とすることもできる。例えば、第２金属層は、銀個別層およびニッケル個別層を含むことができるか、または、銀個別層およびニッケル個別層からなることができる。
また、第２金属層は、金個別層およびニッケル個別層を含むことができるか、または、金個別層およびニッケル個別層からなることができる。
さらに、第２金属層は、ニッケル個別層、銅個別層、さらなるニッケル個別層、および銀個別層を含むことができるか、または、これらの個別層からなることができる。この場合、第２金属層が、上記個別層を上記の順序（すなわち、ニッケル−銅−ニッケル−銀の順序）で有することが好ましい。この場合、銀個別層はまた、金個別層で代替可能である。
第２金属層は、特に好ましくは、アンダーカット部を有する横側面（lateral flanks）を有する。例えば、第２金属層の横側面は、第２金属層の主面の法線に対して、当該横側面の一部の領域または全体が傾斜するように具現化され、第２金属層の断面領域は、半導体ボディに対向する主面から半導体ボディと反対側の主面に向かってテーパー状となっている。ポッティング材は、特に好ましくは、半導体ボディおよびコンタクト構造体の両方に密着してこれらを包囲する。ポッティング材は、特に好ましくは、半導体ボディおよびコンタクト構造体との共有の界面を形成する。アンダーカット部を有する横側面を有する第２金属層は、有利なことに、後のオプトエレクトロニクス部品内でポッティング材をより堅固に固定することに役立つ。
本方法の一実施形態によれば、放射出射半導体ボディの他に、ＥＳＤダイオードチップ（ＥＳＤは、この場合「静電気放電」を表す）等の、さらなる活性素子が、補助キャリアウェハに取り付けられる。例えば、後のオプトエレクトロニクス部品は、それぞれ、ＥＳＤダイオードチップを有することができ、ＥＳＤダイオードチップは、オプトエレクトロニクス部品を過度の電圧から保護するために設けられる。
本方法の一実施形態によれば、ポッティング材は、反射性および／または波長変換性を有するように具現化される。ポッティング材は、特に好ましくは、マトリックス材料（例えば、エポキシ樹脂、シリコーン、ポリフタラミド（ＰＰＡ）、ポリシクロへキシレンジメチレンテレフタレート（ＰＣＴ）、または、これらの材料のうちの少なくとも２種の混合物）を含む。ポッティング材を、反射性を有するように具現化するために、例えば、マトリックス材料内に反射性粒子が埋め込まれる。反射性粒子は、酸化チタン、亜鉛華（例えば、酸化亜鉛）、鉛白（例えば、炭酸鉛）等の材料のうちの１種を含むことができるか、または、前記材料のうちの１種からなることができる。
さらに、ポッティング材は、反射特性の追加または代替として、波長変換性を有するように具現化可能である。波長変換ポッティング材は、好ましくは、第１波長域の電磁放射を第２波長域の電磁放射に変換することができる。この目的のために、例えば、第１波長域の電磁放射を第２波長域の電磁放射に変換することができる蛍光体粒子をポッティング材のマトリックス材料内に導入する。換言すれば、蛍光体粒子は、好ましいことに、ポッティング材に波長変換特性を付与する。
本発明において「波長変換」は、特に、特定の波長域の入射電磁放射を他の波長域であって、好ましくは、より長波長側の波長域の電磁放射に変換することと理解される。特に、波長変換において、入射波長域の電磁放射は、波長変換要素に吸収され、原子および／または分子レベルの電子的過程によって他の波長域に変換され、再度出射される。特に、本発明において、用語「波長変換」は、電磁放射の単なる散乱または単なる吸収を意味しない。
蛍光体粒子は、希土類元素をドープしたガーネット、希土類元素をドープしたアルカリ土類硫化物、希土類元素をドープしたチオガレート、希土類元素をドープしたアルミネート、希土類元素をドープしたシリケート、希土類元素をドープしたオルトシリケート、希土類元素をドープしたクロロシリケート、希土類元素をドープしたアルカリ土類金属窒化シリコン、希土類元素をドープした酸窒化物、希土類元素をドープした酸窒化アルミニウム、希土類元素をドープした窒化シリコン、希土類元素をドープしたサイアロン等の材料のうちの１種を含むことができるか、または、当該材料のうちの１種からなることができる。
ポッティング材は、キャスト法（casting）、ディスペンス法（dispensing）、噴射法（jetting）、成形法（molding）等の方法のうちの１つを使用して加工可能である。
補助キャリアウェハは、レーザリフトオフ、エッチング、研削等のうちの１つの方法によって除去可能である。通常、補助キャリアウェハは、本発明においては、部分的にコンタクト構造体の面によって形成され、かつ、部分的にポッティング材の面によって形成される界面から除去される。換言すれば、補助キャリアウェハは、通常、コンタクト構造体およびポッティング材との共有の界面を形成し、この界面は、補助キャリアウェハの除去後、自由にアクセス可能である。
補助キャリアウェハは、レーザの電磁放射を透過させる性質であり、特に好ましくは、レーザリフトオフ法によって除去される。この場合に特に有利な点は、補助キャリアウェハは実質的には破壊されず、その結果、補助キャリアウェハを、適切な調整後に任意で再利用可能であることである。
レーザリフトオフ法は、例えば、特許文献３および４のうちの１つに記載されており、レーザリフトオフ法に関する当該文献の開示内容は参照により本明細書に援用される。
特に、サファイアもしくはガラスを含むか、または、サファイアもしくはガラスからなるキャリアは、好ましくは、レーザリフトオフ法を使用して除去される。
シリコン等の半導体材料を含むか、または、その材料からなる補助キャリアウェハは、対照的に、一般的にはエッチングまたは研削によって除去される。この場合、補助キャリアウェハは、一般的には破壊されて、再利用不可能である。
補助キャリアウェハの除去後、一般的に、複数のオプトエレクトロニクス部品から形成された得られる複合体は個片化され、また、オプトエレクトロニクス部品によって出射された光の測色位置（colorimetric locus）が測定される。
本方法のさらなる実施形態によれば、半導体ボディの光路上に波長変換層が配置される。この場合、波長変換層は、反射性ポッティング材に追加して設けられることができる。例えば、反射性ポッティング材の全エリア上に波長変換層が設けられる。波長変換層は、波長変換特性を有する。この目的のために、波長変換層は、通常、蛍光体粒子を含み、蛍光体粒子は、第１波長域の放射を第２波長域の電磁放射に変換することができる。
波長変換層は、例えば、層状の波長変換ポッティング材として具現化可能である。換言すれば、波長変換層は、例えば、蛍光体粒子が導入されたマトリックス材料を有することができる。蛍光体粒子を有するマトリックス材料は、キャスト法または印刷法（printing）等によって波長変換層の形態で具現化可能である。例えば、波長変換層を、ポッティング材上に印刷法またはキャスト法で成膜することができる。
さらに、波長変換層は、特にポッティング材上で沈降法によって形成可能でもある。
沈降法では、蛍光体粒子をマトリックス材料内に導入する。コーティング対象面は、蛍光体粒子を有するマトリックス材料で充填される体積部内に設けられる。その後、蛍光体粒子は、重力によってコーティング対象面上に波長変換層の形態で蓄積する。この場合、遠心分離によって、蛍光体粒子の定着を促進させることができる。希釈したマトリックス材料を使用することでも、一般的に、沈降工程が加速される。蛍光体粒子の沈下後、マトリックス材料を硬化させる。
沈降法によって設けられた波長変換層の特徴は、重力による蛍光体粒子の蓄積が可能なすべての面が波長変換層でコーティングされることである。さらに、沈降による波長変換層の蛍光体粒子は、一般的に、互いに直接接触している。
波長変換層は、さらに、後のオプトエレクトロニクス部品の複合体とは別に（すなわち、空間的に離隔して）形成されることができ、次いで、半導体ボディの光路上に導入されることができる。例えば、蛍光体粒子を有するマトリックス材料を、膜の上に層状に印刷法で成膜することができ、次いで、硬化させることができ、その結果、波長変換層が得られる。次いで、波長変換層は、半導体ボディの光路上にピックアンドプレイス法によって導入されることができる。例えば、波長変換層は、ポッティング材上に配置されることができる。
本方法のさらなる実施形態によれば、各半導体ボディの光路上に、それぞれ、光学要素が配置される。例えば、各半導体ボディの出射方向の下流の各半導体ボディの上に、レンズを配置する。光学要素は、例えば、半導体ボディの上に成形可能である（すなわち、キャビティを用いて形成可能である）。光学要素は、射出成形法、キャスト法、トランスファー成形法、圧縮成形法等の方法のうちの１つを使用して形成されることができる。
半導体ボディは、フリップチップ等として具現化可能である。特に、フリップチップには、半導体ボディの搭載面上に２つの電気コンタクトが存在する一方、フリップチップの放射出射表側面には、電気コンタクトが存在しない。特に、フリップチップは、一般的に、電気接続のためのボンドワイヤを必要としない。フリップチップの電気コンタクトは、一般に、コンタクト構造体上にフリップチップを搭載するために設けられる。
しかしながら、さらには、半導体ボディの搭載面と反対側の表側面上に１つまたは２つの電気コンタクトを有する半導体ボディを使用することもできる。かかる半導体ボディは、サファイア基板等を有することができ、サファイア基板上に、半導体ボディの放射出射半導体積層体がエピタキシャル成長によって設けられる。この半導体ボディは、「サファイアチップ」ともいわれる。サファイアは、一般的に、電気絶縁材料である。したがって、半導体ボディが成長基板を有し、成長基板がサファイアを有するかまたはサファイアからなる場合、このように、一般的には、少なくとも２つの電気コンタクトが電気接続のために半導体ボディの表側面上に配置される。一般的に搭載面は、成長基板の外面によって形成される。
さらに、半導体ボディの表側面上に単一の電気コンタクトのみを有する半導体ボディも、同様に適している。第２の電気コンタクトが、例えば、半導体ボディの搭載面上に配置されるか、または、搭載面によって形成される。かかる半導体ボディは、「垂直」半導体ボディともいわれる。動作時の電流の流れが、半導体積層体の積層方向に平行な垂直方向に半導体ボディを通り延びているからである。
垂直半導体ボディを、例えば、薄膜半導体ボディとすることができる。一般的に、薄膜半導体ボディでは、エピタキシャル半導体積層体のための成長基板は、この成長基板のみではもはやエピタキシャル半導体積層体を十分に機械的に安定させないように、完全に除去されるかまたは薄層化される。薄膜半導体ボディは、一般的に、キャリア材料を含み、キャリア材料は、機械的安定化のためにエピタキシャル半導体積層体上に固着される。キャリア材料は、一般的に、導電性を有するように具現化される。その結果、半導体ボディの表側面から搭載面への垂直の電流の流れが可能である。薄膜半導体ボディは、例えば、非特許文献１に開示され、この開示内容は、参照によって本明細書に援用される。
さらに、炭化ケイ素からなるかまたは炭化ケイ素を含む成長基板を有する半導体ボディは、一般的に、垂直半導体ボディとして具現化される。この場合も、垂直の電流の流れが可能である。炭化ケイ素が導電性を有するように具現化されるからである。かかる半導体ボディは、例えば、特許文献５に記載され、この開示内容は、参照によって本明細書に援用される。
単一の垂直半導体ボディを有するのみの後のオプトエレクトロニクス部品は、一般的に、２つの構造体要素を有するコンタクト構造体を含む。この場合、垂直半導体ボディは、一般的に、導電性を有するように半導体ボディの搭載面で第１コンタクト構造体要素上に取り付けられ、かつ、半導体ボディの表側面を介し、ボンドワイヤによって第２コンタクト構造体要素に電気接続される。
半導体ボディがフリップチップである場合、裏側電気コンタクトが、それぞれ、一般的に、コンタクト構造体要素に電気接続される。
半導体ボディが、少なくとも２つの電気コンタクトを表側面に有する場合であって、半導体ボディの搭載面に電気コンタクトが存在しない場合、半導体ボディは、例えば、ボンドワイヤを使用して電気コンタクト構造体要素に表側で電気接続可能である。
本方法のさらなる実施形態によれば、ポッティング材の上縁は、第２金属層の上縁まで延在する。この場合、第２金属層は、特に好ましくは、コンタクト構造体の外側面を形成する。この場合、ポッティング材は、特に好ましくは、第２金属層の上面と面一に終端する。ポッティング材は、特に好ましくは、第２金属層の側面を被覆し、その一方で、半導体ボディの側面にはポッティング材が存在しない。本方法のかかる実施形態では、半導体ボディを補助キャリアウェハに設ける前または後に、ポッティング材を設けることができる。
本方法のさらなる実施形態によれば、ポッティング材の上縁は、半導体ボディの上縁まで延在する。この場合、ポッティング材は、特に好ましくは、半導体ボディの表側面と面一に終端する。ポッティング材は、特に好ましくは、各半導体ボディの各側面を完全に被覆し、半導体ボディの表側面を越えてはみ出さない。シリコンまたはゲルマニウムのキャリアを有する薄膜半導体ボディ等のように、側面を介して電磁放射を出射するために設けられたのでない半導体ボディの場合に特に、この実施形態は有利である。本方法のかかる実施形態では、半導体ボディを補助キャリアウェハに設けた後で、ポッティング材を設ける。
さらに、ポッティング材の上縁が第２金属層を越えて延在し、かつ、半導体ボディの上縁までは延在しないようにする、ということも可能である。この場合、ポッティング材がコンタクト構造体の横側面を完全に封止するが、半導体ボディの側面は、ポッティング材から離隔して配置されるようにすることも可能である。本方法のかかる実施形態では、半導体ボディを補助キャリアウェハに設ける前または後に、ポッティング材を設けることもできる。
特に、サファイアまたは炭化ケイ素等の、放射透過性成長基板を有する半導体ボディの場合のように、半導体ボディの放射が半導体ボディの側面を介して出射可能な場合、反射性ポッティング材を使用するならば、半導体ボディの側面は、特に好ましくは、ポッティング材から離隔しているか、または、この側面にはポッティング材が全く存在しない。
本方法のさらなる実施形態によれば、機械的安定化材料をコンタクト構造体の周囲に成形する。機械的安定化材料は、好ましくは、完成したオプトエレクトロニクス部品の安定化のために使用され、また、例えば、ハウジングの機能を果たす。しかしながら、従来のハウジングと異なり、機械的安定化材料は、その上またはその中に半導体ボディが取り付けられる箇所である別個の要素として具現化されるのではない。
機械的安定化材料は、特に好ましくは、複数の半導体ボディがポッティング材によって封止される前に、コンタクト構造体の周囲に成形される。機械的安定化材料は、高安定性ポリフタラミド（ＰＰＡ）または高安定性エポキシ樹脂等の高安定性ハウジング材料である。
機械的安定化材料は、特に好ましくは、コンタクト構造体との共有の界面を形成する。機械的安定化材料の上縁は、特に好ましくは、コンタクト構造体の上縁と横方向に面一に終端する。
半導体ボディの周囲に成形されるポッティング材の材料は、特に好ましくは、機械的安定化材料に次いで設けられる。
機械的安定化材料は、特に好ましくは、例えば、成形法によって（すなわち、キャスティングツールを用いて）、コンタクト構造体の周囲に成形されて具現化され、この機械的安定化材料は、特に好ましくは、平坦に具現化される。
本方法のさらなる実施形態によれば、後の各オプトエレクトロニクス部品は、複数の半導体ボディを有する。例えば、半導体ボディを、さまざまな波長の光を出射するように設けることができる。
後のオプトエレクトロニクス部品を、発光ダイオード等とすることができる。
一実施形態によれば、完成したオプトエレクトロニクス部品は、白色光を出射するために設けられる。この目的のために、各オプトエレクトロニクス部品は、一般的に、波長変換層または波長変換ポッティング材等の波長変換要素を含む。波長変換要素は、好ましくは、半導体ボディによって出射された第１波長域の電磁放射の一部を第２波長域の電磁放射に変換する。第１波長域は、好ましくは、青色光を含み、第２波長域は、好ましくは、黄色光を含む。この場合、オプトエレクトロニクス部品は、好ましくは、混合色の白色光を出射し、この光は、未変換の青色光と変換された黄色光とから形成される。
本発明の、さらなる有利な実施形態および改良形態が、図面と関連して以下に記載した例示的実施形態から明らかとなる。
本方法の第１の例示的実施形態を説明するための模式的断面図である。 本方法の第１の例示的実施形態を説明するための模式的断面図である。 本方法の第１の例示的実施形態を説明するための模式的断面図である。 本方法の第１の例示的実施形態を説明するための模式的断面図である。 本方法の第１の例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 第２金属層のアンダーカット部の電子顕微鏡写真の一例である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。 本方法のさらなる例示的実施形態を説明するための模式的断面図である。
同一の要素、類似の要素、または同一の働きの要素には、図中において同一の参照符号を付してある。図面および図示された要素の互いのサイズの関係は、正しい縮尺ではない。むしろ、より明確にしかつ／またはより深く理解できるように、個々の要素の大きさ、特に、層厚さは、誇張して示され得る。
図１〜図５の例示的実施形態に係る方法では、第１ステップにおいて補助キャリアウェハ１を設ける（図１）。補助キャリアウェハ１は、特に、ガラス、サファイア、または半導体材料（例えば、シリコン）を含む。第１金属層２を補助キャリアウェハ１に設ける。第１金属層２は、構造化されて具現化される。換言すれば、第１金属層２は、さまざまな構造的要素を有する。
さらなるステップでは、第２金属層３を電気めっき法によって、第１金属層２上に成膜する（図２）。第２金属層３はまた、構造化されて具現化される。この場合、第２金属層３の構造化は、第１金属層２の構造化に次いで行なう。第１金属層２および第２金属層３は共に、個々のコンタクト構造体要素４１を有するコンタクト構造体４を形成する。
さらなるステップでは、半導体ボディの放射出射面６から電磁放射を出射することができる複数の半導体ボディ５をコンタクト構造体４に設ける（図３）。各半導体ボディ５は、それぞれ、コンタクト構造体４１上に、搭載面７において、接着、はんだ付け、またはダイボンディング等によって導電性を有するように設けられる。
次のステップでは、各半導体ボディ５を、その表側面９でボンドワイヤ８によってさらなるコンタクト構造体要素４１に電気接続する（図４）。
次のステップでは、ポッティング材１０を補助キャリアウェハ１に設け、それにより、ポッティング材１０によってコンタクト構造体４および半導体ボディ５を封止する（図５）。この場合、ポッティング材１０は、コンタクト構造体４のコンタクト構造体要素４１とコンタクト構造体要素４１上に設けられた半導体ボディ５との両方を完全に包囲する。ボンドワイヤ９もまた、ポッティング材１０によって完全に包囲される。ポッティング材１０は、半導体ボディ５の放射出射面６を越えてはみ出し、かつ、半導体ボディ５の光路１２上に位置する。
本例示的実施形態では、ポッティング材１０を層状に具現化する。この場合、ポッティング材１０の層の厚みは、実質的に一定である。さらに、本例示的実施形態では、ポッティング材１０を、波長変換性を有するように具現化する。この目的のために、ポッティング材１０は、蛍光体粒子１１を有するマトリックス材料を含み、蛍光体粒子１１は、半導体ボディ５から出射される第１波長域の放射を第２波長域の電磁放射に変換することができる。ポッティング材１０が半導体ボディ５の光路１２上に位置しているため、半導体ボディ５から出射される第１波長域の電磁放射は、部分的に、第２波長域の電磁放射に変換される。この場合、半導体ボディ５は、特に好ましくは、青色光を出射し、青色光は、ポッティング材１０内の蛍光体粒子１１によって黄色光に部分的に変換される。本例示的実施形態では、完成したオプトエレクトロニクス部品は、混合色の白色光を出射する。
次のステップでは、後のオプトエレクトロニクス部品の複合体、コンタクト構造体４、半導体ボディ５、および波長変換ポッティング材１０から補助キャリアウェハ１を剥離する（不図示）。次いで、後のオプトエレクトロニクス部品であって、それぞれが単一の半導体ボディ５を含むオプトエレクトロニクス部品を個片化する（不図示）。
図６〜図１０の例示的実施形態に係る方法では、はじめに、図１〜図４に基づき既に説明した方法ステップを行なう。次いで、ポッティング材１０を補助キャリアウェハ１に設けるが、ポッティング材１０は、完全にコンタクト構造体４を封止し、かつ、部分的に半導体ボディ５を封止する（図６）。半導体ボディ５の横側面の部分領域および半導体ボディ５の放射出射面６には、ポッティング材１０が存在しないままである。本例示的実施形態では、ポッティング材１０は、反射性を有するように具現化される。この目的のために、ポッティング材１０は、マトリックス材料を含み、このマトリックス材料内に、酸化チタン粒子等の反射性粒子１３が導入される。
次のステップでは、反射性ポッティング材１０に波長変換層１４を設ける（図７）。この場合、波長変換層１４は、半導体ボディ５の、反射性ポッティング材１０によって包囲されていない側面の領域を包囲する。さらに、波長変換層１４は、半導体ボディ５を越えてはみ出し、それにより、波長変換層１４は、半導体ボディ５の光路１２上に少なくとも部分的に位置する。
波長変換層１４は、マトリックス材料を含み、このマトリックス材料内に、蛍光体粒子１１を導入する。蛍光体粒子１１は、波長変換層１４に蛍光体粒子の波長変換特性を付与する。
次のステップでは、波長変換層１４に複数の光学要素１５を設ける（図８）。光学要素１５は、それぞれ、レンズとして具現化される。各光学要素１５は、それぞれ、１つの半導体ボディ５を覆って配置され、半導体ボディ５の光路１２上に位置する。光学要素１５は、例えば、波長変換層１４上に成形可能である（すなわち、キャビティによって具現化可能である）。
次のステップでは、後の半導体部品の複合体から、補助キャリアウェハ１を完全に除去する（図９）。補助キャリアウェハ１がサファイア基板またはガラスキャリアである場合、補助キャリアウェハ１は、レーザリフトオフ法によって除去可能である。補助キャリアウェハ１としてシリコンキャリアが使用される場合、補助キャリアウェハ１は、破壊的に（すなわち、研削またはエッチング等によって）、後のオプトエレクトロニクス部品の複合体から除去される。さらなるステップでは、オプトエレクトロニクス部品を個片化する（図１０）。
図１１の例示的実施形態に係る方法では、上述の例示的実施形態同様、補助キャリアウェハ１を設け、補助キャリアウェハ１上に、コンタクト構造体４を設ける。図１１では、補助キャリアウェハ１の一部分を示しており、この部分は、半導体ボディ５を含み、完成した１つのオプトエレクトロニクス部品に対応する。コンタクト構造体４は、複数のコンタクト構造体要素４１を含み、この場合、コンタクト構造体要素４１に放射出射半導体ボディ５が設けられている。半導体ボディ５は、ボンドワイヤ８を使用してさらなるコンタクト構造体要素４１に、表側で、電気接続されている。
コンタクト構造体４は、第１金属層２および第２金属層３を有する。上述の例示的実施形態と異なり、第２金属層２は、アンダーカット部を有する横側面を有する。この場合、各コンタクト構造体要素４１は、それぞれ、横側面を有し、横側面は、一部の領域で補助キャリアウェハ１の法線に対して傾斜して延在する。第２金属層３の傾斜した横側面によって、コンタクト構造体要素４１は、コンタクト構造体要素４１の外面から補助キャリアウェハ１に向かってテーパー状となっている。第２金属層３のアンダーカット部は、ポッティング材１０をより堅固に固定するために設けられる。本実施形態では、反射性ポッティング材１０は、第２金属層２の上縁まで設けられる。反射性ポッティング材１０の表面は、コンタクト構造体４の表面と面一に終端する。
図１２は、第２金属層２の横側面のアンダーカット部の電子顕微鏡写真の一例を示す。
図１３の例示的実施形態に係る方法では、図１１に係る例示的実施形態と異なり、反射性ポッティング材１０を半導体ボディ５の放射出射面６まで設ける。ポッティング材１０の表面は、半導体ボディ５の放射出射面６と面一に終端する。
図１４の例示的実施形態に係る方法では、図１１および図１３の例示的実施形態に係る方法と異なり、ポッティング材１０の表面が半導体ボディ５の放射出射面６より下に位置するように、反射性ポッティング材１０を設ける。この場合、ポッティング材１０は、金属コンタクト構造体４の全高に亘って、金属コンタクト構造体４を封止し、それにより、コンタクト構造体４の横側面は、ポッティング材１０によって完全に包囲されるが、半導体ボディ５の横側面とポッティング材１０との間には空隙が具現化される。
上述の例示的実施形態では、それぞれ、垂直半導体ボディ５を使用し、この垂直半導体ボディ５は、裏側で、搭載面７を介して第１のコンタクト構造体要素４１に、また、表側で、第２のコンタクト構造体要素４１に電気接続する。この場合、半導体ボディ５の、搭載面７とは反対側の表側面９からコンタクト構造体要素４１への電気接続は、ボンドワイヤ８を介して行なわれる。
図１１の例示的実施形態と異なり、図１５の例示的実施形態では、２つの電気コンタクトが表側面９に配置された半導体ボディ５を使用する。半導体ボディ５は、例えば、サファイアチップである。半導体ボディ５は、表側で、２つのボンドワイヤ８を使用して各コンタクト構造体要素４１に電気接続している。
図１１および図１５の例示的実施形態と異なり、図１６の例示的実施形態では、フリップチップを半導体ボディ５として使用する。フリップチップは、フリップチップの搭載面７上に２つの電気コンタクトを有し、この電気コンタクトは、それぞれ、はんだ付け等によってコンタクト構造体要素４１に電気接続している。
図１７の例示的実施形態では、上述の例示的実施形態と異なり、ハウジング材料等の機械的安定化材料１６がコンタクト構造体要素４１の周囲に成形される。この場合、機械的安定化材料１６は、コンタクト構造体要素４１の表面と面一に終端する。さらに、本実施形態において、反射性を有するように具現化されているポッティング材１０をコンタクト構造体要素４１および機械的安定化材料１６によって形成される表面に設ける。この場合、反射性ポッティング材１０は、コンタクト構造体要素４１またはハウジング材料１６に層状に設けられ、かつ、半導体ボディ５の表側面９と面一に終端する。
図１８の例示的実施形態では、複数の半導体ボディ５を含む、後のオプトエレクトロニクス部品を作製する。複数の半導体ボディ５は、特に好ましくは、さまざまな波長域の電磁放射を出射するために設けられる。波長域は、特に好ましくは、完成したオプトエレクトロニクス部品が動作時に白色光を出射するように選択される。各半導体ボディ５は、それぞれ、裏側で、搭載面７によって共有のコンタクト構造体要素４１に導電性を有するように設けられる。表側で、各半導体ボディ５は、ボンドワイヤ８を使用して互いに電気接続される。端に配置された２つの半導体ボディ５は、それぞれ、追加的に、ボンドワイヤ８を介して表側でさらなるコンタクト構造体要素４１に電気接続される。複数の半導体ボディ５は、後のオプトエレクトロニクス部品の動作時に、逐次的に給電される。
複数の半導体ボディ５を有する部品はまた、図１９の例示的実施形態に係る方法でも製造される。しかしながら、前述の例示的実施形態と異なり、半導体ボディ５は、並列で電気接続される。この目的のために、半導体ボディ５は、それぞれ、表側でボンドワイヤ８を介して共有のさらなるコンタクト構造体要素４１に電気接続される。
本特許出願は、独国特許出願第１０２０１３１００７１１．２号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
本発明は、例示的な実施形態に基づく記載によって、かかる例示的な実施形態に限定されない。むしろ、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてが、それら自体、請求項または例示的な実施形態に明示的に特定されていないとしても、本発明は、新規な特徴すべて、または特徴の任意の組合せすべて、特に請求項に特定された特徴の組合せすべてを含む。

Claims (22)

  1. − コンタクト構造体（４）を有する補助キャリアウェハ（１）を設けるステップと；
    − 動作中に側面を介して光を出射可能な複数の放射出射半導体ボディ（５）を前記コンタクト構造体（４）に設けるステップと；
    − 反射性ポッティング材（１０）を使用して少なくとも前記コンタクト構造体（４）を封止するステップであって、前記半導体ボディ（５）の側面から前記反射性ポッティング材（１０）を完全になくす、又は、前記半導体ボディ（５）から前記反射性ポッティング材（１０）を離隔するステップと；
    − 前記補助キャリアウェハ（１）を除去するステップと、
    を含む、複数のオプトエレクトロニクス部品の製造方法。
  2. 前記反射性ポッティング材（１０）は、前記コンタクト構造体（４）を封止する、
    請求項１に記載の方法。
  3. 前記コンタクト構造体（４）は、第１金属層（２）および第２金属層（３）を有し、
    前記第２金属層（３）は、前記第１金属層（２）上に電気めっき法により成膜される、
    請求項１または２に記載の方法。
  4. 前記第２金属層（３）は、アンダーカット部を有する横側面を有する、
    請求項３に記載の方法。
  5. 前記第２金属層（３）の横側面は、前記第２金属層（３）の主面の法線に対して傾斜しており、
    前記第２金属層（３）の断面領域は、前記半導体ボディ（５）に対向する主面から前記半導体ボディ（５）と反対側の主面に向かってテーパー状となっている、
    請求項４に記載の方法。
  6. 前記反射性ポッティング材（１０）は、キャスト法、吐出法、噴射法、成形法のうちの１つを使用して設けられる、
    請求項１〜５のいずれか一項に記載の方法。
  7. 波長変換層（１４）が前記半導体ボディ（５）の光路（１２）上に配置される、
    請求項１〜６のいずれか一項に記載の方法。
  8. 光学要素（１５）が前記各半導体ボディ（５）の光路（１２）上に配置される、
    請求項１〜７のいずれか一項に記載の方法。
  9. 前記光学要素（１５）は、前記半導体ボディ（５）の上に成形される、
    請求項８に記載の方法。
  10. 前記半導体ボディ（５）は、フリップチップとして具現化される、
    請求項１〜９のいずれか一項に記載の方法。
  11. 前記半導体ボディ（５）は、前記半導体ボディ（５）の表側面（９）上に１つの電気コンタクトまたは少なくとも２つの電気コンタクトを有する、
    請求項１〜９のいずれか一項に記載の方法。
  12. 前記コンタクト構造体（４）は、第１金属層（２）および第２金属層（３）を有し、
    前記反射性ポッティング材（１０）の上縁は、前記第２金属層（３）の上縁まで延在する、
    請求項３〜１１のいずれか一項に記載の方法。
  13. 前記反射性ポッティング材（１０）の上縁は、前記半導体ボディ（５）の上縁まで延在する、
    請求項１〜１１のいずれか一項に記載の方法。
  14. 前記コンタクト構造体（４）は、第１金属層（２）および第２金属層（３）を有し、
    前記反射性ポッティング材（１０）の上縁は、部分的に前記第２金属層（３）を越えて延在する、
    請求項３〜１１のいずれか一項に記載の方法。
  15. 後の前記各オプトエレクトロニクス部品は、複数の半導体ボディ（５）を有する、
    請求項１〜１４のいずれか一項に記載の方法。
  16. 前記反射性ポッティング材（１０）は、反射性粒子が埋め込まれた樹脂を含む、
    請求項１〜１５の何れか一項に記載の方法。
  17. 波長変換層が前記反射性ポッティング材（１０）上に連続的に適用される、
    請求項１〜１６の何れか一項に記載の方法。
  18. 前記半導体ボディ（５）の側面と前記反射性ポッティング材（１０）との間には、空隙が形成される、
    請求項１〜１７の何れか一項に記載の方法。
  19. 前記半導体ボディ（５）は、サファイア基板、または、炭化ケイ素基板を含む、
    請求項１〜１８の何れか一項に記載の方法。
  20. 前記補助キャリアウェハ（１）は、ガラスまたはサファイアで構成される、
    請求項１〜１９の何れか一項に記載の方法。
  21. 前記補助キャリアウェハ（１）は、レーザリフト法により除去される、
    請求項１〜２０の何れか一項に記載の方法。
  22. − コンタクト構造体（４）を有する補助キャリアウェハ（１）を設けるステップと；
    − 複数の放射出射半導体ボディ（５）を前記コンタクト構造体（４）に設けるステップと；
    − ハウジング材料である機械的安定化材料で、前記コンタクト構造体（４）の表面と面一に終端するように、前記コンタクト構造体（４）を封止するステップと；
    − 前記コンタクト構造体（４）および前記機械的安定化材料によって形成される表面にポッティング材を、前記半導体ボディ（５）の表側面と面一に終端するように設けるステップと；
    − 前記補助キャリアウェア（１）を除去するステップと；
    を含む、複数のオプトエレクトロニクス部品の製造方法。
JP2017231543A 2013-01-24 2017-12-01 複数のオプトエレクトロニクス部品の製造方法 Active JP6621797B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013100711.2A DE102013100711B4 (de) 2013-01-24 2013-01-24 Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013100711.2 2013-01-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015554074A Division JP2016504773A (ja) 2013-01-24 2013-12-12 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品

Publications (2)

Publication Number Publication Date
JP2018061054A true JP2018061054A (ja) 2018-04-12
JP6621797B2 JP6621797B2 (ja) 2019-12-18

Family

ID=49876569

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015554074A Pending JP2016504773A (ja) 2013-01-24 2013-12-12 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品
JP2017231543A Active JP6621797B2 (ja) 2013-01-24 2017-12-01 複数のオプトエレクトロニクス部品の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015554074A Pending JP2016504773A (ja) 2013-01-24 2013-12-12 複数のオプトエレクトロニクス部品の製造方法およびオプトエレクトロニクス部品

Country Status (6)

Country Link
US (1) US9755114B2 (ja)
JP (2) JP2016504773A (ja)
KR (1) KR102276800B1 (ja)
CN (1) CN104937733B (ja)
DE (1) DE102013100711B4 (ja)
WO (1) WO2014114407A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200336A1 (en) * 2014-01-10 2015-07-16 Cree, Inc. Wafer level contact pad standoffs with integrated reflector
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015101143A1 (de) 2015-01-27 2016-07-28 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102015109876A1 (de) 2015-06-19 2016-12-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102015109953A1 (de) * 2015-06-22 2016-12-22 Osram Opto Semiconductors Gmbh Herstellung elektronischer Bauelemente
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
DE102015118433A1 (de) 2015-10-28 2017-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US10840420B2 (en) * 2015-10-30 2020-11-17 Nichia Corporation Method for manufacturing light emitting device
CN109390327B (zh) * 2017-08-02 2020-10-30 吴裕朝 发光装置、应用其的背光模组、光源模组及其制备方法
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
DE102019127731A1 (de) * 2019-10-15 2021-04-15 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur herstellung einer vielzahl von halbleiterbauelementen, halbleiterbauelement und halbleiterbauteil mit einem solchen halbleiterbauelement

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
JP2006310630A (ja) * 2005-04-28 2006-11-09 Stanley Electric Co Ltd 光半導体装置、及び光半導体装置製造方法
JP2008042158A (ja) * 2006-08-03 2008-02-21 Itswell Co Ltd Ｓｍｌ型発光ダイオードランプ用素子およびその製造方法
JP2008251618A (ja) * 2007-03-29 2008-10-16 Citizen Electronics Co Ltd 発光ダイオード及びその製造方法
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2010040791A (ja) * 2008-08-05 2010-02-18 Nichia Corp 光半導体装置
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
JP2011035040A (ja) * 2009-07-30 2011-02-17 Nichia Corp 発光装置及びその製造方法
JP2011151323A (ja) * 2010-01-25 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
WO2011099384A1 (ja) * 2010-02-09 2011-08-18 日亜化学工業株式会社 発光装置および発光装置の製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE102010027253A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
DE10006738C2 (de) 2000-02-15 2002-01-17 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung
TWI226139B (en) 2002-01-31 2005-01-01 Osram Opto Semiconductors Gmbh Method to manufacture a semiconductor-component
TWI240434B (en) * 2003-06-24 2005-09-21 Osram Opto Semiconductors Gmbh Method to produce semiconductor-chips
US7432119B2 (en) 2005-01-11 2008-10-07 Semileds Corporation Light emitting diode with conducting metal substrate
US8318519B2 (en) * 2005-01-11 2012-11-27 SemiLEDs Optoelectronics Co., Ltd. Method for handling a semiconductor wafer assembly
JP5237539B2 (ja) 2005-09-20 2013-07-17 パナソニック株式会社 発光装置
JP4833683B2 (ja) * 2006-02-17 2011-12-07 株式会社 日立ディスプレイズ 光源モジュールの製造方法及び液晶表示装置の製造方法
JP2007324205A (ja) 2006-05-30 2007-12-13 Toyoda Gosei Co Ltd 発光装置
US9024340B2 (en) * 2007-11-29 2015-05-05 Nichia Corporation Light emitting apparatus and method for producing the same
WO2009075530A2 (en) * 2007-12-13 2009-06-18 Amoleds Co., Ltd. Semiconductor and manufacturing method thereof
US8158983B2 (en) 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
DE102008005497A1 (de) * 2008-01-22 2009-07-23 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements und eines Wafers
JP4840371B2 (ja) 2008-01-28 2011-12-21 ソニー株式会社 素子転写方法
US7759163B2 (en) * 2008-04-18 2010-07-20 Infineon Technologies Ag Semiconductor module
JP4799606B2 (ja) 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
DE102009036621B4 (de) * 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
JP2011096970A (ja) 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
CN102074640A (zh) 2009-11-25 2011-05-25 台湾应解股份有限公司 发光二极管模块及其制造方法
JP2012151358A (ja) 2011-01-20 2012-08-09 Toshiba Lighting & Technology Corp 発光装置及び照明装置
JP5716281B2 (ja) 2010-03-01 2015-05-13 日亜化学工業株式会社 発光装置及びその製造方法
US20130087959A1 (en) 2010-06-16 2013-04-11 3M Innovative Properties Company Opitcally tuned metalized light to heat conversion layer for wafer support system
DE102010025319B4 (de) 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
TWI407536B (zh) 2010-12-10 2013-09-01 Univ Nat Cheng Kung 半導體元件之散熱座的製作方法
US8405482B2 (en) * 2011-02-23 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits including inductors
DE102011050450A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP2011187979A (ja) 2011-05-24 2011-09-22 Towa Corp 保護用全体部材付の全体基板及びその製造方法
JP5753446B2 (ja) 2011-06-17 2015-07-22 株式会社東芝 半導体発光装置の製造方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11312811A (ja) * 1998-02-25 1999-11-09 Seiko Epson Corp 薄膜デバイスの剥離方法、薄膜デバイスの転写方法、薄膜デバイス、アクティブマトリクス基板および液晶表示装置
JP2001274290A (ja) * 2000-03-28 2001-10-05 Sanyo Electric Co Ltd 回路装置
JP2006310630A (ja) * 2005-04-28 2006-11-09 Stanley Electric Co Ltd 光半導体装置、及び光半導体装置製造方法
JP2009506556A (ja) * 2005-08-30 2009-02-12 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 表面実装可能なオプトエレクトロニクス素子及び表面実装可能なオプトエレクトロニクス素子の製造方法
JP2008042158A (ja) * 2006-08-03 2008-02-21 Itswell Co Ltd Ｓｍｌ型発光ダイオードランプ用素子およびその製造方法
JP2008251618A (ja) * 2007-03-29 2008-10-16 Citizen Electronics Co Ltd 発光ダイオード及びその製造方法
JP2010040791A (ja) * 2008-08-05 2010-02-18 Nichia Corp 光半導体装置
JP2010239105A (ja) * 2008-09-09 2010-10-21 Nichia Corp 光半導体装置及びその製造方法
JP2011035040A (ja) * 2009-07-30 2011-02-17 Nichia Corp 発光装置及びその製造方法
JP2011151323A (ja) * 2010-01-25 2011-08-04 Dainippon Printing Co Ltd 樹脂付リードフレームおよびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
WO2011099384A1 (ja) * 2010-02-09 2011-08-18 日亜化学工業株式会社 発光装置および発光装置の製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE102010027253A1 (de) * 2010-07-15 2012-01-19 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
CN104937733A (zh) 2015-09-23
KR102276800B1 (ko) 2021-07-14
JP2016504773A (ja) 2016-02-12
CN104937733B (zh) 2017-09-01
US9755114B2 (en) 2017-09-05
JP6621797B2 (ja) 2019-12-18
US20150357530A1 (en) 2015-12-10
KR20150109367A (ko) 2015-10-01
DE102013100711B4 (de) 2021-07-01
WO2014114407A1 (de) 2014-07-31
DE102013100711A1 (de) 2014-07-24

Similar Documents

Publication Publication Date Title
JP6621797B2 (ja) 複数のオプトエレクトロニクス部品の製造方法
US9362465B2 (en) Method of manufacturing light emitting device
US9954150B2 (en) Light-emitting semiconductor component and method for producing a light-emitting semiconductor component
US9347646B2 (en) Light emitting device providing controlled color rendition
JP5918221B2 (ja) Ｌｅｄチップの製造方法
JP6336105B2 (ja) オプトエレクトロニクス部品の製造
US8441020B2 (en) Light emitting diode wafer-level package with self-aligning features
KR20130081321A (ko) 복사를 방출하는 반도체 칩의 제조 방법, 복사를 방출하는 반도체 칩 및 복사를 방출하는 소자
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
US8598612B2 (en) Light emitting diode thermally enhanced cavity package and method of manufacture
JP2014078678A (ja) 半導体発光装置の製造方法
US9293663B1 (en) Light-emitting unit and semiconductor light-emitting device
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
JP2015533456A (ja) 波長変換発光デバイス
JP6269753B2 (ja) 発光装置
JP6671393B2 (ja) 光電子部品を作成する方法、および表面実装可能な光電子部品
JP2015179734A (ja) 半導体発光装置の製造方法および半導体発光装置
KR102347483B1 (ko) 발광 소자
JP2014501447A (ja) 複合基板、複合基板を有する半導体チップ、並びに複合基板及び半導体チップの製造方法
US10424698B2 (en) Method for producing optoelectronic conversion semiconductor chips and composite of conversion semiconductor chips
JP6521119B2 (ja) 発光装置
US10205071B2 (en) Method of producing optoelectronic semiconductor components, and optoelectronic semiconductor component
KR102279520B1 (ko) 발광 소자 및 그 제조 방법
WO2023241864A1 (en) Method for producing a radiation emitting semiconductor device and radiation emitting semiconductor device
KR20140026159A (ko) 반도체 소자 구조물을 제조하는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180828

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190712

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190712

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191120

R150 Certificate of patent or registration of utility model

Ref document number: 6621797

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250