KR101314374B1 - 표면 실장 가능한 광전 반도체소자 및 그 제조 방법 - Google Patents

표면 실장 가능한 광전 반도체소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101314374B1
KR101314374B1 KR1020087007713A KR20087007713A KR101314374B1 KR 101314374 B1 KR101314374 B1 KR 101314374B1 KR 1020087007713 A KR1020087007713 A KR 1020087007713A KR 20087007713 A KR20087007713 A KR 20087007713A KR 101314374 B1 KR101314374 B1 KR 101314374B1
Authority
KR
South Korea
Prior art keywords
molded body
semiconductor chip
mountable device
surface mountable
mounting surface
Prior art date
Application number
KR1020087007713A
Other languages
English (en)
Other versions
KR20080042911A (ko
Inventor
벌트 부르느
허벌트 브루너
토마스 호퍼
헤랄드 제거
레이먼드 슈왈즈
Original Assignee
오스람 옵토 세미컨덕터스 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스람 옵토 세미컨덕터스 게엠베하 filed Critical 오스람 옵토 세미컨덕터스 게엠베하
Publication of KR20080042911A publication Critical patent/KR20080042911A/ko
Application granted granted Critical
Publication of KR101314374B1 publication Critical patent/KR101314374B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01065—Terbium [Tb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 광전 반도체 칩(1), 상기 반도체 칩(1)에 일체로 몰딩되는 몰딩된 몸체(2), 적어도 국부적으로 상기 몰딩된 몸체(2)의 윗면으로 형성되는 실장면(3), 및 상기 몰딩된 몸체(2)로부터 돌출하거나 상기 몰딩된 몸체(2)와 동일한 면으로 형성되는 적어도 하나의 연결부(4a, 4b)를 포함하는 표면 실장 가능한 소자에 관한 것이다. 또한 그러한 소자의 제조 방법도 제공한다.
표면 실장, 소자, 몰드, 실장면, 연결부

Description

표면 실장 가능한 광전 반도체소자 및 그 제조 방법{SURFACE-MOUNTED OPTOELECTRONIC SEMICONDUCTOR COMPONENT AND METHOD FOR THE PRODUCTION THEREOF}
본 출원은 표면 실장 가능한 광전 소자 및 그러한 소자의 제조 방법을 제공한다.
광전 소자는 미국 특허 출원 US 4,843,280에 기재되었다.
본 발명의 과제는 표면 실장 가능한 광전 소자를 제공하는 데 있어서, 칩 크기에 대한 하우징 크기를 가능한 작게 하는 데 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 표면 실장 가능한 소자는 광전 반도체 칩을 포함한다. 광전 반도체 칩이란 감광성 또는 광 방출성의 반도체 칩을 의미할 수 있다. 예컨대 반도체 칩이란 발광 다이오드 칩 또는 레이저 다이오드 칩과 같은 루미네센스 다이오드 칩(luminescence diode chip)을 의미한다. 또한, 광전 반도체 칩이란 포토 다이오드 칩을 의미할 수 있다. 또한 상기와 같은 복수개의 반도체 칩들의 광전 소자가 포함될 수 있다. 이 때 광전 소자는 특히 감광성 및 광 방출성 반도체 칩을 포함한다. 또한, 광전 소자는 서로 다른 파장을 가진 전자기파를 생성하는 데 적합한 루미네센스 다이오드 칩을 포함할 수 있다.
광전 소자의 적어도 하나의 실시예에 따르면, 광전 소자는 몰딩된 몸체를 포함한다. 바람직하게는, 몰딩된 몸체는 적어도 광전 반도체 칩에 일체로 몰딩된다. 즉, 몰딩된 몸체의 물질-몰딩 컴파운드(moulding compound)-은 반도체 칩과 접촉하고 있다. 특히 바람직하게는, 몰딩된 몸체는 반도체 칩을 적어도 부분적으로 형상 맞춤식으로(form-fit) 둘러싼다. 이 때 몰딩된 몸체는 소자의 구동 중에 광전 반도체 칩으로부터 방출되거나 수신되는 적어도 일부의 전자기파에 대해 투과성을 가진 물질로 구성된다. 바람직하게는, 몰딩된 몸체란 플라스틱을 포함하거나 그러한 것으로 구성된 플라스틱 몰딩을 의미한다. 바람직하게는, 광전 반도체 칩은 몰딩된 몸체의 컴파운드와 함께 캐스팅 성형 또는 오버 몰딩(over molding)된다. 즉, 몰딩된 몸체는 바람직하게는 캐스팅 방법 또는 압축 방법을 이용해 제조된다. 이 때 몰딩된 몸체는 반도체 칩의 포팅(potting) 및 소자를 위한 하우징으로 구현된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자는 몰딩된 몸체의 표면의 일부로 제공된 실장면을 포함한다. 이 때 소자의 실장면은 캐리어-예컨대 표면 실장 가능한 소자가 실장된 회로 기판-를 향해 있는 면을 나타낸다. 이 때 실장면은 소자가 캐리어에 안착할 때 맞닿는 면일 수 있다. 이를 위해, 실장면은 적어도 국부적으로 캐리어와 기계적 접촉을 할 수 있다. 또한, 실장면은 연결 물질-예컨대 땜납-과 접촉될 수 있다. 표면 실장 가능한 소자는 상기 땜납에 의해 전기적으로 접속된다. 즉, 연결 물질은 실장면 및 몰딩된 몸체의 일부를 웨팅(wetting)한다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 표면 실장 가능한 소자는 적어도 하나의 연결부를 포함한다.
이 때, 표면 실장 가능한 소자의 연결부들은 소자의 전기적 접촉을 위해 구비된다. 바람직하게는, 상기 연결부들의 적어도 일부는 몰딩된 몸체 내부에 존재한다. 바람직하게는, 연결부들은 표면 실장 가능한 소자의 실장면에서 외부로부터 연결 가능하다. 즉, 표면 실장 가능한 소자는 상기 실장면에서 전기적으로 접촉될 수 있다.
적어도 하나의 실시예에 따르면, 소자는 개별화 공정으로 제조된 측면들을 포함한다. 상기 측면들은 실장면을 측면에서 둘러싸고, 예컨대 실장면에 비스듬한 방향으로 형성된 면들이다.
바람직하게는, 측벽들은 개별화 공정으로 생성된다. 특히 측벽의 윤곽(contour) 및 형태는 캐스팅 공정 또는 압축 공정으로 생성되지 않고, 몰딩된 몸체의 개별화 공정으로 인하여 생성된다. 예컨대 상기 개별화는 톱질, 절개 또는 절단선(break line)의 제조 및 그에 이어진 절단으로 인해 수행될 수 있다. 즉 개개의 소자들로 개별화될 때 바람직하게는 물질 제거(material-removal)가 시작된다. 몰딩된 몸체의 측면들 및 소자의 측면들은 물질 제거를 이용하여 생성된다. 따라서, 측면들은 물질 제거의 흔적을 가지고 있다. 표면 실장 가능한 소자의 제조에 있어서, 몰딩된 몸체 뿐만 아니라 연결부를 통해 개별화가 수행된다면, 즉 예컨대 연결부를 관통하여 톱질, 절개 또는 절단이 수행된다면, 연결부들의 측면은 측 방향에서(laterally) 몰딩된 몸체와 동일한 면으로(flush) 연장된다.
다른 말로 하면, 연결부들은 바람직하게는 측 방향에서(laterally) 몰딩된 몸체로부터 돌출하거나 몰딩된 몸체와 동일한 면으로 연장된다. 이 때 측 방향이란, 실장면에 대해 평행하거나 실질적으로 평행하게 연장된 면에서 진행하는 방향을 의미한다. 즉, 연결부들은 소자의 실장면에 인접하고 표면 실장 가능한 소자의 측면 위로 돌출하지 않는다. 측면들은 예컨대 평면으로 형성될 수 있다. 다른 말로 하면, 이 경우에 측면들은 돌출부 없이 형성된다. 이는 특히, 측면이 개별화공정으로 생성되고, 연결부들은 몰딩된 몸체로부터 돌출되거나 몰딩된 몸체와 동일한 면으로 연장됨으로써, 연결부들이 소자의 측면을 관통하거나 돌출할 수 없기 때문에 가능하다.
바람직하게는, 표면 실장 가능한 소자의 실장면에서 연결부 뿐만 아니라 몰딩된 몸체의 일부도 자유롭게 연결 가능하다.
표면 실장 가능한 광전 소자의 적어도 하나의 실시예에 따르면, 소자는 광전 반도체 칩, 상기 광전 반도체 칩에 일체로 몰딩되는 몰딩된 몸체, 적어도 국부적으로 상기 몰딩된 몸체의 표면으로 형성된 실장면, 적어도 하나의 연결부, 및 개별화로 생성된 측면들을 포함한다.
이 때 특히 표면 실장 가능한 소자를 위해 이용된 개념은, 표면 실장 가능한 광전 칩을 위한 포팅 및 하우징의 역할을 하는 몰딩된 몸체로 인해 소자가 특히 작은 폼 팩터(form factor)를 가지는 것이 용이해진다는 것이다. 즉, 상기 소자에 따르면, 칩 크기에 대한 하우징 크기의 비율이 특히 작다. 또한 소자의 전기적 연결부가 측 방향으로 최대한 몰딩된 몸체에 연장되어, 측 방향으로 돌출되지 않는다면- 즉 소자의 측면이 개별화 공정으로 생성된다면-, 특히 빈틈없이 표면 실장될 수 있는 광전 소자가 생성된다. 예컨대 상기 소자는 루미네센스 다이오드 또는 핸드폰, 포토 핸드폰 이나 디지털 영상 카메라와 같이 매우 작은 기계에 내장된 광학 탐지기로서 사용되는 데 특히 적합하다. 이러한 기계들에 있어서, 광전 소자들을 실장하기 위한 공간은 매우 제한적으로 마련된다.
광전 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 소자의 연결부상으로 일체로 몰딩된다. 즉, 바람직하게는, 몰딩된 몸체는 소자의 연결부를 적어도 국부적으로 형상 맞춤식으로 둘러싼다. 이 때 바람직하게는, 연결부들은 소자의 외부에서 전기적으로 접촉할 수 있는 면을 포함한다. 즉, 적어도, 연결부의 상기 연결면은 몰딩된 몸체로 둘러싸이지 않는다.
광전 소자의 적어도 하나의 실시예에 따르면, 소자의 연결부는 몰딩된 몸체가 상기 연결부에 보다 더 잘 부착되도록 하는 데 적합한 고정 구조를 가진다. 이 때 예컨대 연결부의 표면을 거칠게 하여 상기 고정 구조를 제공할 수 있다. 여기서, 표면이 거칠어진 연결부의 영역이 몰딩된 몸체와 접촉한다. 연결부의 표면을 거칠게 함으로써, 연결부와 몰딩된 몸체 사이의 접촉면이 많아진다.
또한, 연결부의 하부를 절개하여 고정 구조가 제공될 수 있다. 이러한 경우, 연결부는 돌출부를 포함하고, 상기 돌출부는 몰딩된 몸체의 탈착(delaminating)에 반작용한다. 특히 바람직하게는, 고정 구조들은 역 갈고리들로 형성될 수 있고, 상기 고정 구조들은 몰딩된 몸체에 삽입된 후 연결부에 붙어서 고정된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부는 버섯 모양 구조를 포함한다. 이 때 버섯 모양으로 형성된 연결부의 덮개는 바람직하게는 소자의 실장면과 등지고 있는 면에 배치된다. 버섯 모양으로 형성된 상기 연결부는 특히 실장 면과 이격되는 방향에서 포팅 컴파운드의 분리를 예방하거나 방지할 수 있다. 예컨대 버섯 모양으로 형성된 연결부는 금속 소재의 연결부의 하부를 식각하거나 절개하여 생성할 수 있다. 예컨대, 버섯 모양 연결부는 상부보다 작은 하부 파트와 돌출된 캡에 의해 형성되고 같은 재료로 이루어진 단일체일 수 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부는 식각된 구조를 포함한다. 예컨대 식각된 구조란 하부 식각부를 의미한다. 이 때 식각된 구조는 바람직하게는 몰딩된 몸체의 내부에 존재하며, 몰딩된 몸체는 상기 구조를 형상 맞춤식으로 둘러싼다. 상기 하부 식각부 때문에, 바람직하게는 연결부의 직경이 실장면과 이격되는 방향에서 비약적으로 커진다. 연결부의 하부 식각부에 일체로 몰딩되는 몰딩된 몸체의 일부는 실장면과 이격되는 방향에서 몰딩된 몸체의 분리를 방지한다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 표면 실장 가능한 소자의 적어도 하나의 연결부는 실장면을 포함하여, 상기 실장면 위에 광전 반도체 칩이 고정된다. 이 때 연결부의 실장면은 바람직하게는 광전 반도체 칩의 실장면과 서로 등지고 있는 면이다. 상기 칩은 예컨대 연결부의 실장면과 도전성을 가지며 결합할 수 있다. 칩은 상기 실장면 위에 본딩하여 납땜하거나 또는 전기적으로 도전성을 가지며 접착될 수 있다. 광전 반도체 칩의 제2 전기적 접촉은 예컨대 와이어(wire) 접촉부로 마련될 수 있으며, 이때 와이어는 소자의 또 다른 연결부와 결합할 수 있다.
또한, 연결부상에 적층된 상기 칩은 연결부와 전기가 통하지 않도록 결합할 수 있다. 칩의 전기적 접촉은 두 개의 와이어 접촉부로 구현될 수 있으며, 이 때 와이어들이 소자의 두 개의 연결부와 결합한다.
또한, 광전 반도체 칩은 두 개의 서로 다른 연결부의 실장면 상에 소위 플립-칩-기술(flip-chip-technik)로 적층될 수 있다. 이러한 실시예에 따르면, 와이어 접촉부는 생략될 수 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부는 실장면을 포함하고, 상기 실장면 위에 ESD(electro static discharge) 보호 부재가 적층된다. 여기서의 연결부는 그 위에 이미 칩이 적층되어 있는 상태이다. 그러나, 바람직하게는, ESD-보호 부재는 또 다른 연결부에 또한 적층된다. ESD-보호 부재는 예컨대 광전 반도체 칩의 역 바이어싱 방향에서 나타날 수 있는 피크 전압을 유도하는 데 적합하다. ESD-보호 부재란 예컨대 이하의 구성 요소를 의미한다: 배리스터, 발광 다이오드 칩, 제너 다이오드, 저항기. 이 때 ESD-보호 부재는 광전 반도체 칩에 대해 병렬로 내지는 역 병렬(anti-parallel)로 접속된다.
ESD-보호 부재가 발광 다이오드 칩이라면, 상기 칩은 광전 반도체 칩에 직렬로 접속된다. 상기 발광 다이오드 칩은 방사선(radiation)을 생성하도록 사용될 수 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부는 연결면을 포함하여, 상기 연결면에 의해 반도체 칩이 전기적으로 접촉될 수 있다. 바람직하게는, 연결면은 소자의 외부로부터 전기적으로 접촉 가능하다. 예컨대 연결면은 소자의 실장면을 향한 연결부의 면으로 제공될 수 있다. 예컨대 연결면이 연결부의 실장면과는 등지고 있을 수 있다. 바람직하게는, 연결부는 소자의 실장면에 자유롭게 연결 가능하며 전기적으로 접촉 가능하다. 특히 바람직하게는, 소자의 연결부들이 그러한 연결면을 각각 포함한다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부의 연결면은 소자의 실장면과 동일한 면으로 연장된다. 즉, 연결부는 실장되는 지점 위로 돌출하지 않는다. 다른 말로 하면, 실장면은 연결부의 영역에서 연결부의 연결면으로 형성된다. 연결면의 그러한 실시예에 따르면, 결과적으로 빈틈 없이 표면 실장이 될 수 있는 소자가 구현되며, 또 다른 구성 요소가 상기 소자에서 돌출하지 않게 된다. 상기 소자의 외부 형태는 몰딩된 몸체에 의해서만 결정된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부의 연결면은 소자의 실장면 위로 돌출한다. 즉, 소자의 상기 실시예에 따르면, 연결부는 소자의 실장면 상부로 약간 돌출한다. 특히 바람직하게는, 연결부의 돌출부는 표면 실장 가능한 소자의 총 높이보다 작다. 이 때 소자의 총 높이는 연결부의 연결면에서부터 상기 실장면의 맞은 편에 놓인 소자의 윗면까지의 간격으로 제공된다. 표면 실장 가능한 소자의 상기 실시예에 따르면, 연결부는 특히 외부로부터 연결이 용이하며 접촉 가능하다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결부의 연결면은 실장면의 리세스에 배치된다. 즉, 실장면은 예컨대 홀(hole)을 포함하고, 상기 홀에 의해 연결면이 연결 가능해진다. 상기 실시예에 따르면, 연결면 전체는 몰딩된 몸체 내부에 존재한다. 연결 물질-예컨대 땜납-은 모세관 힘(capillary force)에 의해 실장면의 리세스로 당겨질 수 있으며, 이러한 방식으로 연결 물질과 표면 실장 가능한 소자의 접촉이 연결면에서 수행된다.
또한, 연결면은 연결 물질로 코팅될 수 있는데, 상기 연결 물질은 소자의 실장면과 동일한 면으로 연장되거나 약간 돌출한다. 표면 실장 가능한 소자의 이러한 디자인은 특히 소자를 평편하게 실장할 때 구현된다. 소자는 자체의 실장면과 함께 캐리어에 직접 안착되며, 이 때 캐리어와 실장면 사이에 어떠한 연결물질도 존재하지 않는다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 적어도 하나의 연결면은 몰딩된 몸체에 더 잘 부착될 수 있는 적합한 물질로 국부적 코팅된다. 이 때 바람직하게는, 몰딩된 몸체와 접촉하는 연결부의 영역들만 코팅된다. 특히 바람직하게는, 연결부의 연결면은 상기 물질을 포함하지 않는다. 특히 바람직하게는, 소자의 모든 연결부는 상기 물질로 코팅된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 광전 반도체 칩은 몰딩된 몸체에 잘 부착되도록 하는데 적합한 물질로 국부적 코팅된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 광전 반도체 칩에 병렬 또는 직렬로 접속한 ESD-보호 부재는 몰딩된 몸체에 잘 부착되도록 하는 데 적합한 물질로 적어도 국부적으로 코팅된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 광전 반도체 칩의 전기적 접촉을 위해 구비된 접촉 와이어는 몰딩된 몸체에 잘 부착되도록 하는 데 적합한 물질로 적어도 국부적으로 코팅된다.
바람직하게는, 소자의 모든 접촉 와이어들은 이러한 방식으로 상기 물질로 코팅된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체의 내부에 존재하는 소자의 모든 구성 요소는 상기 구성 요소와 몰딩된 몸체 사이의 부착이 더 잘 되도록 하는 데 적합한 물질로 적어도 국부적으로 코팅된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체에 더 잘 부착되도록 하는 데 적합한 물질은 규산염이다. 바람직하게는 소자가 레진 캐스팅(resin casting) 또는 오버 몰딩되기 전에 몰딩된 몸체에 규산염층이 함께 적층된다. 예컨대 규산염 층은 불꽃 열분해법(flame pyrolysis)을 이용하여 적층된다. 이러한 방식으로, 최대 40 나노미터, 바람직하게는 최대 20 나노미터, 특히 바람직하게는 최대 5 나노미터 두께의 층이 적층될 수 있다. 이러한 방식으로 적층된 규산염 코팅은 매우 얇은 고 밀도의 부착층이며, 상기 층은 표면 에너지 값이 크기 때문에 몰딩된 몸체가 연결부, 칩, ESD-보호 부재 및 접촉 와이어들과 같은 소자의 구성요소와 잘 부착되도록 하는 데 적합하다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 실리콘을 포함한다. 바람직하게는, 몰딩된 몸체는 반응 경화되는 실리콘 몰딩 컴파운드를 포함하거나 그것으로 구성된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 에폭시 수지를 포함하거나 그것으로 구성된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 에폭시드-실리콘 하이브리드 물질을 포함하거나 그것으로 구성된다. 에폭시 수지 외에 실리콘을 더 포함한 몰딩 컴파운드는 몰딩된 몸체의 노화 안정성을 개선한다. 예컨대 몰딩된 몸체는 자외선에 대해 더 안정적이 된다. 또한 몰딩 컴파운드는 예컨대 실리콘과 에폭시 수지의 혼합비를 이용하여 소자와 제조 공정의 요구 조건들을 맞출 수 있다. 따라서 에폭시드-실리콘 하이브리드 물질들은 일반적으로 순수 실리콘 몰딩 컴파운드에 비해 더 빨리 경화되고, 더 개선된 기계적 안정성을 가진다. 이러한 물질로 구성된 몰딩된 몸체는 캐스팅 몰딩 다이 또는 압축 몰딩 다이로부터 용이하게 이격된다. 또한 공정 시간을 줄여주어, 소자가 비용 경제적으로 제조될 수 있다. 특히 유리하게는, 예컨대 몰딩 컴파운드는 약 50 % 실리콘과 약 50%의 에폭시 수지를 포함한다.
여기에 기재된 표면 실장 가능한 소자에 사용되는 개념은, 특히 연결부의 더 적합한 실시예- 예컨대 고정 구조물을 가진 연결부 또는 버섯 모양의 연결부-, 몰딩된 몸체가 소자의 구성 요소와 더 잘 부착되도록 하는 물질로 구성 요소들을 코팅하는 것, 그리고 실리콘을 포함한 몰딩 컴파운드를 이용하여 기계적으로 특히 안정적인 소자를 구현한다는 것이다. 기재된 처리 방법의 조합은 소자로 하여금 매우 낮은 탈착(delaminating) 경향성, 높은 기계적 안정성 및 개선된 노화 안정성을 가지도록 한다. 소자의 연결부를 실장면에 배치함으로써, 매우 정확한 디자인이 구현된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 확산 입자를 포함한다. 확산 입자란, 광전 반도체 칩으로부터 방출되거나 수신되어야 할 전자기적 방사선을 산란시키는 데 적합한 입자를 의미한다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 방사선을 흡수하는 입자를 포함하고 상기 입자는 특정한 파장 영역의 전자기파를 흡수하는 데 적합하다. 그러한 입자는 소자에서 필터로서 장착될 수 있다. 광전 반도체 칩이 예컨대 탐지기를 의미한다면, 상기 탐지기는 특정한 파장 영역에서 높은 수신율을 가지도록 구현된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 유리 섬유를 포함한다. 유리 섬유는 예컨대 몰딩된 몸체의 기계적인 안정성을 더욱 개선할 수 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 이형제(mold release agent)를 포함한다. 이형제는 소자의 제조에 있어서 특히 바람직한데, 이형제를 사용하면 성형체가 캐스팅 몰딩 다이 또는 압축 몰딩 다이로부터 분리되는 것이 용이해진다.
적어도 하나의 실시예에 따르면, 몰딩된 몸체는 루미네센스 변환 물질을 포함한다. 바람직하게는, 루미네센스 변환 물질은, 구동 중에 광전 반도체 칩으로부터 방출되고 및/또는 상기 칩으로부터 수신되는 제1 영역의 전자기파의 일부를 흡수하고, 제2 파장영역으로부터 유래한 전자기파는 방출하는데 적합하다. 상기 제2 파장 영역은 제1 파장 영역과는 구분된다. 특히 비유기 형광체 분말(phosphor powder)은 매우 간단한 방법을 이용하여 실리콘을 함유한 몰딩 컴파운드에 섞여 들어간다. 이와 관련한 것으로는, 예컨대 Cer-도핑된 YAG(Yttrium aluminium gernat) 분말 및 Cer-도핑된 TAG(Terbium aluminium gernat) 분말을 의미할 수 있다. 적합한 유기 및 비유기 형광체는 예컨대 국제 특허 WO 01/50540A1 및 WO 98/12757A1에 제공되며, 그것의 개시 내용은 본문에서 형광체와 관련하여 반복적으로 기재된다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 몰딩된 몸체는 또 다른 내부층을 포함한다. 몰딩된 몸체의 내부층은 광전 반도체 칩에 일체로 몰딩된다. 내부의 층은 광전 반도체 칩의 테두리를 둘러싼다. 또한 몰딩된 몸체는 외부층을 포함하여, 상기 외부층은 반도체 칩으로부터 이격되어 예컨대 실장면을 등진 몰딩된 몸체의 표면으로 한정된다. 외부층과 내부층 사이에 루미네센스 변환 물질을 포함한 층이 구비된다. 즉, 루미네센스 변환 물질의 형광체 입자는 광전 반도체 칩 상부에 단일층으로 배치된다. 바람직하게는, 내부 층과 외부 층은 이 때 루미네센스 변환 물질을 포함하지 않는다. 그러나 이러한 층들은 예컨대 광을 산란시키는 입자와 같은 다른 물질들은 포함할 수 있다.
표면 실장 가능한 소자의 적어도 하나의 실시예에 따르면, 소자의 몰딩된 몸체는 렌즈 모양으로 형성된 방사선 투과면을 포함한다. 이때 바람직하게는, 방사선 투과면은 실장면과 등지고 있는 몰딩된 몸체의 표면으로 형성된다. 이 때 렌즈 모양으로 형성되었다는 것은 방사선 투과면이 만곡부를 포함할 수 있다는 말이다. 예컨대, 방사선 투과면은 바깥쪽으로 볼록하게 구부러질 수 있다. 방사선 투과면은 구면형, 타원형 또는 비구면형 렌즈의 방식으로 구부러질 수 있다. 방사선 투과면의 만곡부는, 한편으로는, 소자로부터 발생하거나 소자로 진입하는 전자기파의 빔 형성(beam formation)을 위해 기능할 수 있다. 또 다른 한편으로는, 방사선 투과면의 만곡부로 인하여 몰딩된 몸체로부터 빛의 방출이 실질적으로 증가할 수 있다. 이는 예컨대 방사선 투과면의 구면 만곡부가 몰딩된 몸체로부터 방출되는 전자기파의 전반사를 실질적으로 감소시키기 때문이다.
본 출원은 표면 실장 가능한 광전 소자의 제조 방법을 또한 제공한다. 예컨대 상기 방법을 이용하여 소자는 앞서 실시예들 중 하나의 실시예에 따라 제조될 수 있다.
상기 방법의 적어도 하나의 실시예에 따르면, 우선 복수개의 광전 반도체 칩을 압축 몰딩 다이 또는 캐스팅 몰딩 다이의 캐비티에 배치한다. 이 때 광전 반도체 칩은 예컨대 이미 연결부 상에 안착되고 예컨대 연결 와이어들을 이용하여 전기적으로 접촉된다. 연결부들은 예컨대 공통 기판에 적층될 수 있다. 또한 연결부들은 도체 프레임(리드 프레임) 또는 호일(foil)의 일부일 수 있다.
이어서, 반도체 칩들은 공통의 몰딩된 몸체로 둘러싸인다. 즉, 광전 반도체 칩들은 소자의 다른 구성 요소들과 함께 캐비티에 레진 캐스팅되거나 오버 몰딩된다. 이러한 방식으로 복수개의 광전 반도체 칩을 가진 블록이 생성되고, 상기 반도체 칩은 공통의 몰딩 컴파운드로 둘러싸여 있다. 몰딩 컴파운드가 경화한 후, 몰딩 컴파운드는 몰딩된 몸체를 형성하는 데, 상기 몰딩된 몸체는 광전 반도체 칩에 일체로 몰딩된다.
이후의 방법 단계에 따르면, 몰딩된 몸체 전체가 소자의 개별화를 위해 절단된다. 여기서, 단일의 광전 반도체 칩을 가진 소자들만 생성되는 것은 없다. 예컨대 복수개의 광전 반도체 칩이 모여있는 소자도 있을 수 있다. 여기서, 예컨대 서로 다른 방출 파장을 가진 루미네센스 다이오드 또는 루미네센스 다이오드 칩 및 포토 다이오드 칩과 같이 서로 다른 광전 반도체 칩을 의미할 수 있다.
표면 실장 가능한 소자의 제조 방법의 적어도 하나의 실시예에 따르면, 소자의 개별화를 위해 몰딩된 몸체가 독립적으로 절단된다. 즉, 소자의 개별화가 연결부로 인해 수행되지 않는다. 이러한 경우, 연결부 전면은 몰딩된 몸체로 둘러싸이고 다만 연결면만이 소자의 실장면과 연결 가능하다. 따라서 몰딩된 몸체에서 연결부들이 측 방향에서 돌출한다.
표면 실장 가능한 소자의 제조 방법의 적어도 하나의 실시예에 따르면, 소자의 개별화에 있어서 소자의 적어도 하나의 연결부가 절단된다. 즉, 몰딩된 몸체 뿐만 아니라 소자의 적어도 하나의 연결부로 인해서도 개별화가 수행되는 것이다. 따라서, 몰딩된 몸체와 측 방향에서 동일한 면으로 연장된 연결부를 가진 소자가 생성된다.
표면 실장 가능한 소자의 제조 방법의 적어도 하나의 실시예에 따르면, 상기 개별화는 톱질 또는 절개에 의해 수행된다.
표면 실장 가능한 소자의 제조 방법의 적어도 하나의 실시예에 따르면, 연결부들은 리드 프레임으로 형성된다. 리드 프레임은 예컨대 구리와 같이 양호한 도전성을 가진 물질로 형성될 수 있다. 연결부들이 리드 프레임의 일부로 형성된다면, 바람직하게는 연결부들로 인해 개별화가 수행된다. 바람직하게는, 리드 프레임은 연결부들 사이에 리세스들을 포함하고 상기 리세스들은 오버 몰딩 또는 레진 캐스팅시 몰딩 컴파운드로 충전된다.
표면 실장 가능한 소자의 제조 방법의 적어도 하나의 실시예에 따르면, 연결부들은 일부의 플라스틱 호일로 제공되는데, 상기 호일은 예컨대 구리와 같이 전기가 통하는 코팅으로 형성된다. 즉, 개개의 연결부들은 플라스틱 호일로 상호 결합되고, 상기 호일은 오버 몰딩 또는 레진 캐스팅 이후에 몰딩 컴파운드와 함께 이격되거나 몰딩된 몸체의 내부에 잔류한다. 소자의 개별화에 있어서, 경우에 따라 연결부 뿐만 아니라 플라스틱 호일도 개별화된다.
적어도 하나의 실시예에 따르면, 경화 과정 이후 몰딩된 몸체로 형성되는 몰딩 컴파운드는 다음의 물질들 중 적어도 하나를 포함한다: 에폭시드, 실리콘, 에폭시드-실리콘 하이브리드 물질. 바람직하게는 이런 물질들은 반응 경화성을 가진다. 이 때 몰딩 컴파운드는 캐스팅 또는 오버 몰딩 전에 유체 또는 페이스트(pastoroeser) 형태로 제공될 수 있다. 특히 바람직하게는 몰딩 컴파운드란, 이미 반응 작용을 한 물질로서, 또 다른 가공 공정 전에 고정된 형태로 제공된 물질을 의미한다. 특히 또 다른 가공에 있어서, 에폭시드-실리콘 하이브리드 물질이 특히 적합한 것으로 나타났다.
본문에 기재된 방법은 다음과 같은 사실을 이용한다. 실리콘을 포함한 몰딩 컴파운드는 캐스팅 몰딩 다이 또는 압축 몰딩 다이로 가공할 때 매우 낮은 점도를 가진다. 이렇듯 낮은 점도는 소자들을 개개의 캐비티에 레진 캐스팅할 때 플래시(flash) 형성이 증가하도록 한다. 예컨대 연결부가 적층되어 있는 기판의 표면의 거친 정도 편차 및 두께의 편차로 인해, 개개의 캐비티를 커버링하는 것이 균일하게 수행되지 않도록 할 수 있다. 그러나, 이러한 어려움이 실리콘을 포함한 몰딩 컴파운드를 사용할 때는 복수개의 광전 소자들을 단일 캐비티에 캐스팅함으로써 방지될 수 있다는 것이 확인되었다.
본문에 기재된 방법의 적어도 하나의 실시예에 따르면, 소자의 구성 요소는 몰딩 컴파운드로 커버링되기 전에, 몰딩된 몸체와의 부착력을 높여주는 데 적합한 물질로 코팅된다. 상기 물질이란 바람직하게는 규산염을 의미한다. 이 때 상기 물질은 불꽃 열분해법을 이용하여 소자의 구성요소 위에 적층될 수 있다. 이러한 방식으로 최대 40 나노미터, 바람직하게는 최대 20 나노미터, 더 바람직하게는 최대 5 나노미터의 두께를 가진 규산염 층이 생성된다. 상기 규산염 층은 소자의 구성 요소의 일부를 커버링하고 특히 몰딩 컴파운드가 양호한 부착성을 갖도록 한다.
본문에 기재된 발광 다이오드 장치는 실시예들 및 그에 속한 도면들에 의거하여 보다 구체적으로 이하에서 설명된다.
도 1A는 본문에 기재된 표면 실장 가능한 소자의 제1 실시예에 따른 단면도를 개략적으로 도시한다.
도 1B는 본문에 기재된 표면 실장 가능한 소자의 제2 실시예에 따른 단면도를 개략적으로 도시한다.
도 1C는 본문에 기재된 표면 실장 가능한 소자의 제3 실시예에 따른, 실장면에 대한 평면도를 개략적으로 도시한다.
도 2A는 본문에 기재된 표면 실장 가능한 소자의 제4 실시예에 따른 단면도를 개략적으로 도시한다.
도 2B는 본문에 기재된 표면 실장 가능한 소자의 제5 실시예에 따른 단면도를 개략적으로 도시한다.
도 3A는 본문에 기재된 표면 실장 가능한 소자의 제6 실시예에 따른 단면도를 개략적으로 도시한다.
도 3B는 본문에 기재된 표면 실장 가능한 소자의 제7 실시예에 따른 단면도를 개략적으로 도시한다.
도 4는 본문에 기재된 표면 실장 가능한 소자의 제8 실시예에 따른 단면도를 개략적으로 도시한다.
도 5는 본문에 기재된 표면 실장 가능한 소자의 제9 실시예에 따른 단면도를 개략적으로 도시한다.
도 6은 본문에 기재된 표면 실장 가능한 소자의 제10 실시예에 따른 단면도를 개략적으로 도시한다.
도 7은 본문에 기재된 표면 실장 가능한 소자의 제11 실시예에 따른 단면도를 개략적으로 도시한다.
도 8은 본문에 기재된 표면 실장 가능한 소자의 제12 실시예에 따른 단면도를 개략적으로 도시한다.
도 9A, 9B, 9C, 9D, 9E, 9F 및 9G는 본문에 기재된 방법의 제1 실시예를 설명하기 위한 단면도들을 개략적으로 도시한다.
도 10은 방법의 제2 실시예를 이용하여 제조된 표면 실장 가능한 소자의 단면도를 개략적으로 도시한다.
도 11A는 본문에 기재된 표면 실장 가능한 소자의 제13 실시예에 따른 평면도를 개략적으로 도시한다.
도 11B는 도 11A에 도시된 라인 A-A`과 관련하여 기재된 표면 실장 가능한 소자의 단면도를 개략적으로 도시한다.
실시예들 및 도면들에서 동일하거나 동일하게 작용하는 구성 요소들은 각각 동일한 참조번호를 가진다. 도시된 요소들은 축척에 꼭 맞는 것은 아니며, 오히려 이해를 돕기 위해 개개의 요소들을 과장하거나 확대하여 도시한 것일 수 있다.
도 1A는 본문에 기재된 표면 실장 가능한 소자의 제1 실시예에 따른 단면도를 개략적으로 도시한다.
표면 실장 가능한 광전 소자는 광전 반도체 칩(1)을 포함한다. 광전 반도체 칩(1)이란 예컨대 루미네센스 다이오드 칩- 레이저 다이오드 칩 또는 발광 다이오드 칩-을 의미한다. 또한, 예컨대 광전 반도체 칩(1)은 포토 다이오드와 같은 탐지기 칩을 의미할 수도 있다. 예컨대 상기 반도체 칩(1)은 Si-포토 다이오드 칩을 의미한다.
바람직하게는, 광전 칩(1)이란 박막 기술로 제조된 광전 반도체 소자를 의미한다. 즉, 적어도 하나의 실시예에 따르면, 반도체 칩(1)은 방사선 출력면을 포함하여, 반도체 칩(1)으로부터 방출되는 전자기파의 대부분이 상기 면을 투과하여 출력된다. 특히 바람직하게는, 반도체 칩(1)으로부터 방출되는 전체 방사선이 상기 방사선 출력면을 투과하여 출력된다. 예컨대 방사선 출력면은 반도체 칩(1)의 일부 표면으로 형성된다. 바람직하게는, 방사선 출력면은 반도체 칩(1)의 주요(main) 면으로 형성되고, 상기 주요 면은 예컨대 반도체 칩(1)의 에피택시 층 시퀀스(epitaxie-layer sequence)에 대해 평행하게 배치되며, 상기 에피택시 층 시퀀스는 전자기파를 발생시키는 데 적합하다.
이를 위해, 에피택시 층 시퀀스는 예컨대 pn-접합, 더블 이종 구조, 단일-양자 우물 또는 특히 바람직하게 다중-양자 우물 구조(MQW)를 포함할 수 있다. 양자 우물 구조란 명칭은 그 개시내용의 범주에서도 특히, 전하 캐리어에 있어서 제한(confinement)을 통해 에너지 상태의 양자화를 경험하는 구조를 포괄한다. 특히 양자 우물 구조란 명칭은 양자화의 차원성(dimensionality)의 개념은 포함하지 않는다. 따라서 상기 명칭은 특히 양자 우물, 양자선, 양자 점 및 상기 구조들의 각 조합을 포괄한다.
바람직하게는, 반도체 칩(1)이란, 성장기판의 적어도 일부가 분리되고, 본래의 성장 기판과 등지고 있는 윗면상에 캐리어 부재가 적층되는 반도체 칩을 의미한다.
성장 기판과 비교해서, 캐리어 부재의 선택은 상대적으로 자유로울 수 있다. 바람직하게는, 캐리어 부재는 온도 팽창 계수와 관련하여, 방사선을 발생시키는 에피택시 층 시퀀스에 양호하게 적응할 수 있는 것으로 선택된다. 또한 캐리어 부재는 특히 양호한 열 전도성을 가지는 물질을 포함한다. 이러한 방식으로, 구동 중에 반도체 칩(1)으로부터 발생되는 열이 매우 효과적으로 연결부(4a)에 유도된다.
상기와 같이, 성장 기판의 분리를 통해 제조된 반도체 칩(1)은 종종 박막 반도체 칩으로 명시하며 바람직하게는 이하의 특징들을 가진다:
-방사선을 발생시키는 에피택시 층 시퀀스의, 캐리어 부재를 향한 제1 주요면에 반사 작용을 하는 층 또는 층 시퀀스가 적층되거나 형성되고, 상기 층 또는 층 시퀀스는 에피택시 층 시퀀스에서 발생한 전자기파의 일부를 자체에 재반사하도록 한다.
-에피택시 층 시퀀스는 바람직하게는 최대 20 ㎛, 특히 바람직하게는 최대 10 ㎛의 두께를 가진다.
-에피택시 층 시퀀스는 바람직하게는 혼합 구조를 가진 적어도 하나의 면을 포함한 반도체 층을 가진다. 이상적인 경우, 이러한 혼합 구조는 에피택시 층 시퀀스에서 빛이 거의 에르고드적(ergodic)으로 배분되도록 하는데, 즉 상기 구조는 가 능한한 에로고드적인 확률적 분산 처리를 포함한다.
박막 반도체 칩의 기본 원리는 예컨대 아이 슈닛처(I. Schnitzer)의 al., Appl. Phys. Lett. 63(16), 1993년 10월 18일, p2174~2176 에 기재되어 있는데, 본문에서 박막 반도체 칩의 기본 원리와 관련하여 상기 문서의 개시 내용이 반복적으로 기재된다.
이 때, 박막 칩으로 제조된 광전 반도체 칩은 높이가 작아서 표면 실장 가능한 소자의 높이가 특히 작아진다는 장점이 있다.
도 1의 실시예에 따른 광전 반도체 칩(1)은 소자의 연결부(4a)상에 적층되고, 상기 연결부와 전기적으로 접촉한다. 예컨대 광전 반도체 칩(1)은 연결부(4a)상에 납땜하고, 도전적으로 접착 또는 본딩된다. 연결부(4a)는 코팅물(5)을 포함할 수 있고, 상기 코팅물은 반도체 칩이 연결부(4a)에 더 잘 접촉할 수 있도록 한다. 코팅물(5)은 예컨대 금을 포함한다.
표면 실장 가능한 소자의 연결부들(4a, 4b)은 예컨대 구리를 포함하거나 구리로 구성된다. 바람직하게는, 상기 연결부들은 식각 공정 및 전기 도금 공정의 결과물로 생성된다. 바람직하게는, 연결부들(4a, 4b)은 코팅물(5)과 함께 30 내지 60 ㎛의 높이를 가진다.
도 1의 실시예에 따른 연결부들(4a, 4b)은 버섯 모양으로 형성된다. 연결부들은 돌출부로 형성된 고정 구조(13)를 포함한다. 이 때 돌출부의 길이는 측 방향, 즉 소자의 실장면(3)에 대해 평행한 방향에서 적어도 3㎛이다. 연결부들(4a, 4b)부터 상기 돌출부까지의 높이는 적어도 20㎛이다. 도 1에 도시된 표면 실장 가능한 소자의 실시예에 따르면, 양 연결부들(4a, 4b) 사이의 간격은 바람직하게는 적어도 140㎛이다.
도 1의 실시예에 따르면, 광전 반도체 칩(1)은 접촉 와이어(7)에 의해 소자의 제2 연결부(4b)와 연결된다. 예컨대, 접촉 와이어(7)는 금 와이어로 제공된다. 제2 연결부(4b)는 접촉 와이어(7)의 접촉성을 개선하기 위해 마찬가지로 코팅물(5)을 포함할 수 있다. 접촉 와이어(7)는 예컨대 본딩 패드(6)를 이용하여 광전 반도체 칩(1)의 윗면과 접촉한다.
광전 반도체 칩(1), 연결부들(4a, 4b) 및 접촉 와이어(7)와 같은 소자의 구성 요소들은 적어도 국부적으로 몰딩된 몸체(2)에 의해 일체로 몰딩된다. 몰딩된 몸체(2)는 바람직하게는 다음의 물질들 중 적어도 하나를 포함한다: 에폭시 수지, 실리콘, 에폭시드-실리콘 하이브리드 물질. 바람직하게는 몰딩된 몸체(2)는 약 50% 실리콘과 약 50% 에폭시드로 구성된 에폭시드-실리콘 하이브리드 물질을 포함한다. 이 때 상기 물질은 반응 경화 물질을 의미할 수 있는데, 즉 소자의 구성 요소들에 일체로 몰딩되기 전에 사전 반응을 한 물질을 의미한다. 몰딩된 몸체(2)는 적어도 부분적으로 광전 반도체 칩(1)으로부터 방사되거나 수신되는 전자기파에 대해 투과성을 가진다. 즉, 몰딩된 몸체(2)는 특정한 파장 영역에서 전자기파에 대해 투명하거나 반투명하다.
몰딩된 몸체(2)의 경화 이후, 소자의 측면들(2a, 2b)이 개별화를 이용해 생성된다. 즉, 상기 측면들은 예컨대 톱질, 절개 또는 절단을 통해 생성되고, 여기서 절단 공정은 절단선을 먼저 만든 후에 수행된다. 따라서, 측면들(2a, 2b)은 물질 제거의 흔적을 포함할 수 있다. 소자의 측면들(2a, 2b)은 실질적으로 평평하거나 매끄럽게 형성된다. 특히 측면들(2a, 2b)은 극미한 돌출부도 없다. 즉, 예컨대 측면들(2a, 2b)로 형성된 소자의 연결부가 돌출하는 일은 없다. 따라서 몰딩된 몸체가 측 방향, 즉 실장면(3)에 대해 평행하고 상기 측면들(2a, 2b)에 대해서 비스듬한 방향에서 연결부들(4a, 4b)보다 돌출해 있다.
몰딩된 몸체의 하부측은 소자의 실장면(2)의 일부를 형성한다. 표면 실장 가능한 소자에 따르면, 실장면(3)은 소자 캐리어(도시되지 않음)를 향해 있고, 적어도 국부적으로 상기 소자 캐리어와 접촉해있을 수 있다.
연결부(4a, 4b)의 상기 실장면(3)을 향한 연결면(80a, 80b)상에 땜납층(8a, 8b)이 각각 적층된다. 땜납층들(8a, 8b)은 예컨대 니켈-금-층 시퀀스로 제공될 수 있다. 소자는 예컨대 리플로우(reflow)-납땜 공정으로 실장될 수 있다.
도 1A의 실시예에 따른 소자의 길이L은 바람직하게는 1.5와 2.1 밀리미터 사이의 값을 가지고, 더 바람직하게는 1.8 밀리미터이다. 소자의 전체 높이 H+h 는 0.5와 0.9 밀리미터 사이값을 가지고, 바람직하게는 0.7 밀리미터이다. 이 때 몰딩된 몸체의 높이H는 적어도 0.3 밀리미터이다.
도 1B는 본문에 기재된 표면 실장 가능한 광전 소자의 또 다른 실시예에 따른 단면도를 개략적으로 도시한다.
도 1A의 실시예와 달리, 상기 실시예에서 연결부들(4a, 4b)은 도체 프레임의 일부로 형성된다. 이 때 도체 프레임은 적어도 식각 공정으로 구조화되고 돌출부(14)를 포함한다. 상기 돌출부로 인해 연결부들(4a, 4b)은 몰딩 컴파운드(2)에 고정될 수 있다. 또한, 도 1A의 실시예와 달리, 상기 실시예에서 소자의 측면들(2a, 2b)은 국부적으로 연결부들(4a, 4b)로 형성된다. 즉, 도 1B에 기재된 소자의 실시예에 따르면, 몰딩된 몸체(2)는 측 방향에서 연결부들(4a, 4b)과 동일한 면으로 형성된다. 이 때 측 방향이란, 소자의 측면들(2a, 2b)에 대해 비스듬하게 진행하는 방향이다. 즉, 측 방향에서, 연결부들(4a, 4b)은 실장면(3)을 돌출하지 않는다. 연결부들(4a, 4b)은 소자의 측면들(2a, 2b)보다 돌출하지 않고 상기 측면들과 동일한 면으로 형성된다.
도 1C는 본문에 기재된 광전 소자의 제3 실시예에 따른 실장면(3)을 평면도로 도시한다. 예컨대 소자의 하부측은 도 1a 또는 1b와 동일하거나 유사할 수 있다.
몰딩된 몸체(2)의 표면에 형성된 실장면(3)에 인접하여, 표면 실장 가능한 소자의 하부측에서 연결부들(4a, 4b)의 연결면들(80a, 80b)이 자유롭게 연결 가능하다. 예컨대 상기 연결부들은 위에 기재된 코팅물(8a, 8b)을 구비한다.
이 때 연결부(4b)는 복수개의 연결부- 도 1C의 실시예를 참조하면 네 개의 연결부(4b)임-로 제공될 수 있다. 소자의 연결부들(4a, 4b)은 서로 다른 규격을 가질 수 있다. 즉, 소자는 서로 다른 규격을 가진 연결부들(4a, 4b)을 포함한다. 그러나, 단일의 제2 연결부(4b)를 구비하여, 그것의 연결면(80b)이 예컨대 제1 연결부(4a)의 연결면(80a)과 동일한 크기로 형성될 수도 있다.
도 1C의 실시예에 따르면, 연결부(4a)의 길이는 l= 1.7+/- 0.035 밀리미터에 해당한다. 소자의 길이 L은 1.8+/- 0.05 밀리미터이다. 연결면(80a)의 폭은 l-T= 1.15 +/- 0.05 밀리미터에 해당한다. 연결면들(80a, 80b)과 소자의 측면들(2a, 2b) 과의 간격은 t= 0.05 +/- 0.03 밀리미터에 해당한다. 연결면(80b) 끼리의 간격은 D= 0.2 +/- 0.05 밀리미터에 해당한다. 연결면(80b)의 폭은 b= 0.275 +/- 0.05 밀리미터에 해당한다.
도 2A 및 2B는 본문에 기재된 표면 실장 가능한 소자의 제4 및 제5 실시예에 따른 단면도를 개략적으로 도시한다. 이러한 실시예들에 따르면, 소자의 연결면(80a, 80b)의 코팅물(8a, 8b)은 실장면(3)과 동일한 면으로 형성된다. 연결부(4a, 4b)의 연결면(80a, 80b)은 실장면(3)의 리세스에 배치된다.
도 3A 및 3B는 본문에 기재된 표면 실장 가능한 소자의 제6 및 제7 실시예에 따른 단면도를 개략적으로 도시한다. 이러한 실시예들에 따르면, 연결부들(4a, 4b)은 실장면(3)위로 약간 돌출한다. 연결부(4a, 4b)의 연결면(80a, 80b)은 몰딩된 몸체(2)의 외부에 배치된다. 이 때 연결면(4a, 4b)의 돌출부는 몰딩된 몸체(2)의 높이에 비해 상대적으로 작다.
도 4는 본문에 기재된 표면 실장 가능한 소자의 제8 실시예를 도시한다. 도 2A에 도시된 실시예에 따른 소자를 보완하기 위해, 여기서 몰딩된 몸체(2)에 또 다른 물질(9)이 구비된다. 또 다른 물질(9)이란 예컨대 전자기파를 분산시키고 -확산 입자-, 흡수하거나 - 흡수체 - 또는 파장을 변환하는 -형광체- 것에 있어서 적합한 입자를 의미한다.
또한, 몰딩된 몸체(2)는 이러한 입자들 중 두 개를 포함할 수 있다. 즉, 몰딩된 몸체(2)는 예컨대 확산 입자 및 형광체 입자를 포함할 수 있다.
상기 물질(9)이 예컨대 루미네센스 변환 물질의 형광체 입자를 의미한다면, 광전 소자는 백색 광을 방출하는데 적합할 수 있다.
도 5는 본문에 기재된 광전 소자의 제9 실시예를 도시한다. 도 5의 실시예에 따르면, 상기 추가적 물질(9)은 소정의 층(22c)에 배치된다. 예컨대 상기 층(22c)은 형광체 입자를 포함한 몰딩된 몸체(2)의 층을 의미한다. 도 5의 실시예에 따른 소자는 상기 물질(9)을 포함하지 않는 몰딩된 몸체(2)의 층(22a)을 더 포함하고, 상기 층은 반도체 칩(1)을 둘러싼다. 또한, 이와 마찬가지로, 소자는 상기 물질(9)을 포함하지 않은 층(22b)을 더 포함한다. 상기 층(22b)은 소자의 윗면에 의해 한정되는데, 상기 윗면은 소자의 실장면(3)과 등지고 있다.
도 6은 본문에 기재된 표면 실장 가능한 소자의 제10 실시예를 도시한다. 이러한 실시예에 따르면, 소자의 방사선 투과면(10)은 렌즈 모양으로 형성된다. 이를 위해, 방사선 투과면은 적어도 국부적으로 구면, 타원 또는 비 구면 렌즈 방식으로 만곡할 수 있다. 또한, 방사선 투과면은 적어도 국부적으로 프레넬(fresnel)-렌즈, 존 렌즈(zone lense) 또는 홀로그래픽 렌즈의 방식으로 형성될 수 있다. 이 때 방사선 투과면(10)의 구조화는, 한편으로는 소자로 진입하거나 소자로부터 방출되는 방사선의 형성을 위해 마련될 수 있다. 또 다른 한편으로는, 방사선 투과면이 상기와 같이 형성됨으로써, 실질적으로 방사선 투과면(10)에 발생하는 전반사가 감소될 수 있다. 이러한 방식으로 더 많은 빛이 소자로 진입하거나 소자로부터 방출될 수 있다.
도 7은 본문에 기재된 표면 실장 가능한 소자의 제11 실시예를 도시한다. 도 7의 실시예에 따르면, 반도체 칩(1)에 ESD-보호 부재가 병렬로 접속된다. 예컨대 반도체 칩(1)에 ESD-보호 부재로서 발광 다이오드(11)가 역 병렬로(anti-parallel) 접속된다. 이를 위해, 발광 다이오드(11)는 제2 연결부(4b)의 실장면상에 적층되고 접촉 와이어(70)에 의해 제1 연결부(4a)와 연결된다. 접촉 와이어(70)는 예컨대 본딩 패드(60)를 이용하여 발광 다이오드(11)와 접촉할 수 있다. 발광 다이오드(11)는 광전 반도체 칩(1)을 위한 ESD-보호 부재의 기능 외에도 방사선 발생 기능을 가진다. 이를 위해, 펄스 폭 변조 회로를 이용하여, 예컨대 서로 교차하는 방향의 전류가 연결면들(4a, 4b)에 흐를 수 있다. 이는 예컨대, 반도체 칩(1)이 그 자체로 발광 다이오드를 의미하고, 몰딩된 몸체(2)가 루미네센스 변환 물질을 포함하는 경우에 특히 바람직하다. 예컨대, 소자는, 광전 반도체 칩(1)의 청색 광을 파장이 변환된 일부의 방사선-예컨대 황색 광선-과 혼합함으로써, 백색 광을 생성하기에 적합하다. 발광 다이오드(11)는 소자로부터 방출되는 광에 있어서 연색 지수(clolor rendering index)를 증가시키는 광을 생성하는 데 적합할 수 있다. 여기서, 상기 광은 예컨대 적색 광을 의미한다.
발광 다이오드(11)에 대해 대안적으로, ESD-보호 부재는 다음의 요소들로 제공될 수 있다: 배리스터, 저항기, 제너-다이오드.
도 8은 본문에 제공된 표면 실장 가능한 소자의 제12 실시예를 도시한다. 상기 실시예에 따르면, 소자의 구성 요소상에 적어도 국부적으로 코팅물(12)이 적층되고, 상기 코팅물은 연결부들(4a, 4b), 광전 반도체 칩(1), 접촉 와이어(7)와 같은 구성 요소들을 몰딩된 몸체(2)에 더 잘 부착되도록 하는 물질을 포함한다. 즉, 코팅물(12)은 몰딩된 몸체(2)가 반도체의 구성 요소들로부터 탈착(delaminating)되는 것을 방지하는 기능을 가진다.
바람직하게는, 코팅물(12)은 규산염을 포함한다. 상기 코팅물은 예컨대 불꽃 열분해법을 이용하여 소자의 개별 요소들에 각각 적층될 수 있다. 코팅물(12)의 층 두께는 최대 40 나노미터, 바람직하게는 최대 20 나노미터, 더 바람직하게는 최대 5 나노미터이다. 코팅물(12)은 높은 표면 에너지를 가지고, 소자의 구성 요소에 강한 부착력으로 부착된다. 상기 층(12)은 구성 요소와 몰딩된 몸체(2) 사이의 부착에 있어 매개물로 기능하는 데 적합하다. 상기 몰딩된 몸체는 바람직하게는 상기 층을 완전히 덮는다.
예컨대, 규산염이란 화학량론적 규산염이거나 비 화학량론적 규산염(SixOy)을 의미할 수 있다. 또한 규산염은 단일 또는 복수개의 유기적 부속 성분들(side groups)을 포함할 수 있는데 예컨대 다음과 같다: 비닐, 에폭시, 아미노.
또한, 언급한 규산염 종류들에 대해 대안적으로, 부착의 매개물로서 다른 물질들도 고려할 수 있다. 예컨대 또 다른 반도체의 산화물 층 또는 금속이 고려될 수 있다.
이와 관련하여, 도 4 내지 도 8의 실시예에 따른 형태를 조합하는 일 역시 가능하다는 것을 알 수 있다. 특히, 이러한 형태들은 도 1 내지 도3의 실시예에도 적용할 수 있다.
도 9A 내지 도 9G는 본문에 기재된 방법의 실시예를 제공한다. 제조 방법은 도 2a에 기재된 소자의 실시예에 따른 제조에 있어서 적합하다. 상기 방법은 원칙 적으로 여기에 기재된 소자의 모든 실시예들에 사용될 수 있다. 도 9A 내지 도 9G는 개략적 단면도를 이용하여 방법을 도시한다.
도 9A에 도시된 바와 같이, 우선 복수개의 연결부(4a, 4b)를 가진 기판(20)을 준비한다. 이 때 연결부(4a, 4b)는 두 개의 규격을 가진 배열로 배치되는데, 이에 대해 도 9A 내지 9G의 단면도에선 다만 하나의 열 또는 줄로 도시된다. 기판(20)은 예컨대 구리로 구성되거나 구리를 포함한다. 이는 바람직하게는 적어도 120 ㎛의 두께를 가진다.
연결부들(4a, 4b)은 예컨대 금을 함유한 코팅물(5)을 구비한다. 코팅물(5)은 광전 반도체 칩(1)과 접촉 와이어(7)가 연결부들(4a, 4b)에 잘 접촉하도록 한다. 이에 이어서, 연결부(4a)상에 광전 반도체 칩(1)이 본딩되고, 도전적으로 접착 또는 납땜된다. 광전 반도체 칩(1)은 예컨대 p-측에서 연결부(4a)에 본딩된다.
다음 단계에서(도 9b), 광전 반도체 칩(1)은 예컨대 본딩 패드(9)를 이용하여, 연결부(4a)와 연결된 접촉 와이어(7)와 n-측에서 전기가 통하도록 결합된다.
예컨대, 이에 이어서, 규산염 코팅물(12)(명료함을 고려하여 도시되지 않음)이 소자의 구성 요소 상에 적층될 수 있다. 규산염 코팅물(12)은 예컨대 불꽃 열분해법을 이용하여 구성 요소 상에 적층될 수 있다.
그 다음 단계에서, 소자의 구성 요소들은 몰딩된 몸체(2)의 생성을 위해 캐스팅 몰딩 다이 또는 압축 몰딩 다이의 캐비티에 주입된다. 몰딩 컴파운드는 이송 성형 또는 사출 성형을 이용하여 상기 몰딩 다이의 캐비티에 충진된다. 몰딩 컴파운드란 에폭시드 또는 실리콘을 함유한 몰딩 컴파운드를 의미한다. 바람직하게는, 몰딩 컴파운드란 에폭시드-실리콘 하이브리드 물질을 의미한다. 실리콘 또는 실리콘을 포함한 하이브리드 물질들은 비교적 낮은 점도를 가진다. 따라서, 특히 리드 프레임-을 기반으로 한 소자에 있어서, 개개의 캐비티에서 가공할 때, 물질의 플래시(flash) 경향이 증가되는데, 이는 리드프레임 또는 기판(20)과 상기 몰딩 다이의 금속 표면 사이를 조밀하게 하기가 어렵기 때문이다. 이러한 경우, 복수개의 닫힌 면(close surface)이 마련되고, 기판(20)의 내부에서 표면의 거친 정도의 편차 및 두께의 편차가 단일 몰딩 다이에서 거의 균일하게 조정될 수 없다. 또한 실리콘 또는 실리콘을 포함한 하이브리드 물질들은 일반적으로 에폭시 수지를 기반으로 한 압축 컴파운드보다 취성이 크다. 이를 통해, 예컨대 전해질 디플래싱(deflashing) 또는 물 분사 디플래싱(water jet deflashing)과 같은 디플래싱 방법에 있어서, 공정 윈도우(process window)가 매우 작도록 한다. 공통의 캐비티에 복수개의 소자를 레진 캐스팅하는 데 있어서 상기 물질들이 특히 바람직하다.
또한, 몰딩된 몸체(2)의 이송 성형시, 호일 몰딩-공정이 수행될 수 있다. 이 때, 몰딩 다이의 캐비티는 호일로 둘러져 있고, 상기 호일은 사용된 몰딩 물질과 잘 부착되지 않는다. 이러한 경우, 이형제가 생략될 수 있다. 이를 통해, 몰딩된 몸체와 소자의 구성 요소간의 부착성은 커진다.
도 9D에 도시된 바와 같이, 다음 단계에서, 기판(20)은 연결부(4a, 4b)와 이격된다. 이는 예컨대 식각 공정으로 수행될 수 있다.
도 9E에 도시된 또 다른 단계에 따르면, 연결부(4a, 4b)의 연결면(80a, 80b) 상에 땜납층(8a, 8b)이 적층되는데, 상기 땜납층은 소자의 실장면(3)과 동일한 면 으로 형성되거나 상기 실장면보다 돌출한다.
도 9F는 또 다른 가공을 위해 일정한 배열의 소자가 호일 위에 라미네이팅되는 것을 도시한다.
도 9G는 예컨대 톱질, 절개, 레이저 절단, 물 분사 절단 또는 절단에 의해 수행될 수 있는 소자의 개별화를 도시한다.
구리 기판(20)상의 연결면(4a, 4b)에 대해 대안적으로, 하나의 호일(40)에 공통적으로 레진 캐스팅이 수행될 수 있는데, 상기 호일은 플라스틱 호일(41)과 상기 플라스틱 호일(41)상에 라미네이팅된 구리 호일을 포함한다. 그러한 소자의 실시예는 도 10에 도시된다. 구리 호일은 포토 기술 및 식각 에칭 공정을 이용하여 연결면(4a, 4b)으로 진행(processing)된다. 상기 소자들은 도 1 내지 도 8에 도시된 실시예들을 참조하여 형성될 수 있다.
도 11A는 본문에 기재된 표면 실장 가능한 소자의 제13 실시예에 따른 평면도를 개략적으로 도시한다.
도 11B는 도 11a에 라인 A-A`을 따라 절개한 표면 실장 가능한 소자의 단면도를 개략적으로 도시한다.
도 11A의 개략적 단면도를 참조하면, 제13 실시예에 따른 표면 실장 가능한 소자는 복수개의 광전 반도체 칩(1)을 포함한다. 광전 반도체 칩들은 매트릭스 모양으로 형성된다. 즉, 광전 반도체 칩들(1)은 행과 열로 배치된다. 이 때 광전 반도체 칩(1)이란 동일한 파장 영역의 전자기파를 실질적으로 방출하거나 탐지하는 반도체 칩을 의미한다. 또한, 적어도 두 개의 광전 반도체 칩(1)은 전자기파를 방 출하거나 탐지하는 파장 영역이 서로 상이할 수 있다.
예컨대, 도 11A 및 11B에 도시된 표면 실장 가능한 소자에 다르면, 면 광원이 형성될 수 있다. 개개의 광전 반도체 칩(1)은 예컨대 루미네센스 다이오드 칩으로 형성된다. 확산 입자를 몰딩된 몸체에 주입하거나 표면 실장 가능한 소자의 방사선 출력 면이 분산 기능을 가지도록 형성됨-예컨대 방사선 투과면을 거칠게 함-으로써, 광전 소자의 방사선 출력면은 단일의 균일한 발광 기능을 가진 면이 될 수도 있다. 개개의 광전 반도체 칩(1)은 추가로 개별화되지 않는다. 광전 반도체 칩(1)이 예컨대 서로 다른 색을 가진 빛을 방출하는데 적합한 루미네센스 다이오드 칩을 의미한다면, 표면 실장 가능한 소자로부터 혼합광이 방출될 수 있다.
본 특허 출원은 독일 특허 출원 102005041064.2-33의 우선권을 주장하며, 본문에서 그것의 개시내용이 반복적으로 기재된다.
본 발명은 실시예들의 기재 내용에만 제한되지 않는다. 오히려 본 발명은 새로운 특징들 및 그 특징들의 조합을 포괄하고, 특히, 특징들의 조합은 청구 범위에 포함된다. 비록 이러한 특징들 또는 조합이 그 자체로 명확하게 특허 청구 범위 또는 실시예들에 제공되지 않더라도 말이다.

Claims (44)

  1. 표면 실장 가능한(surface-mountable) 소자에 있어서,
    광전 반도체 칩(1);
    상기 반도체 칩(1)상에 일체로 몰딩되는 몰딩된 몸체(2);
    적어도 국부적으로 상기 몰딩된 몸체(2)의 표면에 형성된 실장면(3);
    적어도 하나의 연결부(4a, 4b); 및
    개별화 공정(singulation)으로 생성된 상기 소자의 측면들(2a, 2b);
    을 포함하고,
    상기 연결부(4a, 4b)는 버섯 모양으로 형성되며,
    상기 버섯 모양의 연결부는 상부보다 작은 하부 파트와 돌출된 캡에 의해 형성되고 같은 재료로 이루어진 단일체(single piece)이며,
    상기 연결부는, 상기 하부 파트와 상기 하부 파트를 둘러싸는 둘출된 캡 사이에서 계단식 언더컷(step-shaped undercut)이 형성되도록, 상기 실장면으로부터 멀어지는 방향으로 급격히 증가하는 직경을 갖는 것인 표면 실장 가능한 소자.
  2. 청구항 1에 있어서,
    상기 몰딩된 몸체(2)는 연결부(4a, 4b)상으로 일체로 몰딩되는 것인 표면 실장 가능한 소자.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 상기 몰딩된 몸체(2)에 의해 적어도 국부적으로 둘러싸이는 것인 표면 실장 가능한 소자.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 상기 연결부(4a, 4b)에서 상기 몰딩된 몸체(2)의 부착성을 향상시키는 고정(anchoring) 구조들(13, 14)을 포함하는 것인 표면 실장 가능한 소자.
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 상기 몰딩된 몸체에 고정되기 위한 역 갈고리들(13; barbs)을 포함하는 것인 표면 실장 가능한 소자.
  6. 삭제
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 식각된 구조들(14)을 포함하는 것인 표면 실장 가능한 소자.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 실장면(5)을 포함하고, 상기 실장면 위에 상기 광전 반도체 칩(1)이 고정되는 것인 표면 실장 가능한 소자.
  9. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 실장면(5)을 포함하고, 상기 실장면 위에 상기 반도체 칩에 대한 ESD-보호 부재(11)가 적층되는 것인 표면 실장 가능한 소자.
  10. 청구항 9 항에 있어서,
    방사선(radiation)을 생성하도록 구성되는 발광 다이오드가 ESD-보호 부재(11)로서 제공되는 것인 표면 실장 가능한 소자.
  11. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 연결면(80a, 80b)을 포함하고, 상기 연결면을 통해서 상기 광전 소자의 외부로부터 상기 반도체 칩(1)과 전기적으로 접촉될 수 있는 것인 표면 실장 가능한 소자.
  12. 청구항 11에 있어서,
    연결부(4a, 4b)의 상기 연결면(80a, 80b)은 상기 실장면(3)과 동일한 면에 형성되는 것인 표면 실장 가능한 소자.
  13. 청구항 11에 있어서,
    연결부(4a, 4b)의 상기 연결면(80a, 80b)은 상기 실장면(3)위로 돌출하는 것인 표면 실장 가능한 소자.
  14. 청구항 11에 있어서,
    연결부(4a, 4b)의 상기 연결면(80a, 80b)은 상기 실장면(3)의 리세스에 배치되는 것인 표면 실장 가능한 소자.
  15. 청구항 1 또는 청구항 2에 있어서,
    상기 연결부(4a, 4b)는 상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)로 적어도 국부적으로 코팅되는 것인 표면 실장 가능한 소자.
  16. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 칩(1)은 상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)로 적어도 국부적으로 코팅되는 것인 표면 실장 가능한 소자.
  17. 청구항 9에 있어서,
    상기 반도체 칩(1)을 위한 상기 ESD-보호 부재(11)는 상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)로 적어도 국부적으로 코팅되는 것인 표면 실장 가능한 소자.
  18. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 칩(1)과의 전기적 접촉을 위해 구비된 접촉 와이어(7)는 상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)로 코팅되는 것인 표면 실장 가능한 소자.
  19. 청구항 15에 있어서,
    상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)은 규산염을 포함하는 것인 표면 실장 가능한 소자.
  20. 청구항 19에 있어서,
    상기 물질(12)은 최대 40 nm 두께를 가지는 것인 표면 실장 가능한 소자.
  21. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 실리콘을 포함하는 것인 표면 실장 가능한 소자.
  22. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 에폭시드를 포함하는 것인 표면 실장 가능한 소자.
  23. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 에폭시드-실리콘 하이브리드(hybrid) 물질을 포함하는 것인 표면 실장 가능한 소자.
  24. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 이하의 물질(9): 광 산란 입자, 광 흡수 입자, 유리 섬유, 이형제 중 적어도 하나를 포함하는 것인 표면 실장 가능한 소자.
  25. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 루미네센스 변환 물질(luminescence conversion material)을 포함하는 것인 표면 실장 가능한 소자.
  26. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 상기 반도체 칩(1)으로부터 이격되어 있는 외부의 층(22b)과 상기 반도체 칩을 둘러싸는 내부의 층(22a)을 포함하고, 상기 층들 사이에 광 산란 입자, 광 흡수 입자, 유리 섬유, 이형제 중 적어도 하나를 포함하는 추가적인 물질(9)을 포함한 층(22c)이 배치되는 것인 표면 실장 가능한 소자.
  27. 청구항 26에 있어서,
    상기 내부 층(22a) 및 외부 층(22b)은 상기 추가적인 물질(9)을 포함하지 않는 것인 표면 실장 가능한 소자.
  28. 청구항 1 또는 청구항 2에 있어서,
    상기 몰딩된 몸체(2)는 방사선 투과면을 포함하는 것인 표면 실장 가능한 소자.
  29. 청구항 28에 있어서,
    상기 방사선 투과면은 렌즈 모양으로 형성되는 것인 표면 실장 가능한 소자.
  30. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 칩(1)은 방사선을 발생시키도록 구성된 것인 표면 실장 가능한 소자.
  31. 청구항 1 또는 청구항 2에 있어서,
    상기 반도체 칩(1)은 방사선을 검출하도록 구성된 것인 표면 실장 가능한 소자.
  32. 청구항 1 또는 청구항 2에 있어서,
    복수개 광전 반도체 칩들(1)을 포함하는 것인 표면 실장 가능한 소자.
  33. 청구항 32에 있어서,
    상기 광전 반도체 칩들(1)은 매트릭스 형태로 형성되는 것인 표면 실장 가능한 소자.
  34. 청구항 1 또는 청구항 2에 있어서,
    복수개의 광전 반도체 칩들(1)을 포함하되, 여기서 적어도 두 개의 광전 반도체 칩들(1)은, 구동 중에 상기 칩들로부터 방출되거나 검출되는 전자기적 방사선의 파장이 서로 다른 것인 표면 실장 가능한 소자.
  35. 청구항 1 또는 청구항 2에 따른 표면 실장 가능한 소자를 제조하는 방법에 있어,
    복수개의 광전 반도체 칩들(1)을 압축 몰딩 다이 또는 캐스팅 몰딩 다이의 캐비티에 배치하는 단계;
    상기 반도체 칩들을 공통의 몰딩된 몸체(2)로 둘러싸는 단계; 및
    상기 표면 실장 가능한 소자의 개별화(singulation)를 위해 상기 몰딩된 몸체(2)를 절단하는 단계를 포함하는 것인 표면 실장 가능한 소자의 제조 방법.
  36. 청구항 35에 있어서,
    상기 표면 실장 가능한 소자의 개별화를 위해 상기 몰딩된 몸체(2)가 독립적으로 절단되는 것인 표면 실장 가능한 소자의 제조 방법.
  37. 청구항 35에 있어서,
    상기 표면 실장 가능한 소자의 개별화를 위해 상기 표면 실장 가능한 소자의 연결부(4a, 4b)가 절단되는 것인 표면 실장 가능한 소자의 제조 방법.
  38. 청구항 37에 있어서,
    상기 연결부(4a, 4b)는 리드 프레임의 일부로 형성되는 것인 표면 실장 가능한 소자의 제조 방법.
  39. 청구항 37에 있어서,
    상기 연결부는 전기 전도성의 코팅을 포함한 플라스틱 호일(foil)(41)의 일부로 형성되는 것인 표면 실장 가능한 소자의 제조 방법.
  40. 청구항 35에 있어서,
    상기 몰딩된 몸체(2)는 이하의 물질들: 에폭시드, 실리콘, 에폭시드-실리콘 하이브리드 물질 중 하나를 포함하는 것인 표면 실장 가능한 소자의 제조 방법.
  41. 청구항 40에 있어서,
    상기 물질들은 반응 경화성을 가지는 것인 표면 실장 가능한 소자의 제조 방법.
  42. 청구항 35에 있어서,
    상기 몰딩된 몸체(2)로 둘러싸이기 전에, 상기 소자의 구성 요소들(1, 4a, 4b, 11, 7, 70)은 상기 몰딩된 몸체(2)와의 부착성을 향상시키는 물질(12)로 코팅되는 것인 표면 실장 가능한 소자의 제조 방법.
  43. 청구항 42에 있어서,
    상기 물질(12)은 규산염을 포함하는 것인 표면 실장 가능한 소자의 제조 방법.
  44. 청구항 42에 있어서,
    상기 코팅은 불꽃 규산화 공정(flame silicatization)을 이용해 수행되는 것인 표면 실장 가능한 소자의 제조 방법.
KR1020087007713A 2005-08-30 2006-08-24 표면 실장 가능한 광전 반도체소자 및 그 제조 방법 KR101314374B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102005041064.2 2005-08-30
DE102005041064.2A DE102005041064B4 (de) 2005-08-30 2005-08-30 Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
PCT/DE2006/001492 WO2007025515A1 (de) 2005-08-30 2006-08-24 Oberflächenmontierbares optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung

Publications (2)

Publication Number Publication Date
KR20080042911A KR20080042911A (ko) 2008-05-15
KR101314374B1 true KR101314374B1 (ko) 2013-10-04

Family

ID=37309038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087007713A KR101314374B1 (ko) 2005-08-30 2006-08-24 표면 실장 가능한 광전 반도체소자 및 그 제조 방법

Country Status (8)

Country Link
US (1) US20090212316A1 (ko)
EP (1) EP1920470B1 (ko)
JP (1) JP5618481B2 (ko)
KR (1) KR101314374B1 (ko)
CN (1) CN101300688B (ko)
DE (1) DE102005041064B4 (ko)
TW (1) TWI316747B (ko)
WO (1) WO2007025515A1 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004397A1 (de) 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007001706A1 (de) 2007-01-11 2008-07-17 Osram Opto Semiconductors Gmbh Gehäuse für optoelektronisches Bauelement und Anordnung eines optoelektronischen Bauelementes in einem Gehäuse
KR100875128B1 (ko) * 2007-01-16 2008-12-22 한국광기술원 고내정전압을 갖는 발광다이오드 및 그의 제조방법
JP5132961B2 (ja) * 2007-03-19 2013-01-30 ハリソン東芝ライティング株式会社 光半導体装置及びその製造方法
DE102007015474A1 (de) 2007-03-30 2008-10-02 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierendes optoelektronisches Bauelement und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102007017855A1 (de) * 2007-04-16 2008-10-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Bauelementes und optoelektronisches Bauelement
JP4903179B2 (ja) 2007-04-23 2012-03-28 サムソン エルイーディー カンパニーリミテッド． 発光装置及びその製造方法
JP4519888B2 (ja) * 2007-06-29 2010-08-04 株式会社東芝 半導体受光素子及び光半導体モジュール
DE102007060206A1 (de) * 2007-12-14 2009-06-18 Osram Opto Semiconductors Gmbh Anordnung mit mindestens einem optoelektronischen Halbleiterbauelement
DE102008015941A1 (de) 2007-12-21 2009-06-25 Osram Opto Semiconductors Gmbh Beleuchtungseinrichtung
US10008637B2 (en) * 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
DE102008010512A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
DE102008044847A1 (de) * 2008-08-28 2010-03-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
DE102008045653B4 (de) * 2008-09-03 2020-03-26 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
JP6007891B2 (ja) * 2008-09-09 2016-10-19 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5440010B2 (ja) 2008-09-09 2014-03-12 日亜化学工業株式会社 光半導体装置及びその製造方法
DE102008050643B4 (de) 2008-10-07 2022-11-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtmittel
JP2011096970A (ja) * 2009-11-02 2011-05-12 Dainippon Printing Co Ltd Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
DE102010023815A1 (de) * 2010-06-15 2011-12-15 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zur Herstellung eines oberflächenmontierbaren optoelektronischen Bauelements
DE102010025319B4 (de) * 2010-06-28 2022-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines oberflächenmontierbaren Halbleiterbauelements und oberflächenmontierbare Halbleiterbauelemente
TWI533483B (zh) 2010-08-09 2016-05-11 Ｌｇ伊諾特股份有限公司 發光裝置
US9224915B2 (en) * 2010-09-17 2015-12-29 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
DE102010041121A1 (de) * 2010-09-21 2012-03-22 Robert Bosch Gmbh Schaltungsträger sowie Verfahren zur Herstellung eines Schaltungsträgers
DE102010046257A1 (de) * 2010-09-22 2012-03-22 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
US8354684B2 (en) 2011-01-09 2013-01-15 Bridgelux, Inc. Packaging photon building blocks having only top side connections in an interconnect structure
US8652860B2 (en) 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US9461023B2 (en) 2011-10-28 2016-10-04 Bridgelux, Inc. Jetting a highly reflective layer onto an LED assembly
DE102011015408B4 (de) * 2011-03-29 2022-10-06 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Bauelement und Verfahren zum Betrieb eines optoelektronischen Bauelements
EP2528090A1 (de) * 2011-05-19 2012-11-28 ACST Advanced Compound Semiconductor Technologies GmbH Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
JP2014525146A (ja) 2011-07-21 2014-09-25 クリー インコーポレイテッド 発光デバイス、パッケージ、部品、ならびに改良された化学抵抗性のための方法および関連する方法
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
CN108336076A (zh) 2012-02-02 2018-07-27 普瑞光电股份有限公司 在模制互连结构中封装仅具有顶侧连接的光子构建块
EP2812929B1 (en) * 2012-02-10 2020-03-11 Lumileds Holding B.V. Molded lens forming a chip scale led package and method of manufacturing the same
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012103160A1 (de) * 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
DE102012211220A1 (de) * 2012-06-28 2014-01-02 Osram Opto Semiconductors Gmbh Elektrisches Bauteil und Verfahren zum Herstellen von elektrischen Bauteilen
DE102012109905B4 (de) 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
DE102012113003A1 (de) 2012-12-21 2014-04-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102013100711B4 (de) * 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013202906A1 (de) * 2013-02-22 2014-08-28 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013202902B4 (de) * 2013-02-22 2021-06-17 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102013104270A1 (de) * 2013-04-26 2014-10-30 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
KR102049445B1 (ko) * 2013-05-31 2019-11-28 삼성디스플레이 주식회사 레이저 빔 조사 장치 및 이를 이용한 유기 발광 디스플레이 장치의 제조 방법
CN103681319B (zh) * 2013-12-18 2016-08-17 常州星海电子有限公司 一种二极管的制备工艺
DE102014102183A1 (de) * 2014-02-20 2015-08-20 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102014102810A1 (de) 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
JP5796649B2 (ja) * 2014-03-06 2015-10-21 日亜化学工業株式会社 光半導体装置及びその製造方法
JP5904232B2 (ja) * 2014-04-28 2016-04-13 大日本印刷株式会社 Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
DE102015211185A1 (de) * 2015-06-18 2016-12-22 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015114010A1 (de) * 2015-08-24 2017-03-02 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement, Verfahren zur Herstellung eines optoelektronischen Bauelements und Verfahren zum Betrieb eines optoelektronischen Bauelements
DE102015114662A1 (de) 2015-09-02 2017-03-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
JP6183726B2 (ja) * 2015-12-01 2017-08-23 大日本印刷株式会社 Ｌｅｄ素子載置部材、ｌｅｄ素子載置基板およびその製造方法、ならびにｌｅｄ素子パッケージおよびその製造方法
FR3046298B1 (fr) * 2015-12-23 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique d’emission de lumiere
DE102016108369A1 (de) * 2016-05-04 2017-11-09 Osram Opto Semiconductors Gmbh Optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
DE102017105235B4 (de) 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
WO2018202280A1 (en) * 2017-05-02 2018-11-08 Osram Opto Semiconductors Gmbh Production of a chip module
DE102017126268A1 (de) 2017-11-09 2019-05-09 Osram Opto Semiconductors Gmbh Träger, Anordnung mit einem Substrat und einem Träger und Verfahren zum Herstellen eines Trägers
EP3591345B1 (de) * 2018-07-02 2020-11-11 Dr. Johannes Heidenhain GmbH Verfahren zur herstellung einer lichtquelle für eine sensoreinheit einer positionsmesseinrichtung sowie eine positionsmesseinrichtung
DE102021118354A1 (de) * 2021-07-15 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verkapselung von seitenemittierenden laserpackages mittels vacuum injection molding

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168237A (ja) * 1997-08-13 1999-03-09 Sony Corp 半導体発光装置および半導体装置
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609475A (en) * 1970-05-04 1971-09-28 Hewlett Packard Co Light-emitting diode package with dual-colored plastic encapsulation
US3971747A (en) * 1975-04-11 1976-07-27 Dow Corning Corporation Curable compositions
JPS548486A (en) * 1977-06-21 1979-01-22 Hisashi Araki Bidirectional luminous diode
JPS59151477A (ja) * 1983-02-17 1984-08-29 Toyoda Gosei Co Ltd 発光ランプ
FR2592221B1 (fr) * 1985-12-20 1988-02-12 Radiotechnique Compelec Procede d'encapsulation d'un composant electronique au moyen d'une resine synthetique
US4843280A (en) * 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
JPH02147331A (ja) * 1988-11-30 1990-06-06 Kobe Steel Ltd 絶縁皮膜を有する電磁鋼板
US5167556A (en) * 1990-07-03 1992-12-01 Siemens Aktiengesellschaft Method for manufacturing a light emitting diode display means
US5331512A (en) * 1992-04-16 1994-07-19 Orton Kevin R Surface-mount LED
JP3992301B2 (ja) * 1995-04-26 2007-10-17 シチズン電子株式会社 チップ型発光ダイオード
DE19549818B4 (de) * 1995-09-29 2010-03-18 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiter-Bauelement
DE19638667C2 (de) * 1996-09-20 2001-05-17 Osram Opto Semiconductors Gmbh Mischfarbiges Licht abstrahlendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP3337405B2 (ja) * 1996-12-27 2002-10-21 シャープ株式会社 発光表示素子およびその電気配線基板への接続方法ならびに製造方法
JP3673621B2 (ja) * 1997-07-30 2005-07-20 ローム株式会社 チップ型発光素子
JP3461720B2 (ja) * 1998-04-20 2003-10-27 松下電器産業株式会社 樹脂封止型半導体装置
JP3618551B2 (ja) * 1998-06-30 2005-02-09 株式会社東芝 光半導体モジュール
US5914501A (en) * 1998-08-27 1999-06-22 Hewlett-Packard Company Light emitting diode assembly having integrated electrostatic discharge protection
JP4215306B2 (ja) * 1998-08-27 2009-01-28 シチズン電子株式会社 半導体のパッケージおよびその製造方法
DE19911477A1 (de) * 1999-03-15 2000-09-21 Intron Jena Ges Fuer Digitale Sandwichanordnung, insbesondere bestehend aus einem geprägten metallischen Kennzeichnungsschild und einer Rückseitenbeschichtung, sowie Verfahren zum Herstellen einer derartigen Sandwichanordnung
DE19964252A1 (de) * 1999-12-30 2002-06-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement für eine LED-Weißlichtquelle
EP1122778A3 (en) * 2000-01-31 2004-04-07 Sanyo Electric Co., Ltd. Circuit device and manufacturing method of circuit device
JP2001223305A (ja) * 2000-02-10 2001-08-17 Matsushita Electric Ind Co Ltd 樹脂封止半導体装置
JP2001223390A (ja) * 2000-02-10 2001-08-17 Sharp Corp 半導体発光装置およびその製造方法
DE10008203B4 (de) * 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP2001244508A (ja) * 2000-02-25 2001-09-07 Bunkyo So 表面実装ｌｅｄのパッケージおよびその製造方法
JP3679687B2 (ja) * 2000-06-08 2005-08-03 三洋電機株式会社 混成集積回路装置
TW506236B (en) * 2000-06-09 2002-10-11 Sanyo Electric Co Method for manufacturing an illumination device
US6667544B1 (en) * 2000-06-30 2003-12-23 Amkor Technology, Inc. Stackable package having clips for fastening package and tool for opening clips
DE10038213A1 (de) * 2000-08-04 2002-03-07 Osram Opto Semiconductors Gmbh Strahlungsquelle und Verfahren zur Herstellung einer Linsensform
US6545364B2 (en) * 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
JP3614776B2 (ja) * 2000-12-19 2005-01-26 シャープ株式会社 チップ部品型ｌｅｄとその製造方法
JP4545956B2 (ja) * 2001-01-12 2010-09-15 ローム株式会社 半導体装置、およびその製造方法
US6547249B2 (en) * 2001-03-29 2003-04-15 Lumileds Lighting U.S., Llc Monolithic series/parallel led arrays formed on highly resistive substrates
DE10117889A1 (de) * 2001-04-10 2002-10-24 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement sowie Verfahren zu dessen Herstellung
DE10140831A1 (de) * 2001-08-21 2003-03-13 Osram Opto Semiconductors Gmbh Leiterrahmen und Gehäuse für ein strahlungsemittierendes Bauelement, strahlungsemittierendes Bauelement und Anzeige- und/oder Beleuchtungsanordnung mit strahlungsemittierenden Bauelementen
CN100359703C (zh) * 2001-08-21 2008-01-02 奥斯兰姆奥普托半导体有限责任公司 辐射构件及其引线框和壳体及带辐射构件的显示装置和/或照明装置
JP2003086750A (ja) * 2001-09-11 2003-03-20 Rohm Co Ltd 電子部品の製造方法
WO2003034508A1 (en) * 2001-10-12 2003-04-24 Nichia Corporation Light emitting device and method for manufacture thereof
TW546799B (en) * 2002-06-26 2003-08-11 Lingsen Precision Ind Ltd Packaged formation method of LED and product structure
DE10237403B4 (de) * 2002-08-12 2004-07-29 Infineon Technologies Ag Opto-elektronisches Sende- und/oder Empfangsmodul und optischer Stecker
US6686609B1 (en) * 2002-10-01 2004-02-03 Ultrastar Limited Package structure of surface mounting led and method of manufacturing the same
JP2004207277A (ja) * 2002-12-20 2004-07-22 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP2005079329A (ja) * 2003-08-29 2005-03-24 Stanley Electric Co Ltd 表面実装型発光ダイオード
JP2005167091A (ja) * 2003-12-04 2005-06-23 Nitto Denko Corp 光半導体装置
TWI275189B (en) * 2003-12-30 2007-03-01 Osram Opto Semiconductors Gmbh Radiation-emitting and/or radiation-receiving semiconductor component and method for producing such component
US7183588B2 (en) * 2004-01-08 2007-02-27 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Light emission device
TWI241034B (en) * 2004-05-20 2005-10-01 Lighthouse Technology Co Ltd Light emitting diode package
JP4686248B2 (ja) * 2005-04-28 2011-05-25 スタンレー電気株式会社 光半導体装置、及び光半導体装置製造方法
US20070001182A1 (en) * 2005-06-30 2007-01-04 3M Innovative Properties Company Structured phosphor tape article

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1168237A (ja) * 1997-08-13 1999-03-09 Sony Corp 半導体発光装置および半導体装置
JP2001326295A (ja) * 2000-05-15 2001-11-22 Rohm Co Ltd 半導体装置および半導体装置製造用フレーム
JP2002314138A (ja) * 2001-04-09 2002-10-25 Toshiba Corp 発光装置
JP2003174200A (ja) * 2001-12-07 2003-06-20 Hitachi Cable Ltd 発光装置及びその製造方法、ならびに発光装置の製造に用いるリードフレーム

Also Published As

Publication number Publication date
CN101300688A (zh) 2008-11-05
CN101300688B (zh) 2012-04-04
KR20080042911A (ko) 2008-05-15
TWI316747B (en) 2009-11-01
EP1920470A1 (de) 2008-05-14
WO2007025515A1 (de) 2007-03-08
DE102005041064B4 (de) 2023-01-19
US20090212316A1 (en) 2009-08-27
EP1920470B1 (de) 2018-04-04
TW200746371A (en) 2007-12-16
DE102005041064A1 (de) 2007-03-01
JP2009506556A (ja) 2009-02-12
JP5618481B2 (ja) 2014-11-05

Similar Documents

Publication Publication Date Title
KR101314374B1 (ko) 표면 실장 가능한 광전 반도체소자 및 그 제조 방법
US8723211B2 (en) Optoelectronic device with housing body
EP3150352B1 (en) Semiconductor package
KR102100253B1 (ko) 다수의 광전자 반도체 소자의 제조 방법
US7880188B2 (en) Illumination device
KR101456729B1 (ko) 반도체칩 및 반도체칩의 제조 방법
KR101602977B1 (ko) 발광 장치
US7875897B2 (en) Light emitting device
US8058662B2 (en) Light emitting diode and method of fabricating the same
CN106663659B (zh) 可表面安装的半导体器件及其制造方法
KR20130066635A (ko) 광전자 소자 그리고 광전자 소자 및 복합 구조물을 제조하기 위한 방법
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
KR20130058721A (ko) 표면 장착 가능한 광전자 소자 그리고 표면 장착 가능한 광전자 소자를 제조하기 위한 방법
KR101176672B1 (ko) 방사선을 방출하거나 방사선을 수신하는 반도체 소자 및 그 제조 방법
KR20150109367A (ko) 복수의 광전자 소자의 제조 방법 및 광전자 소자
CN109328400A (zh) 发光器件封装和光源设备
KR101982626B1 (ko) 발광 소자 및 이를 구비한 조명 장치
EP2237328B1 (en) Method for producing a plurality of optoelectronic semiconductor components and optoelectronic semiconductor component
US9455383B2 (en) Molded package for light emitting device and light emitting device using the same
CN110635015A (zh) 封装、发光装置以及它们的制造方法
KR20190086143A (ko) 발광소자 패키지 및 광원 장치
KR20130051095A (ko) 리드 프레임, 그 제조방법 및 이를 이용한 발광 다이오드 패키지
KR20190031093A (ko) 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant