KR20160032221A - 발광 디바이스들의 웨이퍼의 다이싱 - Google Patents

발광 디바이스들의 웨이퍼의 다이싱 Download PDF

Info

Publication number
KR20160032221A
KR20160032221A KR1020167004092A KR20167004092A KR20160032221A KR 20160032221 A KR20160032221 A KR 20160032221A KR 1020167004092 A KR1020167004092 A KR 1020167004092A KR 20167004092 A KR20167004092 A KR 20167004092A KR 20160032221 A KR20160032221 A KR 20160032221A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
wafer
emitting device
cutting
Prior art date
Application number
KR1020167004092A
Other languages
English (en)
Inventor
사티아나라야나 라오 페다다
프랭크 엘. 웨이
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20160032221A publication Critical patent/KR20160032221A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H01L33/0079—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Abstract

일부 실시예들은 n형 영역과 p형 영역 사이에 배치된 발광 층을 갖는 III-질화물 발광 디바이스를 포함한다. 유리 층이 III-질화물 발광 디바이스에 연결된다. 파장 변환 층이 III-질화물 발광 디바이스와 유리 층 사이에 배치된다. 유리 층은 III-질화물 발광 디바이스보다 더 좁다.

Description

발광 디바이스들의 웨이퍼의 다이싱{DICING A WAFER OF LIGHT EMITTING DEVICES}
본 발명은 발광 디바이스들의 웨이퍼를 다이싱하는 것에 관한 것이다.
현재 이용가능한 가장 효율적인 광원들 중에는, 발광 다이오드들(LED들), 공진 공동 발광 다이오드들(resonant cavity light emitting diodes)(RCLED들), 수직 공동 레이저 다이오드들(vertical cavity laser diodes)(VCSEL들) 및 단면 발광 레이저들(edge emitting lasers)을 비롯한 반도체 발광 디바이스들이 있다. 가시 스펙트럼에 걸쳐 동작할 수 있는 고휘도 발광 디바이스들의 제조에 있어서 현재 관심 대상인 재료계들은, III-질화물 재료들로 또한 지칭되는, III-V족 반도체들, 특히 갈륨, 알루미늄, 인듐 및 질소의 2원, 3원 및 4원 합금들을 포함한다. 전형적으로, III-질화물 발광 디바이스들은, 유기 금속 화학 증착(metal-organic chemical vapor deposition)(MOCVD), 분자 빔 에피택시(molecular beam epitaxy)(MBE) 또는 다른 에피택셜 기술들에 의해 사파이어, 실리콘 탄화물, III-질화물 또는 다른 적합한 기판 상에, 상이한 조성 및 도펀트 농도의 반도체 층들의 스택을 에피택셜 성장시킴으로써 제조된다. 종종, 스택은, 기판 위에 형성되며 예를 들어 Si로 도핑된 하나 이상의 n형 층, n형 층 또는 층들 위에 형성되는 활성 영역에서의 하나 이상의 발광 층, 및 활성 영역 위에 형성되며 예를 들어 Mg로 도핑된 하나 이상의 p형 층을 포함한다. n형 영역 및 p형 영역 상에 전기 콘택들이 형성된다.
본 발명의 목적은, 발광 디바이스, 파장 변환 층 및 투명 층을 포함하는 웨이퍼를 다이싱하는 방법을 제공하는 것이다.
일부 실시예들은 발광 디바이스들의 웨이퍼를 다이싱하는 방법을 포함한다. 웨이퍼는 유리 층; 유전체에 의해 분리되는 복수의 발광 디바이스들을 포함하는 발광 디바이스 층; 및 유리 층과 발광 디바이스 층 사이에 배치된 파장 변환 층을 포함한다. 이 방법은 금속-본딩 다이아몬드 그릿 블레이드(metal-bonded diamond grit blade)를 사용하여 유전체의 영역에서 웨이퍼를 소잉(sawing)하는 단계를 포함한다.
일부 실시예들은 발광 디바이스들의 웨이퍼를 다이싱하는 방법을 포함한다. 웨이퍼는 투명 층; 유전체에 의해 분리되는 복수의 발광 디바이스들을 포함하는 발광 디바이스 층; 및 투명 층과 발광 디바이스 층 사이에 배치된 파장 변환 층을 포함한다. 이 방법은 제1 절단 프로세스에서 웨이퍼의 두께의 제1 부분을 절단하는 단계; 및 제2 절단 프로세스에서 웨이퍼의 남은 두께를 절단하는 단계를 포함한다.
일부 실시예들은 n형 영역과 p형 영역 사이에 배치된 발광 층을 갖는 III-질화물 발광 디바이스를 포함한다. 유리 층이 III-질화물 발광 디바이스에 연결된다. 파장 변환 층이 III-질화물 발광 디바이스와 유리 층 사이에 배치된다. III-질화물 발광 디바이스의 상부 표면에 평행한 평면에서, 유리 층은 III-질화물 발광 디바이스보다 작은 측방향 크기(lateral extent)를 갖는다.
도 1은 LED들, 파장 변환 층 및 투명 층을 포함하는 웨이퍼를 도시한다.
도 2는 LED의 일례를 도시한다.
도 3은 다이싱 프레임 상에 배치된 도 1의 웨이퍼를 도시한다.
도 4a는 넓은 블레이드(wide blade)로 웨이퍼를 부분적으로 소잉하는 것을 도시한다. 도 4b는 좁은 블레이드(narrow blade)로 도 4a의 웨이퍼의 남은 두께를 통해 소잉하는 것을 도시한다.
도 5a는 넓은 블레이드로 웨이퍼를 부분적으로 소잉하는 것을 도시한다. 도 5b는 절제 레이저(ablation laser)로 도 5a의 웨이퍼의 남은 두께를 통해 절단하는 것을 도시한다.
도 6a는 좁은 블레이드로 웨이퍼를 부분적으로 소잉하는 것을 도시한다. 도 6b는 웨이퍼를 뒤집어서 넓은 블레이드로 도 6a의 웨이퍼의 남은 두께를 통해 소잉하는 것을 도시한다.
도 7a는 절제 레이저로 웨이퍼를 부분적으로 절단하는 것을 도시한다. 도 7b는 웨이퍼를 뒤집어서 넓은 블레이드로 도 7a의 웨이퍼의 남은 두께를 통해 소잉하는 것을 도시한다.
도 8a는 절제 레이저로 웨이퍼를 부분적으로 절단하는 것을 도시한다. 도 8b는 웨이퍼를 뒤집어서 도 8a의 웨이퍼의 남은 두께를 스크라이빙(scribing) 및 브레이킹(breaking)하는 것을 도시한다.
도 9a는 좁은 블레이드로 웨이퍼를 부분적으로 소잉하는 것을 도시한다. 도 9b는 웨이퍼를 뒤집어서 도 9a의 웨이퍼의 남은 두께를 스크라이빙 및 브레이킹하는 것을 도시한다.
이하의 예들에서 반도체 발광 디바이스들은 청색 또는 UV 광을 방출하는 III-질화물 LED들이지만, 레이저 다이오드들과 같은 LED들 외의 반도체 발광 디바이스들, 및 다른 III-V 재료들, III-인화물, III-비화물, II-VI 재료들, ZnO, 또는 Si계 재료들과 같은 다른 재료계들로 이루어진 반도체 발광 디바이스들이 사용될 수 있다.
도 1은 III-질화물 LED들의 웨이퍼(100)의 일부를 도시한다. 복수의 LED들(10)이 파장 변환 층(14)과 투명 층(16) 상에 부착된다. 일부 실시예들에서는 파장 변환 층(14)이 투명 층(16)과 LED들(10) 사이에 배치된다.
파장 변환 층(14)은 예를 들어 실리콘 등의 투명 재료 내에 배치된 분말 인광체(powder phosphor) 등의 파장 변환 입자들일 수 있다. 파장 변환 층(14)은, LED(10)와 별도로 형성된 다음에 LED들(10)의 웨이퍼 상에 라미네이트되는 연성 필름일 수 있다.
투명 층(16)은 예를 들어 유리 층일 수 있다. 일부 실시예에서는, 투명 층(16)은 산란 입자나 파장 변환 입자 등의 다른 불투명 재료를 포함할 수 있다.
에폭시 등의 유전체 재료(빗금 부분)(12)가 이웃하는 LED들(10)을 분리한다. 반사 입자 등의 다른 재료들이 유전체 재료에 배치될 수 있다.
도 2는 단일의 LED(10)의 일례를 도시한다. 임의의 적합한 반도체 발광 디바이스가 사용될 수 있으며, 본 발명의 실시예들은 도 2에 도시된 디바이스에 제한되지 않는다. 도 2에 도시된 LED와 도 1에 도시된 웨이퍼(100)의 일부는 다음과 같이 형성될 수 있다. 반도체 구조체(22)는 관련 기술분야에 공지된 바와 같이 성장 기판(20) 상에 성장된다. 성장 기판은 종종 사파이어이지만, 예를 들어 SiC, Si, GaN 또는 복합 기판과 같은 임의의 적합한 기판일 수 있다. 반도체 구조체(22)는 n형 영역과 p형 영역 사이에 삽입된 발광 또는 활성 영역을 포함한다. n형 영역(24)이 먼저 성장될 수 있고, 예를 들어, 발광 영역이 광을 효율적으로 방출하는데 바람직한 특정 광학, 재료 또는 전기 특성들을 위해 설계된 n형 또는 심지어는 p형 디바이스 층들, 및 n형이거나 의도적으로 도핑되지 않을 수 있는 성장 기판의 제거를 용이하게 하도록 설계된 층들, 및/또는 버퍼 층들 또는 핵형성 층들과 같은 준비 층들을 비롯하여, 상이한 조성 및 도펀트 농도의 다수의 층을 포함할 수 있다. 발광 또는 활성 영역(26)이 n형 영역 위에 성장된다. 적합한 발광 영역들의 예들은 단일의 두꺼운 또는 얇은 발광 층, 또는 장벽 층들에 의해 분리되는 다수의 얇은 또는 두꺼운 발광 층을 포함하는 다중 양자 우물 발광 영역을 포함한다. 다음에, 발광 영역 위에 p형 영역(28)이 성장될 수 있다. n형 영역(24)과 마찬가지로, p형 영역(28)은, n형 층들 또는 의도적으로 도핑되지 않은 층들을 비롯하여, 상이한 조성, 두께 및 도펀트 농도의 다수의 층을 포함할 수 있다.
반도체 구조체의 성장 후, p형 영역(28)의 표면 상에 p-콘택(30)이 형성된다. 종종, p-콘택(30)은, 반사 금속 및 반사 금속의 일렉트로마이그레이션을 방지하거나 감소시킬 수 있는 보호 금속(guard metal) 등의 다수의 전도성 층을 포함한다. 반사 금속은 종종 은이지만, 임의의 적합한 재료 또는 재료들이 사용될 수 있다. p-콘택(30)의 형성 후, 활성 영역(26), p형 영역(28) 및 p-콘택(30)의 일부가 제거되어, n-콘택(32)이 형성되는 n형 영역(24)의 일부를 노출시킨다. n-콘택(32) 및 p-콘택(30)은 실리콘의 산화물 또는 임의의 다른 적합한 재료 등의 유전체(34)(빗금으로 도시됨)로 충전될 수 있는 갭에 의해 전기적으로 격리된다. 다수의 n-콘택 비아들이 형성될 수 있고; n-콘택(32) 및 p-콘택(30)은 도 2에 도시된 배열에 제한되지 않는다. n-콘택 및 p-콘택은, 관련 기술분야에 공지된 바와 같이, 유전체/금속 스택을 갖는 본드 패드들을 형성하기 위해 재분포될 수 있다.
두꺼운 금속 패드(36 및 38)가 n-콘택 및 p-콘택 상에 형성되어 전기적으로 연결된다. 패드(38)는 n-콘택(32)에 전기적으로 연결된다. 패드(36)는 p-콘택(30)에 전기적으로 연결된다. 패드(36 및 38)는 유전체 재료로 충전될 수 있는 갭(40)에 의해 서로 전기적으로 격리된다. 갭(40)은 일부 실시예에서는 이웃하는 LED들(10)을 분리하는 동일한 유전체 재료(12)로, 일부 실시예에서는 상이한 고체 재료로, 또는 일부 실시예에서는 공기로 충전될 수 있다. 갭(40)은 빗금으로 도시되어 있다. 패드(38)는 p-콘택(30)의 일부 위에 연장될 수 있는 유전체(34)에 의해 p-콘택(30)으로부터 전기적으로 격리된다. 패드(36 및 38)는 도금이나 임의의 다른 적합한 기술에 의해 형성되는 예를 들어 금, 구리, 합금 또는 임의의 다른 적합한 재료일 수 있다. 일부 실시예에서, 패드(36 및 38)는 성장 기판(20)이 제거될 수 있도록 반도체 구조체(22)를 지지할 만큼 충분히 두껍다. 이 경우, 유전체 재료(12)는 격리된 LED들의 웨이퍼에 대해 구조적 지지를 제공한다.
많은 개별적인 LED들(10)이 단일의 웨이퍼 상에 형성된다. 이웃하는 LED들(10) 간의 영역(42)에서, 반도체 구조체는 도 2에 도시된 바와 같이 기판(20)을 아래로 에칭함으로써 완전히 제거되거나, 또는 반도체 구조체는 전기적 절연 층까지 아래로 에칭된다. 도 1과 관련하여 상술한 바와 같이, 유전체 재료(12)는 LED들(10) 간의 영역(42)에 배치된다. 유전체 재료(12)는 다이싱 등의 후속 프로세스 동안에 LED들(10)의 측면을 기계적으로 지지 및/또는 보호할 수 있다. 유전체 재료(12)는 또한 LED들(10)의 측면으로부터 탈출하는 광의 양을 감소시키거나 이러한 탈출을 방지하도록 형성될 수 있다. 유전체 재료(12)는 예를 들어 에폭시나 임의의 다른 적합한 재료일 수 있고, 오버몰딩(overmolding), 스핀 코팅(spin-coating), 또는 임의의 다른 퇴적 기술을 포함하는 임의의 적합한 기술에 의해 형성될 수 있다. 유전체 재료(12)는 패드(36 및 38)의 저부 위에 연장되도록 형성될 수 있다(도 2에는 도시되지 않음). 패드(36 및 38) 위의 과도한 재료는 예를 들어 마이크로 비드 블라스팅(micro bead blasting) 등의 임의의 적합한 기술에 의해 제거될 수 있다. 일부 실시예에서, 과도한 유전체 재료(12)를 제거하면, 유전체 재료(12)의 저부 표면, 재료(40)의 저부 표면 및 패드(36 및 38)의 저부 표면을 포함하는 평면 표면이 초래된다. 다음에, 패드(36 및 38)는, 도 2에 도시된 바와 같이, 유전체 재료(12)의 레벨 아래로 연장되는 연장부(36A 및 38A)를 패터닝 및 퇴적함으로써 연장될 수 있다.
도 1에 도시된 구조체를 형성하기 위해서, 성장 기판은 LED들(10)의 웨이퍼로부터 제거된다. 성장 기판은 예를 들어 레이저 용융(laser melting), 에칭, 그라인딩과 같은 기계적 기술, 또는 임의의 다른 적합한 기술에 의해 제거될 수 있다. LED들(10)의 반도체 구조체(22)는 성장 기판의 제거 후에 씨닝될 수 있고/있거나, 노출된 상부 표면은 예를 들어 LED들(10)로부터의 광 추출을 향상시키기 위해 조면화, 텍스쳐화 또는 패터닝될 수 있다.
파장 변환 층(14)은 성장 기판의 제거에 의해 노출된 LED들(10)의 표면에 연결된다. 예를 들어 파장 변환 층(14)은 LED들(10) 위에 라미네이트될 수 있다.
파장 변환 층(14)은 LED들(10)과 별도로 형성될 수 있다. 파장 변환 층은 LED들에 의해 방출된 광을 흡수하고, 하나 이상의 상이한 파장의 광을 방출한다. LED들에 의해 방출된 변환되지 않은 광은 종종 구조체로부터 추출된 광의 최종 스펙트럼의 부분이지만, 그것이 필요하지는 않다. 일반적인 조합들의 예들은, 황색-방출 파장 변환 재료와 결합된 청색-방출 LED, 녹색-방출 및 적색-방출 파장 변환 재료들과 결합된 청색-방출 LED, 청색-방출 및 황색-방출 파장 변환 재료들과 결합된 UV-방출 LED, 및 청색-방출, 녹색-방출 및 적색-방출 파장 변환 재료들과 결합된 UV-방출 LED를 포함한다. 구조체로부터 방출된 광의 스펙트럼을 조정하기 위해서 다른 컬러의 광을 방출하는 파장 변환 재료들이 부가될 수 있다.
파장 변환 층은, 통상의 인광체들, 유기 인광체들, 양자점들, 유기 반도체들, II-VI 또는 III-V 반도체들, II-VI 또는 III-V 반도체 양자점들 또는 나노결정들, 염료들, 폴리머들, 또는 발광(luminesce)하는 다른 재료들과 같은 하나 이상의 파장 변환 재료가 로딩된 실리콘 또는 수지 등의 적합한 투명 재료이다. 이하의 설명은 실리콘 내의 인광체를 언급하지만, 임의의 적합한 파장 변환 재료 또는 재료들과 임의의 적합한 투명 재료가 사용될 수 있다. 예를 들어 산란을 야기시키거나 필름의 굴절률을 변경하는 넌-파장 변환 재료가 파장 변환 필름에 부가될 수 있다.
파장 변환 층은 지지 필름의 롤 상에 형성될 수 있다. 지지 필름은 예를 들어 임의의 적합한 치수의 에틸 테트라플루오로 에틸렌(ethyl tetra fluoro ethylene)(ETFE) 포일 등의 상업적으로 입수가능한 폴리머일 수 있다. 파장 변환 층을 형성하기 위해서, 인광체 분말이 실리콘 또는 다른 적합한 바인더와 혼합되어 슬러리를 형성하고, 슬러리는 연속적 프로세스(롤이 연속적으로 디스펜싱되는 것으로 가정함)에서 지지 필름 상에 미리 결정된 두께로 스프레이되거나 다른 방식으로 퇴적된다. 일 실시예에서, YAG 인광체(황색-녹색)가 사용된다. 다른 실시예에서, 인광체는 적색 및 녹색 인광체들과 혼합된다. 임의의 컬러의 광을 만들기 위해 LED 광과 함께 인광체들의 임의의 조합이 사용될 수 있다. 인광체의 밀도, 층의 두께, 및 인광체들의 조합 또는 인광체의 타입은 LED 다이와 인광체(들)의 조합에 의해 방출되는 광이 목표 화이트 포인트(target white point) 또는 다른 원하는 컬러를 갖도록 선택된다. 일 실시예에서, 인광체/실리콘 층은 약 30-200 마이크로미터 두께일 것이다. 광 산란 재료들(예를 들어 실리카, TiO2) 등의 다른 불활성 무기 입자도 또한 슬러리에 포함될 수 있다. 파장 변환 층은 일부 실시예들에서는 다수의 파장 변환 층들을 포함할 수 있고, 일부 실시예들에서는 넌-파장 변환 층들을 포함할 수 있다.
다음에, 슬러리는 예컨대 적외선 광이나 다른 열원에 의해 건조된다. 파장 변환 층은 그것의 컬러 변환에 대해 시험되고, 특정 범위의 피크 파장을 발생시키는 특정한 LED 다이에 매칭될 수 있다.
LED들(10) 위에 파장 변환 층을 라미네이트하기 위해서, 파장 변환 층은 LED들(10) 위에 펼쳐질 수 있다. 파장 변환 층(14)은 가열되어 연화시킬 수 있다. 웨이퍼의 주변부 둘레에 기밀 밀봉(airtight seal)이 형성될 수 있다. 파장 변환 층(14)과 LED들(10) 사이의 남은 공기를 제거하도록 진공이 생성된다. 파장 변환 층(14)과 LED들(10) 사이의 공기는 파장 변환 층(14) 내의 작은 기공을 통해 탈출할 수 있다. 다음에, 챔버를 가압하기 위해 공기가 챔버에 진입하는 것이 허용되어, 파장 변환 층(14)을 LED들(10) 상으로 가압한다.
라미네이션 이외의 임의의 다른 적합한 기술이 파장 변환 층(14)을 LED(10)에 부착하는데 이용될 수 있다.
다음에, 투명 층(16)이 파장 변환 층(14)에 부착된다. 투명 층(16)은 예를 들어 실리콘 등의 적합한 접착제에 의해 파장 변환 층(14)에 부착되는 미리 형성된 유리 웨이퍼일 수 있다.
다음에, 도 1에 도시된 웨이퍼는 개별적인 LED들(10) 또는 LED들(10)의 그룹들로 다이싱될 수 있다. 도 3에서, 도 1의 구조체는 다이싱 프레임(44)에 배치된다. 파선으로 도시된 다이싱 스트리트들(46)에서, 상이한 기계적 특성을 갖는 3개의 다른 재료가 다이싱되어야 한다: 일반적으로 유리이며, 강성이고 깨지기 쉬운 투명 재료(16); 일반적으로 인광체 입자가 내부 분산된 실리콘 기반 라미네이션 층이며, 연성이고 거의 점성이 있지만, 거친 파장 변환 층(14); 및 일반적으로 실리카 입자 필러를 갖는 에폭시이며 깨지기 쉬운 LED들(10) 간의 유전체 재료(12).
투명 층(16)은 전형적으로 웨이퍼의 가장 두꺼운 부분이다. 유전체 재료(12)는 일부 실시예들에서 적어도 30㎛ 두께이며, 일부 실시예들에서 60㎛ 이하의 두께일 수 있고; 파장 변환 층(14)은 일부 실시예들에서 적어도 50㎛ 두께이며, 일부 실시예들에서 100㎛ 이하의 두께일 수 있고, 투명 재료(16)는 일부 실시예들에서 적어도 100㎛ 두께이며, 일부 실시예들에서 300㎛ 이하의 두께일 수 있다.
베어 유리(bare glass) 웨이퍼는 전형적으로 기계적 톱(mechanical saw) 상의 수지-본딩 다이아몬드 그릿 블레이드들을 사용하여 다이싱된다. 기계적 블레이드 다이싱은 마모(abrasion)에 의존한다. 블레이드는 지정된 크기의 다이아몬드 그릿들을 함께 유지하기 위해 상이한 타입의 바인딩 재료를 사용함으로써 형성된다. 절단 동안, 새롭게 노출된 다이아몬드 입자들의 선단들이 웨이퍼에 대하여 연속적으로 긁는다. 웨이퍼는 소잉 동안 블레이드 상의 마모를 생성한다. 다이아몬드의 선단들이 무뎌짐에 따라, 다이아몬드 조각들이 블레이드에서 떨어지고, 새로운 조각들이 나타난다. 소잉에 의해 생성된 마모 잔해는 블레이드에서 떨어진 다이아몬드에 의해 형성된 포켓들에 운반된다. 유리는 마모에 저항성이 있으므로, 노출된 다이아몬드 선단들은 빨리 무뎌진다. 따라서, 유리는 통상적으로 수지와 같은 연성 바인딩 재료를 갖는 블레이드로 소잉되고, 그에 의해 최외측 다이아몬드는 쉽게 떨어져, 블레이드의 절단력(cutting power)을 유지하기 위해 새로운 다이아몬드를 노출시킨다. 금속과 같은 강성 바인딩 재료는, 유리와 같은 내마모성 재료를 소잉할 때, 블레이드를 용융시키기에 충분한 열을 발생시킬 수 있다.
블레이드 제조의 제한으로 인해, 가장 얇은 가능한 수지-본딩 블레이드는 50-100㎛ 폭이어서, 이러한 블레이드가 웨이퍼 상에 사용될 때 55-110㎛의 커프 폭(kerf widths)을 초래한다. 금속-본딩 블레이드들은 15-20㎛ 폭으로 이루어질 수 있어, 20-25㎛의 커프 폭을 초래한다. 도 1에 도시된 각각의 웨이퍼는 에피택셜 성장된 반도체 웨이퍼를 포함한다. 이러한 웨이퍼들은 제조에 고비용이 소요된다. 따라서, 커프 폭은 고비용의 에피택셜 재료의 낭비를 감소시키기 위해 가능한 한 좁게 유지된다. 통상의 수지-본딩 블레이드들은 도 1에 도시된 웨이퍼를 다이싱하는데 바람직하지 않은데, 그 이유는 커프 폭이 다량의 에피택셜 재료를 낭비하고, 이는 LED를 제조하는 비용을 증가시킬 수 있기 때문이다.
본 발명의 실시예들에서, 도 1에 도시된 웨이퍼와 같이 파장 변환 층을 포함하는 웨이퍼를 다이싱하기 위해 얇은 금속-본딩 다이아몬드 그릿 다이싱 블레이드가 사용된다. 파장 변환 층에서의 파장 변환 입자들, 전형적으로는 인광체 입자들, 및 SiO2 필러들과 같은 유전체 재료(12)에서의 선택적인 입자들의 존재는 마모 레벨을 유지하는 블레이드에 대한 자기-드레싱 효과(self-dressing effect)를 생성한다. 입자들은 강성이고, 많으며(예를 들어, 일부 실시예들에서는 층들(14 및 12)의 용적의 50 내지 60%), 크다(예를 들어, 일부 실시예들에서는 10 내지 50㎛ 직경). 금속-본딩 다이싱 블레이드가 처리 속도들에서 - 일부 실시예들에서는 30,000 내지 50,000의 범위의 rpm - 이러한 입자들에 충격을 가할 때, 웨이퍼에 의한 블레이드 상에서의 반대-마모(counter-abrasion)는 블레이드의 외측 층에 대해 실질적으로 균일한 마모를 야기시킨다. 이러한 충격은 블레이드 상의 강성 금속-본딩이 침식될 정도로 강하고, 그에 의해 드레싱 준비와 유사하게 새로운 다이아몬드 그릿들이 블레이드의 표면에 연속적으로 나타난다. 전술한 입자들에 의한 프로세스 중의 자기-드레싱의 결과로서, 블레이드의 새롭게 나타나는 절단 표면들은 다이아몬드 무뎌짐(diamond dulling)을 방지하고, 금속-본딩 블레이드를 사용한 유리 층(16)의 다이싱을 가능하게 한다.
Si 웨이퍼 다이싱을 위해 통상적으로 사용되는 것들과 같은 얇은 금속-본딩 다이아몬드 그릿 다이싱 블레이드들이 본 발명의 실시예들에서 사용될 수 있다. 사용되는 특정 블레이드는 웨이퍼에서의 전술한 블레이드 자기-드레싱 입자들의 입자 로딩 레벨들 및 입자 크기에서의 변동에 종속할 수 있는데, 이는 LED의 의도된 응용에 의해 결정될 수 있다. 도 3에 도시된 바와 같이, 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 LED들(10)이 정렬을 위해 위로 향한다. 웨이퍼가 블레이드 상의 마모를 생성할 수 있기 때문에, 다이싱은 예를 들어 주어진 개수의 스트리트들(46)이 절단된 이후에 주기적인 간격의 블레이드 노출 체크 단계들을 포함할 수 있다. 블레이드 노출 체크 단계들에서, 블레이드의 높이 및/또는 절단 깊이는 블레이드 상의 마모를 고려하도록 조정될 수 있다.
일부 실시예들에서, 도 1에 도시된 웨이퍼는 하나보다 많은 절단 단계에서 다이싱된다. 제1 절단 단계에서, 웨이퍼의 두께의 제1 부분이 절단된다. 제2 절단 단계에서, 웨이퍼의 남은 두께가 절단된다.
얇은 금속-본딩 다이싱 블레이드들을 사용한 기계적 소잉 및 표면 절제 레이저 스크라이빙이 층들(12 및 14)을 다이싱하기 위해 이용된다. 양 기술들은 좁은 커프 폭, 예를 들어 25㎛ 미만의 커프 폭에 대해 적응될 수 있다. 층(16)은 넓은 수지-본딩 블레이드를 사용한 기계적 소잉 또는 표면-아래 레이저 스크라이빙(sub-surface laser scribing) 및 다이 브레이크 싱귤레이션의 이용에 의해 다이싱될 수 있다. 이러한 다이싱 기술들의 상이한 순열들이 아래에 설명된다.
도 4a 및 도 4b는 좁은 블레이드를 사용한 소잉과 결합되는 넓은 블레이드를 사용한 소잉을 도시한다. 도 4a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 넓은 수지-본딩 블레이드가 사용되어, 투명 층(16) 및 파장 변환 층(14)의 두께의 일부를 통하여 소잉한다. 도 4a에 도시된 소잉 프로세스는, 파장 변환 층(14) 아래의 재료(12) 및 파장 변환 층(14)의 남은 두께를 노출시키는 넓은 개구들(48)을 생성한다. 도 4b에서, 다이싱을 완료하기 위해서, 파장 변환 층(14)의 남은 두께 및 재료(12)를 통하여 소잉하는데 얇은 금속-본딩 블레이드가 사용된다. 도 4b에서의 소잉은 도 4a에서 개방된 커프(48)의 저부에서 시작한다. 도 4b에서 생성된 개구들(50)은 도 4a에서 생성된 개구들(48)보다 좁다.
도 5a 및 도 5b는 레이저 절제와 결합된 넓은 블레이드를 사용한 소잉을 도시한다. 도 5a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 넓은 수지-본딩 블레이드가 사용되어, 투명 층(16) 및 파장 변환 층(14)의 두께의 일부를 통하여 소잉한다. 도 5a에 도시된 소잉 프로세스는, 파장 변환 층(14) 아래의 재료(12) 및 파장 변환 층(14)의 남은 두께를 노출시키는 넓은 개구들(52)을 생성한다. 도 5b에서, 다이싱을 완료하기 위해서, 파장 변환 층(14)의 남은 두께 및 재료(12)를 용융시키는데 절제 레이저가 사용된다. 도 5b에서의 절제는 도 5a에서 개방된 커프(52)의 저부에서 시작한다. 도 5b에서 생성된 개구들(54)은 도 5a에서 생성된 개구들(52)보다 좁다.
도 6a 및 도 6b는 넓은 블레이드를 사용한 소잉과 결합된 좁은 블레이드를 사용한 소잉을 도시하는데, 여기서 2개의 소잉 프로세스 사이에서 웨이퍼가 뒤집힌다. 도 6a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 LED들(10)이 위로 향한다. 좁은 금속-본딩 블레이드가 사용되어, 파장 변환 층(14)의 두께의 일부 및 LED들(10) 사이의 재료(12)를 통하여 소잉한다. 도 6a에 도시된 소잉 프로세스는, 투명 층(16) 및 파장 변환 층(14)의 남은 두께를 노출시키는 좁은 개구들(56)을 생성한다. 도 6b에서, 웨이퍼가 뒤집혀서 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 다이싱을 완료하기 위해서, 파장 변환 층(14)의 남은 두께 및 투명 층(16)을 통하여 소잉하는데 넓은 수지-본딩 블레이드가 사용된다. 도 6b에서 생성된 개구들(58)은 도 6a에서 생성된 개구들(56)보다 넓다.
도 7a 및 도 7b는 넓은 블레이드를 사용한 소잉과 결합된 레이저 절제를 도시하는데, 여기서 2개의 프로세스 사이에서 웨이퍼가 뒤집힌다. 도 7a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 LED들(10)이 위로 향한다. 절제 레이저가 사용되어, 파장 변환 층(14)의 두께의 일부 또는 전부 및 LED들(10) 사이의 재료(12)를 통하여 용융시킨다. 도 7a에 도시된 절제 프로세스는, 투명 층(16) 및 파장 변환 층(14)의 남은 두께를 노출시키는 좁은 개구들(60)을 생성한다. 도 7b에서, 웨이퍼가 뒤집혀서 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 다이싱을 완료하기 위해서, 파장 변환 층(14)의 남은 두께 및 투명 층(16)을 통하여 소잉하는데 넓은 수지-본딩 블레이드가 사용된다. 도 7b에서 생성된 개구들(62)은 도 7a에서 생성된 개구들(60)보다 넓다.
도 4a, 도 4b, 도 5a, 도 5b, 도 6a, 도 6b, 도 7a 및 도 7b에서 설명된 실시예들에서, 투명 층(16)은 넓은 수지-본딩 블레이드로 다이싱된다. 넓은 수지-본딩 블레이드는 큰 커프를 생성한다. 따라서, 다이싱 이후에, 일부 실시예들에서, 투명 층(16)은 (LED(10)의 상부 표면에 평행한 평면에서), 투명 층(16)이 부착되는 LED들(10)의 그룹 또는 LED(10)보다 좁다. 예를 들어, 도 6b에 도시된 바와 같이, 투명 층(16)의 폭(600)은 LED(10)의 폭(602)보다 작을 수 있다. 다시 말하면, LED(10)의 상부 표면에 평행한 평면에서, 투명 층(16)은 LED(10)보다 작은 측방향 크기를 갖는다. 투명 층(16)은 LED(10)의 상부 표면에 평행한 하나보다 많은 평면에서 LED(10)보다 작은 측방향 크기를 가질 수 있다.
도 8a 및 도 8b는 레이저 스크라이빙 및 브레이킹과 결합된 레이저 절제를 도시하는데, 여기서 2개의 프로세스 사이에서 웨이퍼가 뒤집힌다. 도 8a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 LED들(10)이 위로 향한다. 절제 레이저가 사용되어, 파장 변환 층(14)의 두께 및 LED들(10) 사이의 재료(12)를 통하여 용융시킨다. 도 8b에서, 웨이퍼가 뒤집혀서 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 표면-아래 스크라이빙 레이저가 사용되어, 투명 층(16)의 표면 아래에 기계적 손상을 생성한다. 마지막으로, 다이싱을 완료하기 위해서, 다이 브레이커가 사용되어, 영역들(66)(도면들에서 도시되지 않음)에서 LED들(10)을 분리시킨다.
도 9a 및 도 9b는 레이저 스크라이빙 및 브레이킹과 결합된 좁은 금속-본딩 블레이드를 사용한 소잉을 도시하는데, 여기서 2개의 프로세스 사이에서 웨이퍼가 뒤집힌다. 도 9a에서, 도 1에 도시된 웨이퍼는 다이싱 프레임(44) 상에 배치되는데, 여기서 LED들(10)이 위로 향한다. 좁은 금속-본딩 블레이드가 사용되어, 파장 변환 층(14) 및 LED들(10) 사이의 재료(12)를 통하여 소잉한다. 도 9a에 도시된 소잉 프로세스는 투명 층(16)을 노출시키는 좁은 개구들(68)을 생성한다. 도 9b에서, 웨이퍼가 뒤집혀서 다이싱 프레임(44) 상에 배치되는데, 여기서 투명 층(16)이 위로 향한다. 표면-아래 스크라이빙 레이저가 사용되어, 투명 층(16)의 표면 아래에 기계적 손상을 생성한다. 마지막으로, 다이싱을 완료하기 위해서, 다이 브레이커가 사용되어, 영역들(70)에서 LED들(10)을 분리시킨다.
본 발명을 상세하게 설명하였지만, 관련 기술분야의 통상의 기술자라면, 본 개시물을 고려하면, 본 명세서에 설명된 본 발명의 개념의 사상으로부터 벗어나지 않으면서 본 발명에 대해 변형이 행해질 수 있다는 것을 인식할 것이다. 따라서, 본 발명의 범위는 도시되고 설명된 특정 실시예들에 제한되는 것으로 의도되지는 않는다.

Claims (18)

  1. 디바이스로서,
    n형 영역과 p형 영역 사이에 배치된 발광 층을 포함하는 III-질화물 발광 디바이스;
    상기 III-질화물 발광 디바이스에 연결된 유리 층; 및
    상기 III-질화물 발광 디바이스와 상기 유리 층 사이에 배치된 파장 변환 층
    을 포함하고,
    상기 III-질화물 발광 디바이스의 상부 표면에 평행한 평면에서, 상기 유리 층은 상기 III-질화물 발광 디바이스보다 작은 측방향 크기(lateral extent)를 갖는 디바이스.
  2. 제1항에 있어서,
    상기 파장 변환 층은 실리콘에 배치된 인광체를 포함하는 디바이스.
  3. 발광 디바이스들의 웨이퍼를 다이싱하는 방법으로서,
    상기 웨이퍼는,
    유리 층;
    유전체에 의해 분리되는 복수의 발광 디바이스를 포함하는 발광 디바이스 층; 및
    상기 유리 층과 상기 발광 디바이스 층 사이에 배치된 파장 변환 층
    을 포함하고,
    상기 방법은, 금속-본딩 다이아몬드 그릿 블레이드(metal-bonded diamond grit blade)를 사용하여 유전체의 영역에서 상기 웨이퍼를 소잉(sawing)하는 단계를 포함하는 방법.
  4. 제3항에 있어서,
    소잉하는 단계는, 상기 발광 디바이스 층에서 시작하여 상기 웨이퍼의 전체 두께를 통하여 소잉하는 단계를 포함하는 방법.
  5. 제3항에 있어서,
    상기 소잉하는 단계는 상기 발광 디바이스 층을 관통하는 제1 소잉 프로세스이고, 상기 방법은 상기 유리 층을 관통하는 제2 소잉 프로세스를 더 포함하고, 상기 제1 소잉 프로세스 및 상기 제2 소잉 프로세스를 위해 상이한 블레이드들이 사용되는 방법.
  6. 제5항에 있어서,
    상기 제1 소잉 프로세스는 상기 제2 소잉 프로세스 이전에 일어나는 방법.
  7. 제5항에 있어서,
    상기 제1 소잉 프로세스 동안, 상기 웨이퍼는 상기 발광 층의 표면으로부터 상기 파장 변환 층을 향하여 소잉되고,
    상기 제2 소잉 프로세스 동안, 상기 웨이퍼는 상기 유리 층의 표면으로부터 상기 파장 변환 층을 향하여 소잉되는 방법.
  8. 제5항에 있어서,
    상기 제2 소잉 프로세스는 상기 제1 소잉 프로세스 이전에 일어나고,
    상기 제2 소잉 프로세스 동안 사용되는 블레이드는 상기 금속-본딩 다이아몬드 그릿 블레이드보다 두껍고,
    상기 제1 소잉 프로세스는 상기 제2 소잉 프로세스에 의해 개방된 커프(kerf)에서 시작하는 방법.
  9. 제3항에 있어서,
    소잉하는 단계는 상기 발광 층을 통하여 소잉하는 단계를 포함하고, 상기 방법은 상기 유리 층을 스크라이빙 및 브레이킹하는 단계를 더 포함하는 방법.
  10. 제3항에 있어서,
    각각의 발광 디바이스는 n형 영역과 p형 영역 사이에 배치된 III-질화물 발광 층을 포함하고,
    상기 유전체는 에폭시에 배치된 입자들을 포함하고,
    상기 파장 변환 층은 실리콘에 배치된 인광체를 포함하는 방법.
  11. 제3항에 있어서,
    상기 유리 층은 상기 발광 디바이스 층보다 두꺼운 방법.
  12. 발광 디바이스들의 웨이퍼를 다이싱하는 방법으로서,
    상기 웨이퍼는,
    투명 층;
    유전체에 의해 분리되는 복수의 발광 디바이스를 포함하는 발광 디바이스 층; 및
    상기 투명 층과 상기 발광 디바이스 층 사이에 배치된 파장 변환 층
    을 포함하고,
    상기 방법은,
    제1 절단 프로세스에서 상기 웨이퍼의 두께의 제1 부분을 절단하는 단계; 및
    제2 절단 프로세스에서 상기 웨이퍼의 남은 두께를 절단하는 단계
    를 포함하는 방법.
  13. 제12항에 있어서,
    상기 제1 부분은 상기 투명 층을 포함하고,
    상기 제1 절단 프로세스는 수지-본딩 다이아몬드 그릿 블레이드를 사용하여 소잉하는 것을 포함하고,
    상기 제2 절단 프로세스는 절제 레이저(ablation laser)를 사용하여 상기 발광 디바이스들 사이의 상기 유전체를 절단하는 것을 포함하는 방법.
  14. 제13항에 있어서,
    상기 제2 절단 프로세스는 상기 제1 절단 프로세스에서 개방된 커프에서 시작하는 방법.
  15. 제12항에 있어서,
    상기 제1 부분은 상기 발광 디바이스 층을 포함하고,
    상기 제1 절단 프로세스는 절제 레이저를 사용하여 상기 발광 디바이스들 사이의 상기 유전체를 절단하는 것을 포함하고,
    상기 제2 절단 프로세스는 수지-본딩 다이아몬드 그릿 블레이드를 사용하여 상기 투명 층을 소잉하는 것을 포함하는 방법.
  16. 제15항에 있어서,
    상기 제1 절단 프로세스 이후에 그리고 상기 제2 절단 프로세스 이전에 상기 웨이퍼를 뒤집는 단계를 더 포함하는 방법.
  17. 제12항에 있어서,
    상기 제1 부분은 상기 발광 디바이스 층을 포함하고,
    상기 제1 절단 프로세스는 절제 레이저를 사용하여 상기 발광 디바이스들 사이의 상기 유전체를 절단하는 것을 포함하고,
    상기 제2 절단 프로세스는 상기 투명 층을 스크라이빙 및 브레이킹하는 것을 포함하는 방법.
  18. 제17항에 있어서,
    상기 제1 절단 프로세스 이후에 그리고 상기 제2 절단 프로세스 이전에 상기 웨이퍼를 뒤집는 단계를 더 포함하는 방법.
KR1020167004092A 2013-07-18 2014-07-07 발광 디바이스들의 웨이퍼의 다이싱 KR20160032221A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361847693P 2013-07-18 2013-07-18
US61/847,693 2013-07-18
PCT/IB2014/062907 WO2015008189A2 (en) 2013-07-18 2014-07-07 Dicing a wafer of light emitting devices

Publications (1)

Publication Number Publication Date
KR20160032221A true KR20160032221A (ko) 2016-03-23

Family

ID=51492393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167004092A KR20160032221A (ko) 2013-07-18 2014-07-07 발광 디바이스들의 웨이퍼의 다이싱

Country Status (7)

Country Link
US (1) US10707387B2 (ko)
EP (3) EP3118903B1 (ko)
JP (1) JP6568062B2 (ko)
KR (1) KR20160032221A (ko)
CN (1) CN105378948B (ko)
TW (2) TWI743823B (ko)
WO (1) WO2015008189A2 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI616687B (zh) * 2014-09-19 2018-03-01 鴻海精密工業股份有限公司 擴光件及應用該擴光件之發光設備、顯示裝置和電子裝置
TWI585844B (zh) * 2015-09-25 2017-06-01 光寶光電（常州）有限公司 發光二極體封裝結構及其製造方法
US10720360B2 (en) 2016-07-29 2020-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die singulation and structures formed thereby
US11335835B2 (en) * 2017-12-20 2022-05-17 Lumileds Llc Converter fill for LED array

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61142071A (ja) 1984-12-13 1986-06-28 Matsushita Electric Ind Co Ltd 難削材の切断方法
JPH02260670A (ja) 1989-03-31 1990-10-23 Sharp Corp 発光ダイオードアレイチップ
JPH065700A (ja) 1992-06-19 1994-01-14 Fujitsu Ltd ダイシング方法
JPH07183255A (ja) * 1993-12-24 1995-07-21 Nippondenso Co Ltd 接合基板の切断方法
US5486126A (en) * 1994-11-18 1996-01-23 Micron Display Technology, Inc. Spacers for large area displays
JPH09141648A (ja) 1995-11-17 1997-06-03 Tokyo Seimitsu Co Ltd スライシングマシンのブレード変位検出装置
JP2001210905A (ja) 1995-12-04 2001-08-03 Nichia Chem Ind Ltd 窒化物半導体発光素子の製造方法
JP3636835B2 (ja) * 1996-08-07 2005-04-06 ローム株式会社 基板分割方法およびその基板分割を用いた発光素子製造方法
JPH10305420A (ja) * 1997-03-04 1998-11-17 Ngk Insulators Ltd 酸化物単結晶からなる母材の加工方法、機能性デバイスの製造方法
JP3532100B2 (ja) 1997-12-03 2004-05-31 日本碍子株式会社 レーザ割断方法
JP2000022213A (ja) 1998-06-30 2000-01-21 Sharp Corp 窒化ガリウム系半導体素子及びその製造方法
JP2002043254A (ja) * 2000-07-27 2002-02-08 Hitachi Ltd ダイシング装置及びダイシング方法
JP3590886B2 (ja) * 2000-10-10 2004-11-17 株式会社ニコン フィルタ部材の製造方法、フィルタ部材の切断方法、フィルタチップの切り出し方法及びフィルタチップの製造方法
JP2002210664A (ja) 2001-01-12 2002-07-30 Lobtex Co Ltd 極薄切断ブレード
JP2003017790A (ja) * 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 窒化物系半導体素子及び製造方法
JP2003124151A (ja) * 2001-10-17 2003-04-25 Disco Abrasive Syst Ltd サファイア基板のダイシング方法
JP2003197564A (ja) * 2001-12-21 2003-07-11 Disco Abrasive Syst Ltd 低誘電体絶縁材料を積層した基板のダイシング方法
CN1328002C (zh) 2002-03-12 2007-07-25 浜松光子学株式会社 加工对象物切割方法
JP4851060B2 (ja) * 2002-03-12 2012-01-11 浜松ホトニクス株式会社 半導体レーザ素子の製造方法
JP4214704B2 (ja) * 2002-03-20 2009-01-28 日亜化学工業株式会社 半導体素子
US7008861B2 (en) 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
JP2005191232A (ja) 2003-12-25 2005-07-14 Daido Steel Co Ltd ダイシング装置及びダイシング方法
JP4493382B2 (ja) 2004-04-01 2010-06-30 京セラ株式会社 電子装置の製造方法
CN1670978B (zh) 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
US7863702B2 (en) * 2004-06-10 2011-01-04 Samsung Electronics Co., Ltd. Image sensor package and method of manufacturing the same
KR100712509B1 (ko) * 2004-06-10 2007-04-30 삼성전자주식회사 이미지 센서 패키지 조립 방법 및 이에 의해 조립된 패키지구조
KR100884508B1 (ko) * 2004-09-29 2009-02-18 후지필름 가부시키가이샤 다층체의 연삭 방법
US20070004174A1 (en) * 2005-07-01 2007-01-04 Harris John P Jr Semiconductor wafer sawing system and method
CN101313417B (zh) * 2005-11-22 2011-04-20 3M创新有限公司 发光制品的阵列及其制造方法
JP2007194469A (ja) 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
JP4765688B2 (ja) 2006-03-08 2011-09-07 日亜化学工業株式会社 発光装置の製造方法および発光装置
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
JPWO2008152945A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 半導体発光装置及びその製造方法
JP2009088252A (ja) * 2007-09-28 2009-04-23 Sharp Corp ウエハのダイシング方法および半導体チップ
US7973327B2 (en) * 2008-09-02 2011-07-05 Bridgelux, Inc. Phosphor-converted LED
JP2010109015A (ja) 2008-10-28 2010-05-13 Panasonic Electric Works Co Ltd 半導体発光素子の製造方法
TWI367582B (en) * 2008-12-01 2012-07-01 Epistar Corp Multi-colors package with single chip
JP4799606B2 (ja) * 2008-12-08 2011-10-26 株式会社東芝 光半導体装置及び光半導体装置の製造方法
JP4724222B2 (ja) 2008-12-12 2011-07-13 株式会社東芝 発光装置の製造方法
JP4491036B2 (ja) * 2009-01-15 2010-06-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2010192724A (ja) 2009-02-19 2010-09-02 Disco Abrasive Syst Ltd ウエーハの切削方法
US8597963B2 (en) * 2009-05-19 2013-12-03 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
US8227276B2 (en) * 2009-05-19 2012-07-24 Intematix Corporation Manufacture of light emitting devices with phosphor wavelength conversion
JP2011020231A (ja) 2009-07-17 2011-02-03 Disco Abrasive Syst Ltd 切削装置
US8232117B2 (en) 2010-04-30 2012-07-31 Koninklijke Philips Electronics N.V. LED wafer with laminated phosphor layer
JP5721981B2 (ja) * 2010-09-10 2015-05-20 オリンパス株式会社 撮像ユニットおよび撮像ユニットを具備する内視鏡
EP2641277A4 (en) * 2010-11-18 2016-06-15 3M Innovative Properties Co LIGHT EMITTING DIODE COMPONENT COMPRISING A POLYSILAZANE BONDING LAYER
JP5878292B2 (ja) * 2010-12-24 2016-03-08 株式会社ディスコ 光デバイスウエーハの加工方法
JP5537446B2 (ja) * 2011-01-14 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
JP2012192487A (ja) 2011-03-16 2012-10-11 Mitsubishi Materials Corp 切断ブレード
JP5736203B2 (ja) 2011-03-22 2015-06-17 スタンレー電気株式会社 発光装置
JP5535114B2 (ja) * 2011-03-25 2014-07-02 株式会社東芝 発光装置、発光モジュール、発光装置の製造方法
WO2012132236A1 (ja) 2011-03-31 2012-10-04 パナソニック株式会社 半導体発光素子および発光装置
JP5642623B2 (ja) 2011-05-17 2014-12-17 株式会社東芝 半導体発光装置
RU2604956C2 (ru) 2011-06-01 2016-12-20 Конинклейке Филипс Н.В. Светоизлучающее устройство, присоединенное к опорной подложке
JP5730680B2 (ja) * 2011-06-17 2015-06-10 シチズン電子株式会社 Ｌｅｄ発光装置とその製造方法
JP2013012559A (ja) 2011-06-29 2013-01-17 Nichia Chem Ind Ltd 発光素子の製造方法
KR101887448B1 (ko) 2011-10-13 2018-08-13 삼성전자주식회사 세라믹 기판을 채용한 발광소자 패키지의 절단 방법 및 다층구조의 가공 대상물의 절단방법
WO2013061511A1 (ja) * 2011-10-27 2013-05-02 パナソニック株式会社 発光装置

Also Published As

Publication number Publication date
JP2016525286A (ja) 2016-08-22
TWI743823B (zh) 2021-10-21
EP3118904B1 (en) 2023-07-05
US10707387B2 (en) 2020-07-07
TW202215677A (zh) 2022-04-16
EP3022777B1 (en) 2021-03-24
EP3118903B1 (en) 2023-06-21
EP3118904A1 (en) 2017-01-18
TWI713232B (zh) 2020-12-11
WO2015008189A2 (en) 2015-01-22
CN105378948B (zh) 2020-08-28
EP3022777A2 (en) 2016-05-25
US20160163934A1 (en) 2016-06-09
TW201511323A (zh) 2015-03-16
EP3118903A1 (en) 2017-01-18
CN105378948A (zh) 2016-03-02
JP6568062B2 (ja) 2019-08-28
WO2015008189A3 (en) 2015-08-20

Similar Documents

Publication Publication Date Title
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
EP2984685B1 (en) Fabrication method for top emitting semiconductor light emitting devices
EP2917938B1 (en) Wavelength converted light emitting device
KR102237304B1 (ko) 반사기 및 광학 요소를 갖는 발광 디바이스
KR102328495B1 (ko) 파장 변환 발광 디바이스를 형성하는 방법
WO2014072871A1 (en) Light emitting device including a filter and a protective layer
EP3118904B1 (en) Dicing a wafer of light emitting semiconductor devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right