JP4493382B2 - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP4493382B2
JP4493382B2 JP2004108878A JP2004108878A JP4493382B2 JP 4493382 B2 JP4493382 B2 JP 4493382B2 JP 2004108878 A JP2004108878 A JP 2004108878A JP 2004108878 A JP2004108878 A JP 2004108878A JP 4493382 B2 JP4493382 B2 JP 4493382B2
Authority
JP
Japan
Prior art keywords
mother
substrate
cover
crystal resonator
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004108878A
Other languages
English (en)
Other versions
JP2005294617A (ja
Inventor
利夫 中澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004108878A priority Critical patent/JP4493382B2/ja
Priority to CN2005100095820A priority patent/CN1670978B/zh
Priority to US11/069,766 priority patent/US8056198B2/en
Publication of JP2005294617A publication Critical patent/JP2005294617A/ja
Application granted granted Critical
Publication of JP4493382B2 publication Critical patent/JP4493382B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、携帯用通信機器や電子計算機等の電子機器に用いられる水晶振動子等の電子装置に関するものである。
従来より、携帯用通信機器や電子計算機等の電子機器には、所定の共振周波数を発生する水晶振動子が用いられている。
従来の水晶振動子としては、例えば図4に示す如く、板状絶縁層21a、21bと枠状絶縁層21cとを積層してなる絶縁基板21は、その上面であって枠状絶縁層21cで囲まれる領域に一対の接続パッドを有し、該接続パッドに導電性接着材を介して電気的に接続される一対の振動電極を有した水晶振動素子25を取着させるとともに、前記枠状絶縁層21cの上部に金属製の蓋体27をロウ材を介して接合することにより水晶振動素子25の搭載領域を気密封止した構造のものが知られている(例えば、特許文献1参照。)。
かかる水晶振動子は、絶縁基体21の下面に設けられる入出力端子を介して水晶振動素子25の振動電極間に外部からの変動電圧が印加されると、水晶振動素子25の特性に応じた所定の周波数で厚みすべり振動を起こすようになっており、その共振周波数に基づいて外部の発振回路で所定周波数の基準信号が発振・出力される。このような基準信号は、例えば携帯用通信機器等の電子機器におけるクロック信号として利用されることとなる。
また、上述した水晶振動子の絶縁基体21は、通常、複数個の絶縁基体21を切り出すことができる大型の母基板を分割して個片を得る“多数個取り”の手法によって形成されており、得られた個片(絶縁基体21)に水晶振動素子25を個々に取着させた上、枠状絶縁層21cの上部に蓋体27を接合することによって水晶振動子が製作される。
尚、上述した水晶振動子の蓋体27も、絶縁基体21と同様に、複数個の蓋体27を切り出すことができる大型の金属板(母カバー)を分割することによって得られ、水晶振動子の使用時、この蓋体27をグランド電位に保持しておくことにより外部からのノイズが遮蔽される。このような蓋体27は、絶縁基体21を介してグランド端子に電気的に接続される。
特開2001−274649号公報
しかしながら、上述した従来の水晶振動子においては、その組み立てに先立って、大型の母基板を分割することにより絶縁基体21を、また大型の母カバーを分割することにより蓋体27を得ておく必要があり、この2種類の部材をそれぞれ別個の分割工程で得るようにしていたことから、水晶振動子の組み立て工程が煩雑なものとなり、生産性の向上に供しないという欠点を有していた。
また上述したように、個片の絶縁基体21と個片の蓋体27とを事前に準備してから水晶振動子を組み立てる場合、複数個の絶縁基体21を個々にキャリアに保持させるための作業が必要となり、またキャリアに保持させた個々の絶縁基体21上には蓋体27を個々に位置合わせをして取り付けなければならず、これによっても水晶振動子の組み立て工程が煩雑になる欠点を有していた。
本発明は上述の欠点に鑑み案出されたもので、その目的は、組み立て工程を簡略化して生産性を向上させることができる電子装置の製造方法を提供することにある。
本発明の一つの態様によれば、電子装置の製造方法は、マトリクス状に配列された複数個の基板領域を有するセラミック製の母基板を準備し、該母基板の各基板領域に電子部品素子を搭載する工程Aと、前記基板領域と1対1に対応する複数個のカバー領域を有する金属製の母カバーを前記母基板上に配置し、該母基板と前記母カバーとを各基板領域の外周部において接合する工程Bと、前記複数個の基板領域の境界において前記母基板を露出させるように、前記母カバー切断いる金属切断用の第1のブレードによって前記母カバーを切断して、しかる後、前記複数個の基板領域の境界において、前記第1のブレードとは異なる前記母基板切断いるセラミック切断用の第2のブレードによって前記母基板を切断・分割することにより複数個の電子装置を得る工程Cと、を含む。
また本発明の電子装置の製造方法は、前記電子部品素子が水晶振動素子であることを特徴とするものである。
本発明の電子装置の製造方法によれば、マトリクス状に配列された複数個の基板領域を有するセラミック製の母基板を準備し、該母基板の各基板領域に電子部品素子を搭載する工程Aと、前記基板領域と1対1に対応する複数個のカバー領域を有する金属製の母カバーを前記母基板上に配置し、該母基板と前記母カバーとを各基板領域の外周部において接合する工程Bと、前記母カバーを各基板領域の外周に沿って第1のブレードにて切断することにより前記母カバー及び母基板から成る接合体に、母カバーを厚み方向に貫通する貫通溝を形成し、しかる後、前記第1のブレードよりも刃幅の狭い第2のブレードを貫通溝内に挿入して母基板を切断・分割することにより複数個の電子装置を得る工程Cとを含むことから、電子装置の組み立てに先立って、基板やカバーを予め個片に分割しておく必要はなく、予め一体化された基板及びカバーを2種のブレードにより分割することによって基板とカバーとを一括的に切断することができる。
しかもこの場合、電子装置の組み立てに際して、母基板そのものがキャリアとして機能するようになっていることから、母基板より分割した個片を個々にキャリアに保持させたり、或いは、各個片にカバーを個々に取り付けるといった煩雑な作業は一切不要となる。
これにより、電子装置の組み立て工程が大幅に簡素化されるようになり、電子装置の生産性向上に供することが可能となる。
また、セラミック製の基板及び金属製のカバーの2種類の部材を接合してなる複合材を、それぞれの材質を切断するのに適した2種のブレードを用いて切断することができるため、1種のブレードを用いて切断する場合に比して、切断により複合材に応力が発生するのを効果的に抑制でき、基板とカバーとが剥がれずに水晶振動素子の気密封止性を保って、共振周波数を一定に保持することができる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は、本発明の電子装置の製造方法を適用して製造された水晶振動子を示す図であり、(a)は断面図、(b)は分解斜視図である。同図に示す水晶振動子は、大略的に、絶縁基体1と、電子部品素子としての水晶振動素子5と、カバー部材8とで構成されている。
絶縁基体1は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料から成る板状絶縁層1a、1bと枠状絶縁層1cとを積層して形成されており、その上面であって枠状絶縁層1cで囲まれる領域には一対の接続パッドを設けられ、また、下面には入力端子、出力端子、グランド端子等の外部端子3が設けられている。
かかる絶縁基体1に設けられている一対の接続パッド2は、その上面側で水晶振動素子5の振動電極に導電性接着材を介して電気的に接続され、下面側で絶縁基体1上の導体パターンや絶縁基体内部のビア導体等を介して絶縁基体下面の入出力端子(入力端子、出力端子)に電気的に接続される。
尚、上述した外部端子3は、水晶振動子をマザーボード等の外部電気回路に搭載する際、外部電気回路の回路配線と半田等の導電性接着材を介して電気的に接続されることとなる。
また、上述した絶縁基体1の上面に搭載される水晶振動素子5は、所定の結晶軸でカットした、厚み30μm〜160μmの水晶片の両主面に一対の振動電極を被着・形成してなり、外部からの変動電圧が一対の振動電極を介して水晶片に印加されると、所定の周波数で厚みすべり振動を起こすようになっている。
このような水晶振動素子5は、その両主面に被着されている振動電極と絶縁基体上面の対応する接続パッド2とを導電性接着材7を介して電気的・機械的に接続することによって絶縁基体1の上面の所定位置に搭載される。
上述の枠状絶縁層1cは、絶縁基体1と後述するカバー部材8との間に水晶振動素子5が配置される所定の空間を確保するためのスペーサとして機能するものであり、その上面にはカバー部材8が取着され、該カバー部材8によって枠状絶縁層1cの内周面と絶縁基体1の上面とで囲まれる水晶振動素子5の収納領域が気密封止される。
このようなカバー部材8は、例えば42アロイやコバール,リン青銅等の金属によって平板状をなすように形成されており、その下面には接合材9が形成される。接合材9は、カバー部材8側からNi層及びAu−Sn層が順に積層されてなるものであり、その厚みは、Ni層が2μm〜8μm、Au−Sn層が10μm〜30μmである。
この接合材9が下面に形成されたカバー部材8は、枠状絶縁層1cの上面に形成されている導体層4を介して、絶縁基体1上に配置・接合される。
導体層4としては、例えば、タングステンやモリブデン等からなるメタライズ層、Ni層及びAu層を順に積層してなる3層構造のものを用いる。厚みは、メタライズ層を10μm〜20μmとし、Ni層を2μm〜8μmとし、Au層を0.7μm〜1.4μmとすれば良い。
尚、前記カバー部材8は、絶縁基体1とで囲まれる領域に水晶振動素子5を収容して気密封止するためのものであり、前述した枠状絶縁層1c(導体層4)を介して絶縁基体下面のグランド端子に電気的に接続されており、これによって、カバー部材8は、水晶振動子の使用時、グランド電位に保持され、水晶振動素子5がカバー部材8のシールド効果によって外部からの不要な電気的作用、例えばノイズ等から良好に保護される。
かくして上述した水晶振動子は、絶縁基体1の下面に設けられる入出力端子を介して水晶振動素子5の振動電極−振動電極間に外部からの変動電圧を印加し、水晶振動素子5の特性に応じた所定の周波数で厚みすべり振動を起こさせることによって水晶振動子として機能し、かかる水晶振動子の共振周波数に基づいて外部の発振回路で所定周波数の基準信号が発振・出力される。そして、このような基準信号は携帯用通信機器等の電子機器におけるクロック信号として利用されることとなる。
次に、上述した水晶振動子の製造方法について図2を用いて説明する。
(工程A)
まず、縦m列×横n行(m,nは2以上の自然数)のマトリクス状に配列された複数個の基板領域し、該基板領域を囲繞するように配された枠状絶縁層1cを有する母基板15を準備し、母基板15の各基板領域に水晶振動素子5を搭載する(図2(a))。
母基板15は、例えば、ガラス−セラミック、アルミナセラミックス等のセラミック材料からなる板状絶縁基体15a、15b及び枠状絶縁基体15cを間に導体パターンを介して積層することによって形成されており、各基板領域には、その上面側に一対の接続パッド2が被着・形成され、下面側には入出力端子やグランド端子等の外部端子3が被着・形成されている。
このような母基板15は、例えば、アルミナセラミックス等から成るセラミック材料粉末に適当な有機溶剤等を添加・混合して得たセラミックグリーンシートの表面等に接続パッド2や外部端子3等となる導体ペーストを所定パターンに印刷・塗布するとともに、これを複数枚積層してプレス成形した後、高温で焼成することによって製作される。
そして、各枠状絶縁層1cの内側に水晶振動素子5を1個ずつ搭載する。水晶振動素子5は、その振動電極と母基板上面の対応する搭載パッド2とを導電性接着剤7を介して電気的・機械的に接続することによって母基板15上に搭載される。
また、本実施形態においては、複数個の枠状絶縁層1cを1個ずつ基板領域に搭載するのではなく、マトリクス状に配列された複数個の枠状絶縁層1a、1bを相互に連結して一体化した板状絶縁基体15a、15bを積層し、その上面に、マトリクス状に配列された複数個の枠状絶縁層1cを相互に連結して一体化した枠状絶縁基体15cを載置・搭載することによって複数個の枠状絶縁層1cが対応する基板領域に一括的に取着されるようにして母基板15を形成している。
(工程B)
次に、図2(a)に示す如く、母基板15の基板領域と1対1に対応する複数個のカバー領域11を有する金属製の母カバー16を、水晶振動素子5が封止されるようにして枠状絶縁層1c上に載置・接合する。
前記母カバー16としては、例えば、42アロイやコバール,リン青銅等の金属から成る、厚み60μm〜100μmの金属板が用いられている。
この工程Bでは、母カバー16を、各カバー領域11の内側に対応する基板領域の水晶振動素子5が配されるようにして母基板15上面の各枠状絶縁層1c上に形成されている導体層4に載置させ、しかる後、これを例えば、300℃〜350℃の温度に保たれた加熱炉の中に入れ、接合材9を高温で加熱・溶融させることによって母カバー16が母基板15上面の枠状絶縁層1cの上面に形成されている導体層4に取着・固定される。その後、一体化された母基板15と母カバー16は徐々に室温まで冷却される。
尚、上述した一連の接合工程は、窒素ガスやアルゴンガス等の不活性ガス雰囲気中で行うのが好ましく、これによって水晶振動素子5が収納される空間には不活性ガスが充満されるため、水晶振動素子5が酸素や大気中の水分等によって腐食・劣化するのを有効に防止することができる。
(工程C)
そして、図2(b)に示す如く、工程Bにおいて一体化した母基板15及び母カバー16からなる接合体を、各基板領域の外周に沿って第1のブレード12にて母カバー16を切断することにより母基板15が一部露出するようにして母カバー16を厚み方向に貫通する貫通溝13を形成する。
第1のブレード12として、例えばダイヤモンド砥粒などを電鋳により固定した円板状の電鋳ブレードを用いる。結合剤としては、Niなどが用いられる。
次に、図2(c)に示す如く、第1のブレード12よりも刃幅の狭い第2のブレード14を貫通溝13内に挿入して母基板15を切断・分割する。これによって、図2(d)に示すように、複数個の水晶振動子が同時に製作される。
第2のブレード14として、ダイヤモンド砥粒などを、エポキシ樹脂などの樹脂を結合剤として結合させてなる円板状のレジンブレードを用いる。なお、添加物として、各種金属を用いても良い。この第2のブレード14は、比較的硬度を低くすることにより、セラミック製の母基板15と摩耗しながら切断するようにしても良い。
以上のような工程A〜Cにより水晶振動子を製作する場合、水晶振動子の組み立てに先立って、絶縁基体1やカバー部材8を予め個片に分割しておく必要はなく、一括的な分割によって絶縁基体1とカバー部材8とを同時に切断することができる。
しかもこの場合、水晶振動子の組み立てに際して、母基板そのものがキャリアとして機能させることができることから、母基板15より分割した個片を個々にキャリアに保持させたり、或いは、各個片にカバー部材8を個々に取り付けるといった煩雑な作業は一切不要となる。
これにより、水晶振動子の組み立て工程が大幅に簡素化されるようになり、水晶振動子の生産性向上に供することが可能となる。
また、セラミック製の基板及び金属製のカバーの2種類の部材を接合してなる複合材を、それぞれの材質を切断するのに適した2種のブレードを用いて切断することができるため、1種のブレードを用いて切断する場合に比して、切断により複合材に応力が発生するのを効果的に抑制でき、基板とカバーとが剥がれず水晶振動素子5の気密封止性を保って、共振周波数を一定に保持することができる。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上述した実施形態においては、電子部品素子として水晶振動素子を用いることにより水晶振動子を構成するようにしたが、それ以外の電子装置、例えば、電子部品素子としてIC素子や他の圧電素子を用いるようにした電子装置においても本発明は適用可能である。
本発明の電子装置の製造方法を適用して製造された水晶振動子(電子装置)を示す図であり、(a)は断面図、(b)は分解斜視図である。 (a)乃至(d)は、本発明の電子装置の製造方法の一実施形態を説明するための断面図である。 本発明の電子装置の製造方法の一実施形態を説明するための斜視図である。 従来の水晶振動子の断面図である。
符号の説明
1・・・・・・・絶縁基体
1a、1b・・・板状絶縁層
1c・・・・・・枠状絶縁層
2・・・・・・・接続パッド
3・・・・・・・外部端子
4・・・・・・・導体層
5・・・・・・・水晶振動素子(電子部品素子)
6・・・・・・・振動電極
7・・・・・・・導電性接着材
8・・・・・・・カバー部材
9・・・・・・・接合材
10・・・・・・基板領域
11・・・・・・カバー領域
12・・・・・・第1ブレード
13・・・・・・貫通溝
14・・・・・・第2ブレード
15・・・・・・母基板
15a、15b・板状絶縁基体
15c・・・・・枠状絶縁基体
16・・・・・・母カバー

Claims (2)

  1. マトリクス状に配列された複数個の基板領域を有するセラミック製の母基板を準備し、該母基板の各基板領域に電子部品素子を搭載する工程Aと、
    前記基板領域と1対1に対応する複数個のカバー領域を有する金属製の母カバーを前記母基板上に配置し、該母基板と前記母カバーとを各基板領域の外周部において接合する工程Bと、
    前記複数個の基板領域の境界において前記母基板を露出させるように、前記母カバー切断いる金属切断用の第1のブレードによって前記母カバーを切断して、しかる後、前記複数個の基板領域の境界において、前記第1のブレードとは異なる前記母基板切断いるセラミック切断用の第2のブレードによって前記母基板を切断・分割することにより複数個の電子装置を得る工程Cと、を含む電子装置の製造方法。
  2. 前記電子部品素子が水晶振動素子であることを特徴とする請求項1に記載の電子装置の製造方法。
JP2004108878A 2004-02-26 2004-04-01 電子装置の製造方法 Expired - Lifetime JP4493382B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004108878A JP4493382B2 (ja) 2004-04-01 2004-04-01 電子装置の製造方法
CN2005100095820A CN1670978B (zh) 2004-02-26 2005-02-24 电子装置的制造方法
US11/069,766 US8056198B2 (en) 2004-02-26 2005-02-28 Method of manufacturing electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004108878A JP4493382B2 (ja) 2004-04-01 2004-04-01 電子装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010026031A Division JP2010177674A (ja) 2010-02-09 2010-02-09 電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005294617A JP2005294617A (ja) 2005-10-20
JP4493382B2 true JP4493382B2 (ja) 2010-06-30

Family

ID=35327198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004108878A Expired - Lifetime JP4493382B2 (ja) 2004-02-26 2004-04-01 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4493382B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5093922B2 (ja) * 2007-09-27 2012-12-12 シチズンファインテックミヨタ株式会社 圧電デバイスの製造方法
JP5262348B2 (ja) * 2008-06-27 2013-08-14 株式会社大真空 ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5262347B2 (ja) * 2008-06-27 2013-08-14 株式会社大真空 ベース集合体およびベース集合体を用いた圧電デバイスの製造方法
JP5376491B2 (ja) * 2008-08-27 2013-12-25 セイコーインスツル株式会社 電子部品パッケージの製造方法
JP5376492B2 (ja) * 2008-08-27 2013-12-25 セイコーインスツル株式会社 電子部品パッケージおよび電子部品パッケージの製造方法
JP5376490B2 (ja) * 2008-08-27 2013-12-25 セイコーインスツル株式会社 電子部品パッケージの製造方法
KR101145258B1 (ko) 2010-01-18 2012-05-24 (주)와이솔 반도체 패키지 생산 시스템 및 방법
JP5134045B2 (ja) * 2010-06-23 2013-01-30 日本電波工業株式会社 圧電デバイス及びその製造方法
JP2012238987A (ja) * 2011-05-11 2012-12-06 Seiko Epson Corp 振動子の製造方法。
EP3118903B1 (en) * 2013-07-18 2023-06-21 Lumileds LLC Dicing a wafer of light emitting devices

Also Published As

Publication number Publication date
JP2005294617A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
US8056198B2 (en) Method of manufacturing electronic device
JP2006129417A (ja) 圧電発振器
JP4493382B2 (ja) 電子装置の製造方法
JP2007060593A (ja) 圧電デバイス及びその製造方法
JP4262116B2 (ja) 電子装置の製造方法
JP4380419B2 (ja) 電子装置の製造方法
JP4384546B2 (ja) 電子部品の製造の方法
JP4512186B2 (ja) 圧電振動子の製造方法
JP4262117B2 (ja) 電子装置の製造方法
JP4585908B2 (ja) 圧電デバイスの製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
JP4409361B2 (ja) 電子装置の製造方法
JP2012142688A (ja) 圧電デバイスおよびその製造方法
JP2005347881A (ja) 圧電発振器の製造方法
JP4384567B2 (ja) 温度補償型水晶発振器の製造方法
JP4113465B2 (ja) 温度補償型水晶発振器の製造方法
JP2010177674A (ja) 電子装置の製造方法
JP4578231B2 (ja) 圧電発振器及びその製造方法
JP4549158B2 (ja) 水晶発振器の製造方法
JP4512185B2 (ja) 圧電発振器の製造方法、及びそのシート型基板
JP4113459B2 (ja) 温度補償型水晶発振器の製造方法
JP2005184759A (ja) 電子装置の製造方法
JP2009065205A (ja) 電子装置の製造方法
JP2013140874A (ja) 電子デバイス、セラミック基板、製造方法、及び圧電発振器
JP2007097040A (ja) 圧電振動子及び圧電発振器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100406

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4