JP5093922B2 - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP5093922B2
JP5093922B2 JP2008088805A JP2008088805A JP5093922B2 JP 5093922 B2 JP5093922 B2 JP 5093922B2 JP 2008088805 A JP2008088805 A JP 2008088805A JP 2008088805 A JP2008088805 A JP 2008088805A JP 5093922 B2 JP5093922 B2 JP 5093922B2
Authority
JP
Japan
Prior art keywords
substrate
piezoelectric
mounting
dividing
protective material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008088805A
Other languages
English (en)
Other versions
JP2009100436A (ja
Inventor
和宏 鳥海
一男 村田
太一 土屋
利哉 久保
智之 中澤
孝通 柳沢
貴史 丸山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Finetech Miyota Co Ltd
Original Assignee
Citizen Finetech Miyota Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Finetech Miyota Co Ltd filed Critical Citizen Finetech Miyota Co Ltd
Priority to JP2008088805A priority Critical patent/JP5093922B2/ja
Publication of JP2009100436A publication Critical patent/JP2009100436A/ja
Application granted granted Critical
Publication of JP5093922B2 publication Critical patent/JP5093922B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は圧電デバイスの製造方法に関する。
最近の電子機器の多くは、その制御部にマイクロコントローラなどを有しており、その基準クロックを発生させるため、圧電振動子や圧電発振器等の圧電デバイスが必須の電子部品となっている。
電子機器の中でも特に携帯電話機は、小型化、高機能化のため電子回路基板の高密度実装が必要であるため、それに利用される圧電デバイス等の電子部品も絶え間ない小型化が要求されている。
例えば、圧電発振器は、圧電振動片と発振回路をセラミック製などのパッケージに収容し、金属あるいはガラスなどの蓋で気密封止した構造のものが一般的である。そのため、発振回路の小型化の限界、それを収納するパッケージ強度の確保などの制限により、現在の一般的な構成による小型化が限界に来つつある。
前述ような状況に鑑み、小型且つ低背化を実現する圧電振動子とその製造方法が特許文献1に開示されている。特許文献1に開示された発明は、ウェハ状基板に複数の圧電素子を実装し、各圧電素子に対応して凹部が形成されたウェハ状蓋基板を前記基板に接合した後、個片化して小型の圧電振動子を得るというものである。
図4は、従来の圧電振動子の製造工程を示す断面図である。まず、複数個の圧電素子11が、基板ウェハ12の一主面上に設けられた実装パターン13上に実装される。実装パターン13はスルーホール等からなる引き回しパターン(不図示)を介して外部実装パターン14と電気的に接続されている。(図4(a))
圧電素子11の実装後、複数個の凹部15が形成された蓋ウェハ16を準備し、前記圧電素子11を前記凹部15内に収納するようにして基板ウェハ12と接合する。接合手段としては、接合面に施した金属膜を介して行う金属溶融接合や、基板ウェハと蓋ウェハを同一材料とし、各々の接合面を平坦化処理して行う直接接合等が用いられる。(図4(b))
基板ウェハ12と蓋ウェハ16の接合後、所定の位置(図4(b)中の切断ライン)でダイシングして個々に分割して圧電振動子17が完成する。(図4(c))
特開2006−339896号公報
しかしながら、前述の従来の製造方法によってチップ化された圧電デバイス、特にシリコン材をパッケージとして構成された圧電デバイスは、外部応力に対し脆く、落下等によって加わる衝撃や外部基板への実装作業の際にパッケージ外周部のチッピングや欠け等が生じやすいものとなる。よって耐衝撃性に弱いという問題があり、製品としての信頼性の低下は否めない。
上記問題点に鑑み、本発明は、チッピングや欠け等を防止した構造を容易に得られる圧電デバイスの製造方法を提供しようとするものである。
複数の圧電素子を実装する実装基板と、該実装基板に接合され、前記複数の圧電素子各々を個別の空間内に収容封止する蓋基板とを有し、前記実装基板と前記蓋基板が接合された後、前記圧電素子毎に分割して個々の圧電デバイスを得る圧電デバイスの製造方法であって、
少なくとも、
前記実装基板に圧電素子を実装する圧電素子実装工程と、
前記実装基板に前記蓋基板を前記圧電素子各々を個別の空間内に収容封止するようにして接合する基板接合工程と、
前記実装基板及び前記蓋基板の表面上に、前記圧電素子毎に個片化するための分割溝を形成する分割溝形成工程と、
前記実装基板及び前記蓋基板の前記分割溝内を含む表面上に保護材を被覆する工程と、
前記分割溝を分断ラインとして分割して個片化する分割個片化工程と、
を備える圧電デバイスの製造方法とする。
複数の圧電素子を実装する実装基板と、該実装基板に接合され、前記複数の圧電素子各々を個別の空間内に収容封止する蓋基板とを有し、前記実装基板と前記蓋基板が接合された後、前記圧電素子毎に分割して個々の圧電デバイスを得る圧電デバイスの製造方法であって、
少なくとも、
前記実装基板に圧電素子を実装する圧電素子実装工程と、
前記実装基板に前記蓋基板を前記圧電素子各々を個別の空間内に収容封止するようにして接合する基板接合工程と、
前記接合された基板の一表面をダイシング用シートに対向させて貼付する基板貼付工程と、
前記接合された基板を個々の圧電デバイスに分割するためのダイシング予定ライン上に断面略V字状の分割溝を形成する分割溝形成工程と、
前記断面略V字状の分割溝底部に沿って前記接合された基板の内部に集光点を合わせてレーザーを照射して切断起点領域を形成するレーザー照射工程と、
前記接合された基板の表面上に保護材を被覆する保護材被覆工程と、
前記ダイシング用シートを伸張させることにより、前記切断起点領域を起点として前記接合された基板を個々の圧電デバイスに分割して隣接する圧電デバイス間に隙間を形成する分割工程と、
前記保護材の一部を、前記分割工程によって露出する圧電デバイスの側面部に沿って流下させ前記側面部に保護材を被覆する保護材被覆工程と、
前記保護材を被覆した圧電デバイスをダイシング用シートから取り外す工程と、
を備える圧電デバイスの製造方法とする。
本発明によれば、パッケージ外周面に保護材を被覆した圧電デバイスを、工数やコストをかけることなく製作することができ、チッピングや欠け等を防止した構造の圧電デバイスが容易に得られる。
前記実装基板に圧電素子を実装する圧電素子実装工程と、前記実装基板に前記蓋基板を前記圧電素子各々を個別の空間内に収容封止するようにして接合する基板接合工程と、前記実装基板及び前記蓋基板の表面上に、前記圧電素子毎に個片化するための分割溝を形成する分割溝形成工程と、前記実装基板及び前記蓋基板の前記分割溝内を含む表面上に保護材を被覆する工程と、前記分割溝を分断ラインとして分割して個片化する分割個片化工程と、を備える圧電デバイスの製造方法とし、あらかじめ保護材被覆を行った後、個々に分割してチッピングや欠け等を防止した構造の圧電デバイスを得る。
以下、図面を参照して本発明の一実施形態を説明する。図1は一実施例の圧電デバイスの製造工程を示す図で、(a)は実装基板と蓋基板が接合される前の状態を示し、(b)は実装基板と蓋基板が接合された状態を示し、(c)は、圧電素子ごとに分割した状態を示している。図2は一実施例の圧電デバイスの製造方法に係わる蓋基板の一部上面図である。
1は実装基板で、2は蓋基板である。実装基板1には複数の凹部1aがマトリクス状に設けられており、圧電素子3を個々に収容配置するための領域となっている。圧電素子3は、その表裏面に励振電極(不図示)とこれに繋がる外部接続用の接続電極(不図示)が形成されている。これらの電極は金属蒸着等の手段によって形成される。前記圧電素子3を実装基板1に実装後、蓋基板2を接合し圧電素子3を凹部1a内に気密に封止する。最後に圧電素子3毎に分割して個々の圧電デバイスが完成する。製造工程の大まかな流れは従来技術と同様であるが、さらに本実施例の製造工程に沿って詳細に説明する。
まず、実装基板1及び蓋基板2を準備し、前記両基板に各々の接合面とは反対側の面に分割溝1b、2aを形成する。図2に示すごとく、分割溝2aは個片化する際の分割ライン上に延在して設けられる。また、分割溝1bも分割溝2aと対向する位置関係となるよう形成される。尚、図2中に破線で示す部分は実装基板1と接合した時の圧電素子3等の配置関係を示すものである。
前記分割溝1a、2aは、ダイシングソー等を用いた機械加工により容易に形成することができる。また、エッチング手法によって形成することも可能である。
続いて、実装基板1及び蓋基板2に形成した分割溝1b、2aの形成面全面に保護材7を被覆する。該保護材7は、分割溝1b、2a内を埋め込むよう充填し、一定の厚みを持って被覆しておく。この保護材7は、個片に分割後、圧電デバイスのパッケージ外表面部を成し、パッケージ外部からの影響に対する保護作用を成すものである。分割溝1b、2a内の保護材7は、個片に分割後パッケージの側面部を覆う保護材7となる。したがって、保護面積を広く確保したい場合は、分割溝の深さをなるべく深く穿っておけば良い。ただし、製造工程進行中に基板割れ等を生じないように考慮する必要はある。
前記保護材7は、エポキシ、ポリイミドあるいはシリコンなどの樹脂、酸化シリコンあるいは酸化アルミニウムなどの無機膜、ニッケル、クロム、チタン、アルミニウム、金、銀あるいは銅などの金属膜の少なくとも一種類で構成することが可能である。
被覆方法としては、樹脂は主にスプレーコートあるいはスピンコート、無機膜や金属は主にスパッタ、蒸着、微粒子噴射(ガスデポジション法・エアロゾルデポジション法)などの成膜手法の少なくとも一手法を用いることで容易に行える。本工程において保護材7を成膜することによって、耐衝撃性が向上する。
また、保護材7として樹脂や無機膜を選択した場合は電気絶縁性が確保でき、金属膜を選択した場合は耐ノイズ性を確保できる。尚、保護材7として用いる材料は、前記の通り目的に合わせた選択が可能であるとともに、複数材料の組合せによって構成することも可能である。
続いて、前記圧電素子3を実装基板1の凹部1a内に実装する。前記凹部1a内には電極パッド4が設けられており、圧電素子3の接続電極(不図示)と前記電極パッド4が導電性接着剤5を介して固着される。尚、前記電極パッド4は、図示しないスルーホール等を介して実装基板1の外部に設けられた外部端子6と接続される構成である。尚、外部端子6表面上のみは、前記保護材7で被覆されない構成にしておく。また、保護材7を金属で構成する場合は、外部端子6との絶縁処理をしておく必要がある。
続いて、圧電素子3が実装された実装基板1上方に蓋基板2を前記圧電素子各々を個別の空間内に収容封止するようにして接合する。また、実装基板1に形成された分割溝1bと、蓋基板2に形成された分割溝2aが対向した位置関係となるように位置合わせして接合する。接合手段は、接合面に施した金属膜を介して行う金属溶融接合や、各々の接合面を平坦化処理して行う直接接合等で行う。(図1(b))
続いて、前記実装基板1及び前記蓋基板2の表面上に形成された分割溝1b、2aの溝幅中心位置を分断ライン(図1(b)参照)として分割個片化する。分割個片化手段にはレーザーダイサー等を用いて行う。
前述の工程を経て製造される圧電デバイスは、図1(c)に示すごとくその表面から側面の一部にかけて保護材7で覆われた構成で完成する。このようにして構成された圧電デバイスは、耐衝撃性が向上した構造となりチッピングや欠け等を防止できるものとなる。
前述の製造工程の分割溝形成は、前記実装基板1と前記蓋基板2を接合した後に行うことも可能である。さらに、保護材7の被覆、形成についても実装基板1と前記蓋基板2を接合した後に行う構成としても良い。この場合、保護材7として樹脂を採用すれのであれば、樹脂溶液へ浸漬させるディップ法により容易に保護材形成が行える。
また、前述の製造工程の説明で採用した実装基板1は凹形状部を有する基板とし、蓋基板2は平板状基板として説明したが、実装基板1を平板状基板とし、蓋基板2を凹形状部を有する基板としても良い。
図3は他の実施例による圧電デバイスの製造工程を示す図で、(a)〜(f)は各工程における状態を示している。
1は実装基板で、2は蓋基板である。実装基板1には複数の凹部1aがマトリクス状に設けられており、圧電素子3を個々に収容配置するための領域となっている。圧電素子3は、その表裏面に励振電極(不図示)とこれに繋がる外部接続用の外部端子(不図示)が形成されている。これらの電極は金属蒸着等の手段によって形成される。前記圧電素子3を実装基板1に実装後、蓋基板2を接合し圧電素子3を凹部1a内に気密に封止する。最後に圧電素子3毎に分割して個々の圧電デバイスが完成する。以下、本実施例の製造工程に沿って詳細に説明する。
まず、実装基板1及び蓋基板2を準備する。前記蓋基板2に実装基板1との接合面とは反対側の面に分割溝2aを形成する。分割溝2aは個片化する際のダイシング予定ライン(切断ライン)上に延在して設けられるもので、図2に示した構成と同じである。分割溝部2aの形成はブレードダイサー等による機械的加工手段や、エッチング手法を用いた化学的加工によって形成することが可能である。尚、図3に示す分割溝2aは断面略V字形状に形成したものである。
続いて、実装基板1及び蓋基板2を接合して圧電素子3を実装基板1の凹部1a内に気密に封止する。封止方法は前述の通り、金属溶融接合や直接接合等種々の方法が選択可能である。ここで、前記分割溝2aの形成工程と、実装基板1及び蓋基板2の接合工程は、各工程上が前後しても構わない。(図3(a))
次に、前記接合された実装基板1と蓋基板2をダイシング用シート8上に貼付する。このとき、外部端子(不図示)が形成された実装基板1側をダイシング用シート8に対向させて貼り付ける。このダイシング用シート8は、伸張性のあるエキスパンドテープ等である。(図4(b))
続いて、前記圧電素子3を個々に分割して圧電デバイスを得るため、図3(b)に示すダイシング予定ラインに沿ってレーザー光Lを照射する。レーザー光Lは、実装基板1と蓋基板2に対して透光性の波長のレーザー光を用い、前記接合された実装基板1と蓋基板2の内部の任意位置に集光点Pを合わせてレーザーを照射して切断起点領域を形成する。このレーザー照射工程において接合された各々の基板は個々の圧電デバイスには分割されず、分割のきっかけとなる切断起点領域を形成するのみであり、各圧電デバイスは連結した状態が維持されている。(図3(c))
続いて、前記蓋基板2の表面状に保護材7を被覆する。保護材7は、エポキシ、ポリイミドあるいはシリコーンなどの樹脂で構成する。被覆方法としては、主にスプレーコートあるいはスピンコートを用いることで容易に行える。尚、このとき分割溝部2a内が保護材7で充分に満たされるよう樹脂等の塗布厚を管理して行うことが好ましい。(図3(d))
続いて、前記ダイシング用シート8を図3(e)に示す矢印方向に伸張させ、前記切断起点領域に引張応力を印加することにより、前記切断紀点領域を起点として前記圧電デバイスを個々に分割して隣接する圧電デバイス間に隙間を形成する。こうすることで、蓋基板2の表面上と分割溝2a内に塗布された保護材7の一部が、分割によって露出した前記圧電デバイスの分割側面部に沿って流れ落ち、圧電デバイスの表面(上面)のみならず側面部にも保護材7が被覆された状態となる。分割溝部7を形成しておくことにより、前記圧電デバイスの側面部を被覆すべき一定量の保護材7が確保されると共に、側面部への保護材7の被覆が確実なものとなる。(図3(e))
前記各工程を経た後、前記保護材7を被覆した圧電デバイスをダイシング用シート8から取り外し、圧電デバイスが完成する。(図3(f))
本実施例の圧電デバイスの製造方法によって製作される圧電デバイスは、保護材7により上面部及び側面部の全面が被覆された状態となり、下面部には、外部との接続をなすための接続端子(不図示)が露出した構成となる。このようにして構成された圧電デバイスは、保護材7で被覆されているため、特に脆性材料によって構成される圧電デバイスにおいては、耐衝撃性の向上と、製品特性の安定化が図れる。また、前述の工程を経て製造される圧電デバイスは、その蓋基板の外周部がV字状の分割溝部の傾斜部に対応する位置となるので、必然的に角部の面取りがなされた構成で完成する。このようにして構成された圧電デバイスは、チッピングや欠け等を防止する構造となる。
また、前述の製造工程の説明で採用した実装基板1は凹形状部を有する基板とし、蓋基板2は平板状基板として説明したが、実装基板1を平板状基板とし、蓋基板2を凹形状部を有する基板としても良い。
一実施例の圧電デバイスの製造工程を示す断面図で、(a)は実装基板と蓋基板が接合される前の状態状態を示す図、(b)は実装基板と蓋基板が接合された状態を示す図、(c)は、圧電素子ごとに分割した状態を示す図。 図2は発明の圧電デバイスの製造方法に係わる蓋基板の一部上面図。 他の実施例の圧電デバイスの製造工程を示す断面図。 従来の圧電振動子の製造工程をを示す断面図。
符号の説明
1 実装基板
1a 凹部
1b 分割溝
2 蓋基板
2a 分割溝
3 圧電素子
4 電極パッド
5 導電性接着剤
6 外部端子
7 保護材
8 ダイシング用シート
11 圧電素子
12 基板ウェハ
13 実装パターン
14 外部実装パターン
15 凹部
16 蓋ウェハ
17 圧電振動子

Claims (2)

  1. 複数の圧電素子を実装する実装基板と、該実装基板に接合され、前記複数の圧電素子各々を個別の空間内に収容封止する蓋基板とを有し、前記実装基板と前記蓋基板が接合された後、前記圧電素子毎に分割して個々の圧電デバ
    イスを得る圧電デバイスの製造方法であって、
    少なくとも、
    前記実装基板に圧電素子を実装する圧電素子実装工程と、
    前記実装基板に前記蓋基板を前記圧電素子各々を個別の空間内に収容封止するようにして接合する基板接合工程と、
    前記実装基板及び前記蓋基板の表面上に、前記圧電素子毎に個片化するための分割溝を形成する分割溝形成工程と、
    前記実装基板及び前記蓋基板の前記分割溝内を含む表面上に保護材を被覆する工程と、
    前記分割溝を分断ラインとして分割して個片化する分割個片化工程と、
    を備えることを特徴とする圧電デバイスの製造方法。
  2. 複数の圧電素子を実装する実装基板と、該実装基板に接合され、前記複数の圧電素子各々を個別の空間内に収容封止する蓋基板とを有し、前記実装基板と前記蓋基板が接合された後、前記圧電素子毎に分割して個々の圧電デバイスを得る圧電デバイスの製造方法であって、
    少なくとも、
    前記実装基板に圧電素子を実装する圧電素子実装工程と、
    前記実装基板に前記蓋基板を前記圧電素子各々を個別の空間内に収容封止するようにして接合する基板接合工程と、
    前記接合された基板の一表面をダイシング用シートに対向させて貼付する基板貼付工程と、
    前記接合された基板を個々の圧電デバイスに分割するためのダイシング予定ライン上に断面略V字状の分割溝を形成する分割溝形成工程と、
    前記断面略V字状の分割溝底部に沿って前記接合された基板の内部に集光点を合わせてレーザーを照射して切断起点領域を形成するレーザー照射工程と、
    前記接合された基板の表面上に保護材を被覆する保護材被覆工程と、
    前記ダイシング用シートを伸張させることにより、前記切断起点領域を起点として前記接合された基板を個々の圧電デバイスに分割して隣接する圧電デバイス間に隙間を形成する分割工程と、
    前記保護材の一部を、前記分割工程によって露出する圧電デバイスの側面部に沿って流下させ前記側面部に保護材を被覆する保護材被覆工程と、
    前記保護材を被覆した圧電デバイスをダイシング用シートから取り外す工程と、
    を備えることを特徴とする圧電デバイスの製造方法。
JP2008088805A 2007-09-27 2008-03-28 圧電デバイスの製造方法 Expired - Fee Related JP5093922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008088805A JP5093922B2 (ja) 2007-09-27 2008-03-28 圧電デバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007252513 2007-09-27
JP2007252513 2007-09-27
JP2008088805A JP5093922B2 (ja) 2007-09-27 2008-03-28 圧電デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2009100436A JP2009100436A (ja) 2009-05-07
JP5093922B2 true JP5093922B2 (ja) 2012-12-12

Family

ID=40702974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008088805A Expired - Fee Related JP5093922B2 (ja) 2007-09-27 2008-03-28 圧電デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP5093922B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113870B2 (ja) * 2009-08-27 2013-01-09 日本電波工業株式会社 表面実装用水晶振動子の製造方法
JP5611615B2 (ja) * 2010-02-18 2014-10-22 セイコーインスツル株式会社 パッケージ及びパッケージの製造方法
JP2022168703A (ja) * 2021-04-26 2022-11-08 セイコーエプソン株式会社 振動デバイスの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2712842B2 (ja) * 1991-01-11 1998-02-16 株式会社村田製作所 表面波装置およびその製造方法
JPH09148875A (ja) * 1995-11-24 1997-06-06 Kyocera Corp 圧電振動子ならびにその製造方法
JPH1127080A (ja) * 1997-07-07 1999-01-29 Tdk Corp セラミックデバイスウェハー及びその製造方法
JP3376994B2 (ja) * 2000-06-27 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法
JP3670267B2 (ja) * 2002-03-12 2005-07-13 浜松ホトニクス株式会社 レーザ加工方法
JP4493382B2 (ja) * 2004-04-01 2010-06-30 京セラ株式会社 電子装置の製造方法
JP4512186B2 (ja) * 2004-06-30 2010-07-28 京セラキンセキ株式会社 圧電振動子の製造方法
JP2006352617A (ja) * 2005-06-17 2006-12-28 Alps Electric Co Ltd 電子部品の製造方法
JP2007165503A (ja) * 2005-12-13 2007-06-28 Seiko Epson Corp 気密封止構造および圧電デバイスとその製造方法
JP2008072456A (ja) * 2006-09-14 2008-03-27 Epson Toyocom Corp チップ型圧電振動子、チップ型sawデバイス、及び製造方法

Also Published As

Publication number Publication date
JP2009100436A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
JP6671441B2 (ja) 電子部品収納用パッケージ、多数個取り配線基板、電子装置および電子モジュール
JP2009044123A (ja) 電子部品の製造方法および電子部品。
JP5075890B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
KR102254806B1 (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
JP5093922B2 (ja) 圧電デバイスの製造方法
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP2014027219A (ja) 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
TWI640161B (zh) 電子裝置及電子裝置的製造方法
US10499510B2 (en) Multi-piece wiring substrate, wiring substrate, and method for manufacturing multi-piece wiring substrate
JPWO2018216693A1 (ja) 多数個取り配線基板、電子部品収納用パッケージ、および電子装置
JP2008072456A (ja) チップ型圧電振動子、チップ型sawデバイス、及び製造方法
JP2009088699A (ja) 圧電デバイスの製造方法、及び圧電デバイス
JP2010109880A (ja) 圧電デバイス及びその製造方法
US20050167137A1 (en) Electronic part and method of manufacturing the same
JP4585908B2 (ja) 圧電デバイスの製造方法
JP4673670B2 (ja) 圧電デバイスの製造方法
JP2004343072A (ja) 多数個取り配線基板
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
US8597742B2 (en) Package
JP2019047309A (ja) 圧電振動子
JP2017224723A (ja) 多数個取り配線基板および配線基板
JP2010171680A (ja) 弾性表面波装置およびその製造方法
WO2021059576A1 (ja) 圧電振動子
JP2005108471A (ja) 接点機構デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120910

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5093922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees