DE19843650A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19843650A1
DE19843650A1 DE19843650A DE19843650A DE19843650A1 DE 19843650 A1 DE19843650 A1 DE 19843650A1 DE 19843650 A DE19843650 A DE 19843650A DE 19843650 A DE19843650 A DE 19843650A DE 19843650 A1 DE19843650 A1 DE 19843650A1
Authority
DE
Germany
Prior art keywords
metal layer
layer
trench
metal
plated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19843650A
Other languages
English (en)
Inventor
Katsuya Kosaki
Masahiro Tamaki
Hiroshi Matsuoka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19843650A1 publication Critical patent/DE19843650A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • H01L23/3677Wire-like or pin-like cooling fins or heat sinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Lasers (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Halbleiterbauelements mit Wärmeableitungsmetallschichten, bei welchem die Anzahl von Strukturierungsschritten reduziert ist, ein Laserschneiden ein besseres Profil erzeugt und verhindert wird, daßerste und zweite Metallaschichten voneinander abgetrennt werden, und ein durch das Verfahren hergestelltes Halbleiterbauelement offenbart. Zum ersten kann die Anzahl von Strukturierungsschritten durch Verwendung eines Schrittes eines ebenen Bloßlegens bzw. Belichtens eines Fotoresists ohne Maskenausrichtung reduziert werden. Zweitens kann eine bessere Gestalt durch Bilden der Metallschichten erzielt werden, welche die Halbleiterbauelemente miteinander verbinden, aus der ersten Metallschicht mit einem niedrigen Schmelzpunkt und der zweiten Metallschicht der ersten Metallschicht und der zweiten Metallschicht aufeinanderfolgend an der Seite der ersten Metallschicht. Drittens kann ein Ablösen der zweiten Metallschicht durch Verhindern der Oxidation der plattierten Zuführungsschicht in dem Plattierungsschritt der zweiten Metallschicht verhindert werden.

Description

Die vorliegende Erfindung bezieht sich auf ein Halblei­ terbauelement mit einer Wärmeableitungsmetallschicht (PHS: Plated Heat Sink, abgeschiedene bzw. plattierte Wärme­ senke), welche auf der Rückseite des Bauelements vorhanden ist, und auf ein Verfahren zum Herstellen des Halbleiter­ bauelements, wobei die Bauelemente durch Laserschneiden ge­ trennt werden.
Fig. 5 bis 7 stellen ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Wärmeableitungsme­ tallschicht nach dem Stand der Technik entsprechend der PCT-Anmeldung JP/96/02758 dar.
Entsprechend einem derartigen Verfahren wird ein erster Trenngraben 3 durch Ätzen der Oberfläche eines GaAs-Substrats 1 gebildet, auf welchem im voraus Halbleiterele­ mente gebildet sind, unter Verwendung einer Fotoresist­ schicht 2 als Maske (Fig. 5A), und danach wird eine erste Metallschicht in dem ersten Trenngraben 3 durch Abscheidung bzw. Plattieren oder ein anderes Verfahren (Fig. 5B) gebil­ det.
Danach wird das GaAs-Substrat 1 mit einem Wachs 5 auf der Oberfläche ummantelt und auf ein Trägersubstrat 6 wie eine Glasplatte oder eine Saphirplatte gebondet, wobei das GaAs-Substrat 1 auf der Rückseite poliert wird, um die Dicke davon auf etwa 20 bis 30 µm zu reduzieren (Fig. 5C).
Als nächstes wird eine Fotoresistschicht 14 auf der Rückseite des GaAs-Substrats 1 in einem ersten Strukturie­ rungsschritt derart gebildet, daß eine Öffnung auf der Rückseite des ersten Trenngrabens 3 vorgesehen wird (Fig. 5D), und die Rückseite des GaAs-Substrats 1 wird unter Ver­ wendung der Fototresistschicht 14 als Maske geätzt, bis der Boden einer Metallschicht 4 in dem ersten Trenngraben bloß­ gelegt ist, wodurch ein zweiter Trenngraben 33 gebildet wird (Fig. 6E).
Nach einem Entfernen der Fotoresistschicht 14 wird eine abgeschiedene bzw. plattierte Überzugszuführungsschicht 7 über der gesamten Rückseitenoberfläche des GaAs-Substrats 1 gebildet (Fig. 6F), und es wird eine zweite Metall­ schicht 16, welche aus demselben Metall wie die erste Me­ tallschicht hergestellt wird, in dem zweiten Trenngraben 33 durch ein Abscheide- bzw. Plattierungsverfahren unter Ver­ wendung einer Fotoresistschicht 15 gebildet, die in einem zweiten Strukturierungsschicht als Maske gebildet wird (Fig. 6G).
Danach wird eine Fotoresistschicht 17 mit einer kleine­ ren Breite als derjenigen des zweiten Trenngrabens 33 in dem zweiten Trenngraben 33 unter Verwendung eines dritten Strukturierungsschritts gebildet, und es wird eine Gold-PHS-Schicht 8 auf der Rückseite durch ein elektrolytisches Abscheideverfahren unter Verwendung der Fotoresistschicht 17 als Maske gebildet (Fig. 6H). Danach wird das GaAs-Substrat 1 von dem Trägersubstrat 6 getrennt (Fig. 61), und es wird eine Ausdehnungsschicht 10 auf der PHS-Schicht 8 befestigt (Fig. 6J).
Schließlich werden die ersten und zweiten Metallschich­ ten in dem ersten Trenngraben von der Seite des ersten Trenngrabens 3 durch eine Laserschneideoperation unter Ver­ wendung eines YAG-Lasers oder dergleichen abgeschnitten, wodurch die Elemente getrennt werden, um ein Halbleiterbau­ element zu erlangen (Fig. 7K).
Entsprechend dem Verfahren des Herstellens des Bauele­ ments wie oben beschrieben, bei welchem die Halbleiterbaue­ elemente, welche mittels der ersten und zweiten Metall­ schichten miteinander verbunden sind, durch Laserschneiden der Metallschichten getrennt werden, sind Verbindungspunkte der Verbindung gegenüber einem Verbiegen und einem Zer­ springen während des Herstellungsverfahrens widerstandfä­ hig, da die Halbleiterelemente miteinander durch die zwei Metallschichten verbunden sind, während ein Auftragen von fremden Stoffen bzw. Teilchen auf der Elementeoberfläche und das Auftreten von Defekten bei dem Elementen im Ver­ gleich mit einem Verfahren des Trennens von Bauelementen durch würfelartiges Zerteilen bzw. Dicen reduziert werden kann, wodurch der Herstellungsertrag der Halbleiterbauele­ mente verbessert wird.
Bei dem herkömmlichen Verfahren werden drei Strukturie­ rungsschritte von dem ersten bis zum dritten Strukturie­ rungsschritt nach dem Schritt des Polierens erfordert, bei welchem das GaAs-Substrat 1 zu einer Dünnschicht einer Dicke von etwa 20 bis 30 µm gemacht wird. Wenn die Struktu­ rierungsschritte öfter durchgeführt werden, erweicht sich das Wachs 5 infolge der Hitzebildung während des Backens bei den Strukturierungsverfahren und dem Entfernens des Fo­ toresists, wodurch thermische Spannungen in dem GaAs-Substrat 1 und mechanische Spannungen in dem GaAs-Substrat 1 während einer Kontaktbloßlegung hervorgerufen wird, wo­ durch Brüche oder andere Defekte in dem GaAs-Substrat 1 auftreten können. Somit existiert eine Begrenzung der Ver­ besserung des Herstellungsertrags, und es ist schwierig, die Herstellungskosten infolge des komplizierten Herstel­ lungsverfahrens zu reduzieren.
Während bei der Verwendung der zwei Metallschichten der Vorteil auftritt, daß die Wahrscheinlichkeit eines Verbie­ gens oder Zerspringens der Metallschicht während des Her­ stellungsschrittes reduziert werden kann, kann die Dick­ schicht eine mangelhafte Form bzw. Gestalt des Schnitteils verursachen, und die Erzeugung von Bauelementen mit einer mangelhaften Gestalt behindert die Verbesserung des Her­ stellungsertrags.
Es tritt ebenfalls die Schwierigkeit auf, daß die er­ ste Metallschicht und die zweite Metallschicht sich jeweils ablösen, wenn die zweite Metallschicht bei dem elektrolyti­ schen Abscheideverfahren gebildet wird.
Aufgabe der vorliegenden Erfindung ist es, ein Verfah­ ren zur Herstellung eines Halbleiterbauelements, bei wel­ chem die Anzahl von Strukturierungsprozessen reduziert ist, wobei ein Laserschneiden ein besseres Profil erzeugt, wäh­ rend verhindert wird, daß die erste und zweite Metall­ schicht sich voneinander trennen, und ein durch dieses Ver­ fahren hergestelltes Halbleiterbauelement zu schaffen.
Die Lösung der Aufgabe erfolgt durch die Merkmale der nebengeordneten unabhängigen Ansprüche.
Die vorliegende Erfindung basiert darauf, daß zum er­ sten die Anzahl von Strukturierungsschritten durch Verwen­ dung eines Schrittes des ebenen Bloßlegens bzw. Belichtens des Fotoresists ohne Durchführen einer Maskenausrichtung die Anzahl von Strukturierungsschritten reduziert werden kann, daß zweitens ein besseres Profil durch Bilden der Metallschicht, welche die Halbleiterbauelemente miteinander verbindet, aus der ersten Metallschicht mit einem niedrigen Schmelzpunkt und der zweiten Metallschicht mit einem hohen Schmelzpunkt und durch Abschneiden der ersten Metallschicht und der zweiten Metallschicht aufeinanderfolgend von der Seite der ersten Metallschicht erlangt werden kann, und daß drittens ein Ablösen der zweiten Metallschicht dadurch verhindert werden kann, daß die Oxidation einer abgeschie­ denen Zuführungsschicht in dem Schritt des Plattierens bzw. Abscheidens der zweiten Metallschicht verhindert wird.
Durch die vorliegende Erfindung wird ein Verfahren zur Herstellung eines Halbleiterbauelements mit den Schritten bereitgestellt: Bilden eines ersten Trenngrabens und einer ersten Metallschicht, welche die Oberfläche des ersten Trenngrabens bedeckt, auf der Oberfläche eines Halbleiter­ substrats; Verdünnen des Halbleitersubstrats von der Rück­ seite an; Bilden eines zweiten Trenngrabens, bei welchem die erste Metallschicht bloßgelegt ist und eine zweite Me­ tallschicht die Oberfläche des zweiten Trenngrabens auf der Rückseite des ersten Trenngrabens bedeckt; und Abschneiden der ersten Metallschicht und der zweiten Metallschicht an der Seite der ersten Metallschicht mittels eines Lasers; wobei der zweite Trenngraben durch Ätzen des Halbleiter­ substrats gebildet wird, bis die erste Metallschicht bloß­ gelegt ist, unter Verwendung der Wärmeableitungsmetall­ schicht, die in einem Gebiet der Rückseite des Halbleiter­ substrats außer dem ersten Trenngraben gebildet ist, als Maske, und die erste Metallschicht und die zweite Metall­ schicht ein Reflexionsvermögen von 80% oder weniger bezüg­ lich Laserlicht besitzen.
Ein Reflexionsvermögen von 80% oder weniger bezüglich Laserlicht ermöglicht es, ein Verringern der Effizienz des Laserschneidens infolge der Reflexion von Laserlicht auf ein akzeptables Maß zu halten.
Der Schmelzpunkt der zweiten Metallschicht ist vorzugs­ weise höher als derjenige der ersten Metallschicht.
Dies liegt daran, daß es möglich ist, daß die zwei Metallschichten, welche miteinander die Halbleiterbauele­ mente verbinden, einer nach dem anderen mittels des Laser­ strahls abgeschnitten werden, sogar wenn die Gesamtdicke der zwei Metallschichten groß ist, wobei die Schnittseite der Metallschicht, welche durch den Laserstrahl abgetrennt worden ist, in einem günstigen linearen Profil gestaltet werden kann, wodurch ein Verringern des Herstellungsertrags infolge einer defekten Gestalt verhindert werden kann.
Die zweite Metallschicht wird vorzugsweise wie folgt gebildet: nachdem die zweite Metallschicht zur Abdeckung der zweiten Trenngrabenoberfläche und der Wärmeableitungs­ metallschichtoberfläche gebildet worden ist, wird ein Foto­ resist, welches auf die gesamte Oberfläche der zweiten Me­ tallschicht derart aufgebracht worden ist, daß der zweite Trenngraben eingebettet ist, durch Bloßlegen der gesamten Oberfläche entfernt, so daß der Teil des Fotoresists, wel­ cher den zweiten Trenngraben füllt, verbleibt, und es wird die zweite Metallschicht, welche auf der Wärmeableitungsme­ tallschicht lokalisiert ist, unter Verwendung der Fotoresi­ stschicht als Maske entfernt, während die zweite Metall­ schicht in dem zweiten Trenngraben belassen wird, um darauf zu verbleiben, und danach wird die Fotoresistschicht ent­ fernt.
Unter Verwendung eines derartigen Metallschichtbil­ dungsschritts wie oben beschrieben kann die Anzahl von Strukturierungsschritten, welche mit der Maskenausrichtung verbunden sind, kleiner als bei dem herkömmlichen Verfahren gemacht werden, und es kann das Auftreten eines Abplatzens und eines Zerspringens des Halbleitersubstrats in dem Strukturierungsschritt verhindert werden, wodurch der Her­ stellungsertrag verbessert wird.
Wenn ebenfalls die Anzahl von Schritten reduziert wird, können die Herstellungskosten verringert werden.
Es wird bevorzugt eine dünne Schicht aus Ti und eine Schicht aus Au aufeinanderfolgend zu bilden, um die zweite Metallschicht zu bedecken, nachdem die zweite Metallschicht gebildet worden ist, um die zweite Trenngrabenoberfläche und die Wärmeableitungsmetallschichtoberfläche zu bedecken.
Die Verwendung des oben beschriebenen Metallschichtbil­ dungsschrittes macht den Schritt der ebenen Bloßlegung bzw. Belichtung der Fotoresistschicht unnötig und macht es dem­ entsprechend möglich, die Anzahl von Herstellungsschritten zu reduzieren, wodurch die Herstellungskosten reduziert werden.
Es wird ebenfalls bevorzugt, die abgeschiedene bzw. plattierte Zuführungsschicht und die Au-Plattierungsdünn­ schicht zu bilden, um wenigstens die zweite Trenngraben­ oberfläche nach der Bildung des zweiten Trenngrabens zu be­ decken und die zweite Metallschicht auf der Au-Plattie­ rungsschicht unter Verwendung der plattierten Zuführungs­ schicht in dem elektrolytischen Abscheide- bzw. Plattie­ rungsschritt zu bilden.
Dies liegt daran, daß, obwohl die Oberflächenoxidation der plattierten Zuführungsschicht eine Schwierigkeit her­ vorruft, wenn die zweite Metallschicht in dem elektrolyti­ schen Plattierungsschritt gebildet wird, eine Oxidation der Oberfläche der plattierten Zuführungsschicht in dem elek­ trolytischen Plattierungsprozeß der zweiten Metallschicht durch Bedecken der plattierten Zuführungsschichtoberfläche mit einer trägen Au-Dünnschicht verhindert werden kann. Da­ durch wird die Bondeigenschaft der ersten Metallschicht und der zweiten Metallschicht verbessert, wodurch die Zuverläs­ sigkeit des Halbleiterbauelements verbessert wird.
Die Dicke der dünnen Au-Überzugsschicht beträgt vor­ zugsweise 50 bis 500 nm (500 bis 5000 Å).
Dies liegt daran, daß die Au-Überzugsschicht ebenfalls in dem Teil gebildet wird, um von einem Laserstrahl ge­ schnitten zu werden, und daher ist es schwierig, eine Schicht mit einer Dicke von 500 nm (5000 Å) oder mehr in­ folge der Reflexion von Laserlicht zu schneiden.
Wenn die Dicke kleiner als 50 nm (500 Å) ist, ist es schwierig, daß die Schicht als Antioxidationsschicht für die plattierte Zuführungsschicht arbeitet.
Die Dicke der dünnen Au-Plattierungsschicht beträgt vorzugsweise 50 bis 100 nm (500 bis 1000 Å).
Die erste Metallschicht und die zweite Metallschicht werden vorzugsweise aus einem Metall hergestellt, welches nicht mehr als 8% des beim Laserschneiden verwendeten La­ serlichts reflektiert.
Dies liegt daran, daß die Effizienz des Laserschnei­ dens verbessert werden kann und es möglich ist, die Metall­ schicht ohne ein Erhöhen des Laserausgangs abzuschneiden. Ein weiterer Grund besteht darin, daß der Laserstrahl mit übermäßiger Leistung die Ausdehnungsschicht abschneidet, welche auf die Bodenoberfläche der PHS-Schicht gebondet ist, welche nicht geschnitten werden sollte.
Es wird bevorzugt, daß die erste Metallschicht und die plattierte Zuführungsschicht aus einer Ni-Legierung, welche aus Ni-P, Ni-B und Ni-B-W gewählt wird, und die zweite Me­ tallschicht aus Ni oder Cr gebildet wird.
Die vorliegende Erfindung stellt ebenfalls ein Halblei­ terbauelement bereit, welches ein Halbleitersubstrat, auf welchem Halbleiterelemente gebildet sind, eine Wärmeablei­ tungsmetallschicht, welche auf der Rückseite des Halblei­ tersubstrats gebildet ist; und eine Metallschicht aufweist, welche die Seitenfläche des Halbleitersubstrats bedeckt und einen flanschförmigen Vorsprungs besitzt; wobei der Vor­ sprung eine Schichtstruktur, welche wenigstens aus einer ersten Metallschicht, einer plattierten Zuführungsschicht und einer Au-Plattierungsschicht gebildet ist, die aufein­ anderfolgend auf der Rückseite der ersten Metallschicht ge­ bildet sind, und eine zweite Metallschicht aufweist, die unter Verwendung der plattierten Zuführungsschicht auf die Au-Plattierungsschicht plattiert wird.
Der Schmelzpunkt der zweiten Metallschicht liegt vor­ zugsweise höher als derjenige der ersten Metallschicht.
Vorzugsweise sind die erste Metallschicht und die plat­ tierte Zuführungsschicht aus einer Ni-Legierung gebildet, welche aus Ni-P, Ni-B und Ni-B-W gewählt ist, und die zwei­ te Metallschicht ist aus Ni oder Cr gebildet.
Es wird ebenfalls bevorzugt, daß wenigstens die zweite Metallschicht, eine dünne Ti-Schicht und eine dünne Au-Schicht aufeinander auf der Oberfläche der Wärmeableitungs­ metallschicht aufgeschichtet sind.
Es versteht sich aus der obigen Beschreibung, daß das Verfahren der vorliegenden Erfindung dazu geeignet ist, die Endseite der Metallschicht, welche von einem Laser abge­ schnitten wird, in einem günstigen linearen Profil durch Schneiden der zwei Metallschichten auszubilden, welche die Halbleiterbauelemente miteinander verbinden, eine nach der anderen, und es ist daher geeignet, ein Verringern des Her­ stellungsertrags infolge einer fehlerhaften Gestalt zu ver­ hindern.
Ebenfalls unter Verwendung der ebenen Bloßlegung bzw. Belichtung des Fotoresists zur Reduzierung der Anzahl von Strukturierungsschritten, welche mit der Maskenausrichtung verbunden sind, können Fehler wie ein Abplatzen des Halb­ leitersubstrats, welches während der Strukturierungsschrit­ te auftritt, verhindert werden, wodurch es ermöglicht wird, den Herstellungsertrag zu verbessern und die Herstellungs­ kosten durch Reduzierung der Herstellungsprozesse zu redu­ zieren.
Des weiteren kann die Benetzbarkeit des AuSn-Lötmittels mit der PHS-Schicht verbessert werden, wodurch die Zuver­ lässigkeit des Halbleiterbauelements verbessert wird.
Durch Bedecken der plattierten Zuführungsschichtober­ fläche mit einer trägen dünnen Au-Schicht, wenn die zweite Metallschicht durch ein elektrolytisches Abscheideverfahren gebildet wird, kann verhindert werden, daß die Oberfläche der plattierten Zuführungsschicht während des elektrolyti­ schen Abscheideschrittes oxidiert wird, wodurch das Bond­ vermögen der ersten Metallschicht und der zweiten Metall­ schicht verbessert wird, was zu einer erhöhten Zuverlässig­ keit des Halbleiterbauelements führt.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 stellt einen Herstellungsprozeß für einen Halb­ leiterbauelement einer ersten Ausführungsform der vorlie­ genden Erfindung dar.
Fig. 2 stellt einen Herstellungsprozeß für das Halb­ leiterbauelement der ersten Ausführungsform der vorliegen­ den Erfindung dar.
Fig. 3 stellt einen Herstellungsprozeß für das Halb­ leiterbauelement der ersten Ausführungsform der vorliegen­ den Erfindung dar.
Fig. 4 stellt einen Herstellungsprozeß für das Halb­ leiterbauelement der zweiten Ausführungsform der vorliegen­ den Erfindung dar.
Fig. 5 stellt einen Herstellungsprozeß für ein Halb­ leiterbauelement nach dem Stand der Technik dar.
Fig. 6 stellt einen Herstellungsprozeß für das Halb­ leiterbauelement nach dem Stand der Technik dar.
Fig. 7 stellt einen Herstellungsprozeß für das Halb­ leiterbauelement nach dem Stand der Technik dar.
Erste Ausführungsform
Im folgenden wird ein Verfahren zur Herstellung von Halbleiterbauelementen der ersten Ausführungsform der vor­ liegenden Erfindung unter Bezugnahme auf Fig. 1 bis 3 beschrieben. Die Bezugszeichen, welche identisch zu den in Fig. 5 bis 7 verwendeten Bezugszeichen sind, bezeichnen dieselben oder entsprechende Komponenten.
Entsprechend der ersten Ausführungsform des Verfahrens der vorliegenden Erfindung wird ein erster Trenngraben auf der Oberfläche eines GaAs-Substrats 1 gebildet, welches Halbleiterelemente besitzt, die darauf in einem Ätzschritt unter Verwendung einer Fotoresistschicht 2 als Maske (Fig. 1A) gebildet werden, danach wird eine erste Metallschicht 4 in dem ersten Trenngraben durch ein Aufdampfungsverfahren, ein Aufstäubungsbeschichtungsverfahren, ein nicht elek­ trolytisches Plattierungsverfahren oder dergleichen (Fig. B) in den Schritten ähnlich denjenigen gebildet, welche bei dem Stand der Technik verwendet werden. Die erste Metall­ schicht 4 ist vorzugsweise eine Ni-Legierungsschicht, wel­ che aus Ni-P, Ni-B und Ni-B-W gewählt wird.
Während die erste Metallschicht 4 bezüglich YAG-Laser­ licht, welches beim Laserschneiden verwendet wird, ein Re­ flexionsvermögen von weniger als 80% besitzt, kann ein be­ vorzugter Wert eines Reflexionsvermögens von bis 8% durch Erhöhen des Anteils von Ni erzielt werden.
Danach wird ein GaAs-Substrat 1 mit einem Wachs 5 auf der Oberfläche davon bedeckt und auf ein Trägersubstrat 6 wie eine Glasplatte oder eine Saphirplatte gebondet, wobei das GaAs-Substrat 1 auf der Rückseite poliert wird, um die Dicke auf etwa 20 bis 30 µm zu reduzieren (Fig. 1C).
Als nächstes wird eine plattierte Zuführungsschicht 7 über der gesamten Rückseite des Halbleitersubstrats 1 durch ein Aufdampfungsverfahren, ein Aufstäubungsbeschichtungs­ verfahren, ein nichtelektrolytisches Plattierungsverfahren oder dergleichen wie in Fig. 1D dargestellt gebildet, und es wird eine (nicht dargestellte) Fotoresistschicht in einem Gebiet entsprechend der Rückseite des ersten Trenngrabens 3 gebildet, wobei die Fotoresistschicht dann als Maske gebil­ det wird, um eine PHS-Schicht 8 einer Dicke von etwa 30 bis 40 µm zu bilden, welche aus Au oder Cr auf der plattierten Zuführungsschicht 7 in einem elektrolytischen Verfahren hergestellt wird, und danach wird die Fotoresistschicht entfernt.
Bei dieser Ausführungsform ist der Strukturierungs­ schritt, bei welchem eine Maskenausrichtung notwendigerwei­ se nach dem Verdünnen des GaAs-Substrats 1 erfordert wird, lediglich der eine, der oben beschrieben ist.
Danach wird die Rückseite des GaAs-Substrats 1 unter Verwendung der PHS-Schicht 8 als Maske geätzt, bis der Bo­ den einer Metallschicht 4 in dem ersten Trenngraben 3 bloß­ gelegt ist, wodurch ein zweiter Trenngraben 33 gebildet wird (Fig. 2E).
Danach wird wie in Fig. 2F dargestellt eine aus Ni-P, Ni-B und Ni-B-W gewählte Ni-Legierungsschicht durch ein nichtelektrolytisches Plattierungsverfahren auf der Ober­ fläche der PHS-Schicht 8 und der Oberfläche (Gesamtrückseitenoberfläche) des zweiten Trenngrabens 33 gebildet, wodurch eine (nicht dargestellte) zweite Zufüh­ rungsschicht gebildet wird. Darauf folgt die Bildung einer (nicht dargestellten) Au-Schicht einer Dicke von etwa 50 bis 500 nm (500 bis 5000 Å), vorzugsweise einer Dicke von 50 bis 100 nm (500 bis 1000 Å), um die zweite Zuführungs­ schicht durch Ersetzen von Au in einem nicht elektrolyti­ schen Plattierungsverfahren zu bedecken. Die Au-Schicht wird auf die Bildung der zweiten Zuführungsschicht folgend gebildet. Dadurch wird verhindert, daß die Oberfläche der zweiten Zuführungsschicht in dem folgenden Plattierungs­ schritt der zweiten Metallschicht 11 oxidiert, wodurch es ermöglicht wird, die Bondstärke zwischen der zweiten Zufüh­ rungsschicht und der zweiten Metallschicht 11 zu erhöhen.
In dem Fall, daß die zweite Zuführungsschicht bei­ spielsweise aus Ni-P oder dergleichen gebildet wird, wird eine Oxidationsschicht auf der Oberfläche der zweiten Zu­ führungsschicht in dem Plattierungsschritt der zweiten Me­ tallschicht 11 gebildet, wodurch eine Verringerung der Bondstärke zwischen der zweiten Zuführungsschicht und der zweiten Metallschicht 11 hervorgerufen wird. Ein derartiges Verringern der Bondstärke kann durch Bildung der stabilen Au-Schicht verhindert werden, welche die Oxidation verhin­ dert.
Darauf folgend wird die zweite Metallschicht 11 in ei­ nem elektrolytischen Plattierungsverfahren unter Verwendung der zweiten Zuführungsschicht gebildet, wobei die zweite Metallschicht 11 einen Schmelzpunkt besitzt, welcher größer als derjenige der ersten Metallschicht 4 (mit einer Ni-Le­ gierungsschicht, die aus Ni-P, Ni-B und Ni-B-W gewählt ist) ist und ein Reflexionsvermögen bezüglich YAG-Laserlicht von weniger als 80% oder vorzugsweise bis etwa 8% besitzt.
Die zweite Metallschicht 11 wird vorzugsweise aus Ni oder Cr gebildet. Wenn insbesondere Ni verwendet wird, kann das Reflexionsvermögen bezüglich YAG-Laserlicht, welches beim Laserschneiden verwendet wird, auf weniger als etwa 8% verringert werden.
Die Gesamtdicke der ersten Metallschicht 4 und der zweiten Metallschicht 11 wird vorzugsweise auf einen Be­ reich von etwa 0,5 bis 50 µm unter Berücksichtigung der Stärke und der Leichtigkeit des Abschneidens festgelegt.
Danach wird wie in Fig. 2G dargestellt nach einer Ab­ deckung der Rückseite des Halbleitersubstrats 1 mit einem Fotoresist 22 eines positiven Typs zum Auffüllen des zwei­ ten Trenngrabens 33 die gesamte Oberfläche davon Licht aus­ gesetzt. Nach Bildung des Fotoresists 22 durch Schleuderbe­ schichtung oder einer ähnlichen Technik wird es auf den zweiten Trenngraben 33 aufgebracht, um wie in Fig. 2G dar­ gestellt eine dicke Schicht zu bilden. Das Fotoresist 22 wird über die gesamte Oberfläche Licht ausgesetzt, so daß das Fotoresist 22 auf der zweiten Metallschicht 11 belich­ tet bzw. bloßgelegt wird, jedoch das dicke Fotoresist 22 in dem zweiten Trenngraben 33 nicht belichtet bzw. bloßgelegt wird. Somit kann lediglich der Teil des Fotoresists 22, welcher in dem zweiten Trenngraben 33 vorgesehen ist, wie in Fig. 2H dargestellt durch Entwickeln und Entfernen des belichteten bzw. bloßgelegten Fotoresists 22 verbleiben.
Es ist jedoch bei dem oben beschriebenen Belichtungs- bzw. Bloßlegungsschritt nicht nötig die Maske auszurichten, und keine mechanische Spannung in dem Halbleitersubstrat 1 hervorgerufen, wodurch es ermöglicht wird, das Auftreten eines Bruchs oder eines Zerspringens des GaAs-Substrats 1 zu verhindern.
Danach wird wie in Fig. 3I dargestellt die zweite Me­ tallschicht 11 durch Ionenstrahlätzen oder Ätzen mit dem Fotoresist 22, welches in dem zweiten Trenngraben 33 als Maske zurückgeblieben ist, entfernt, wodurch die Metall­ schicht 11 lediglich in dem zweiten Trenngraben 33 und in der Nähe davon verbleibt.
Während Fig. 3I einen Fall des Verbleibens der zweiten Metallschicht 11 in dem zweiten Trenngraben 33 und auf ei­ nem Teil der PHS-Schicht 8 darstellt, reicht es aus, daß die zweite Metallschicht 11 wenigstens dazu verbleibt, die Oberfläche des zweiten Trenngrabens 33 zu bedecken.
Schließlich wird das Fotoresist 22, welches in dem zweiten Trenngraben 33 verbleibt, gelöst und unter Verwen­ dung von Aceton oder dergleichen entfernt.
Danach wird wie in dem Fall des Verfahrens nach dem Stand der Technik das GaAs-Substrat 1 von dem Träger­ substrat 6 wie in Fig. 3J getrennt, wobei das Wachs 5 unter Verwendung eines organischen Lösungsmittels oder derglei­ chen entfernt wird, und es wird eine Ausdehnungsschicht 10 auf der PHS-Schicht 8 auf der Rückseite des GaAs-Substrats 1 wie in Fig. 3K dargestellt befestigt.
Ein YAG-Laserstrahl wird in den ersten Chiptrenngraben 3 auf der Vorderseite des GaAs-Substrats 1 gestrahlt, wo­ durch die erste Metallschicht 4 und die zweite Metall­ schicht 11 abgeschnitten werden.
Wie oben beschrieben ist die erste Metallschicht 4 aus einer Ni-Legierungsschicht gebildet, welche aus Ni-P, Ni-B und Ni-B-W gewählt ist, und die zweite Metallschicht 11 ist beispielsweise aus Ni oder Cr hergesellt. Im folgenden wird ein Fall einer Verwendung einer Ni-8-10-Gewichts­ prozent-P-Legierung (Schmelzpunkt: 890°C) als erste Metallschicht 4 und einer Verwendung von Ni (Schmelzpunkt: 1450°C) als zweite Metallschicht 11 beschrieben.
Die Metallschichten 4, 11 werden durch Laserschneiden unter Verwendung beispielsweise eines YAG-Lasers abge­ schnitten. Die Gesamtdicke der-ersten Metallschicht 4 und der zweiten Metallschicht 11 beträgt etwa zwischen 0,5 und 50 µm. Wenn die Dicke der Schichten größer als die oben be­ schriebenen ist, kann eine mangelhafte Erscheinung an der Schnittseite beim Laserschneiden hervorgerufen werden.
Da bei dieser Ausführungsform das Material der ersten Metallschicht 4 derart gewählt wird, daß der Schmelzpunkt kleiner als derjenige der zweiten Metallschicht 11 ist, wird die erste Metallschicht 4 zuerst abgeschnitten und die zweite Metallschicht 11 als nächstes bei dem Laserschneide­ verfahren abgeschnitten.
Da folglich die Metallschichten 4, 11 mit einer relativ kleinen Dicke abgeschnitten werden, kann die mangelhafte Gestalt aufgehoben werden, welche an der Schnittseite her­ vorgerufen wird, die bei dicken Metallschichten auftritt, wodurch es ermöglicht wird, den Herstellungsertrag zu erhö­ hen.
Wenn eine Ni-8-10-Gewichtsprozent-P-Legierung als die erste Metallschicht 4 und Ni als die zweite Metallschicht 11 verwendet wird, kann das Reflexionsvermögen der Metall­ schichten 4, 11 bezüglich des Lichts eines YAG-Lasers auf weniger als 8% verringert werden. Während es nötig ist, das Reflexionsvermögen auf bis zu 80% zu halten, ermöglicht es ein Reflexionsvermögen von weniger als 8%, ein Laserschnei­ den mit einer hohen Effizienz durchzuführen.
Wenn das Reflexionsvermögen hoch ist, ist es nötig, die Ausgangsenergie des YAG-Lasers zu erhöhen, welcher das Schneiden der Ausdehnungsschicht 11 durchführt, die an der Rückseite der PHS-Schicht 8 befestigt ist, wodurch die de­ fekten Halbleiterelemente fertiggestellt werden, was zu Schwierigkeiten wie einem Abplatzen der Elemente führt, wenn sie gegeneinander stoßen.
Schließlich werden durch Abtrennen der Halbleiterele­ mente von der Ausdehnungsschicht 10 wie in Fig. 3L darge­ stellt die Halbleiterbauelemente erzeugt.
Bei dem durch das Verfahren dieser Ausführungsform her­ gestellten Bauelement können die Metallschichten 4, 11, welche durch den Laser geschnitten worden sind, einer bes­ seren Gestalt eines abgerundeten Profils erzielt werden.
Da ebenfalls die Anzahl von Strukturierungsschritten, welche mit einer Maskenausrichtung verbunden sind, die nach dem Verdünnen des GaAs-Substrats 1 durchzuführen ist und bei dem Stand der Technik dreimal erfolgt, auf eins redu­ ziert werden kann, kann das Auftreten von Fehlern wie ein Bruch oder ein Zerspringen des GaAs-Substrats 1, welches während derartiger Operationen in der Praxis auftritt, ver­ hindert werden.
Da ebenfalls die zweite Metallschicht 11 aus Ni auf der PHS-Schicht 8 selektiv entfernt wird und die Oberflächen (Boden und Seite) der aus Au hergestellten PHS-Schicht 8 bloßgelegt werden, kann die Benetzbarkeit mit dem AuSn-Löt­ mittel, welches üblicherweise in dem Schritt des Chipbon­ dens verwendet wird, verbessert werden.
Zweite Ausführungsform
Im folgenden wird unter Bezugnahme auf Fig. 4 eine zweite Ausführungsform der vorliegenden Erfindung beschrie­ ben. Bezugszeichen in der Zeichnung, welche zu denjenigen der in Fig. 1 bis 3 verwendeten Bezugszeichen identisch sind, bezeichnen dieselben oder entsprechende Komponenten.
Zuerst werden die in Fig. 1A bis 2F dargestellten Prozesse der ersten Ausführungsform durchgeführt, um die aus Ni oder dergleichen hergestellte zweite Metallschicht 11 auf der Oberfläche der PHS-Schicht 8 und der Oberfläche (Gesamtoberfläche auf der Rückseite) des zweiten Trenngra­ bens 33 zu bilden.
Darauffolgend werden eine dünne Ti-Schicht mit einer Dicke von etwa 0,05 µm und eine dünne Au-Schicht mit einer Dicke von etwa 0,2 bis 0,3 µm aufeinanderfolgend auf der gesamten Oberfläche zur Bedeckung der zweiten Metallschicht 11 mittels eines Aufstäubungsbeschichtungs- oder Aufdamp­ fungsverfahrens gebildet, wodurch eine Ti/Au-Schicht 13 hergestellt wird. Da zu diesem Zeitpunkt die Ti/Au-Schicht 13 auf der Seitenoberfläche der PHS-Schicht 8 ebenso gebil­ det wird, kann die Benetzbarkeit der Rückseitenoberfläche und der Seitenoberflächen der PHS-Schicht 8 mit dem AuSn-Löt­ mittel während des Bondens auf die PHS-Schicht 8 verbes­ sert werden.
Danach wird wie in dem Fall der ersten Ausführungsform das GaAs-Substrat 1 von dem Trägersubstrat 6 wie in Fig. 4 B dargestellt abgetrennt, wobei das Bondwachs 5 unter Ver­ wendung eines organischen Lösungsmittels oder dergleichen entfernt wird, und es wird die Ausdehnungsschicht 10 auf der Rückseite des GaAs-Substrats 1 befestigt.
Schließlich wird ein YAG-Laserstrahl von oben auf den ersten Trenngraben 3 abgestrahlt, um die erste Metall­ schicht 4 und die zweite Metallschicht 11 abzuschneiden, wodurch das GaAs-Substrat 1 in einzelne Halbleiterelemente aufgetrennt wird, durch Trennen der einzelnen Halbleitere­ lemente von der Ausdehnungsschicht 10, wodurch wie in Fig. 4C dargestellt das Halbleiterbauelement erzielt wird.
Bei dem nach dein Verfahren dieser Ausführungsform her­ gestellten Halbleiterbauelement können wie in Fig. 4C dar­ gestellt die Metallschichten 4, 11, welche durch den Laser geschnitten worden sind, in einer besseren Gestalt eines abgerundeten Profils ähnlich wie das entsprechend der er­ sten Ausführungsform hergestellte Halbleiterbauelement her­ gestellt werden.
Des weiteren kann der Schritt der ebenen Bloßlegung des in Fig. 2G dargestellten Fotoresists aufgehoben werden, wo­ durch das Verfahren vereinfacht wird.
Obwohl die zweite Metallschicht 11, welche auf der PHS-Schicht 8 aus Ni oder dergleichen gebildet wird, bei dieser Ausführungsform nicht entfernt wird, wird die Ti/Au-Schicht 13 auf der zweiten Metallschicht 11 gebildet, welche die Benetzbarkeit der Rückseitenoberfläche und der Seitenflä­ chen der PHS-Schicht 8 bezüglich des AuSn-Lötmittels wäh­ rend des Chipbondens auf die PHS-Schicht 8 verbessert.
Obwohl die erste und zweite Ausführungsform in Bezug auf die Fälle beschrieben wurden, bei welchen das GaAs-Substrat verwendet wird, kann die vorliegende Erfindung ebenfalls auf ein anderes Halbleitersubstrat angewandt wer­ den, beispielsweise auf ein aus Si, InP und GaN gebildetes Substrat.
Vorstehend wurde ein Verfahren zur Herstellung eines Halbleiterbauelements mit Wärmeableitungsmetallschichten, bei welchem die Anzahl von Strukturierungsschritten redu­ ziert ist, ein Laserschneiden ein besseres Profil erzeugt und verhindert wird, daß erste und zweite Metallschichten voneinander abgetrennt werden, und ein durch das Verfahren hergestelltes Halbleiterbauelement offenbart. Zum ersten kann die Anzahl von Strukturierungsschritten durch Verwen­ dung eines Schrittes eines ebenen Bloßlegens bzw. Belich­ tens eines Fotoresists ohne Maskenausrichtung reduziert werden. Zweitens kann eine bessere Gestalt durch Bilden der Metallschichten erzielt werden, welche die Halbleiterbaue­ lemente miteinander verbinden, aus der ersten Metallschicht mit einem niedrigen Schmelzpunkt und der zweiten Metall­ schicht mit einem höheren Schmelzpunkt und durch Abschnei­ den der ersten Metallschicht und der zweiten Metallschicht aufeinanderfolgend an der Seite der ersten Metallschicht. Drittens kann ein Ablösen der zweiten Metallschicht durch Verhindern der Oxidation der plattierten Zuführungsschicht in dem Plattierungsschritt der zweiten Metallschicht ver­ hindert werden.

Claims (13)

1. Verfahren zur Herstellung eines Halbleiterbauelements, mit den Schritten:
Bilden eines ersten Trenngrabens und einer ersten Me­ tallschicht, welche die Oberfläche des ersten Trenngrabens bedeckt, auf der Oberfläche eines Halbleitersubstrats;
Verdünnen des Halbleitersubstrats von der Rückseiten­ oberfläche her;
Bilden eines zweiten Trenngrabens, wobei die erste Me­ tallschicht bloßgelegt wird und eine zweite Metallschicht die Oberfläche des zweiten Trenngrabens bedeckt, auf der Rückseite des ersten Trenngrabens; und
Abschneiden der ersten Metallschicht und der zweiten Metallschicht von der ersten Metallschichtseite mittels ei­ nes Lasers;
wobei der zweite Trenngraben durch Ätzen des Halblei­ tersubstrats gebildet wird, bis die erste Metallschicht bloßgelegt ist, unter Verwendung einer Wärmeableitungsme­ tallschicht, die in einem Gebiet der Rückseitenoberfläche des Halbleitersubstrats außer der Rückseitenoberfläche des ersten Trenngrabens gebildet ist, und die erste Metall­ schicht und die zweite Metallschicht ein Reflexionsvermögen von 80% oder weniger bezüglich des Laserlichts aufweisen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Schmelzpunkt der zweiten Metallschicht größer ist als derjenige der ersten Metallschicht.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Metallschicht gebildet wird durch Bilden der zweiten Metallschicht zur Bedeckung der Oberfläche des zweiten Trenngrabens und der Oberfläche der Wärmeablei­ tungsmetallschicht, Aufbringen eines Fotoresists auf die gesamte Oberfläche der zweiten Metallschicht derart, daß der zweite Trenngraben eingebettet ist, Entfernen des Foto­ resists durch Bloßlegen der gesamten Oberfläche derart, daß der Teil des Fotoresists übrigbleibt, welcher den zweiten Trenngraben füllt, und Entfernen der zweiten Me­ tallschicht, welche auf der Wärmeableitungsmetallschicht lokalisiert ist, unter Verwendung der Fotoresistschicht als Maske, während die zweite Metallschicht in dem zweiten Trenngraben verbleibt, und danach Entfernen der Fotoresist­ schicht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine dünne Schicht aus Ti und eine dünne Schicht aus Au aufeinanderfolgend gebildet werden, um die zweite Metall­ schicht zu bedecken, nachdem die zweite Metallschicht ge­ bildet worden ist, um die Oberfläche des zweiten Trenngra­ bens und die Oberfläche der Wärmeableitungsmetallschicht zu bedecken.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine plattierte Zuführungsschicht und eine Au-Plattierungs­ dünnschicht gebildet werden, um wenigstens die Oberfläche des zweiten Trenngrabens zu bedecken, nach dem Bilden des zweiten Trenngrabens, und die zweite Metallschicht auf der Au-Plattierungsschicht unter Verwendung der plattierten Zu­ führungsschicht in einem Schritt des elektrolytischen Plat­ tierens gebildet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der dünnen Au-Plattierungsschicht in einem Be­ reich von 50 bis 500 nm (500 bis 5000 Å) liegt.
7. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Dicke der dünnen Au-Plattierungsschicht in einem Be­ reich von 50 bis 100 nm (500 bis 1000 Å) liegt.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht und die zweite Metallschicht auf einem Metall gebildet werden, welches beim Laserschneiden verwendetes Laserlicht nicht stärker als 8% reflektiert.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Metallschicht und die plattierte Zuführungs­ schicht aus einer Ni-Legierung gebildet werden, welche aus Ni-P, Ni-B und Ni-B-W gewählt wird, und die zweite Metall­ schicht aus Ni oder Cr gebildet wird.
10. Halbleiterbauelement mit
einem Halbleitersubstrat, auf welchem Halbleiterele­ mente gebildet sind;
einer Wärmeableitungsmetallschicht, welche auf der Rückseitenoberfläche des Halbleitersubstrats gebildet ist; und
einer Metallschicht, welche die Seitenfläche des Halb­ leitersubstrats bedeckt und einen flanschförmigen Vorsprung besitzt;
wobei der Vorsprung eine Schichtungsstruktur, die we­ nigstens eine erste Metallschicht, eine plattierte Zufüh­ rungsschicht und eine Au-Plattierungsschicht aufweist, wel­ che aufeinander auf der Rückseite der ersten Metallschicht gebildet sind, und eine zweite Metallschicht aufweist, die auf der Au-Plattierungsschicht unter Verwendung der plat­ tierten Zuführungsschicht plattiert ist.
11. Bauelement nach Anspruch 10, dadurch gekennzeichnet, daß der Schmelzpunkt der zweiten Metallschicht größer ist als derjenige der ersten Metallschicht.
12. Halbleiterbauelement nach Anspruch 10, dadurch gekenn­ zeichnet, daß die erste Metallschicht und die plattierte Zuführungsschicht aus einer Ni-Legierung gebildet sind, welche aus Ni-P, Ni-B und Ni-B-W gewählt sind, und die zweite Metallschicht aus Ni oder Cr gebildet ist.
13. Halbleiterbauelement nach Anspruch 10, dadurch gekenn­ zeichnet, daß wenigstens die zweite Metallschicht, eine dünne Ti-Schicht und eine dünne Au-Schicht abwechselnd auf der Oberfläche der Wärmeableitungsmetallschicht aufge­ schichtet sind.
DE19843650A 1998-03-19 1998-09-23 Halbleiterbauelement und Verfahren zu dessen Herstellung Ceased DE19843650A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07024898A JP3810204B2 (ja) 1998-03-19 1998-03-19 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
DE19843650A1 true DE19843650A1 (de) 1999-09-23

Family

ID=13426079

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19843650A Ceased DE19843650A1 (de) 1998-03-19 1998-09-23 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (2) US6008537A (de)
JP (1) JP3810204B2 (de)
CN (1) CN1230013A (de)
DE (1) DE19843650A1 (de)
TW (1) TW389957B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP2000323797A (ja) * 1999-05-10 2000-11-24 Pioneer Electronic Corp 窒化物半導体レーザ及びその製造方法
JP2000332100A (ja) 1999-05-18 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP2001085361A (ja) * 1999-09-10 2001-03-30 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
KR20020086587A (ko) * 2000-03-09 2002-11-18 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 및 리드 프레임 및 그 제조방법, 및 리드 프레임을 사용한 반도체 장치의 제조 방법
US7181261B2 (en) * 2000-05-15 2007-02-20 Silver James H Implantable, retrievable, thrombus minimizing sensors
JP2002026270A (ja) * 2000-07-10 2002-01-25 Nec Corp 半導体装置の製造方法
US6399463B1 (en) * 2001-03-01 2002-06-04 Amkor Technology, Inc. Method of singulation using laser cutting
GB0110088D0 (en) * 2001-04-25 2001-06-20 Filtronic Compound Semiconduct Semiconductor wafer handling method
US6797530B2 (en) * 2001-09-25 2004-09-28 Kabushiki Kaisha Toshiba Semiconductor device-manufacturing method for manufacturing semiconductor devices with improved heat radiating efficiency and similar in size to semiconductor elements
JP3875867B2 (ja) * 2001-10-15 2007-01-31 新光電気工業株式会社 シリコン基板の穴形成方法
US6812548B2 (en) * 2001-11-30 2004-11-02 Intel Corporation Backside metallization on sides of microelectronic dice for effective thermal contact with heat dissipation devices
US20060091534A1 (en) * 2002-12-13 2006-05-04 Matsushita Electric Industrial Co., Ltd. Chip part manufacturing method and chip parts
WO2004090975A1 (en) * 2003-04-08 2004-10-21 Koninklijke Philips Electronics N.V. Method of manufacturing semiconductor devices
GB0323286D0 (en) * 2003-10-04 2003-11-05 Koninkl Philips Electronics Nv Device and method of making a device having a flexible layer structure
WO2006013731A1 (ja) * 2004-08-06 2006-02-09 A. L. M. T. Corp. 集合基板、半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
US7118930B1 (en) * 2005-08-17 2006-10-10 Dong-Sing Wuu Method for manufacturing a light emitting device
JP2008028352A (ja) * 2006-06-02 2008-02-07 Nec Lighting Ltd 電子機器および電子機器の製造方法
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
JP2010171107A (ja) * 2009-01-21 2010-08-05 Renesas Electronics Corp 半導体装置及びその製造方法
CN102045956B (zh) * 2010-12-28 2012-09-05 深南电路有限公司 等长金手指的镀金方法
JP5637330B1 (ja) 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および画像形成装置
US11886122B2 (en) * 2021-06-24 2024-01-30 Fraunhofer Usa, Inc. Deep etching substrates using a bi-layer etch mask

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2505065B2 (ja) * 1990-10-04 1996-06-05 三菱電機株式会社 半導体装置およびその製造方法
JP2836334B2 (ja) * 1992-01-23 1998-12-14 三菱電機株式会社 高出力半導体装置の製造方法
JP2763441B2 (ja) * 1992-02-06 1998-06-11 三菱電機株式会社 半導体装置の製造方法
JPH06112236A (ja) * 1992-09-25 1994-04-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH06209058A (ja) * 1993-01-12 1994-07-26 Mitsubishi Electric Corp 半導体装置及びその製造方法,並びにその実装方法
JP3350152B2 (ja) * 1993-06-24 2002-11-25 三菱電機株式会社 半導体装置およびその製造方法
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
JP3509985B2 (ja) * 1995-03-24 2004-03-22 三菱電機株式会社 半導体デバイスのチップ分離方法
JP3193863B2 (ja) * 1996-01-31 2001-07-30 ホーヤ株式会社 転写マスクの製造方法
JP3079987B2 (ja) * 1996-02-28 2000-08-21 日本電気株式会社 電界放出電子源およびその製造方法
JP3662260B2 (ja) * 1996-09-24 2005-06-22 三菱電機株式会社 半導体装置およびその製造方法
JP3724110B2 (ja) * 1997-04-24 2005-12-07 三菱電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US6008537A (en) 1999-12-28
JPH11274108A (ja) 1999-10-08
TW389957B (en) 2000-05-11
CN1230013A (zh) 1999-09-29
US6245596B1 (en) 2001-06-12
JP3810204B2 (ja) 2006-08-16

Similar Documents

Publication Publication Date Title
DE19843650A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10204386B4 (de) Leuchtdiode und Verfahren zu ihrer Herstellung
EP1277240B1 (de) Verfahren zur Herstellung eines lichtmittierenden Halbleiterbauelements
DE102008050538B4 (de) Optoelektronisches Bauelement und Verfahren zu dessen Herstellung
EP2695207B1 (de) Optoelektronischer halbleiterchip
EP2162928B1 (de) Verfahren zur herstellung einer mehrzahl optoelektronischer bauelemente und optoelektronisches bauelement
DE4301408C2 (de) Verfahren zur Herstellung von Halbleiterchips
DE60313843T2 (de) Halbleiterlaservorrichtung und Verfahren zu deren Herstellung
EP2057696B1 (de) Optoelektronischer halbleiterchip und verfahren zur dessen herstellung
DE102009037319A1 (de) Verfahren zur Herstellung einer Licht emittierenden Halbleitervorrichtung und Licht emittierende Halbleitervorrichtung
EP3281261B1 (de) Monolithische diodenlaseranordnung
DE3509441C2 (de) Halbleiterlaser-Chip
DE102006035485B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10307280B4 (de) Verfahren zum Herstellen eines lichtemittierenden Halbleiterbauelements
WO2019063412A1 (de) Strahlungsemittierendes halbleiterbauelement und verfahren zur herstellung von strahlungsemittierenden halbleiterbauelementen
DE10017337C2 (de) Verfahren zum Herstellen lichtaussendender Halbleiterbauelemente
WO2004008522A2 (de) Verfahren zur herstellung eines bauelements mit tiefliegenden anschlussflächen
EP2223333A2 (de) Verfahren zur herstellung von halbleiterchips und halbleiterchip
DE112008003312T5 (de) Herstellung von Halbleiterbauelementen
DE102018111954B4 (de) Verfahren zur herstellung eines halbleiterbauelements mit isolierendem substrat und halbleiterbauelement mit isolierendem substrat und optoelektronische vorrichtung dieses umfassend
US6238845B1 (en) Method of forming lead frames with preformation support
DE4129647B4 (de) Vorderseiten-Metallisierung zum Drahtbonden für ein III-V Halbleiterbauelement und Verfahren
DE4022545C2 (de) Verfahren zum Aufbringen von Lötkontaktstellen durch Tauchlöten auf eine Kontaktschicht eines Halbleiterchips
DE102021121026A1 (de) Verfahren zur Herstellung einer Vielzahl von Halbleiterlaserchips und Halbleiterlaserchip
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection