JP2000106352A - レーザー溶断方式半導体装置の製造方法および半導体装置 - Google Patents
レーザー溶断方式半導体装置の製造方法および半導体装置Info
- Publication number
- JP2000106352A JP2000106352A JP10275390A JP27539098A JP2000106352A JP 2000106352 A JP2000106352 A JP 2000106352A JP 10275390 A JP10275390 A JP 10275390A JP 27539098 A JP27539098 A JP 27539098A JP 2000106352 A JP2000106352 A JP 2000106352A
- Authority
- JP
- Japan
- Prior art keywords
- separation groove
- metal layer
- semiconductor device
- forming
- side separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10157—Shape being other than a cuboid at the active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 従来のレーザー溶断方式半導体装置製造方法
では、連結用金属層の上端が半導体基板の表面と同一平
面上にあるため、ワイヤボンディングの際にワイヤと連
結用金属層との短絡が起こりやすく、また連結用金属層
のつば状の突出部が半導体チップのハンドリング時に変
形し易いという問題があった。 【解決手段】 本発明のレーザー溶断方式半導体装置製
造方法は、表側分離溝形成工程と裏側分離溝形成工程の
少なくとも一方を２回以上の別々のエッチングにより行
うことにより、表側分離溝を覆う連結用金属層２０の上
端を半導体基板１の表面から下方に離してワイヤ１３と
の短絡発生を防止し、つば状の突出部１１の長さのばら
つきを抑制して、その変形発生を抑制することができ
る。
では、連結用金属層の上端が半導体基板の表面と同一平
面上にあるため、ワイヤボンディングの際にワイヤと連
結用金属層との短絡が起こりやすく、また連結用金属層
のつば状の突出部が半導体チップのハンドリング時に変
形し易いという問題があった。 【解決手段】 本発明のレーザー溶断方式半導体装置製
造方法は、表側分離溝形成工程と裏側分離溝形成工程の
少なくとも一方を２回以上の別々のエッチングにより行
うことにより、表側分離溝を覆う連結用金属層２０の上
端を半導体基板１の表面から下方に離してワイヤ１３と
の短絡発生を防止し、つば状の突出部１１の長さのばら
つきを抑制して、その変形発生を抑制することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、裏面に放熱用金属
層を備えた半導体装置に関し、特に、レーザ溶断により
素子分離を行う該半導体装置の製造方法に関する。
層を備えた半導体装置に関し、特に、レーザ溶断により
素子分離を行う該半導体装置の製造方法に関する。
【０００２】
【従来の技術】化合物半導体デバイスのうち、マイクロ
波通信等に使用される高出力FETのような熱抵抗低減を
必要とするデバイスでは、半導体ウエハの厚みを５０μ
ｍ以下に薄板化する必要がある。また、薄板化によるハ
ンドリング時のウエハ破損防止と、放熱効率の向上のた
め、裏面に放熱用金属層の厚膜を形成する必要がある。
波通信等に使用される高出力FETのような熱抵抗低減を
必要とするデバイスでは、半導体ウエハの厚みを５０μ
ｍ以下に薄板化する必要がある。また、薄板化によるハ
ンドリング時のウエハ破損防止と、放熱効率の向上のた
め、裏面に放熱用金属層の厚膜を形成する必要がある。
【０００３】かかる放熱用金属層を備えた半導体ウエハ
を半導体チップに分離する際、通常の半導体ウエハに用
いるダイシング法を適用すると、ダイサーの刃に放熱用
金属層が付着して、目詰まりを起こす。ダイシング法に
代えてウエットエッチング法による分離も可能である
が、ウエットエッチング法においては、分離の最終工程
において分離された半導体チップは溶媒中にばらばらに
散在することとなるため、分離後のチップの回収に時間
がかかる上、回収時にチップが破損する問題があった。
を半導体チップに分離する際、通常の半導体ウエハに用
いるダイシング法を適用すると、ダイサーの刃に放熱用
金属層が付着して、目詰まりを起こす。ダイシング法に
代えてウエットエッチング法による分離も可能である
が、ウエットエッチング法においては、分離の最終工程
において分離された半導体チップは溶媒中にばらばらに
散在することとなるため、分離後のチップの回収に時間
がかかる上、回収時にチップが破損する問題があった。
【０００４】これらの問題を解決する分離法として、エ
ッチングとレーザー溶融を用いて半導体ウエハを半導体
チップに分離する方法が、ＰＣＴ出願番号ＪＰ／９６／
０２７５８に開示されている。以下、その製造方法につ
いて図面を参照して説明する。
ッチングとレーザー溶融を用いて半導体ウエハを半導体
チップに分離する方法が、ＰＣＴ出願番号ＪＰ／９６／
０２７５８に開示されている。以下、その製造方法につ
いて図面を参照して説明する。
【０００５】図８及び図９は、放熱用金属層を備える半
導体装置の製造方法の工程断面図である。まず、予め半
導体素子を形成したＧａＡｓ基板１の表面にレジストパ
ターン２をマスクとしたエッチングにより表側分離溝３
を形成し（図８（ａ））、続いてメッキ法等により表側
分離溝３内に第１の連結用金属層４を形成する（図８
（ｂ））。
導体装置の製造方法の工程断面図である。まず、予め半
導体素子を形成したＧａＡｓ基板１の表面にレジストパ
ターン２をマスクとしたエッチングにより表側分離溝３
を形成し（図８（ａ））、続いてメッキ法等により表側
分離溝３内に第１の連結用金属層４を形成する（図８
（ｂ））。
【０００６】次に、ＧａＡｓ基板１の表面にワックス５
を塗布し、ガラス板やサファイヤ板等の支持基板６に接
着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなる
まで、裏面から研磨する（図８（ｃ））。上記表側分離
溝３の深さは、通常、研磨後の基板厚の半分以下であ
る。
を塗布し、ガラス板やサファイヤ板等の支持基板６に接
着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなる
まで、裏面から研磨する（図８（ｃ））。上記表側分離
溝３の深さは、通常、研磨後の基板厚の半分以下であ
る。
【０００７】次に、ＧａＡｓ基板１の裏面において表側
分離溝３の底面３ｂに対向した位置に開口をもつ、レジ
ストパターン７を形成し、これをマスクとして、ＧａＡ
ｓ基板１の裏面を表側分離溝内の連結用金属層４の底面
が露出するまでエッチングし、裏側分離溝８を形成する
（図８（ｄ））。尚、ここで裏側分離溝８の底面８ｂの
巾よりも、表側分離溝３の底面３ｂが広くなるようにす
る必要がある。底面８ｂの方が、底面３ｂよりも広くな
ると、エッチング量のばらつきのため、底面８ｂの端部
にエッチングが第１の連結用金属層４に沿って異常進行
した異常エッチング部分８ｃが発生する恐れがあるから
である（図１０）。
分離溝３の底面３ｂに対向した位置に開口をもつ、レジ
ストパターン７を形成し、これをマスクとして、ＧａＡ
ｓ基板１の裏面を表側分離溝内の連結用金属層４の底面
が露出するまでエッチングし、裏側分離溝８を形成する
（図８（ｄ））。尚、ここで裏側分離溝８の底面８ｂの
巾よりも、表側分離溝３の底面３ｂが広くなるようにす
る必要がある。底面８ｂの方が、底面３ｂよりも広くな
ると、エッチング量のばらつきのため、底面８ｂの端部
にエッチングが第１の連結用金属層４に沿って異常進行
した異常エッチング部分８ｃが発生する恐れがあるから
である（図１０）。
【０００８】次に、レジストパターン７を除去した後、
ＧａＡｓ基板１の裏面全面にメッキ給電層を形成し（図
示せず）、裏側分離溝８内に第１の連結用金属層４を補
強するための第２の連結用金属層９をメッキ法により形
成する。続いて表側分離溝３の底面に対向した領域を除
いて放熱用金属層１０を電解メッキ法によって形成す
る。（図９（ａ））。
ＧａＡｓ基板１の裏面全面にメッキ給電層を形成し（図
示せず）、裏側分離溝８内に第１の連結用金属層４を補
強するための第２の連結用金属層９をメッキ法により形
成する。続いて表側分離溝３の底面に対向した領域を除
いて放熱用金属層１０を電解メッキ法によって形成す
る。（図９（ａ））。
【０００９】次に、支持基板６からＧａＡｓ基板１を剥
がし、放熱用金属層１０の裏面にエキスパンドフィルム
（図示せず）を貼付け、ＹＡＧレーザ等を用いたレーザ
溶断加工により、表側分離溝３側から、該表側分離溝内
の第１及び第２の連結用金属層４、９を溶断して分離を
行い、半導体チップ３０を得る（図９（ｂ））。レーザ
ー溶断後の連結用金属層４、９は、レーザー溶融された
先端部２７がラウンド形状となっており、つば状突出部
１１を有する形状となる。
がし、放熱用金属層１０の裏面にエキスパンドフィルム
（図示せず）を貼付け、ＹＡＧレーザ等を用いたレーザ
溶断加工により、表側分離溝３側から、該表側分離溝内
の第１及び第２の連結用金属層４、９を溶断して分離を
行い、半導体チップ３０を得る（図９（ｂ））。レーザ
ー溶断後の連結用金属層４、９は、レーザー溶融された
先端部２７がラウンド形状となっており、つば状突出部
１１を有する形状となる。
【００１０】得られた半導体チップは、放熱用金属層１
０の裏面の部分で半田接着などによりパッケージ１２に
接着された後、ＧａＡｓ基板１の表面のボンディングパ
ッド部分にワイヤ１３がボンディングされ、樹脂により
封止される。
０の裏面の部分で半田接着などによりパッケージ１２に
接着された後、ＧａＡｓ基板１の表面のボンディングパ
ッド部分にワイヤ１３がボンディングされ、樹脂により
封止される。
【００１１】かかる連結用金属層で接続された半導体素
子をレーザ溶断して各半導体チップに分離する半導体装
置の製造方法では、ダイシング工法のような刃の目詰ま
りの問題はない。またレーザーによる分離後も、半導体
チップが散在せず、エキスパンドフィルム上にチップが
配列しているため、ウエットエッチング法のようなチッ
プ回収に伴う問題もない。
子をレーザ溶断して各半導体チップに分離する半導体装
置の製造方法では、ダイシング工法のような刃の目詰ま
りの問題はない。またレーザーによる分離後も、半導体
チップが散在せず、エキスパンドフィルム上にチップが
配列しているため、ウエットエッチング法のようなチッ
プ回収に伴う問題もない。
【００１２】
【発明が解決しようとする課題】しかし、この製造方法
では、第1の連結用金属層４の上端がＧａＡｓ基板１の
表面と同一平面上にある。また、第1の連結用金属層４
の上端は、メッキ法等にり形成されるため、ＧａＡｓ基
板１の表面より突出する場合もある。このため、ワイヤ
ボンディングの際にワイヤ１３と連結用金属層４との短
絡が起こりやすく、半導体装置の製造歩留まりが不安定
という問題があった。さらに、樹脂封止後、樹脂の熱変
形などによりワイヤ１３が変形して第１の連結用金属層
と短絡を起こし易く、半導体装置の信頼性が低下する問
題もあった。
では、第1の連結用金属層４の上端がＧａＡｓ基板１の
表面と同一平面上にある。また、第1の連結用金属層４
の上端は、メッキ法等にり形成されるため、ＧａＡｓ基
板１の表面より突出する場合もある。このため、ワイヤ
ボンディングの際にワイヤ１３と連結用金属層４との短
絡が起こりやすく、半導体装置の製造歩留まりが不安定
という問題があった。さらに、樹脂封止後、樹脂の熱変
形などによりワイヤ１３が変形して第１の連結用金属層
と短絡を起こし易く、半導体装置の信頼性が低下する問
題もあった。
【００１３】また、第1の連結用金属層４及び第2の連結
用金属層９は、レーザーによる溶断後、つば状の突出部
１１を有することとなるが、このつば状の突出部１１
は、突出している長さがその厚みに比して長く、また長
さばらつきが大きいため、半導体チップのハンドリング
時に曲がり易く、ワイヤとの接触などにより工程不良が
発生する問題もあった。
用金属層９は、レーザーによる溶断後、つば状の突出部
１１を有することとなるが、このつば状の突出部１１
は、突出している長さがその厚みに比して長く、また長
さばらつきが大きいため、半導体チップのハンドリング
時に曲がり易く、ワイヤとの接触などにより工程不良が
発生する問題もあった。
【００１４】本発明は、従来技術の有するこのような問
題点に鑑みてなされたものであり、ワイヤと連結用金属
層上端部との短絡を防止し、連結用金属層のチップハン
ドリング時の変形の発生を抑制できるレーザー溶断方式
半導体装置製造方法及び該方法で製造された半導体装置
を提供することを目的とする。
題点に鑑みてなされたものであり、ワイヤと連結用金属
層上端部との短絡を防止し、連結用金属層のチップハン
ドリング時の変形の発生を抑制できるレーザー溶断方式
半導体装置製造方法及び該方法で製造された半導体装置
を提供することを目的とする。
【００１５】
【課題を解決するための手段】上記目的を達成するため
に、本発明のレーザー溶断技術対応半導体装置製造方法
は、半導体基板の表面にエッチングにより表側分離溝を
形成する表側分離溝形成工程と、該表側分離溝の表面を
覆う連結用金属層を形成する工程と、該半導体基板を裏
面から薄膜化する工程と、該半導体基板裏面に該表側分
離溝の底面に対向する領域を除いて放熱用金属層を形成
し、該半導体基板裏面に該表側分離溝の底面に対向する
裏側分離溝をエッチングにより形成して上記連結用金属
層を露出させる裏側分離溝形成工程と、該連結用金属層
をレーザーで溶断する工程とを備えた半導体装置の製造
方法であって、上記表側分離溝形成工程と上記裏側分離
溝形成工程の少なくとも一方が２回以上の別々のエッチ
ングから成り、該１回目のエッチングにより形成された
溝の底面を、該２回目以降のエッチングによりさらにエ
ッチングすることを特徴とするものである。
に、本発明のレーザー溶断技術対応半導体装置製造方法
は、半導体基板の表面にエッチングにより表側分離溝を
形成する表側分離溝形成工程と、該表側分離溝の表面を
覆う連結用金属層を形成する工程と、該半導体基板を裏
面から薄膜化する工程と、該半導体基板裏面に該表側分
離溝の底面に対向する領域を除いて放熱用金属層を形成
し、該半導体基板裏面に該表側分離溝の底面に対向する
裏側分離溝をエッチングにより形成して上記連結用金属
層を露出させる裏側分離溝形成工程と、該連結用金属層
をレーザーで溶断する工程とを備えた半導体装置の製造
方法であって、上記表側分離溝形成工程と上記裏側分離
溝形成工程の少なくとも一方が２回以上の別々のエッチ
ングから成り、該１回目のエッチングにより形成された
溝の底面を、該２回目以降のエッチングによりさらにエ
ッチングすることを特徴とするものである。
【００１６】上記表側分離溝形成工程は、第１の開口巾
を有する第１のレジストパターンをマスクとして第１の
表側分離溝を形成する工程と、上記半導体基板の表面と
上記第１の表側分離溝の側面とを覆いかつ上記第１の表
側分離溝の底面に開口部を有するように形成された第２
のレジストパターンをマスクとして該第１の表側分離溝
の下部に連続して第２の表側分離溝を形成する工程とを
含み、上記第１と第２の表側分離溝からなる表側分離溝
を形成する工程とし、上記表側分離溝の表面を覆う連結
用金属層を形成する工程において、上記第２のレジスト
パターンをマスクとして上記第２の表側分離溝の表面の
みを覆うよう上記連結用金属層を形成することが好まし
い。これにより、上記表側分離溝を覆う連結用金属層の
上端を半導体基板の表面から下方に離した構造の半導体
装置を製造でき、半導体装置製造工程における半導体基
板に接続されたワイヤと連結用金属層の短絡発生が防止
できる。
を有する第１のレジストパターンをマスクとして第１の
表側分離溝を形成する工程と、上記半導体基板の表面と
上記第１の表側分離溝の側面とを覆いかつ上記第１の表
側分離溝の底面に開口部を有するように形成された第２
のレジストパターンをマスクとして該第１の表側分離溝
の下部に連続して第２の表側分離溝を形成する工程とを
含み、上記第１と第２の表側分離溝からなる表側分離溝
を形成する工程とし、上記表側分離溝の表面を覆う連結
用金属層を形成する工程において、上記第２のレジスト
パターンをマスクとして上記第２の表側分離溝の表面の
みを覆うよう上記連結用金属層を形成することが好まし
い。これにより、上記表側分離溝を覆う連結用金属層の
上端を半導体基板の表面から下方に離した構造の半導体
装置を製造でき、半導体装置製造工程における半導体基
板に接続されたワイヤと連結用金属層の短絡発生が防止
できる。
【００１７】また、上記裏側分離溝形成工程は、上記放
熱用金属層をマスクとして上記連結用金属層が露出しな
い深さにエッチングをすることにより第１の裏側分離溝
を形成する工程と、該第１の裏側分離溝のサイドエッチ
ング部を埋めるように上記第１の裏側分離溝の側面を覆
って上記放熱用金属層と表面を連ねて形成されたサイド
ウォール状保護膜及び上記放熱金属層をマスクとして上
記連結用金属層が露出する深さまでエッチングを行うこ
とにより第２の裏側分離溝を形成する工程とを含み、上
記第１と第２の裏側分離溝からなる裏側分離溝を形成す
る工程とすることが好ましい。これにより、裏側分離溝
エッチング時のサイドエッチング量のばらつきを抑制で
き、レーザーによる溶断後に表側分離溝を覆う連結用金
属層が有するつば状の突出部の長さのばらつきを小さく
することができる。
熱用金属層をマスクとして上記連結用金属層が露出しな
い深さにエッチングをすることにより第１の裏側分離溝
を形成する工程と、該第１の裏側分離溝のサイドエッチ
ング部を埋めるように上記第１の裏側分離溝の側面を覆
って上記放熱用金属層と表面を連ねて形成されたサイド
ウォール状保護膜及び上記放熱金属層をマスクとして上
記連結用金属層が露出する深さまでエッチングを行うこ
とにより第２の裏側分離溝を形成する工程とを含み、上
記第１と第２の裏側分離溝からなる裏側分離溝を形成す
る工程とすることが好ましい。これにより、裏側分離溝
エッチング時のサイドエッチング量のばらつきを抑制で
き、レーザーによる溶断後に表側分離溝を覆う連結用金
属層が有するつば状の突出部の長さのばらつきを小さく
することができる。
【００１８】またさらに、上記表側分離溝が、薄膜化さ
れた上記半導体基板厚の半分以上の深さになるように、
かつ該表側分離溝の底面が上記裏側分離溝の底面よりも
狭くなるように上記表側分離溝の巾と深さ及び薄膜化後
の基板の厚さとをそれぞれ設定することが好ましい。こ
れにより、連結用金属層のレーザー溶断される部分であ
る表側分離溝の底面に接する部分が、半導体基板の表面
からより下方に離れるため、レーザー溶断時の溶断飛沫
の半導体基板表面への付着を防止できる。また、表側分
離溝を深く形成することにより、その底面を裏側分離溝
の底面よりも狭く形成することが可能となり、これによ
り半導体基板上の半導体素子を形成できる有効面積を大
きくすることができる。
れた上記半導体基板厚の半分以上の深さになるように、
かつ該表側分離溝の底面が上記裏側分離溝の底面よりも
狭くなるように上記表側分離溝の巾と深さ及び薄膜化後
の基板の厚さとをそれぞれ設定することが好ましい。こ
れにより、連結用金属層のレーザー溶断される部分であ
る表側分離溝の底面に接する部分が、半導体基板の表面
からより下方に離れるため、レーザー溶断時の溶断飛沫
の半導体基板表面への付着を防止できる。また、表側分
離溝を深く形成することにより、その底面を裏側分離溝
の底面よりも狭く形成することが可能となり、これによ
り半導体基板上の半導体素子を形成できる有効面積を大
きくすることができる。
【００１９】また、本発明は、表面に複数の半導体素子
が形成された半導体基板を分割する部分において、表面
から表側分離溝を形成して該表側分離溝に連結用金属層
を形成し、さらに裏面から裏側分離溝を形成して上記連
結用金属層を裏面から露出させた後に、上記露出させた
連結用金属層をレーザーで溶断することにより形成され
た半導体装置であって、上記表側分離溝と上記裏側分離
溝の少なくとも一方は、２回以上に分けてエッチングさ
れて形成されることにより、上記半導体装置の側面が段
状に形成されていることを特徴とする半導体装置でもあ
る。
が形成された半導体基板を分割する部分において、表面
から表側分離溝を形成して該表側分離溝に連結用金属層
を形成し、さらに裏面から裏側分離溝を形成して上記連
結用金属層を裏面から露出させた後に、上記露出させた
連結用金属層をレーザーで溶断することにより形成され
た半導体装置であって、上記表側分離溝と上記裏側分離
溝の少なくとも一方は、２回以上に分けてエッチングさ
れて形成されることにより、上記半導体装置の側面が段
状に形成されていることを特徴とする半導体装置でもあ
る。
【００２０】上記表側分離溝は、第１の表側分離溝を形
成する第１エッチングと該第１の表側分離溝の底面にお
いて第２の表側分離溝を形成する第２エッチングにより
形成され、上記連結用金属層が上記第１の表側分離溝に
対応する上記半導体装置の側面には形成されていないこ
とが好ましい。これにより、半導体基板表面に接続され
たワイヤと該連結用金属層の短絡が防止できる。
成する第１エッチングと該第１の表側分離溝の底面にお
いて第２の表側分離溝を形成する第２エッチングにより
形成され、上記連結用金属層が上記第１の表側分離溝に
対応する上記半導体装置の側面には形成されていないこ
とが好ましい。これにより、半導体基板表面に接続され
たワイヤと該連結用金属層の短絡が防止できる。
【００２１】この場合において、上記半導体装置の側面
において上記第１の表側分離溝に対応する上記半導体装
置の側面が、上記第２の表側分離溝に対応する上記半導
体装置の側面より突出しているか、若しくは上記第２の
表側分離溝に対応する上記半導体装置の側面が、上記第
１の表側分離溝に対応する上記半導体装置の側面より突
出していることが好ましい。上記第１の表側分離溝に対
応する上記半導体装置の側面が、上記第２の表側分離溝
に対応する上記半導体装置の側面より突出している場合
には、ワイヤと連結用金属層短絡の防止に加えて、連結
用金属層と半導体基板の接合界面をチップ上部より見え
なくすることができる利点がある。
において上記第１の表側分離溝に対応する上記半導体装
置の側面が、上記第２の表側分離溝に対応する上記半導
体装置の側面より突出しているか、若しくは上記第２の
表側分離溝に対応する上記半導体装置の側面が、上記第
１の表側分離溝に対応する上記半導体装置の側面より突
出していることが好ましい。上記第１の表側分離溝に対
応する上記半導体装置の側面が、上記第２の表側分離溝
に対応する上記半導体装置の側面より突出している場合
には、ワイヤと連結用金属層短絡の防止に加えて、連結
用金属層と半導体基板の接合界面をチップ上部より見え
なくすることができる利点がある。
【００２２】また、上記裏側分離溝が、第１の裏側分離
溝を形成する第１エッチングと該第１の裏側分離溝の側
面からのサイドエッチングの進行を停止して該第1の裏
側分離溝の底面において第２の裏側分離溝を形成する第
２エッチングとにより形成されることにより、上記半導
体装置の上記裏側分離溝に対応する側面が段状に形成さ
れていることが好ましい。これにより、裏側分離溝エッ
チング時のサイドエッチング量のばらつきを抑制でき
る、レーザーによる溶断後に表側分離溝を覆う連結用金
属層が有するつば状の突出部の長さのばらつきを小さく
することができる。
溝を形成する第１エッチングと該第１の裏側分離溝の側
面からのサイドエッチングの進行を停止して該第1の裏
側分離溝の底面において第２の裏側分離溝を形成する第
２エッチングとにより形成されることにより、上記半導
体装置の上記裏側分離溝に対応する側面が段状に形成さ
れていることが好ましい。これにより、裏側分離溝エッ
チング時のサイドエッチング量のばらつきを抑制でき
る、レーザーによる溶断後に表側分離溝を覆う連結用金
属層が有するつば状の突出部の長さのばらつきを小さく
することができる。
【００２３】またさらに、上記半導体装置の側面におい
て、上記半導体装置の上記表側分離溝に対応する側面
が、上記裏側分離溝の対応する側面より長くかつ突出し
ていることが好ましい。これにより、連結用金属層のレ
ーザー溶断される部分が、半導体基板の表面からより下
方に離れるため、レーザー溶断時の連結用金属層の溶融
飛散物の半導体基板表面への付着を防止できる。また、
その底面を裏側分離溝の底面よりも狭く形成することが
可能となり、半導体基板上の半導体素子を形成できる有
効面積を大きくすることができる。
て、上記半導体装置の上記表側分離溝に対応する側面
が、上記裏側分離溝の対応する側面より長くかつ突出し
ていることが好ましい。これにより、連結用金属層のレ
ーザー溶断される部分が、半導体基板の表面からより下
方に離れるため、レーザー溶断時の連結用金属層の溶融
飛散物の半導体基板表面への付着を防止できる。また、
その底面を裏側分離溝の底面よりも狭く形成することが
可能となり、半導体基板上の半導体素子を形成できる有
効面積を大きくすることができる。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。図中、図８〜９と同
一符号は、同一または相当個所を示す。
て、図面を参照しながら説明する。図中、図８〜９と同
一符号は、同一または相当個所を示す。
【００２５】実施の形態１ 本発明の実施の形態１は、表側分離溝を２回の別々のエ
ッチングによって形成することにより、連結用金属層の
上端部とワイヤとの短絡を防止することを目的とするも
のである。実施の形態１にかかる半導体装置の製造方法
について、図１及び３を参照しながら説明する。本製造
方法では、半導体基板であるＧａＡｓ基板１の表面に半
導体素子を形成し、次にＧａＡｓ基板１の表面に第1の
レジストパターン１４をマスクとしてエッチング（第1
エッチング）を行い、第１の表側分離溝１６を形成する
（図１（ａ））。ここで、第1のレジストパターン１４
の開口巾１５は任意に設定可能であるが、本実施の形態
においては、開口巾１５が最終的な表側分離溝底面（図
中１９ｂ）の必要巾よりも広くなるよう形成する。
ッチングによって形成することにより、連結用金属層の
上端部とワイヤとの短絡を防止することを目的とするも
のである。実施の形態１にかかる半導体装置の製造方法
について、図１及び３を参照しながら説明する。本製造
方法では、半導体基板であるＧａＡｓ基板１の表面に半
導体素子を形成し、次にＧａＡｓ基板１の表面に第1の
レジストパターン１４をマスクとしてエッチング（第1
エッチング）を行い、第１の表側分離溝１６を形成する
（図１（ａ））。ここで、第1のレジストパターン１４
の開口巾１５は任意に設定可能であるが、本実施の形態
においては、開口巾１５が最終的な表側分離溝底面（図
中１９ｂ）の必要巾よりも広くなるよう形成する。
【００２６】次に、第1のレジストパターン１４を除去
し、第2のレジストパターン１７を、ＧａＡｓ基板１の
表面と第1の表側分離溝の側面１６ａとを覆いかつ第1の
表側分離溝の底面１６ｂに開口を有するように形成す
る。該第2のレジストパターン１７をマスクに第１の表
側分離溝１６の底面１６ｂのエッチングを行い（第2エ
ッチング）、第1の表面分離溝の下部に連続して第2の表
側分離溝１９を形成する（図１（ｂ））。ここで、第２
のレジストパターン１７の開口巾１８は、表側分離溝の
側面１６ａを覆うことができれば任意に設定可能である
が、本実施の形態においては、第1のレジストパターン
１４の開口巾１５よりも狭くする。こうして形成した表
側分離溝は、巾の広い第1の表側分離溝１６と巾の狭い
第2の表側分離溝１９とが上下に積層された構造から成
る。
し、第2のレジストパターン１７を、ＧａＡｓ基板１の
表面と第1の表側分離溝の側面１６ａとを覆いかつ第1の
表側分離溝の底面１６ｂに開口を有するように形成す
る。該第2のレジストパターン１７をマスクに第１の表
側分離溝１６の底面１６ｂのエッチングを行い（第2エ
ッチング）、第1の表面分離溝の下部に連続して第2の表
側分離溝１９を形成する（図１（ｂ））。ここで、第２
のレジストパターン１７の開口巾１８は、表側分離溝の
側面１６ａを覆うことができれば任意に設定可能である
が、本実施の形態においては、第1のレジストパターン
１４の開口巾１５よりも狭くする。こうして形成した表
側分離溝は、巾の広い第1の表側分離溝１６と巾の狭い
第2の表側分離溝１９とが上下に積層された構造から成
る。
【００２７】次に、第2のレジストパターン１７をマス
クに第1の連結用金属層２０を形成する（図1（ｃ））。
連結用金属層２０の形成には、無電解メッキ法が利用で
きる。無電解メッキによる場合は、レジストパターン１
７に連結用金属層は付着しないため、第2の表側分離溝
１９の内面にのみ連結用金属層２０がメッキされる。ま
た、第2の表側分離溝のサイドエッチング量が少なく、
第２の表側分離溝１９の側面１９ａとレジストパターン
１７の側面との段差が小さい場合は、蒸着またはスパッ
タの手法によって連結用金属層２０を形成しても良い。
この場合は、全面に連結用金属層２０が付着するが、第
2の表側分離溝の内面以外の領域に付着した金属層はレ
ジストパターン１７除去の際に同時に除去される。従っ
て、第1の連結用金属層２０を、第2の表側分離溝の内面
にのみ形成することができる。尚、本実施の形態におい
ては、表側分離溝を2回のエッチングにより形成した
が、3回のエッチングに分けて形成しても良い。この場
合、本実施の形態における1回目と2回目のエッチングの
関係を、1回目と2回目のエッチングの間及び2回目と3回
目のエッチングの間にも適用し、3回目のエッチング後
に連結用金属層２０を形成する。またさらに、表側分離
溝のエッチングを4回以上に分けた場合も同様である。
クに第1の連結用金属層２０を形成する（図1（ｃ））。
連結用金属層２０の形成には、無電解メッキ法が利用で
きる。無電解メッキによる場合は、レジストパターン１
７に連結用金属層は付着しないため、第2の表側分離溝
１９の内面にのみ連結用金属層２０がメッキされる。ま
た、第2の表側分離溝のサイドエッチング量が少なく、
第２の表側分離溝１９の側面１９ａとレジストパターン
１７の側面との段差が小さい場合は、蒸着またはスパッ
タの手法によって連結用金属層２０を形成しても良い。
この場合は、全面に連結用金属層２０が付着するが、第
2の表側分離溝の内面以外の領域に付着した金属層はレ
ジストパターン１７除去の際に同時に除去される。従っ
て、第1の連結用金属層２０を、第2の表側分離溝の内面
にのみ形成することができる。尚、本実施の形態におい
ては、表側分離溝を2回のエッチングにより形成した
が、3回のエッチングに分けて形成しても良い。この場
合、本実施の形態における1回目と2回目のエッチングの
関係を、1回目と2回目のエッチングの間及び2回目と3回
目のエッチングの間にも適用し、3回目のエッチング後
に連結用金属層２０を形成する。またさらに、表側分離
溝のエッチングを4回以上に分けた場合も同様である。
【００２８】次に、従来方法と同様の工程により、ワッ
クス５によりＧａＡｓ基板１の表面を支持基板６に接着
した後に、裏面研磨し、表側分離溝１９に対向する裏側
分離溝８を形成して第1の連結用金属層２０を露出さ
せ、補強用の第2の連結用金属層２１を裏側分離溝８の
内面を覆って形成し、表側分離溝の底面１９ｂに対向す
る領域を除いて放熱用金属層１０を形成する。尚、第1
の連結用金属層２０が厚く、その強度が十分ある場合
は、補強用の第2の金属層２１は省略しても良い。ま
た、放熱用金属層１０の形成領域はレーザーによる溶断
の妨げにならない領域とすることが必要であるが、必ず
しも表側分離溝の底面１９ｂに対向する領域を完全に除
外して設定する必要はない。
クス５によりＧａＡｓ基板１の表面を支持基板６に接着
した後に、裏面研磨し、表側分離溝１９に対向する裏側
分離溝８を形成して第1の連結用金属層２０を露出さ
せ、補強用の第2の連結用金属層２１を裏側分離溝８の
内面を覆って形成し、表側分離溝の底面１９ｂに対向す
る領域を除いて放熱用金属層１０を形成する。尚、第1
の連結用金属層２０が厚く、その強度が十分ある場合
は、補強用の第2の金属層２１は省略しても良い。ま
た、放熱用金属層１０の形成領域はレーザーによる溶断
の妨げにならない領域とすることが必要であるが、必ず
しも表側分離溝の底面１９ｂに対向する領域を完全に除
外して設定する必要はない。
【００２９】次に、従来方法と同様の工程により、Ｇａ
Ａｓ基板１を支持基板６から取り外し、エキスパンドフ
ィルムに接着し、第1の連結用金属層２０及び第2の連結
用金属層２１をレーザーにより溶断して、半導体チップ
３０を得る。溶断された連結用金属層２０、２１は、そ
の先端２７が溶融してラウンド状になっており、つば状
の突出部１１を有する。半導体チップ３０を、パッケー
ジ１２に放熱用金属層１０の裏面で半田接着し、ＧａＡ
ｓ基板１の表面にワイヤ１３を接続して半導体装置を得
る（図３（ａ））。
Ａｓ基板１を支持基板６から取り外し、エキスパンドフ
ィルムに接着し、第1の連結用金属層２０及び第2の連結
用金属層２１をレーザーにより溶断して、半導体チップ
３０を得る。溶断された連結用金属層２０、２１は、そ
の先端２７が溶融してラウンド状になっており、つば状
の突出部１１を有する。半導体チップ３０を、パッケー
ジ１２に放熱用金属層１０の裏面で半田接着し、ＧａＡ
ｓ基板１の表面にワイヤ１３を接続して半導体装置を得
る（図３（ａ））。
【００３０】こうして形成された半導体装置において
は、表側分離溝を形成するエッチングが2回に分けて行
われた結果、半導体装置の側面が段状に形成されてお
り、第２の表側分離溝１９に対応する側面１９ａが、第
１の表側分離溝１６に対応する側面１６ａよりも突出し
ている。また、第１の連結用金属層２０は、第２の表側
分離溝に対応する側面１９ａに形成され、第1の表側分
離溝に対応する側面１６ａには形成されていない。
は、表側分離溝を形成するエッチングが2回に分けて行
われた結果、半導体装置の側面が段状に形成されてお
り、第２の表側分離溝１９に対応する側面１９ａが、第
１の表側分離溝１６に対応する側面１６ａよりも突出し
ている。また、第１の連結用金属層２０は、第２の表側
分離溝に対応する側面１９ａに形成され、第1の表側分
離溝に対応する側面１６ａには形成されていない。
【００３１】第1の連結用金属層２０の上端は、ＧａＡ
ｓ基板１の表面より下方に離れた位置にあるため、ワイ
ヤ１３が多少変形しても、第1の連結用金属層２０と短
絡することはない。従って、ワイヤボンディング工程に
おけるワイヤ１３と連結用金属層２０の上端との短絡不
良を防止して半導体装置の製造歩留まりを安定させ、熱
ストレスなどによるワイヤ１３の変形に伴う短絡発生を
防止して半導体装置の信頼性を高めることができる。
ｓ基板１の表面より下方に離れた位置にあるため、ワイ
ヤ１３が多少変形しても、第1の連結用金属層２０と短
絡することはない。従って、ワイヤボンディング工程に
おけるワイヤ１３と連結用金属層２０の上端との短絡不
良を防止して半導体装置の製造歩留まりを安定させ、熱
ストレスなどによるワイヤ１３の変形に伴う短絡発生を
防止して半導体装置の信頼性を高めることができる。
【００３２】実施の形態２ 本発明の実施の形態２も、表側分離溝を２回の別々のエ
ッチングにより形成することにより、連結用金属層の上
端部とワイヤとの短絡防止を目的とするものである。実
施の形態２について、図２を参照しながら説明する。本
製造方法では、実施の形態１と同様の方法により、Ｇａ
Ａｓ基板１の表面に第1のレジストパターン１４をマス
クとしてエッチングを行い（第１エッチング）、第１の
表側分離溝１６を形成する（図２（ａ））。ここで、第
1のレジストパターン１４は、実施の形態１と異なり、
その開口巾１５が最終的な表側分離溝底面（図中１９
ｂ）の必要巾と同じか狭くなるよう形成する。
ッチングにより形成することにより、連結用金属層の上
端部とワイヤとの短絡防止を目的とするものである。実
施の形態２について、図２を参照しながら説明する。本
製造方法では、実施の形態１と同様の方法により、Ｇａ
Ａｓ基板１の表面に第1のレジストパターン１４をマス
クとしてエッチングを行い（第１エッチング）、第１の
表側分離溝１６を形成する（図２（ａ））。ここで、第
1のレジストパターン１４は、実施の形態１と異なり、
その開口巾１５が最終的な表側分離溝底面（図中１９
ｂ）の必要巾と同じか狭くなるよう形成する。
【００３３】次に、実施の形態１と同様にして、第1の
レジストパターン１４を除去し、第2のレジストパター
ン１７を、ＧａＡｓ基板１の表面と第1の表側分離溝の
側面１６ａを覆いかつ第１の表側分離溝の底面１６ｂに
開口を持つように形成し、該第2のレジストパターン１
７をマスクに底面１６ｂのエッチングを行い（第２エッ
チング）、第2の表側分離溝１９を形成する（図２
（ｂ））。ここで、第２のレジストパターンの開口巾１
８は、実施の形態１と異なり、第1のレジストパターン
の開口巾１５と同じかやや広く設定する。ただし開口巾
１８は、第1の表側分離溝の底面１６ｂよりも広くして
はならない。こうして形成した表側分離溝は、第1の表
側分離溝１６の下部に、これと同一か巾広の第2の表側
分離溝１９が積層した構造となる。
レジストパターン１４を除去し、第2のレジストパター
ン１７を、ＧａＡｓ基板１の表面と第1の表側分離溝の
側面１６ａを覆いかつ第１の表側分離溝の底面１６ｂに
開口を持つように形成し、該第2のレジストパターン１
７をマスクに底面１６ｂのエッチングを行い（第２エッ
チング）、第2の表側分離溝１９を形成する（図２
（ｂ））。ここで、第２のレジストパターンの開口巾１
８は、実施の形態１と異なり、第1のレジストパターン
の開口巾１５と同じかやや広く設定する。ただし開口巾
１８は、第1の表側分離溝の底面１６ｂよりも広くして
はならない。こうして形成した表側分離溝は、第1の表
側分離溝１６の下部に、これと同一か巾広の第2の表側
分離溝１９が積層した構造となる。
【００３４】次に、第2のレジストパターン１７をマス
クに第1の連結用金属層２０を形成する（図２
（ｃ））。連結用金属層２０の形成には、無電解メッキ
の手法が利用できる。レジストパターン１７に連結用金
属層は付着しないため、第1の連結用金属層２０を、第2
の表側分離溝の内面にのみ形成できる。尚、本実施の形
態においても、表側分離溝を3回のエッチングに分けて
形成しても良い。この場合、本実施の形態における1回
目と2回目のエッチングの関係を、1回目と2回目のエッ
チングの間及び2回目と3回目のエッチングの間にも適用
し、3回目のエッチング後に連結用金属層２０を形成す
る。
クに第1の連結用金属層２０を形成する（図２
（ｃ））。連結用金属層２０の形成には、無電解メッキ
の手法が利用できる。レジストパターン１７に連結用金
属層は付着しないため、第1の連結用金属層２０を、第2
の表側分離溝の内面にのみ形成できる。尚、本実施の形
態においても、表側分離溝を3回のエッチングに分けて
形成しても良い。この場合、本実施の形態における1回
目と2回目のエッチングの関係を、1回目と2回目のエッ
チングの間及び2回目と3回目のエッチングの間にも適用
し、3回目のエッチング後に連結用金属層２０を形成す
る。
【００３５】次に、実施の形態１と同様に、支持基板６
に接着してＧａＡｓ基板１の裏面研磨した後、裏側分離
溝８を形成し、補強用の第2の連結用金属層２１及び放
熱用金属層１０を形成し（図２（ｄ））、支持基板６よ
り外して、第1の連結用金属層２０及び第2の連結用金属
層２１をレーザーにより溶断して、半導体チップ３０を
得る。半導体チップ３０を、パッケージ１２に半田接着
し、ワイヤ１３を接続して半導体装置を得る。（図３
（ｂ））。
に接着してＧａＡｓ基板１の裏面研磨した後、裏側分離
溝８を形成し、補強用の第2の連結用金属層２１及び放
熱用金属層１０を形成し（図２（ｄ））、支持基板６よ
り外して、第1の連結用金属層２０及び第2の連結用金属
層２１をレーザーにより溶断して、半導体チップ３０を
得る。半導体チップ３０を、パッケージ１２に半田接着
し、ワイヤ１３を接続して半導体装置を得る。（図３
（ｂ））。
【００３６】こうして形成された半導体装置において
は、実施の形態１と逆に、第１の表側分離溝１６に対応
する側面１６ａが、第２の表側分離溝１９に対応する側
面１９ａよりも突出している。また、第１の連結用金属
層２０は、実施の形態１同様、第２の表側分離溝に対応
する側面１９ａにのみ形成されている。
は、実施の形態１と逆に、第１の表側分離溝１６に対応
する側面１６ａが、第２の表側分離溝１９に対応する側
面１９ａよりも突出している。また、第１の連結用金属
層２０は、実施の形態１同様、第２の表側分離溝に対応
する側面１９ａにのみ形成されている。
【００３７】第1の連結用金属層２０の上端は、実施の
形態１同様、ＧａＡｓ基板１の表面より下方に離れた位
置にあるためワイヤ１３と連結用金属層２０の上端との
短絡を防止することができる。従って、半導体装置の製
造歩留まりを安定させ、信頼性を高めることができる。
形態１同様、ＧａＡｓ基板１の表面より下方に離れた位
置にあるためワイヤ１３と連結用金属層２０の上端との
短絡を防止することができる。従って、半導体装置の製
造歩留まりを安定させ、信頼性を高めることができる。
【００３８】また、本実施の形態においては、第1の連
結用金属層２０とＧａＡｓ基板１との接合界面が半導体
チップ上部より直接見えない構造となっているため、下
記の利点がある。
結用金属層２０とＧａＡｓ基板１との接合界面が半導体
チップ上部より直接見えない構造となっているため、下
記の利点がある。
【００３９】連結用金属層２０とＧａＡｓ基板１の接合
界面は、主に無電解メッキ法で形成されるため、一般に
接合界面を直接観察すると隙間や反応面の跡が見えてし
まう。一方、この接合界面はレーザー溶断後の溶断面２
７と近接した位置にくるが、レーザー溶断面はその外観
形状に異常が無いかチップ上部からの目視検査を行う必
要がある。従って、連結用金属層とＧａＡｓ基板の接合
界面が、チップ上部から直接観察されると、接合界面の
隙間や反応面の跡と、レーザー溶断面の外観形状の異常
とが目視において判別し難く、レーザー溶断面２７の外
観検査工程に支障をきたす。本実施の形態においては、
上記接合界面がチップ上部から直接見えないため、こう
した外観検査工程における問題がない。
界面は、主に無電解メッキ法で形成されるため、一般に
接合界面を直接観察すると隙間や反応面の跡が見えてし
まう。一方、この接合界面はレーザー溶断後の溶断面２
７と近接した位置にくるが、レーザー溶断面はその外観
形状に異常が無いかチップ上部からの目視検査を行う必
要がある。従って、連結用金属層とＧａＡｓ基板の接合
界面が、チップ上部から直接観察されると、接合界面の
隙間や反応面の跡と、レーザー溶断面の外観形状の異常
とが目視において判別し難く、レーザー溶断面２７の外
観検査工程に支障をきたす。本実施の形態においては、
上記接合界面がチップ上部から直接見えないため、こう
した外観検査工程における問題がない。
【００４０】実施の形態３ 本発明の実施の形態３は、裏側分離溝を２回の別々のエ
ッチングにより形成することにより、裏側分離溝形成時
のサイドエッチング量のばらつきを抑制し、連結用金属
層の有するつば状突出部の長さのばらつきを減少するこ
とを目的とするものである。ここで、実施形態３の工程
の説明に先立って、裏側分離溝形成時のサイドエッチン
グ量とつば状突出部の長さの関係について従来の製造方
法である図８及び９を参照して説明する。
ッチングにより形成することにより、裏側分離溝形成時
のサイドエッチング量のばらつきを抑制し、連結用金属
層の有するつば状突出部の長さのばらつきを減少するこ
とを目的とするものである。ここで、実施形態３の工程
の説明に先立って、裏側分離溝形成時のサイドエッチン
グ量とつば状突出部の長さの関係について従来の製造方
法である図８及び９を参照して説明する。
【００４１】つば状突出部１１の長さは、表側分離溝３
の底面３ｂと裏側分離溝８の底面８ｂのいずれか短い方
の巾により決定される（図９（ａ），（ｂ））。前述の
通り、通常は表側分離溝３の底面３ｂは裏側分離溝８の
底面８ｂよりも広いため、つば状突出部１１の長さは、
裏側分離溝８の底面８ｂの巾により決定されることとな
る。一方、裏側分離溝の底面８ｂの巾は、裏側分離溝の
エッチング形成のマスクであるレジストパターン７の開
口巾及び該エッチング時のサイドエッチング量により決
定される（図８（ｄ））。従って、底面８ｂの巾のばら
つきの主原因は、裏側分離溝エッチングの際のサイドエ
ッチング量のばらつきにあり、これを抑制することによ
り、つば状突出部の長さ１１のばらつきを抑制すること
ができる。
の底面３ｂと裏側分離溝８の底面８ｂのいずれか短い方
の巾により決定される（図９（ａ），（ｂ））。前述の
通り、通常は表側分離溝３の底面３ｂは裏側分離溝８の
底面８ｂよりも広いため、つば状突出部１１の長さは、
裏側分離溝８の底面８ｂの巾により決定されることとな
る。一方、裏側分離溝の底面８ｂの巾は、裏側分離溝の
エッチング形成のマスクであるレジストパターン７の開
口巾及び該エッチング時のサイドエッチング量により決
定される（図８（ｄ））。従って、底面８ｂの巾のばら
つきの主原因は、裏側分離溝エッチングの際のサイドエ
ッチング量のばらつきにあり、これを抑制することによ
り、つば状突出部の長さ１１のばらつきを抑制すること
ができる。
【００４２】次に、実施の形態３の製造工程について図
４を参照して説明する。本実施の形態においては、まず
従来と同様の方法により、半導体基板であるＧａＡｓ基
板１の上に表側分離溝３を形成し、これを覆うように第
1の連結用金属層４を形成した後、ＧａＡｓ基板１の表
面をワックス５により支持基板６に接着し、基板１を裏
面より研磨して薄板化する（図４（ａ））。
４を参照して説明する。本実施の形態においては、まず
従来と同様の方法により、半導体基板であるＧａＡｓ基
板１の上に表側分離溝３を形成し、これを覆うように第
1の連結用金属層４を形成した後、ＧａＡｓ基板１の表
面をワックス５により支持基板６に接着し、基板１を裏
面より研磨して薄板化する（図４（ａ））。
【００４３】次に、表側分離溝３の底面に対向する部分
を除いて放熱用金属層１０を形成する。次に、放熱用金
属層１０をマスクとして第1の連結用金属層４が露出し
ない深さに、好ましくは連結用金属層４が露出する深さ
の約半分の深さにエッチングを行い、第1の裏側分離溝
２２を形成する。
を除いて放熱用金属層１０を形成する。次に、放熱用金
属層１０をマスクとして第1の連結用金属層４が露出し
ない深さに、好ましくは連結用金属層４が露出する深さ
の約半分の深さにエッチングを行い、第1の裏側分離溝
２２を形成する。
【００４４】次に第1の裏側分離溝２２の内部を充填す
るようにポジ型レジスト２３を塗布し、放熱用金属層１
０の裏面より露光する。第1の裏側分離溝の側面２２ａ
に接する部分は、放熱用金属層１０の陰になるため露光
されない。この後ポジ型レジスト２３を現像することに
より、第１の裏側分離溝２２のサイドエッチング部を埋
めるように第１の裏側分離溝の側面２２ａを覆って放熱
用金属層１０と表面の連なった形状のサイドウォール状
保護膜２５を形成することができる（図４（ｄ））。
尚、サイドウォール状保護膜２５は、上記手法に代えて
エッチバックの手法を用いて形成しても良い。
るようにポジ型レジスト２３を塗布し、放熱用金属層１
０の裏面より露光する。第1の裏側分離溝の側面２２ａ
に接する部分は、放熱用金属層１０の陰になるため露光
されない。この後ポジ型レジスト２３を現像することに
より、第１の裏側分離溝２２のサイドエッチング部を埋
めるように第１の裏側分離溝の側面２２ａを覆って放熱
用金属層１０と表面の連なった形状のサイドウォール状
保護膜２５を形成することができる（図４（ｄ））。
尚、サイドウォール状保護膜２５は、上記手法に代えて
エッチバックの手法を用いて形成しても良い。
【００４５】次に、サイドウォール状保護膜２５及び放
熱用金属層１０をマスクとして連結用金属層４が露出す
るまでエッチングを行い、第２の裏側分離溝２４を形成
する（図５（ａ））。
熱用金属層１０をマスクとして連結用金属層４が露出す
るまでエッチングを行い、第２の裏側分離溝２４を形成
する（図５（ａ））。
【００４６】次に、サイドウォール状保護膜２５を除去
し、放熱用金属層１０と第１の裏側分離溝２２及び第２
の裏側分離溝２４を覆って、第２の連結用金属層２６を
形成する（図５（ｂ））。その後、従来と同様の方法に
より、レーザー溶断を行い、半導体チップ３０に分離
し、パッケージ１２に接着後、ワイヤ１３を接続して半
導体装置を得る（図７（ａ））。
し、放熱用金属層１０と第１の裏側分離溝２２及び第２
の裏側分離溝２４を覆って、第２の連結用金属層２６を
形成する（図５（ｂ））。その後、従来と同様の方法に
より、レーザー溶断を行い、半導体チップ３０に分離
し、パッケージ１２に接着後、ワイヤ１３を接続して半
導体装置を得る（図７（ａ））。
【００４７】こうして得られた半導体装置は、裏側分離
溝に対応する側面２８が段状に形成されている。また、
半導体装置側面には、連結用金属層４、２６がレーザー
によって溶断されて形成されたつば状の突出部１１を有
する。
溝に対応する側面２８が段状に形成されている。また、
半導体装置側面には、連結用金属層４、２６がレーザー
によって溶断されて形成されたつば状の突出部１１を有
する。
【００４８】前述したようにつば状の突出部１１の長さ
ばらつきは、裏側分離溝の底面巾のばらつきに依存し、
裏側分離溝の底面巾のばらつきは、これをエッチングす
る際のサイドエッチング量のばらつきに依存する。一
方、このサイドエッチング量のばらつきは裏側分離溝の
エッチング深さに比例する。即ち裏側分離溝８が深いほ
ど、サイドエッチング量のばらつきが相対的に大きくな
り、裏側分離溝底面の巾がばらつくこととなる。本実施
の形態においては、裏側分離溝のエッチングを約半分ま
で行い第１の裏側分離溝２２を形成後、第１の裏側分離
溝側面２２ａからのサイドエッチングが進行しないよう
サイドウォール状保護膜２５を形成し、これをマスクと
して第２の裏側分離溝を形成するエッチングを行う。従
って、本実施の形態における裏側分離溝の最終的な底面
の巾２４ｂの長さばらつきは、後から行う第２の裏側分
離溝形成時のサイドエッチング量のばらつきのみに依存
し、従来の方法に比較して約半分のばらつきとなる。
ばらつきは、裏側分離溝の底面巾のばらつきに依存し、
裏側分離溝の底面巾のばらつきは、これをエッチングす
る際のサイドエッチング量のばらつきに依存する。一
方、このサイドエッチング量のばらつきは裏側分離溝の
エッチング深さに比例する。即ち裏側分離溝８が深いほ
ど、サイドエッチング量のばらつきが相対的に大きくな
り、裏側分離溝底面の巾がばらつくこととなる。本実施
の形態においては、裏側分離溝のエッチングを約半分ま
で行い第１の裏側分離溝２２を形成後、第１の裏側分離
溝側面２２ａからのサイドエッチングが進行しないよう
サイドウォール状保護膜２５を形成し、これをマスクと
して第２の裏側分離溝を形成するエッチングを行う。従
って、本実施の形態における裏側分離溝の最終的な底面
の巾２４ｂの長さばらつきは、後から行う第２の裏側分
離溝形成時のサイドエッチング量のばらつきのみに依存
し、従来の方法に比較して約半分のばらつきとなる。
【００４９】従って、裏側分離溝底面２４ｂの巾のばら
つきを抑制することにより、レーザー溶断後のつば状突
出部１１の長さばらつきを小さくし、半導体チップハン
ドリング時のつば状突出部１１の曲がり発生を抑制する
ことができる。
つきを抑制することにより、レーザー溶断後のつば状突
出部１１の長さばらつきを小さくし、半導体チップハン
ドリング時のつば状突出部１１の曲がり発生を抑制する
ことができる。
【００５０】また、表側分離溝の底面巾は、通常、前述
の通り裏側分離溝の底面巾よりも広くしなければならな
いため、裏側分離溝底面の巾にそのばらつきをマージン
として加えた巾に設計される。本実施の形態において
は、裏側分離溝底面の巾のばらつきを抑制することによ
り、表側分離溝の巾をその分狭く設計することができ
る。従ってこれによりＧａＡｓ基板１上の半導体素子を
形成できない非有効領域を減らして、１ウエハーあたり
のチップ取れ数を増やすことができる利点もある。
の通り裏側分離溝の底面巾よりも広くしなければならな
いため、裏側分離溝底面の巾にそのばらつきをマージン
として加えた巾に設計される。本実施の形態において
は、裏側分離溝底面の巾のばらつきを抑制することによ
り、表側分離溝の巾をその分狭く設計することができ
る。従ってこれによりＧａＡｓ基板１上の半導体素子を
形成できない非有効領域を減らして、１ウエハーあたり
のチップ取れ数を増やすことができる利点もある。
【００５１】尚、本実施の形態においては、従来の技術
と異なり、放熱用金属層１０を裏側分離溝形成用のマス
クとして使用する。放熱用金属層を分離溝形成のマスク
として使用する方法（特願平１０−０７０２４８号）
は、ＧａＡｓ基板１を薄板化した後のパターニング工程
の回数を減らし、パターニング工程における基板の欠け
等を防止できる利点がある。また、本実施の形態におい
ては、裏側分離溝を2回のエッチングにより形成した
が、3回のエッチングにより形成しても良い。この場
合、本実施の形態における1回目と2回目のエッチングの
関係を、1回目と2回目のエッチングの間及び2回目と3回
目のエッチングの間にも適用し、2回目のエッチングは
連結用金属層４が露出しない深さに行い、3回目のエッ
チングにおいて連結用金属層４を露出させる。またさら
に、裏側分離溝のエッチングを4回以上に分けた場合も
同様である。
と異なり、放熱用金属層１０を裏側分離溝形成用のマス
クとして使用する。放熱用金属層を分離溝形成のマスク
として使用する方法（特願平１０−０７０２４８号）
は、ＧａＡｓ基板１を薄板化した後のパターニング工程
の回数を減らし、パターニング工程における基板の欠け
等を防止できる利点がある。また、本実施の形態におい
ては、裏側分離溝を2回のエッチングにより形成した
が、3回のエッチングにより形成しても良い。この場
合、本実施の形態における1回目と2回目のエッチングの
関係を、1回目と2回目のエッチングの間及び2回目と3回
目のエッチングの間にも適用し、2回目のエッチングは
連結用金属層４が露出しない深さに行い、3回目のエッ
チングにおいて連結用金属層４を露出させる。またさら
に、裏側分離溝のエッチングを4回以上に分けた場合も
同様である。
【００５２】実施の形態４ 本発明の実施の形態４は、実施の形態１においてさら
に、表側分離溝が薄膜化された半導体基板厚の半分以上
の深さになるように、かつ表側分離溝の底面が裏側分離
溝の底面よりも狭くなるように表側分離溝の巾と深さ及
び薄膜化後の基板厚をそれぞれ設定することにより、連
結用金属層の上端部とワイヤとの短絡防止の目的を達成
すると同時に、レーザー溶断時に発生する連結用金属層
の溶融飛散物のＧａＡｓ基板表面への付着を防止し、さ
らに表側分離溝の巾を狭くしてＧａＡｓ基板１上の半導
体素子を形成できる面積を広げ、１ウエハーあたりのチ
ップ取れ数を増やすことを目的とするものである。
に、表側分離溝が薄膜化された半導体基板厚の半分以上
の深さになるように、かつ表側分離溝の底面が裏側分離
溝の底面よりも狭くなるように表側分離溝の巾と深さ及
び薄膜化後の基板厚をそれぞれ設定することにより、連
結用金属層の上端部とワイヤとの短絡防止の目的を達成
すると同時に、レーザー溶断時に発生する連結用金属層
の溶融飛散物のＧａＡｓ基板表面への付着を防止し、さ
らに表側分離溝の巾を狭くしてＧａＡｓ基板１上の半導
体素子を形成できる面積を広げ、１ウエハーあたりのチ
ップ取れ数を増やすことを目的とするものである。
【００５３】まず、実施の形態１と同様の方法により、
ＧａＡｓ基板１上に第１の表側分離溝１６を形成し、続
いてレジストパターン１７をマスクに第２の表側分離溝
１９及び第１の連結用金属層２０を形成する。次に、Ｇ
ａＡｓ基板１を支持基板６にワックス５で接着した後、
ＧａＡｓ基板１の裏面を研磨して薄板化し、レジストパ
ターン７をマスクとしてエッチングを行い、裏側の分離
溝８を形成する。
ＧａＡｓ基板１上に第１の表側分離溝１６を形成し、続
いてレジストパターン１７をマスクに第２の表側分離溝
１９及び第１の連結用金属層２０を形成する。次に、Ｇ
ａＡｓ基板１を支持基板６にワックス５で接着した後、
ＧａＡｓ基板１の裏面を研磨して薄板化し、レジストパ
ターン７をマスクとしてエッチングを行い、裏側の分離
溝８を形成する。
【００５４】ここで、第１及び第２の表側分離溝を、実
施の形態１よりも深く形成し、第１の表側分離溝１６及
び第２の表側分離溝１９の深さの合計がＧａＡｓ基板１
の薄板化後の基板厚の半分以上、好ましくは基板厚マイ
ナス数μｍとなるように表側分離溝の深さ及び基板厚を
設定する。
施の形態１よりも深く形成し、第１の表側分離溝１６及
び第２の表側分離溝１９の深さの合計がＧａＡｓ基板１
の薄板化後の基板厚の半分以上、好ましくは基板厚マイ
ナス数μｍとなるように表側分離溝の深さ及び基板厚を
設定する。
【００５５】また実施の形態１と異なり、第２の表側分
離溝の底面１９ｂの巾を、裏側分離溝の底面８ｂよりも
狭く設定する。前述の通り、通常はエッチング量のばら
つきによる裏側分離溝底面の異常エッチングの発生を避
けるため、表側分離溝底面１９ｂは、裏側分離溝の底面
８ｂよりも広く設定する。しかし、上記裏側分離溝底面
の異常エッチングの発生はエッチング量のばらつきによ
るものであるため、この異常エッチングの発生率は、裏
側分離溝のエッチング深さに比例する。裏側分離溝８の
エッチング深さは、通常１５〜２０μｍ程度であるが、
本実施の形態においては通常よりも浅く、好ましくは数
μｍ以下であるため、上記異常エッチングの発生が問題
とならない。従って、表側分離溝の底面１９ｂの巾を、
裏側分離溝の底面８ｂの巾よりも狭く設定することが可
能である。
離溝の底面１９ｂの巾を、裏側分離溝の底面８ｂよりも
狭く設定する。前述の通り、通常はエッチング量のばら
つきによる裏側分離溝底面の異常エッチングの発生を避
けるため、表側分離溝底面１９ｂは、裏側分離溝の底面
８ｂよりも広く設定する。しかし、上記裏側分離溝底面
の異常エッチングの発生はエッチング量のばらつきによ
るものであるため、この異常エッチングの発生率は、裏
側分離溝のエッチング深さに比例する。裏側分離溝８の
エッチング深さは、通常１５〜２０μｍ程度であるが、
本実施の形態においては通常よりも浅く、好ましくは数
μｍ以下であるため、上記異常エッチングの発生が問題
とならない。従って、表側分離溝の底面１９ｂの巾を、
裏側分離溝の底面８ｂの巾よりも狭く設定することが可
能である。
【００５６】次に、従来と同様の方法により、第２の連
結用金属層２１及び放熱用金属層１０を形成し（図６
（ｄ））、レーザー溶断を行って半導体チップ３０に分
離し、パッケージ１２への接着、ワイヤ１３の接続を行
って半導体装置を得る（図７（ｂ））。
結用金属層２１及び放熱用金属層１０を形成し（図６
（ｄ））、レーザー溶断を行って半導体チップ３０に分
離し、パッケージ１２への接着、ワイヤ１３の接続を行
って半導体装置を得る（図７（ｂ））。
【００５７】こうして得られた半導体装置は、実施の形
態１と異なり、表側分離溝に対応する側面１６ａと１９
ａの合計長さが、上記裏側分離溝の対応する側面８ａよ
り長い。かつ表側分離溝に対応する側面１９ａが裏側分
離溝に対応する側面８ａよりも突出している。
態１と異なり、表側分離溝に対応する側面１６ａと１９
ａの合計長さが、上記裏側分離溝の対応する側面８ａよ
り長い。かつ表側分離溝に対応する側面１９ａが裏側分
離溝に対応する側面８ａよりも突出している。
【００５８】本実施の形態においては、第１の連結用金
属層の上端をＧａＡｓ基板１の表面よりも下方にしてワ
イヤ１３との短絡を防止できる利点に加えて、第１の連
結用金属層２０のレーザー溶断する部分である第２の表
側分離溝の底面１９ｂに接する部分を、ＧａＡｓ基板１
の表面から大きく下方に離すことができるため、レーザ
ー溶断時における連結用金属層２０の溶融飛散物のＧａ
Ａｓ基板表面への付着を防止することができる。またさ
らに、第２の表側分離溝の底面１９ｂを狭くできるた
め、第１の表側分離溝１６の巾を相対的に狭く設計し、
ＧａＡｓ基板１上の半導体素子を形成できる面積を広げ
ることにより、１ウエハーあたりのチップ取れ数を増や
すことができる。
属層の上端をＧａＡｓ基板１の表面よりも下方にしてワ
イヤ１３との短絡を防止できる利点に加えて、第１の連
結用金属層２０のレーザー溶断する部分である第２の表
側分離溝の底面１９ｂに接する部分を、ＧａＡｓ基板１
の表面から大きく下方に離すことができるため、レーザ
ー溶断時における連結用金属層２０の溶融飛散物のＧａ
Ａｓ基板表面への付着を防止することができる。またさ
らに、第２の表側分離溝の底面１９ｂを狭くできるた
め、第１の表側分離溝１６の巾を相対的に狭く設計し、
ＧａＡｓ基板１上の半導体素子を形成できる面積を広げ
ることにより、１ウエハーあたりのチップ取れ数を増や
すことができる。
【００５９】尚、本実施の形態においては、実施の形態
１において表側分離溝の巾と深さ及び薄膜化後の基板厚
を限定したが、実施の形態２または実施の形態３につい
て同様の限定を行っても上述の効果を得ることができ
る。
１において表側分離溝の巾と深さ及び薄膜化後の基板厚
を限定したが、実施の形態２または実施の形態３につい
て同様の限定を行っても上述の効果を得ることができ
る。
【００６０】
【発明の効果】本発明は、以上説明したように構成され
ているので、以下に記載されるような効果を奏する。
ているので、以下に記載されるような効果を奏する。
【００６１】本発明のレーザー溶断技術対応半導体装置
製造方法においては、表側分離溝形成工程と上記裏側分
離溝形成工程の少なくとも一方が２回以上の別々のエッ
チングから成り、該１回目のエッチングにより形成され
た溝の底面を、該２回目以降のエッチングによりさらに
エッチングすることにより、ワイヤと連結用金属層上端
部との短絡を防止し、または連結用金属層の工程中にお
ける変形の発生を抑制し、安定して高い製造歩留まりで
半導体装置を製造できる。
製造方法においては、表側分離溝形成工程と上記裏側分
離溝形成工程の少なくとも一方が２回以上の別々のエッ
チングから成り、該１回目のエッチングにより形成され
た溝の底面を、該２回目以降のエッチングによりさらに
エッチングすることにより、ワイヤと連結用金属層上端
部との短絡を防止し、または連結用金属層の工程中にお
ける変形の発生を抑制し、安定して高い製造歩留まりで
半導体装置を製造できる。
【００６２】上記表側分離溝形成工程において、第１の
表側分離溝を形成後、上記第１の表側分離溝の側面とを
覆いかつ上記第１の表側分離溝の底面に開口部を有する
ように形成された第２のレジストパターンをマスクとし
て第２の表側分離溝を形成し、連結用金属層を形成する
工程において、上記第２のレジストパターンをマスクと
して連結用金属層を形成することにより、上記表側分離
溝を覆う連結用金属層の上端を半導体基板の表面から下
方に離した構造の半導体装置を簡便に製造でき、半導体
装置製造工程における半導体基板に接続されたワイヤと
連結用金属層の短絡発生が防止できる。
表側分離溝を形成後、上記第１の表側分離溝の側面とを
覆いかつ上記第１の表側分離溝の底面に開口部を有する
ように形成された第２のレジストパターンをマスクとし
て第２の表側分離溝を形成し、連結用金属層を形成する
工程において、上記第２のレジストパターンをマスクと
して連結用金属層を形成することにより、上記表側分離
溝を覆う連結用金属層の上端を半導体基板の表面から下
方に離した構造の半導体装置を簡便に製造でき、半導体
装置製造工程における半導体基板に接続されたワイヤと
連結用金属層の短絡発生が防止できる。
【００６３】また、上記裏側分離溝形成工程において、
放熱用金属層をマスクとして第１の裏側分離溝を形成
後、上記第１の裏側分離溝の側面を覆って形成されたサ
イドウォール状保護膜及び上記放熱金属層をマスクとし
てエッチングを行うことによって裏側分離溝を形成する
ことにより、裏側分離溝エッチング時のサイドエッチン
グ量のばらつきを抑制でき、これによりレーザーによる
溶断後に表側分離溝を覆う連結用金属層が有するつば状
の突出部の長さのばらつきを小さくし、その工程中の変
形発生を抑制することができる。
放熱用金属層をマスクとして第１の裏側分離溝を形成
後、上記第１の裏側分離溝の側面を覆って形成されたサ
イドウォール状保護膜及び上記放熱金属層をマスクとし
てエッチングを行うことによって裏側分離溝を形成する
ことにより、裏側分離溝エッチング時のサイドエッチン
グ量のばらつきを抑制でき、これによりレーザーによる
溶断後に表側分離溝を覆う連結用金属層が有するつば状
の突出部の長さのばらつきを小さくし、その工程中の変
形発生を抑制することができる。
【００６４】またさらに、上記表側分離溝が、薄膜化さ
れた上記半導体基板厚の半分以上の深さになりかつ該表
側分離溝の底面が上記裏側分離溝の底面よりも狭くなる
ように上記表側分離溝の巾と深さ及び薄膜化後の基板の
厚さとをそれぞれ設定することにより、レーザー溶断工
程における連結用金属層の溶融飛散物の半導体基板表面
への付着を防止できる。また、表側分離溝を深く形成す
ることにより、その底面を裏側分離溝の底面よりも狭く
形成することが可能となり、これにより半導体基板上の
半導体素子を形成できる有効面積を大きくすることがで
きる。
れた上記半導体基板厚の半分以上の深さになりかつ該表
側分離溝の底面が上記裏側分離溝の底面よりも狭くなる
ように上記表側分離溝の巾と深さ及び薄膜化後の基板の
厚さとをそれぞれ設定することにより、レーザー溶断工
程における連結用金属層の溶融飛散物の半導体基板表面
への付着を防止できる。また、表側分離溝を深く形成す
ることにより、その底面を裏側分離溝の底面よりも狭く
形成することが可能となり、これにより半導体基板上の
半導体素子を形成できる有効面積を大きくすることがで
きる。
【００６５】本発明の半導体装置は、表側分離溝と裏側
分離溝の少なくとも一方が、２回に分けたエッチングに
よって形成され、それにより上記半導体装置の側面が段
状に形成されていることにより、ワイヤと連結用金属層
上端部との短絡が起こりにくく、または連結用金属層の
つば状突出部の変形が発生しにくく、安定生産可能で、
高い信頼性を持つ。
分離溝の少なくとも一方が、２回に分けたエッチングに
よって形成され、それにより上記半導体装置の側面が段
状に形成されていることにより、ワイヤと連結用金属層
上端部との短絡が起こりにくく、または連結用金属層の
つば状突出部の変形が発生しにくく、安定生産可能で、
高い信頼性を持つ。
【００６６】上記表側分離溝を、第１の表側分離溝を形
成する第１エッチングと該第１の表側分離溝の底面にお
いて第２の表側分離溝を形成する第２エッチングにより
形成された構造とし、上記連結用金属層が上記第１の表
側分離溝に対応する上記半導体装置の側面には形成され
ていない構造とすることより、半導体装置の側面の連結
用金属層が半導体基板表面に接続されたワイヤから離れ
た構造となり、ワイヤと連結用金属層の短絡が起きにい
半導体装置となる。
成する第１エッチングと該第１の表側分離溝の底面にお
いて第２の表側分離溝を形成する第２エッチングにより
形成された構造とし、上記連結用金属層が上記第１の表
側分離溝に対応する上記半導体装置の側面には形成され
ていない構造とすることより、半導体装置の側面の連結
用金属層が半導体基板表面に接続されたワイヤから離れ
た構造となり、ワイヤと連結用金属層の短絡が起きにい
半導体装置となる。
【００６７】上記半導体装置において、上記第２の表側
分離溝に対応する上記半導体装置の側面が、上記第１の
表側分離溝に対応する上記半導体装置の側面より突出し
ている構造とすることにより、ワイヤと連結用金属層短
絡が起きにくいことに加えて、ワイヤと半導体基板自身
との接触も起きにくい半導体装置となる。
分離溝に対応する上記半導体装置の側面が、上記第１の
表側分離溝に対応する上記半導体装置の側面より突出し
ている構造とすることにより、ワイヤと連結用金属層短
絡が起きにくいことに加えて、ワイヤと半導体基板自身
との接触も起きにくい半導体装置となる。
【００６８】また上記半導体装置において、上記第１の
表側分離溝に対応する上記半導体装置の側面が、上記第
２の表側分離溝に対応する上記半導体装置の側面より突
出している構造とすることによりワイヤと連結用金属層
短絡が起きにくいことに加えて、連結用金属層と半導体
基板の接合界面をチップ上部より見えず、レーザー溶断
面の検査が容易な半導体装置となる。
表側分離溝に対応する上記半導体装置の側面が、上記第
２の表側分離溝に対応する上記半導体装置の側面より突
出している構造とすることによりワイヤと連結用金属層
短絡が起きにくいことに加えて、連結用金属層と半導体
基板の接合界面をチップ上部より見えず、レーザー溶断
面の検査が容易な半導体装置となる。
【００６９】また、上記裏側分離溝を、第１の裏側分離
溝を形成後、該第１の裏側分離溝の側面からのサイドエ
ッチングの進行を停止して第２の裏側分離溝を形成する
ことにより形成された構造とし、上記半導体装置の上記
裏側分離溝に対応する側面が段状形状を有した構造とす
ることにより、半導体装置側面の連結用金属層が有する
つば状の突出部の長さのばらつきを小さくし、突出部の
変形を起こりにくい半導体装置とすることができる。
溝を形成後、該第１の裏側分離溝の側面からのサイドエ
ッチングの進行を停止して第２の裏側分離溝を形成する
ことにより形成された構造とし、上記半導体装置の上記
裏側分離溝に対応する側面が段状形状を有した構造とす
ることにより、半導体装置側面の連結用金属層が有する
つば状の突出部の長さのばらつきを小さくし、突出部の
変形を起こりにくい半導体装置とすることができる。
【００７０】またさらに、上記半導体装置の側面におい
て、上記半導体装置の上記表側分離溝に対応する側面
を、上記裏側分離溝の対応する側面より長くかつ突出し
ている構造とすることより、半導体基板上の半導体素子
を形成できる有効面積の広い半導体装置とすることがで
きる。
て、上記半導体装置の上記表側分離溝に対応する側面
を、上記裏側分離溝の対応する側面より長くかつ突出し
ている構造とすることより、半導体基板上の半導体素子
を形成できる有効面積の広い半導体装置とすることがで
きる。
【図１】 本発明の実施の形態１に係る半導体装置の製
造工程図である。
造工程図である。
【図２】 本発明の実施の形態２に係る半導体装置の製
造工程図である。
造工程図である。
【図３】 （ａ）本発明の実施の形態１に係る半導体装
置の概略断面図、（ｂ）本発明の実施の形態２に係る半
導体装置の概略断面図である。
置の概略断面図、（ｂ）本発明の実施の形態２に係る半
導体装置の概略断面図である。
【図４】 本発明の実施の形態３に係る半導体装置の製
造工程図である。
造工程図である。
【図５】 本発明の実施の形態３に係る半導体装置の製
造工程図である。
造工程図である。
【図６】 本発明の実施の形態４に係る半導体装置の製
造工程図である。
造工程図である。
【図７】 （ａ）本発明の実施の形態３に係る半導体装
置の概略断面図、（ｂ）本発明の実施の形態４に係る半
導体装置の概略断面図である。
置の概略断面図、（ｂ）本発明の実施の形態４に係る半
導体装置の概略断面図である。
【図８】 従来の半導体装置の製造工程図である。
【図９】 従来の半導体装置の製造工程図である。
【図１０】 従来の半導体装置の製造工程の一部を説明
する概略断面図である。
する概略断面図である。
１ 半導体基板、２、７及び１４ レジストパターン、
３ 表側分離溝、１６第１の表側分離溝、 １９ 第２
の表側分離溝、４及び２０ 第１の連結用金属層、５
ワックス、６ 支持基板、８ 裏側分離溝、２２ 第１
の裏側分離溝、２４ 第２の裏側分離溝、９及び２１
第２の連結用金属層、１０ 放熱用金属層、１１ つば
状突出部、１２ パッケージ、１３ ワイヤ、２５ サ
イドウォール状保護膜、３０ 半導体チップ
３ 表側分離溝、１６第１の表側分離溝、 １９ 第２
の表側分離溝、４及び２０ 第１の連結用金属層、５
ワックス、６ 支持基板、８ 裏側分離溝、２２ 第１
の裏側分離溝、２４ 第２の裏側分離溝、９及び２１
第２の連結用金属層、１０ 放熱用金属層、１１ つば
状突出部、１２ パッケージ、１３ ワイヤ、２５ サ
イドウォール状保護膜、３０ 半導体チップ
Claims (10)
- 【請求項１】 半導体基板の表面にエッチングにより表
側分離溝を形成する表側分離溝形成工程と、該表側分離
溝の表面を覆う連結用金属層を形成する工程と、該半導
体基板を裏面から薄膜化する工程と、該半導体基板裏面
に該表側分離溝の底面に対向する領域を除いて放熱用金
属層を形成し、該半導体基板裏面に該表側分離溝の底面
に対向する裏側分離溝をエッチングにより形成して上記
連結用金属層を露出させる裏側分離溝形成工程と、該連
結用金属層をレーザーで溶断する工程とを備えた半導体
装置の製造方法であって、 上記表側分離溝形成工程と上記裏側分離溝形成工程の少
なくとも一方が２回以上の別々のエッチングから成り、
該１回目のエッチングにより形成された溝の底面を、該
２回目以降のエッチングによりさらにエッチングするこ
とを特徴とする半導体装置の製造方法。 - 【請求項２】 上記表側分離溝形成工程が、第１の開口
巾を有する第１のレジストパターンをマスクとして第１
の表側分離溝を形成する工程と、上記半導体基板の表面
と上記第１の表側分離溝の側面とを覆いかつ上記第１の
表側分離溝の底面に開口部を有するように形成された第
２のレジストパターンをマスクとして該第１の表側分離
溝の下部に連続して第２の表側分離溝を形成する工程と
を含み、上記第１と第２の表側分離溝からなる表側分離
溝を形成する工程であって、 上記表側分離溝の表面を覆う連結用金属層を形成する工
程において、上記第２のレジストパターンをマスクとし
て上記第２の表側分離溝の表面のみを覆うよう上記連結
用金属層を形成することを特徴とする請求項１記載の製
造方法。 - 【請求項３】 上記裏側分離溝形成工程が、上記放熱用
金属層をマスクとして上記連結用金属層が露出しない深
さにエッチングをすることにより第１の裏側分離溝を形
成する工程と、該第１の裏側分離溝のサイドエッチング
部を埋めるように上記第１の裏側分離溝の側面を覆って
上記放熱用金属層と表面を連ねて形成されたサイドウォ
ール状保護膜及び上記放熱用金属層をマスクとして上記
連結用金属層が露出する深さまでエッチングを行うこと
により第２の裏側分離溝を形成する工程とを含み、上記
第１と第２の裏側分離溝からなる裏側分離溝を形成する
工程であることを特徴とする請求項１記載の製造方法。 - 【請求項４】 上記表側分離溝が、薄膜化された上記半
導体基板厚の半分以上の深さになるように、かつ該表側
分離溝の底面が上記裏側分離溝の底面よりも狭くなるよ
うに上記表側分離溝の巾と深さ及び薄膜化後の基板の厚
さとをそれぞれ設定したことを特徴とする請求項１記載
の製造方法。 - 【請求項５】 表面に複数の半導体素子が形成された半
導体基板を分割する部分において、表面から表側分離溝
を形成して該表側分離溝に連結用金属層を形成し、さら
に裏面から裏側分離溝を形成して上記連結用金属層を裏
面から露出させた後に、上記露出させた連結用金属層を
レーザーで溶断することにより形成された半導体装置で
あって、 上記表側分離溝と上記裏側分離溝の少なくとも一方は、
２回以上に分けてエッチングされて形成されることによ
り、上記半導体装置の側面が段状に形成されていること
を特徴とする半導体装置。 - 【請求項６】 上記表側分離溝が、第１の表側分離溝を
形成する第１エッチングと該第１の表側分離溝の底面に
おいて第２の表側分離溝を形成する第２エッチングによ
り形成され、上記連結用金属層が上記第１の表側分離溝
に対応する上記半導体装置の側面には形成されていない
ことを特徴とする請求項５記載の半導体装置。 - 【請求項７】 上記半導体装置の側面において、上記第
１の表側分離溝に対応する上記半導体装置の側面が、上
記第２の表側分離溝に対応する上記半導体装置の側面よ
り突出している請求項６記載の半導体装置。 - 【請求項８】 上記半導体装置の側面において、上記第
２の表側分離溝に対応する上記半導体装置の側面が、上
記第１の表側分離溝に対応する上記半導体装置の側面よ
り突出している請求項６記載の半導体装置。 - 【請求項９】 上記裏側分離溝が、第１の裏側分離溝を
形成する第１エッチングと該第１の裏側分離溝の側面か
らのサイドエッチングの進行を停止して該第1の裏側分
離溝の底面において第２の裏側分離溝を形成する第２エ
ッチングとにより形成されることにより、上記半導体装
置の上記裏側分離溝に対応する側面が段状に形成されて
いることを特徴とする請求項５記載の半導体装置。 - 【請求項１０】 上記半導体装置の側面において、上記
半導体装置の上記表側分離溝に対応する側面が、上記裏
側分離溝の対応する側面より長くかつ突出していること
を特徴とする請求項５記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27539098A JP3501959B2 (ja) | 1998-09-29 | 1998-09-29 | レーザー溶断方式半導体装置の製造方法および半導体装置 |
| US09/288,016 US6157077A (en) | 1998-09-29 | 1999-04-08 | Semiconductor device with plated heat sink and partially plated side surfaces |
| US09/685,888 US6589815B1 (en) | 1998-09-29 | 2000-10-11 | Method of manufacturing semiconductor device with plated heat sink by laser cutting |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27539098A JP3501959B2 (ja) | 1998-09-29 | 1998-09-29 | レーザー溶断方式半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000106352A true JP2000106352A (ja) | 2000-04-11 |
| JP3501959B2 JP3501959B2 (ja) | 2004-03-02 |
Family
ID=17554838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27539098A Expired - Lifetime JP3501959B2 (ja) | 1998-09-29 | 1998-09-29 | レーザー溶断方式半導体装置の製造方法および半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6157077A (ja) |
| JP (1) | JP3501959B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112010001702T5 (de) | 2009-04-21 | 2012-09-20 | Alps Electric Co., Ltd. | Magnetsensorpaket |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998013862A1 (fr) * | 1996-09-24 | 1998-04-02 | Mitsubishi Denki Kabushiki Kaisha | Dispositif a semi-conducteur et son procede de fabrication |
| JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
| JP2000332100A (ja) | 1999-05-18 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP2002026270A (ja) * | 2000-07-10 | 2002-01-25 | Nec Corp | 半導体装置の製造方法 |
| KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
| JP4703127B2 (ja) * | 2004-03-31 | 2011-06-15 | ルネサスエレクトロニクス株式会社 | 半導体ウェーハ、半導体チップおよびその製造方法 |
| JP4012936B2 (ja) * | 2004-08-06 | 2007-11-28 | 株式会社アライドマテリアル | 集合基板 |
| JP2006245990A (ja) * | 2005-03-03 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 弾性表面波素子及びその製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE361356B (ja) * | 1972-03-14 | 1973-10-29 | Alfa Laval Ab | |
| US4729971A (en) * | 1987-03-31 | 1988-03-08 | Microwave Semiconductor Corporation | Semiconductor wafer dicing techniques |
| JPH0513666A (ja) * | 1991-06-29 | 1993-01-22 | Sony Corp | 複合半導体装置 |
| JPH06120374A (ja) * | 1992-03-31 | 1994-04-28 | Amkor Electron Inc | 半導体パッケージ構造、半導体パッケージ方法及び半導体パッケージ用放熱板 |
| JPH0653265A (ja) * | 1992-07-31 | 1994-02-25 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH06209058A (ja) * | 1993-01-12 | 1994-07-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法，並びにその実装方法 |
| JP3374880B2 (ja) * | 1994-10-26 | 2003-02-10 | 三菱電機株式会社 | 半導体装置の製造方法、及び半導体装置 |
| KR100386018B1 (ko) * | 1996-06-24 | 2003-08-25 | 인터내셔널 비지네스 머신즈 코포레이션 | 스택형반도체디바이스패키지 |
-
1998
- 1998-09-29 JP JP27539098A patent/JP3501959B2/ja not_active Expired - Lifetime
-
1999
- 1999-04-08 US US09/288,016 patent/US6157077A/en not_active Expired - Lifetime
-
2000
- 2000-10-11 US US09/685,888 patent/US6589815B1/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112010001702T5 (de) | 2009-04-21 | 2012-09-20 | Alps Electric Co., Ltd. | Magnetsensorpaket |
| DE112010001702B4 (de) * | 2009-04-21 | 2013-03-21 | Alps Electric Co., Ltd. | Magnetsensorpaket |
Also Published As
| Publication number | Publication date |
|---|---|
| US6157077A (en) | 2000-12-05 |
| US6589815B1 (en) | 2003-07-08 |
| JP3501959B2 (ja) | 2004-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3374880B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
| KR100852597B1 (ko) | 반도체 장치의 제조 방법 | |
| JP3810204B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100840502B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20030134453A1 (en) | Process and structure improvements to shellcase style packaging technology | |
| CN105006457A (zh) | 用于制造具有金属化层的半导体器件的方法 | |
| JP2008140873A (ja) | フリップチップ実装されたｉｉｉ−ｖ族半導体素子およびその製造方法 | |
| JP2007273941A (ja) | 半導体装置の製造方法 | |
| JP3501959B2 (ja) | レーザー溶断方式半導体装置の製造方法および半導体装置 | |
| JP6261733B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
| JP2006261415A (ja) | 半導体装置の製造方法 | |
| JP2768852B2 (ja) | 半導体光デバイス及びその組立方法 | |
| JP2001044141A (ja) | 半導体基板の切断方法 | |
| JP2010016395A (ja) | 半導体装置の製造方法 | |
| JPH0567847A (ja) | 半導体装置の製造方法 | |
| CN220627797U (zh) | 电子器件 | |
| JPH0992675A (ja) | 半導体装置及びその製造方法 | |
| JP2008159694A (ja) | 電子部品の製造方法 | |
| JP4559787B2 (ja) | サブマウントチップ貼付シートの製造方法 | |
| JP2002203929A (ja) | 半導体装置及びその製造方法 | |
| JPH06314723A (ja) | 半導体装置及びその製造方法 | |
| JPH08116002A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP2007317761A (ja) | 半導体装置 | |
| JPH0574978A (ja) | 半導体チツプ実装基板及びその製造方法 | |
| JPH07226424A (ja) | 金バンプ付きインナーリードおよびその製造方法ならびに半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091212 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101212 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |