JP4703127B2 - 半導体ウェーハ、半導体チップおよびその製造方法 - Google Patents

半導体ウェーハ、半導体チップおよびその製造方法 Download PDF

Info

Publication number
JP4703127B2
JP4703127B2 JP2004106331A JP2004106331A JP4703127B2 JP 4703127 B2 JP4703127 B2 JP 4703127B2 JP 2004106331 A JP2004106331 A JP 2004106331A JP 2004106331 A JP2004106331 A JP 2004106331A JP 4703127 B2 JP4703127 B2 JP 4703127B2
Authority
JP
Japan
Prior art keywords
dicing
region
semiconductor
wiring
semiconductor wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004106331A
Other languages
English (en)
Other versions
JP2005294472A (ja
Inventor
康志 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004106331A priority Critical patent/JP4703127B2/ja
Priority to US11/079,383 priority patent/US7202108B2/en
Publication of JP2005294472A publication Critical patent/JP2005294472A/ja
Application granted granted Critical
Publication of JP4703127B2 publication Critical patent/JP4703127B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体ウェーハ、半導体チップおよびその製造方法に関する。
従来、ウェーハ上に複数形成された半導体装置を個々の装置に分離する方法として、ダイシングやエッチングが用いられている。この種の技術が、特許文献１に記載されている。同文献に記載の方法では、まず、回路が形成されたウェーハの表面をテープ部材に貼り付ける。この状態でウェーハの裏面を研磨し、薄化する。そして、研磨された裏面において、個々の半導体素子に相当する領域にレジスト層を形成し、裏面側からエッチングを行うことにより、ウェーハを個々の半導体素子に分離する。この方法を用いると、ウェーハにおいて半導体素子として使用可能な領域を増大することができるとされている。また、この方法を用いると、裏面研削により生じたウェーハのクラックを除去し、実装後の信頼性を向上させる工程ができるとされている。
一方、特許文献２には、ウェーハ上の複数のＬＳＩを配線で接続した構成が開示されている。ＬＳＩ間に配線を形成することにより、複数のＬＳＩを同時に検査することができるとされている。
特開２００２−９３７５２号公報 特開昭６２−１７１１３７号公報
ところが、たとえば特許文献２に記載の検査目的の場合のように、ウェーハ上の複数の半導体装置の配線による接続が求められる場合、ダイシング時にも切断領域に配線が残されていることとなる。この場合、ダイシングによりウェーハを複数の半導体チップに分離する際に、残存している配線を確実に切断することおよび切断された配線によるショート等がチップに生じないようにすることが求められる。ところが、ダイシング領域に配線が存在している場合、配線をウェーハのエッチングとともに除去することが困難であった。また、ダイシングによって機械的に破断することは可能であるが、この場合、切断により配線が引き伸ばされること等により切断面から突出することがあった。このため、突出した配線が半導体基板に接触して不具合を生じさせることにより、半導体装置の信頼性を低下させる懸念があった。
本発明は、上記事情に鑑みなされたものであり、その目的は、ダイシング領域に配線層を有する半導体装置の信頼性を向上させる技術を提供することにある。
本発明によれば、
半導体基板と、前記半導体基板の素子形成面上に設けられた絶縁膜と、
を有し、
前記素子形成面に、
複数の素子領域と、
前記複数の素子領域を分離し、一方の素子領域と他方の素子領域との間を接続する配線を含むダイシング領域と、
が設けられ、
前記ダイシング領域において、前記半導体基板が除去されているとともに、前記絶縁膜の少なくとも一部を有するとともに、前記ダイシング領域において前記素子領域よりも薄化された断面形状を有することを特徴とする半導体ウェーハが提供される。
本発明においては、ダイシング領域において当該半導体基板ウェーハが薄化されているため、機械的応力によりダイシング領域の配線を確実に破断することが可能な構成となっている。また、ダイシング領域において、半導体基板を除去しつつ、配線を有する絶縁膜の一部を残しているため、絶縁膜が半導体基板の端面から張り出して張出部となる構成を実現することができる。これにより、チップ分離後、配線の半導体基板への接触が抑制される。
なお、本発明において、ダイシング領域において、半導体基板は完全に除去されていなくても、実質的に除去されていればよい。実質的に除去されているとは、半導体ウェーハに面方向の応力を付与した際に、ダイシング領域において半導体ウェーハが破断される程度に除去されていることをいう。
また、本発明において、ダイシング領域内の絶縁膜中に前記配線が設けられた構成とすることができる。また、配線は、たとえば、一方の素子形成領域から当該一方の素子形成領域に隣接する他方の素子形成領域にわたって形成された構成とすることができる。
本発明において、前記ダイシング領域には、前記絶縁膜中に導電プラグが設けられている構成とすることができる。こうすることにより、ダイシング領域に配線が設けられている場合であってもさらに確実にダイシング可能な構成とすることができる。
本発明において、複数の前記導電プラグが、前記ダイシング領域に沿って列状に設けられていてもよい。こうすることにより、所定の位置で確実に破断可能な構成とすることができる。
本発明において、前記ダイシング領域の幅が２μｍ以上であってもよい。こうすることにより、ダイシングをさらに安定的に行うことができる。また、絶縁膜が半導体基板の端面から張り出して張出部となる構成を確実に実現することができる。
本発明によれば、前記半導体ウェーハが前記ダイシング領域で分割されてなる半導体チップが提供される。
この構成によれば、ダイシング領域の半導体基板が除去されているため、絶縁膜中が半導体基板の外周縁から外方向に張り出した構成となっている。このため、配線の半導体基板への接触が抑制された構成となっている。よって、製造安定性および信頼性に優れた構成となっている。
本発明によれば、素子領域が設けられた半導体基板と、前記半導体基板の素子形成面上に設けられた絶縁膜と、を有し、前記絶縁膜は、前記半導体基板の外周縁よりも外方向へ張り出した張出部を有し、前記張出部において前記素子領域よりも薄化された断面形状を有し、前記張出部の内部に配線が含まれていることを特徴とする半導体チップが提供される。
この構成においては、絶縁膜が半導体基板の中心から外方へ張り出した形状を有する、すなわち、半導体チップは絶縁膜から主としてなる庇状の張出部を有する。このため、配線が張出部の端面から突出している場合にも、突出した配線の半導体基板への接触が抑制された構成となっている。よって、これらの接触によるリーク電流の発生等の不具合が抑制され、信頼性に優れた構成となっている。
本発明の半導体チップにおいて、前記張出部が前記半導体基板の前記外周縁から１μｍ以上突出している構成とすることができる。こうすることにより、半導体チップの信頼性をさらに向上させることができる。
本発明によれば、前記半導体ウェーハの製造方法であって、半導体基板の素子形成面上に、絶縁膜中に配線が埋設された配線層を形成する工程と、前記半導体基板の前記素子形成面側を支持基板に固定する工程と、前記支持基板に固定した状態で、前記半導体基板の裏面の側から、前記配線の設けられた領域のうち所定の領域を選択的に薄化してダイシング領域を形成し、前記ダイシング領域において前記素子領域よりも薄化された断面形状を有する半導体ウェーハを得る工程と、を含むことを特徴とする半導体ウェーハの製造方法が提供される。
この構成によれば、薄化されたダイシング領域が形成されるため、配線が設けられた領域においても安定的なダイシングが可能な構成となっている。また、絶縁膜が半導体基板の端面から張り出して張出部となる構成の半導体チップが得られる半導体ウェーハを安定的に製造可能である。
本発明の半導体ウェーハの製造方法において、配線層を形成する前記工程は、前記ダイシング領域において、前記絶縁膜中に導電プラグを埋設する工程を含んでもよい。こうすることにより、配線層を所定の位置で安定的に破断可能な構成とすることができる。また、導電プラグは素子形成領域の接続プラグと同時に形成可能なため、別個の工程を設けることなく作製可能である。このため、簡便な方法である。
本発明の半導体ウェーハの製造方法において、導電プラグを埋設する前記工程は、前記ダイシング領域に沿って複数の前記導電プラグを形成する工程を含んでもよい。こうすることにより、配線層を所定の位置でさらに確実に破断可能な構成とすることができる。
本発明によれば、前記半導体ウェーハの製造方法により半導体ウェーハを得る工程と、前記半導体基板の前記裏面をダイシングシートに接合する工程と、前記ダイシングシートに接合された前記半導体基板の前記素子形成面から前記支持基板を除去する工程と、前記半導体ウェーハに応力を付与し、前記ダイシング領域にて前記半導体ウェーハを破断させ、前記半導体ウェーハを複数の半導体チップに分離する工程と、を含むことを特徴とする半導体チップの製造方法が提供される。
この方法によれば、ダイシングシートを引き延ばして半導体ウェーハを破断させるため、簡易な方法で複数の半導体チップを安定的に得ることができる。また、破断の際に、配線層の端面から配線が突出した場合にも、突出した配線が半導体基板に接触しないようにすることができる。このため、信頼性に優れた半導体チップを確実に得ることができる。
なお、本発明において、半導体ウェーハは、分離後、当該ダイシングシートから除去可能な状態でダイシングシートに接合されている。
本発明の半導体チップの製造方法において、半導体ウェーハに応力を付与する前記工程は、前記ダイシングシートを引き延ばす工程を含んでもよい。こうすることにより、簡便な方法でダイシング領域において確実にシリコンウェーハをさらに確実に破断することができる。
以上説明したように本発明によれば、半導体基板の端面から張り出した形状の絶縁膜を有し、張出部に配線を有する構成とすることにより、ダイシング領域に配線層を有する半導体装置の信頼性を向上させる技術が実現される。
以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同一の符号を付し、以下の説明において共通する説明を適宜省略する。また、以下の実施形態において、シリコンウェーハやシリコン基板の素子形成面の側を上または表とし、素子形成面の反対側の面（裏面）を下または裏とする。
（第一の実施形態）
図１（ａ）および図１（ｂ）は、本実施形態に係る半導体装置の構成を模式的に示す図である。図１（ａ）は半導体装置１００の断面図であり、図１（ｂ）は平面図である。図１（ａ）は、図１（ｂ）のＡ−Ａ’断面を示している。図１（ａ）および図１（ｂ）に示したように、半導体装置１００は、シリコン基板１０１の素子形成面に絶縁層１０５が設けられた構成である。シリコン基板１０１の素子形成面にシリコン酸化膜が形成され、その表面に絶縁層１０５が設けられていてもよい。絶縁層１０５は、複数の絶縁膜の積層体であって、配線層を有する。配線層は、絶縁膜中に埋設されたＣｕの配線１０７を有する。シリコン基板１０１の端面から、絶縁層１０５が張り出しており、張出部１０９が設けられている。すなわち、絶縁層１０５は、シリコン基板１０１の端面から突出した張出部１０９を有する。配線１０７は、張出部１０９中に設けられている。
張出部１０９のシリコン基板１０１の端面からの長さは、たとえば１μｍ以上、好ましくは２μｍ以上とすることができる。こうすることにより、後述するダイシングにより半導体装置１００を得る際の配線１０７の飛び出しによる半導体装置１００のショート等の不具合の発生を確実に抑制することができる。また、張出部１０９がシリコン基板１０１の端面から張り出している距離は、たとえば５μｍ以下とすることができる。こうすることにより、シリコンウェーハ上の半導体装置１００の集積度を向上させることができる。また、絶縁層１０５の厚さはたとえば３〜１０μｍ程度とすることができる。
なお、図１（ａ）および図１（ｂ）に、先端が絶縁層１０５の側断面から突出している配線１０７が示されているが、突出している必要はない。突出している場合、配線１０７の突出部分の長さは、張出部１０９の長さよりも小さいことが好ましい。
図１３は、本実施形態に係る半導体ウェーハの構成を模式的に示す断面図である。図１３に示した半導体ウェーハ１０８は、半導体基板であるシリコンウェーハ１１１の素子形成面に絶縁層１０５が設けられた構成である。半導体ウェーハ１０８は、複数の素子領域１０２および複数のダイシング領域１０４を有する。
半導体ウェーハ１０８では、ダイシング領域１０４において、シリコンウェーハ１１１が除去されている。また、ダイシング領域１０４において、絶縁層１０５を有している。また、ダイシング領域１０４には、配線１０７が設けられている。配線１０７は、ダイシング領域１０４内の絶縁層１０５に埋設されており、複数の素子領域１０２の一方と他方との間を接続している。
このように構成された半導体ウェーハ１０８において、ダイシングライン１２７でダイシング領域１０４を破断すると、図１（ａ）および図１（ｂ）に示した半導体装置１００が複数得られる。
次に、図１に示した半導体装置１００の作製方法を説明する。半導体装置１００は、１枚のシリコンウェーハに複数個同時に形成され、ダイシングされることにより得られる。図２、図３（ａ）〜図３（ｄ）、図４（ａ）〜図４（ｄ）、図５、図６、および図７（ａ）〜図７（ｃ）は、本実施形態に係る半導体装置１００の製造工程を説明する断面図である。以下、これらの図を用いて半導体装置１００の製造手順を説明する。
まず、図２に示したように、シリコンウェーハ１１１表面の素子形成面に、所定の素子や配線１０７を有する層を形成し、複数の素子領域１０２およびこれらを区画するダイシング領域１０４を設ける。シリコンウェーハ１１１の素子形成面には、シリコン酸化膜として自然酸化膜（不図示）が形成されている。シリコンウェーハ１１１の厚さは、たとえば、１ｍｍ程度とする。
配線１０７は絶縁層１０５中に設けられ、その一部は、複数の半導体装置１００にわたって形成され、これらを接続している。絶縁層１０５が複数の配線層を有する多層配線構造を有していてもよい。なお、図２において、上の図はウェーハの構成を示し、下の図は、ウェーハの構成に対応して得られる半導体装置１００の構成を示している。
次に、シリコンウェーハ１１１をダイシングする。なお、図３（ａ）〜図３（ｄ）および図４（ａ）〜図４（ｄ）においては、シリコンウェーハ１１１上の絶縁層１０５を不図示とした。ただし、図４（ｂ）および図４（ｃ）では、シリコンウェーハ１１１の素子形成面に設けられた絶縁層１０５の一部である絶縁層１１４を示した。また、図３（ａ）では、シリコンウェーハ１１１の絶縁層１０５が設けられている側の面すなわち素子形成面１１３を示した。
まず、ガラスからなる支持板１１７上に、粘着テープ１１５およびシリコンウェーハ１１１をこの順に積層する（図３（ａ））。このとき、シリコンウェーハ１１１の素子形成面１１３を粘着テープ１１５に接合する。そして、粘着テープ１１５を介してシリコンウェーハ１１１と支持板１１７を接着する（図３（ｂ）の点線）。
粘着テープ１１５は基材とその両面に形成された粘着層から構成されている。粘着テープを構成する基材としては、たとえば、ポリオレフィン系樹脂、ポリエステル系樹脂などが用いられる。さらに具体的には、たとえばポリエチレンテレフタレート等とすることができる。
また、粘着層は、基材の一方の面に設けられた硬化層と、他方の面に設けられた発泡層とからなる。粘着層を構成する粘着剤としては、たとえば、アクリル系エマルジョン型粘着剤、アクリル系溶剤型粘着剤、ウレタン系粘着剤などが用いられる。硬化層に用いられる粘着剤は、たとえば紫外線等の照射により硬化する光硬化性の材料とすることができる。また、剥離層に用いられる粘着剤は、紫外線等の照射により発泡して剥離する光剥離性の材料とすることができる。また、硬化層の硬化波長領域と剥離層の剥離波長領域とが異なるようにこれらの材料が選択される。
シリコンウェーハ１１１と支持板１１７とを接合させる際には、粘着テープ１１５の発泡面をシリコンウェーハ１１１側に設け、硬化面を支持板１１７側に設ける。
また、支持板１１７は、シリコンウェーハ１１１の薄化加工のプロセスにおける、熱、薬剤、外力などに対する耐性を備えている材料であればよく、たとえば、石英基板やパイレックス（登録商標）基板等のガラス基板とすることができる。また、ガラス基板以外の材料としてもよい。たとえば、アクリル樹脂などのプラスチックス等の基板を用いてもよい。シリコンウェーハ１１１を支持板１１７に固定することにより、後述するシリコンウェーハ１１１の薄化加工時の反りや外力による破損等を抑制することができる。
次に、シリコンウェーハ１１１を裏面研削により薄化する（図３（ｂ））。裏面研削は、機械的研磨により行う。研削後のシリコンウェーハ１１１の厚さは適宜選択することができるが、たとえば、３０〜２００μｍ程度、さらに具体的には、たとえば１００μｍとすることができる。
次に、シリコンウェーハ１１１の裏面側に、素子領域１０２を被覆しダイシング領域１０４を開口部とするレジストパターン１１９を形成する（図３（ｃ））。
開口部すなわちダイシング領域１０４の幅は、張出部１０９のシリコン基板１０１の端面からの距離に応じて適宜設定することができるが、たとえば２μｍ以上とすることができる。こうすることにより、半導体装置１００に張出部１０９を安定的に形成することができる。
また、ダイシング領域１０４の幅は、たとえば７μｍ以下、好ましくは５μｍ以下とすることができる。こうすることにより、半導体装置１００の小型化が可能となる。また、シリコン基板１０１中の素子領域１０２の集積度を高めることができる。
また、張出部１０９の張り出している領域の長さすなわちシリコン基板１０１の端面からの距離は、ダイシング領域１０４の幅の１／３〜２／３の長さ、さらに具体的には、ダイシング領域１０４の幅の１／２程度の長さとすることができる。こうすれば、張出部１０９の端面から配線１０７が突出した場合にも、突出した配線１０７がシリコン基板１０１に接触しないようにすることができる。
そして、レジストパターン１１９をマスクとするエッチングによりシリコンウェーハ１１１を選択的に除去し、選択的に薄化する（図３（ｄ））。なお、このときのエッチングは、シリコンと絶縁膜の選択比が高い条件で行うものとする。ここで、シリコンウェーハ１１１の表面には絶縁層１０５が設けられ、絶縁層１０５にはダイシング領域１０４において配線１０７が形成されている。このため、エッチングは、配線１０７（図５では不図示）の設けられた絶縁層１０５にて停止する。
エッチングは、たとえばボッシュ法を用い、保護膜の形成によりシリコンウェーハ１１１の壁面やレジストパターンを保護しながら行ってもよい。この場合、ＳＦ6とＯ2の同時照射とＣ4Ｆ8の照射とを交互に行い、エッチングを行う。
図５は、図３（ｄ）に示した断面の一部を拡大した図である。図３（ｄ）には示していないが、図４に示したように、ダイシング領域１０４において、シリコンウェーハ１１１の素子形成面側には、貫通孔は形成されずに絶縁層１０５の一部であって配線１０７を有する絶縁層１１４が残存している。
次に、レジストパターン１１９をドライエッチングによりシリコンウェーハ１１１の裏面から除去する（図４（ａ））。そして、シリコンウェーハ１１１の裏面をダイシングテープ１２１に接着する（図４（ｂ））。
ダイシングテープ１２１の大きさは、シリコンウェーハ１１１と同一もしくはそれよりも大きな寸法とすることが好ましい。こうすれば、これらを接着した際に、ダイシングテープ１２１の端部がシリコンウェーハ１１１の外周部分から離れて位置するようにすることができる。このような構成にあれば、図６および図７（ａ）〜図７（ｃ）を用いて後述する工程で、シリコンウェーハ１１１を複数の半導体装置１００に安定的に分離することができる。
ダイシングテープ１２１は、基材の片面に粘着層として前述の硬化層が設けられたテープとすることができる。硬化層の材料として、紫外線硬化材料を用いることができる。ダイシングテープ１２１の各構成部材は、たとえば粘着テープ１１５の各構成部材に利用可能な材料とすることができる。また、ダイシングテープ１２１は、面内方向に引き延ばすことが容易な材料とすることができる。こうすれば、後述するダイシング領域１０４の分離を簡便な方法で確実に行うことができる。
そして、ダイシングテープ１２１に固定したシリコンウェーハ１１１を、支持板１１７および粘着テープ１１５から剥離する（図４（ｃ））。これにより、シリコンウェーハ１１１が支持板１１７からダイシングテープ１２１に転写される。たとえば、紫外線照射により剥離する粘着テープ１１５を用いている場合には、支持板１１７側から光照射を行うことにより剥離する。この状態では、絶縁層１１４の残存により、シリコンウェーハ１１１が複数の半導体装置１００に分離されておらず、一体の状態である。
次に、ダイシングテープ１２１を引き延ばすことにより、シリコン基板１０１に応力を付与し、薄化した素子領域１０２の絶縁層１１４を破断する。これにより、複数の半導体装置１００がダイシングテープ１２１上に接着された状態となる（図４（ｄ））。ダイシングテープ１２１から半導体装置１００を剥離することにより、図１に示した半導体装置１００が得られる。
図６および図７（ａ）〜図７（ｃ）は、シリコンウェーハ１１１をダイシング領域１０４にて切断して複数の半導体装置１００に分離する手順を模式的に示す図である。図６は、シリコンウェーハ１１１をダイシング装置に設置した様子を模式的に示す平面図である。また、図７（ａ）〜図７（ｃ）は、図６のＡ−Ａ’断面図である。これらの図を参照して、シリコンウェーハ１１１のダイシング方法を以下説明する。
まず、シリコンウェーハ１１１とダイシングテープ１２１の接合体をステージ１２３上にほぼ水平に設置する。ダイシングテープ１２１のシリコンウェーハ１１１との界面と反対側の面をステージ１２３と接触させる。ステージ１２３の断面積はダイシングテープ１２１の断面積より小さい。また、ステージ１２３はポンプ１２４に接続し、内部を減圧可能な構成となっている。また、ステージ１２３の上面は、開口部を有する。また、ダイシングテープ１２１の周縁部上に押さえリング１２５が設けられる（図６、図７（ａ））。押さえリング１２５は、たとえば管状の金属板とすることができる。
次に、図７（ａ）中に矢印で示したように、押さえリング１２５を鉛直下方向に押し下げる（図７（ｂ））。このとき、シリコンウェーハ１１１が接着されたダイシングテープ１２１はステージ１２３上に載置されているため、その１１１表面に反り等は生じない。
次に、図７（ｂ）中に矢印で示したように、ポンプ１２４を駆動させてステージ１２３の内部を減圧する。ステージ１２３の上面には開口部（不図示）が設けられているため、減圧により、ステージ１２３上のダイシングテープ１２１はステージ１２３の内部に向かって力が加わる。このため、ダイシングテープ１２１の底面が凹状に湾曲し、引き延ばされる。このとき、ダイシングテープ１２１に接着されたシリコンウェーハ１１１にが加わることにより、一体の状態であったシリコンウェーハ１１１は、薄化された絶縁層１１４にて破断される。このとき、ダイシング領域１０４における絶縁層１１４に埋設された配線１０７も機械的に破断される。こうして、一枚のシリコンウェーハ１１１が複数の半導体装置１００に分離される（図７（ｃ））。
そして、ダイシングテープ１２１から分離されたチップを取り外すことにより、図１に示した半導体装置１００を得ることができる。
次に、半導体装置１００の効果を説明する。
半導体装置１００は、シリコン基板１０１の外周縁から絶縁層１０５から張り出した張出部１０９が形成されている。また、絶縁層１０５の端面に配線１０７が露出した構成となっている。張出部１０９が形成されているため、作製時のダイシング（図７（ｃ））において、配線１０７が引き延ばされ、シリコン基板１０１の端面から突出した場合にも、突出した配線１０７がシリコン基板１０１に接触しない構成となっている。このため、半導体装置としての信頼性に優れた構成となっている。また、簡便なプロセスで製造可能であり、歩留まりの良好な半導体装置となっている。この効果は、配線１０７の材料がＣｕやＡｌ等の比較的高度の小さい金属である場合に顕著に発揮される。
また、半導体装置１００は、裏面研削を行った後に、シリコンウェーハ１１１の選択的なエッチングによりシリコンウェーハ１１１の一部を除去し、ダイシングテープ１２１に転写する方法を用いて製造される。このため、ダイシング領域１０４の絶縁層１０５中に配線１０７が埋設された構成でありながら、シリコンウェーハ１１１に機械的な力を付与して容易に複数の半導体装置１００に分割可能である。よって、半導体装置１００の製造時のダイシング時の削り屑の発生等が抑制された構成であり、製造安定性に優れる。
本実施形態に係る半導体装置１００の構成は、たとえば、チップサイズの小さいマイクロコンピューター等に好適に適用される。このようなチップでは、信頼性試験の際にテスターの針あてが困難であるため、複数のチップの間を配線で接続し、ボンディングパッドを用いて測定されることが多い。この場合にも、張出部１０９を設けることにより、ダイシングされた端面から突出した配線がシリコン基板１０１に接触しないようにすることができる。
次に、本実施形態に係る半導体装置１００（図１）を、従来の半導体装置と対比してさらに説明する。図８（ａ）および図８（ｂ）は本実施形態に係る半導体装置１００および従来の半導体装置をそれぞれ模式的に示す断面図である。
図８（ｂ）に示したように、従来の半導体装置は、絶縁層２０５がシリコン基板２０１の端面から張り出していない。このため、切断面に配線２０７が形成されている場合、これが端面に露出してシリコン基板２０１と接触しやすい構成となっている。また、ダイシング領域に配線２０７が存在していると、従来の方法でエッチングにより従来の半導体装置を得るのは困難であった。また、シリコンウェーハからダイシングにより従来の半導体装置を得る場合、ダイシング時に配線２０７の端部が引き延ばされて突出しやすい。このとき、絶縁層２０５とシリコン基板２０１の端面の位置が揃った従来の構成では、図８（ｂ）に示したように、配線２０７の配線部分がシリコン基板２０１に接触しやすい。このため、リーク電流が生じる等の不具合が生じる懸念があった。
これに対し、図８（ａ）に示したように、本実施形態に係る半導体装置１００は、シリコン基板１０１よりも絶縁層１０５が突出しているため、配線１０７の端部が突出した場合にも配線１０７がシリコン基板１０１に接触しにくい構成となっている。なお、図８（ａ）では、図１（ａ）の構成に対応させ、図中左側の張出部１０９に設けられた配線１０７が絶縁層１０５の端面から突出しており、図中右側の張出部１０９に設けられた配線１０７が絶縁層１０５の端面から突出していない構成を例示したが、配線１０７の突出の有無に制限はない。また、従来、配線１０７がダイシング領域１０４にある場合にはエッチングにより分割して半導体装置１００を得ることは困難であったが、半導体装置１００は、シリコンウェーハ１１１を部分的に除去した後、ダイシングテープ１２１を引き延ばしてダイシング領域１０４を破断して得られるため、製造容易性に優れた構成となっている。
なお、本実施形態において、ダイシング領域１０４の切断方法は図６および図７（ａ）〜図７（ｃ）を用いて前述した方法には限られない。ダイシングテープ１２１を他の方法により面方向に引き延ばしたり、曲げたりすることによってもシリコンウェーハ１１１を切断し、半導体装置１００を得ることができる。
なお、本実施形態において、半導体基板１０１の端面全面に張出部１０９が形成されている構成を例に説明をしたが、半導体装置１００は、少なくとも配線１０７が絶縁層１０５の端面に露出している領域において、張出部１０９を有していればよい。シリコン基板１０１全面に張出部１０９を設けることにより、ダイシングをさらに確実に行うことが可能となり、製造安定性を顕著に向上させることができる。
（第二の実施形態）
本実施形態では、図１に示した半導体装置１００が得られる半導体ウェーハの構成の別の例を示す。図１４は、本実施形態に係る半導体ウェーハの構成を模式的に示す断面図である。図１４に示した半導体ウェーハ１１０の基本構成は、第一の実施形態において図１３に示した半導体ウェーハと同様であるが、ダイシング領域１０４において、絶縁層１０５中にダイシング用プラグ１３１が設けられた点が異なる。本実施形態では、第一の実施形態と異なる部分を中心に、以下説明する。
図１４に示した半導体ウェーハ１１０において、ダイシング用プラグ１３１は、ダイシング領域１０４内の絶縁層１０５に埋設されている。図１４では、ダイシング用プラグ１３１は配線１０７よりもシリコンウェーハ１１１の素子形成面に近い側に設けられている。また、図１４では、配線１０７は、ダイシングライン１２７上に設けられている。
半導体ウェーハ１１０では、ダイシング領域１０４にダイシング用プラグ１３１が設けられている。このため、ダイシングの際に、ダイシング用プラグ１３１を起点として破断が生じる。よって、図１３に示した半導体ウェーハ１０８よりもさらに容易にダイシング可能な構成となっている。
また、素子領域１０２の端部からダイシング用プラグ１３１までの距離を適宜選択してダイシング用プラグ１３１を設けることにより、ダイシングの位置を調節することができる。このため、半導体ウェーハ１１０を分離して半導体装置１００を得る際に、素子領域１０２の端部からダイシング用プラグ１３１までの距離に応じて半導体装置１００の張出部１０９の長さを調節することが可能な構成となっている。よって、ダイシング時に露出した配線１０７が半導体装置１００のシリコン基板１０１に接触することがさらに確実に抑制された構成となっている。
次に、半導体ウェーハ１１０のダイシング領域１０４におけるダイシング用プラグ１３１の配置についてさらに詳細に説明する。
図９は、シリコンウェーハ１１１に形成された複数の素子領域１０２およびこれを隔てるダイシング領域１０４の一部の構成を模式的に示す平面図である。図９に示したように、ダイシング用プラグ１３１をダイシングライン１２７上に形成してもよい。ダイシング用プラグ１３１は絶縁膜が積層された絶縁層１０５中のどの層に設けてもよく、分割して得られる半導体装置１００の設計に応じて所定の工程で形成することができる。
また、ダイシング用プラグ１３１の形状に特に制限はなく、円柱、楕円中、角柱等の柱状体等することができるが、素子領域１０２に形成される接続プラグと同じ形状とすることができる。こうすれば、ダイシング用プラグ１３１は、絶縁層１０５中に接続プラグを作製するときに、素子領域１０２中の孤立プラグとして同時に形成されるため、独立した手順を設けることなく確実に張出部１０９の張り出している領域の長さを調節することができる。
図９に示したシリコンウェーハ１１１をダイシング領域１０４の幅中心のダイシングライン１２７で切断すると、素子領域１０２の外周にダイシング領域１０４の一部が残存する形状の半導体装置１００に分割される。ダイシング用プラグ１３１をダイシングライン１２７に沿って設けることにより、配線１０７を有する絶縁層１０５が設けられたシリコンウェーハ１１１を分割する際に、ダイシング用プラグ１３１の近傍で確実に破断させることができる。このため、素子領域１０２の外部に残存するダイシング領域１０４の幅を、素子領域１０２からダイシング用プラグ１３１程度の幅となるように調節することが可能である。よって、分割により生成する半導体装置１００の張出部１０９のシリコン基板１０１の端面からの長さを確実に調節することができる。
なお、図９に示したように、ダイシングライン１２７上に設けられるダイシング用プラグ１３１を、配線１０７上に形成することにより、配線１０７をさらに確実に破断することができる。
図１０〜図１２は、張出部１０９を調節するのに適したシリコンウェーハ１１１の別の構成を示す図である。
図１０は、ダイシングライン１２７に平行に二列のダイシング用プラグ１３１を設けたシリコンウェーハ１１１の構成を示す図である。図１１に示したように、複数のダイシング用プラグ１３１の列をダイシング領域１０４に配置することにより、隣接する素子領域１０２を分割して得られる複数の半導体装置１００に形成される張出部１０９のシリコン基板１０１の端面からの長さをそれぞれ所定の長さにさらに確実に調節することができる。
図１１は、ストライプ状のダイシング用プラグ１３３をダイシングライン１２７上に設けた例である。ストライプ状の柱状体をダイシングライン１２７の延在方向に沿って延在させることにより、配線１０７がダイシング領域１０４に設けられたシリコンウェーハ１１１についても、さらに確実にダイシングを行うことができる。
また、図１２は、配線１０７を有するダイシング領域１０４に、ストライプ状のダイシング用プラグ１３３を二列に配置した例である。こうすれば、ダイシング領域１０４のうち配線１０７を有する領域のダイシングをさらに確実に行うことができる。また、張出部１０９がシリコン基板１０１の端面から張り出している長さを所定の長さにさらに確実に調節することができる。
以上、発明の好適な実施形態を説明した。しかし、本発明は上述の実施形態に限定されず、当業者が本発明の範囲内で上述の実施形態を変形可能なことはもちろんである。
たとえば、以上の実施形態においては、半導体基板としてシリコン基板を用いたが、ＧａＡｓ基板等の化合物半導体基板としてもよい。
また、以上の実施形態においては、配線１０７としてＣｕを用いたが、導電率の高い他の金属を用いてもよい。たとえば、Ａｌ、Ｎｉ、Ｗ等の金属を用いてもよい。また、ダイシングライン１２７近傍において、配線１０７の幅を他の領域よりも細くしてもよい。こうすれば、配線１０７をさらに確実に切断することができる。
本実施例では、第一の実施形態に記載の方法を用いて、張出部１０９を有する半導体装置１００（図１）を作製した。裏面研削前のシリコンウェーハ１１１の厚さを１ｍｍとし、裏面研削後のシリコンウェーハ１１１の厚さを２００μｍとした。また、粘着テープ１１５およびダイシングテープ１２１として、それぞれ積水化学社製セルファおよびリンテック社製Ａｄｗｉｌｌ−Ｄを用いた。配線１０７の材料はＣｕとした。
ダイシング領域１０４の幅を５μｍとしてダイシングを行ったところ、シリコン基板１０１の端面から平均２μｍ突出した張出部１０９を有する半導体装置１００が得られた。張出部１０９中のＣｕ配線は、一部絶縁層１０５の端面から突出していたが、シリコン基板１０１には接触していなかった。これより、本発明の方法を用いて簡便なプロセスで配線１０７とシリコン基板１０１が接触しない構成の半導体装置１００を得ることができた。
第一の実施形態に係る半導体装置の構成を模式的に示す図である。 図１の半導体装置の製造工程を説明する断面図である。 図１の半導体装置の製造工程を説明する断面図である。 図１の半導体装置の製造工程を説明する断面図である。 図１の半導体装置の製造工程を説明する断面図である。 図１の半導体装置の製造工程を説明する平面図である。 図１の半導体装置の製造工程を説明する断面図である。 第一の実施形態に係る半導体装置と従来の半導体装置の構成を示す断面図である。 第二の実施形態に係る半導体ウェーハの構成を模式的に示す平面図である。 第二の実施形態に係る半導体ウェーハの構成を模式的に示す平面図である。 第二の実施形態に係る半導体ウェーハの構成を模式的に示す平面図である。 第二の実施形態に係る半導体ウェーハの構成を模式的に示す平面図である。 本実施形態に係る半導体ウェーハの構成を模式的に示す断面図である。 本実施形態に係る半導体ウェーハの構成を模式的に示す断面図である。
符号の説明
１００ 半導体装置
１０１ シリコン基板
１０２ 素子領域
１０４ ダイシング領域
１０５ 絶縁層
１０７ 配線
１０８ 半導体ウェーハ
１０９ 突出部
１１０ 半導体ウェーハ
１１１ シリコンウェーハ
１１３ 素子形成面
１１４ 絶縁層
１１５ 粘着テープ
１１７ 支持板
１１９ レジストパターン
１２１ ダイシングテープ
１２３ ステージ
１２４ ポンプ
１２５ リング
１２７ ダイシングライン
１３１ ダイシング用プラグ
１３３ ダイシング用プラグ

Claims (10)

  1. 半導体基板と、前記半導体基板の素子形成面上に設けられた絶縁膜と、
    を有し、
    前記素子形成面に、
    複数の素子領域と、
    前記複数の素子領域を分離し、一方の素子領域と他方の素子領域との間を接続する配線を含むダイシング領域と、
    が設けられ、
    前記ダイシング領域において、前記半導体基板が除去されているとともに、前記絶縁膜の少なくとも一部を有するとともに、前記ダイシング領域において前記素子領域よりも薄化された断面形状を有することを特徴とする半導体ウェーハ。
  2. 請求項１に記載の半導体ウェーハにおいて、前記ダイシング領域には、前記絶縁膜中に導電プラグが設けられていることを特徴とする半導体ウェーハ。
  3. 請求項２に記載の半導体ウェーハにおいて、複数の前記導電プラグが、前記ダイシング領域に沿って列状に設けられていることを特徴とする半導体ウェーハ。
  4. 請求項１乃至３いずれかに記載の半導体ウェーハにおいて、前記絶縁膜がシリコン酸化膜を含む、半導体ウェーハ。
  5. 請求項１乃至４いずれかに記載の半導体ウェーハが前記ダイシング領域で分割されてなることを特徴とする半導体チップ。
  6. 素子領域が設けられた半導体基板と、
    前記半導体基板の素子形成面上に設けられた絶縁膜と、
    を有し、
    前記絶縁膜は、前記半導体基板の外周縁よりも外方向へ張り出した張出部を有し、
    前記張出部において前記素子領域よりも薄化された断面形状を有し、
    前記張出部の内部に配線が含まれていることを特徴とする半導体チップ。
  7. 請求項１乃至４いずれかに記載の半導体ウェーハの製造方法であって、
    半導体基板の素子形成面上に、絶縁膜中に配線が埋設された配線層を形成する工程と、
    前記半導体基板の前記素子形成面側を支持基板に固定する工程と、
    前記支持基板に固定した状態で、前記半導体基板の裏面の側から、前記配線の設けられた領域のうち所定の領域を選択的に薄化してダイシング領域を形成し、前記ダイシング領域において前記素子領域よりも薄化された断面形状を有する半導体ウェーハを得る工程と、
    を含むことを特徴とする半導体ウェーハの製造方法。
  8. 請求項７に記載の半導体ウェーハの製造方法において、配線層を形成する前記工程は、前記ダイシング領域において、前記絶縁膜中に導電プラグを埋設する工程を含むことを特徴とする半導体ウェーハの製造方法。
  9. 請求項８に記載の半導体ウェーハの製造方法において、導電プラグを埋設する前記工程は、前記ダイシング領域に沿って複数の前記導電プラグを形成する工程を含むことを特徴とする半導体ウェーハの製造方法。
  10. 請求項７乃至９いずれかに記載の半導体ウェーハの製造方法により半導体ウェーハを得る工程と、
    前記半導体基板の前記裏面をダイシングシートに接合する工程と、
    前記ダイシングシートに接合された前記半導体基板の前記素子形成面から前記支持基板を除去する工程と
    前記半導体ウェーハに応力を付与し、前記ダイシング領域にて前記半導体ウェーハを破断させ、前記半導体ウェーハを複数の半導体チップに分離する工程と、
    を含むことを特徴とする半導体チップの製造方法。
JP2004106331A 2004-03-31 2004-03-31 半導体ウェーハ、半導体チップおよびその製造方法 Expired - Fee Related JP4703127B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004106331A JP4703127B2 (ja) 2004-03-31 2004-03-31 半導体ウェーハ、半導体チップおよびその製造方法
US11/079,383 US7202108B2 (en) 2004-03-31 2005-03-15 Semiconductor wafer, semiconductor chip and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004106331A JP4703127B2 (ja) 2004-03-31 2004-03-31 半導体ウェーハ、半導体チップおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2005294472A JP2005294472A (ja) 2005-10-20
JP4703127B2 true JP4703127B2 (ja) 2011-06-15

Family

ID=35095457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004106331A Expired - Fee Related JP4703127B2 (ja) 2004-03-31 2004-03-31 半導体ウェーハ、半導体チップおよびその製造方法

Country Status (2)

Country Link
US (1) US7202108B2 (ja)
JP (1) JP4703127B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI267133B (en) * 2005-06-03 2006-11-21 Touch Micro System Tech Method of segmenting a wafer
JP2007149995A (ja) * 2005-11-28 2007-06-14 Fujifilm Corp 積層型圧電素子及びその製造方法
TW200743146A (en) * 2006-05-02 2007-11-16 Touch Micro System Tech Method of thinning a wafer
JP2008066716A (ja) * 2006-08-10 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置
US8796740B1 (en) * 2009-01-13 2014-08-05 Altera Corporation Using a single mask for various design configurations
US9082940B2 (en) * 2012-06-29 2015-07-14 Nitto Denko Corporation Encapsulating layer-covered semiconductor element, producing method thereof, and semiconductor device
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228335A (ja) * 1988-07-18 1990-01-30 Nec Corp モノリシック集積回路素子の製造方法
JPH0737840A (ja) * 1993-07-24 1995-02-07 Nec Corp 半導体装置及びその製造方法
JPH11224867A (ja) * 1997-11-19 1999-08-17 Lg Semicon Co Ltd 半導体チップ及び半導体チップモジュールの製造方法
JP2000173952A (ja) * 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
JP2001085457A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体ウエハ、半導体装置及びその製造方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP2003203913A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置および半導体チップ

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171137A (ja) 1986-01-23 1987-07-28 Nec Corp 集積回路の製造方法
US5910687A (en) * 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3501959B2 (ja) * 1998-09-29 2004-03-02 三菱電機株式会社 レーザー溶断方式半導体装置の製造方法および半導体装置
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
TWI226090B (en) * 2003-09-26 2005-01-01 Advanced Semiconductor Eng Transparent packaging in wafer level

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0228335A (ja) * 1988-07-18 1990-01-30 Nec Corp モノリシック集積回路素子の製造方法
JPH0737840A (ja) * 1993-07-24 1995-02-07 Nec Corp 半導体装置及びその製造方法
JPH11224867A (ja) * 1997-11-19 1999-08-17 Lg Semicon Co Ltd 半導体チップ及び半導体チップモジュールの製造方法
JP2000173952A (ja) * 1998-12-03 2000-06-23 Fujitsu Quantum Device Kk 半導体装置及びその製造方法
JP2001085457A (ja) * 1999-09-10 2001-03-30 Hitachi Ltd 半導体ウエハ、半導体装置及びその製造方法
JP2002093752A (ja) * 2000-09-14 2002-03-29 Tokyo Electron Ltd 半導体素子分離方法及び半導体素子分離装置
JP2003203913A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd 半導体装置および半導体チップ

Also Published As

Publication number Publication date
US20050230840A1 (en) 2005-10-20
US7202108B2 (en) 2007-04-10
JP2005294472A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
US9969609B2 (en) MEMS device
KR100433781B1 (ko) 반도체장치의 제조방법
US6580152B2 (en) Semiconductor with plural side faces
US7250354B2 (en) Semiconductor device and method for fabricating the same
US9099547B2 (en) Testing process for semiconductor devices
US9153707B2 (en) Chip package and method for forming the same
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
KR0178134B1 (ko) 불연속 절연층 영역을 갖는 반도체 집적회로 소자 및 그 제조방법
US9006896B2 (en) Chip package and method for forming the same
TW201448188A (zh) 影像感測晶片封裝體及其形成方法
US7202108B2 (en) Semiconductor wafer, semiconductor chip and method for manufacturing the same
US9024437B2 (en) Chip package and method for forming the same
JP2005167024A (ja) 半導体装置及びその製造方法
US9064950B2 (en) Fabrication method for a chip package
JP5226228B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2008218831A (ja) 半導体装置
JP4566626B2 (ja) 半導体基板の分断方法および半導体チップの選択転写方法
JP6582616B2 (ja) 半導体チップの製造方法
JP2012033721A (ja) 半導体装置の製造方法
JP2001308036A (ja) 半導体装置の製造方法
WO2011052104A1 (ja) 半導体装置及びその製造方法
JP7249898B2 (ja) 半導体装置及び半導体装置の製造方法
JPH06314723A (ja) 半導体装置及びその製造方法
KR100864430B1 (ko) 듀얼 반도체 소자를 가진 양면 기판의 제조 방법들 및그것에 의해 제조된 양면 기판들

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100608

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110308

R150 Certificate of patent or registration of utility model

Ref document number: 4703127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees