JP6261733B2 - オプトエレクトロニクス部品およびその製造方法 - Google Patents

オプトエレクトロニクス部品およびその製造方法 Download PDF

Info

Publication number
JP6261733B2
JP6261733B2 JP2016526848A JP2016526848A JP6261733B2 JP 6261733 B2 JP6261733 B2 JP 6261733B2 JP 2016526848 A JP2016526848 A JP 2016526848A JP 2016526848 A JP2016526848 A JP 2016526848A JP 6261733 B2 JP6261733 B2 JP 6261733B2
Authority
JP
Japan
Prior art keywords
carrier structure
carrier
layer
front surface
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016526848A
Other languages
English (en)
Other versions
JP2017500731A (ja
Inventor
ドミニク ショルツ
ドミニク ショルツ
マルム ノーヴィン フォン
マルム ノーヴィン フォン
シュテファン イレック
シュテファン イレック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017500731A publication Critical patent/JP2017500731A/ja
Application granted granted Critical
Publication of JP6261733B2 publication Critical patent/JP6261733B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0066Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Description

本発明は、特許請求項1に記載のオプトエレクトロニクス部品のためのコンタクト要素の製造方法、特許請求項13に記載のオプトエレクトロニクス部品の製造方法、および、特許請求項19に記載のオプトエレクトロニクス部品に関する。
オプトエレクトロニクス積層体が製造後に基板から剥離されているオプトエレクトロニクス薄膜チップが先行技術から既知である。一例を挙げると、薄膜発光ダイオードチップが既知である。そのようなオプトエレクトロニクス薄膜チップを、キャリアシステムであって、活性半導体積層体の金属コンタクトパッドを導電性スルーコンタクトを介して当該キャリアシステムの下面の外側コンタクトパッドに接続するキャリアシステム上に配置することが知られている。そのようなキャリアシステムは、半導体積層体の効果的な熱結合を可能にするために非常に薄型に形成される。しかしながら、薄型のオプトエレクトロニクス半導体積層体と薄型のキャリアシステムとの連結が非常に脆弱であるため、ウェハ集合体(wafer assemblage)内での加工が不可能である。
オプトエレクトロニクス部品のためのコンタクト要素の製造方法を特定することが本発明の目的の1つである。かかる目的は、請求項1の特徴を含む方法によって達成される。オプトエレクトロニクス部品の製造方法を特定することが本発明のさらなる目的である。かかる目的は、請求項13の特徴を含む方法によって達成される。オプトエレクトロニクス部品を提供することが本発明のさらなる目的である。かかる目的は、請求項19の特徴を有するオプトエレクトロニクス部品によって達成される。様々な発展形態を従属請求項において特定する。
オプトエレクトロニクス部品のためのコンタクト要素の製造方法は、補助キャリアの前面上に配置された犠牲層を有する補助キャリアを設けるステップと、前面、および、前記前面とは反対側の後面を有するキャリア構造体を設けるステップであって、絶縁層が前記キャリア構造体の前記後面に配置されるステップと、前記犠牲層を電気接続層によって前記絶縁層に接続するステップと、前記キャリア構造体の前記前面から前記絶縁層まで延在する少なくとも1つの止まり穴を形成するステップと、前記絶縁層を前記少なくとも1つの止まり穴の領域内において開口するステップと、前記少なくとも1つの止まり穴内に導電性材料を配置するステップと、前記補助キャリアを、前記犠牲層を分離することによって剥離するステップと、前記電気接続層をパターニングするステップと、を含む。
有利なことに、かかる方法において絶縁層は、止まり穴を形成する工程中にエッチング停止層として使用されることができ、その結果、止まり穴は、非常に精確に規定された深さで形成されることができる。その結果、有利なことに、場合によっては十分な深さで形成されない止まり穴を開口するさらなるステップが本方法では不要である。その結果、有利なことに、そのような加工ステップ(例えば、バックグラインド加工)と関連する機械的負荷も省略される。電気接続層が、本方法によって得られるコンタクト要素内で電気コンタクト層として使用されることができことが本発明のさらなる利点である。有利なことに、コンタクト要素は、本方法が実行されている間、補助キャリアによって機械的に安定化されていることにより、本方法は容易にかつ高い費用効果で実行されることができ、また、ウェハ集合体においても実行されることができる。
本方法の一実施形態では、補助キャリアおよびキャリア構造体は、ウェハの形態で設けられる。そのため有利なことに、本方法によって、複数のコンタクト要素を共通のワーク操作において並行して製造することができる。その結果、有利なことに、個々のコンタクト要素あたりの製造費用を大きく削減することができる。
本方法の一実施形態では、補助キャリアは、サファイアまたはシリコンを含む。サファイアを含む補助キャリアの場合、当該補助キャリアは有利なことに光学的に透明であり、それにより補助キャリアは容易に剥離されることができる。剥離後、本方法を再度実行する時に補助キャリアを再利用することができる結果、本方法の実行のために必要な費用が削減されることが本方法の利点の1つである。
本方法の一実施形態では、キャリア構造体はシリコンを含む。その結果、有利なことに、キャリア構造体を高い費用効果で得ることができ、かつ、半導体加工の確立した諸方法によって加工することができる。
本方法の一実施形態では、犠牲層は、窒化ガリウム(GaN)または窒化ケイ素(SiN)を含む。有利なことに、これら材料によって犠牲層は、補助キャリアの剥離のために容易に分離されることができる。
本方法の一実施形態では、犠牲層と絶縁層とは共晶接合によって接続される。それにより有利なことに、本方法によって犠牲層と絶縁層との間の機械的に頑強な接続を容易にかつ高い費用効果で形成することができる。犠牲層と絶縁層との間の、共晶接合による接続の形成中に形成される電気接続層が完成品のコンタクト要素上の電気コンタクトとして使用されることができることがさらなる利点である。
本方法の一実施形態では、犠牲層の絶縁層への接続後、キャリア構造体をキャリア構造体の前面から薄膜化するステップを実行する。この場合、有利なことに、キャリア構造体は最初に厚い層として形成されることができ、それにより補助キャリアに接続されている犠牲層とキャリア構造体に接続されている絶縁層との間の接続を形成することが容易になる。これにより例えば、補助キャリアおよびキャリア構造体をそれぞれウェハの形態で設けることができる。犠牲層と絶縁層との間の接続を形成する工程後、補助キャリアによって十分に機械的に安定化されるため、キャリア構造体は有利なことに、犠牲層を絶縁層に接続する工程後に薄膜化されることができる。
本方法の一実施形態では、キャリア構造体は、200μm未満の厚さまで、好ましくは150μm未満の厚さまで薄膜化される。そのため有利なことに、本方法によって、オプトエレクトロニクス部品のための非常に薄いコンタクト要素を製造することができる。
本方法の一実施形態では、絶縁層を少なくとも1つの止まり穴の領域において開口する前に、さらなる絶縁層を止まり穴の内壁およびキャリア構造体の前面に形成するさらなるステップを実行する。有利なことに、これにより、キャリア構造体自体の材料が電気絶縁性を有するように具現化されていない場合であっても、止まり穴内に配置された導電性材料とさらなる止まり穴内に配置された導電性材料とが確実に電気的に絶縁される。
本方法の一実施形態では、犠牲層を分離するステップは、エッチングプロセスまたはレーザ光によって実行される。有利なことに、両形態によって犠牲層を容易にかつ高い信頼性で分離することができ、それにより補助キャリアを剥離することができる。
本方法の一実施形態では、電気接続層は、電気接続層の、互いに電気的に絶縁されるセクションが形成されるようにパターニングされる。この場合、電気接続層の互いに絶縁されているセクションは、本方法によって得ることができるコンタクト要素内の電気コンタクト層として使用されることができる。その結果、本方法は、さらなる電気コンタクト層を形成する追加的な作業工程を必要としない。
本方法の一実施形態では、電気接続層のパターニング後、少なくとも1つのはんだコンタクトパッドを電気接続層に形成するさらなるステップを実行する。かかる方法ステップで形成されるはんだコンタクトパッドによって、例えば、本方法によって得られるコンタクト要素は、表面実装法によって電気的に接触されることができる。この場合、本方法によって得られるコンタクト要素は、SMD部品を製造するために使用されることができる。
オプトエレクトロニクス部品の製造方法は、上述のような方法に係わるコンタクト要素を製造するためのステップを含む。この場合、補助キャリアの剥離前に、基板の前面に配置されたオプトエレクトロニクス半導体構造体を有する基板を設けるステップと、前記オプトエレクトロニクス半導体構造体を前記キャリア構造体の前記前面に配置するステップと、前記基板を剥離するステップと、の追加的なさらなるステップを実行する。したがって上記方法ステップによって、本オプトエレクトロニクス半導体構造体はコンタクト要素に接続され、その結果コンタクト要素は、本方法によって得られるオプトエレクトロニクス部品内でオプトエレクトロニクス半導体構造体のための外側電気コンタクトを提供することができる。この場合、有利なことに、基板は最初、オプトエレクトロニクス半導体構造体の機械的安定化のために使用されることができる。オプトエレクトロニクス半導体構造体をコンタクト要素のキャリア構造体の前面に配置する工程後、補助キャリアが十分な機械的安定化をもたらすことにより、基板を剥離することができる。
本方法の一実施形態では、基板をウェハの形態で設ける。それにより有利なことに、本方法によって、複数のオプトエレクトロニクス部品を共通のワーク操作において並行して製造することができる。その結果、有利なことに、個々のオプトエレクトロニクス部品あたりの製造費用は大きく削減される。有利なことに、本方法では、補助キャリアおよび基板によってオプトエレクトロニクス部品の製造中のあらゆる時点において十分な機械的安定性が確保されていることによって、ウェハ全部を加工することができる。
本方法の一実施形態では、オプトエレクトロニクス半導体構造体を、20μm未満の厚さ、好ましくは10μm未満の厚さで設ける。それにより有利なことに、本方法によって厚さの非常に小さいオプトエレクトロニクス部品を製造することができる。
本方法の一実施形態では、オプトエレクトロニクス半導体構造体を、共晶接合によってキャリア構造体の前面に配置する。有利なことに、共晶接合によってオプトエレクトロニクス半導体構造体とキャリア構造体の前面とを容易に、高い費用効果で、かつ、高い信頼性で接続することができる。この場合、有利なことに、電気接続が形成され、それによりオプトエレクトロニクス半導体構造体の電気コンタクトは、キャリア構造体のスルーコンタクトに電気接続されることができる。
本方法の一実施形態では、本方法は、複数のオプトエレクトロニクス部品を得るためにキャリア構造体およびオプトエレクトロニクス半導体構造体を分割するさらなるステップを含む。それにより有利なことに、本方法によって、複数のオプトエレクトロニクス部品を並行して製造することができる結果、個々のオプトエレクトロニクス部品の製造費用を大きく削減することができる。
本方法の一実施形態では、キャリア構造体に、組込み型保護ダイオード(integrated protective diode)を設ける。本方法によって得られるオプトエレクトロニクス部品内では、上記保護ダイオードは、静電気放電によるオプトエレクトロニクス部品へのダメージに対する保護のために使用されることができる。有利なことに、キャリア構造体内に組み込まれた保護ダイオードは、本方法によって得られるオプトエレクトロニクス部品が外部の保護ダイオードによって保護されることを不要にする。
オプトエレクトロニクス部品は、前面、および、前面とは反対側に位置する後面を有するキャリア構造体を有するコンタクト要素を備え、少なくとも1つのスルーコンタクト開口部が前面と後面との間をキャリア構造体を貫通して延在している。絶縁層が後面に配置されている。導電性材料がスルーコンタクト開口部内に配置されている。はんだ金属が後面に配置され、はんだ金属は、導電性材料に電気接続されている。はんだ金属の、絶縁層および導電性材料に面する表面は、段差が存在しないように(in a manner free of steps)形成されている。有利なことに、コンタクト要素は、かかるオプトエレクトロニクス部品において外側電気コンタクトを提供する。スルーコンタクト開口部は、オプトエレクトロニクス部品の、キャリア構造体の後面に配置された外側電気コンタクトとキャリア構造体の前面との電気接続を提供する。
本オプトエレクトロニクス部品の一実施形態では、オプトエレクトロニクス半導体構造体が前面に配置されている。本オプトエレクトロニクス部品では、オプトエレクトロニクス半導体構造体は有利なことに、オプトエレクトロニクス部品のキャリア構造体の後面に配置されたはんだ金属を介して電気的に接触されることができる。
本発明の上記性質、特徴、および、利点、ならびにそれらの実現方法は、それぞれが概略図を示す図面に関連して詳細に説明される例示的な実施形態の以下の記述に関連してさらに明らかとなり、またさらに明確に理解される。
犠牲層を有する補助キャリアの断面側面図である。 絶縁層を有するキャリア構造体の断面側面図である。 犠牲層を絶縁層に接続する工程後の補助キャリアおよびキャリア構造体を示す図である。 キャリア構造体の薄膜化工程後の第1のキャリアおよびキャリア構造体の配置を示す図である。 キャリア構造体内に止まり穴を形成する工程後の上記配置を示す図である。 止まり穴を導電性材料で充填する工程後の上記配置を示す図である。 キャリア構造体を、基板に配置されたオプトエレクトロニクス半導体構造体に接続する工程後のキャリア構造体および補助キャリアを示す図である。 基板を除去する工程後のキャリア構造体に接続されたオプトエレクトロニクス半導体構造体を示す図である。 犠牲層を第1の方法によって分離する工程中の上記配置の概略側面図である。 犠牲層を第2の方法によって分離する工程中の上記配置の断面側面図である。 補助キャリアを剥離する工程後のキャリア構造体およびオプトエレクトロニクス半導体構造体の配置の断面側面図である。 第1のオプトエレクトロニクス部品の断面側面図である。 組込み型保護ダイオードを有するキャリア構造体の断面側面図である。 第2のオプトエレクトロニクス部品の断面側面図である。
図1は、補助キャリア110の概略的な断面側面図を示す。補助キャリア110は、厚い機械的に安定したプレートとして形成されている。補助キャリア110は例えば、ウェハの形態で存在することができる。
補助キャリア110は、サファイア等を含むことができる。しかしながら代替として、補助キャリア110はまた、シリコンまたは他の材料を含むこともできる。
犠牲層120が補助キャリア110の前面111に配置されている。犠牲層120は、補助キャリア110の前面111において、前面111に対して直交方向に計測される厚さ121の薄層を形成し、上記厚さは概して補助キャリア110の厚さよりも小さい。一例を挙げると、犠牲層120の厚さ121を100nm〜1μmとすることができる。
犠牲層120は、後の加工ステップにおいて湿式化学的にまたはレーザ光によって分離されることができる材料を含む。一例を挙げると、犠牲層120は、窒化ガリウム(GaN)または窒化ケイ素(SiN)を含むことができる。
図2は、キャリア構造体130の概略的な断面側面図を示す。キャリア構造体130は、前面131、および、前面131とは反対側に位置する後面132を有する厚いプレートとして存在する。キャリア構造体130は例えば、ウェハの形態を有することができる。
キャリア構造体130は、シリコン(Si)等を含むことができる。また、キャリア構造体は、他の材料を含むこともできる。
絶縁層140がキャリア構造体130の後面132に形成されている。絶縁層140は、電気絶縁材料を含む。一例を挙げると、絶縁層140は、二酸化ケイ素(SiO)を含むことができる。
図3は、補助キャリア110およびキャリア構造体130の概略的な断面側面図を示す。補助キャリア110の前面111に配置された犠牲層120は、電気接続層150によってキャリア構造体130の後面132における絶縁層140に接続されている。電気接続層150を、例えば共晶はんだ接続部として形成することができる。この場合、キャリア構造体130の後面132に配置された絶縁層140と補助キャリア110の前面111に配置された犠牲層120との間の接続は、共晶接合によって形成されていてもよい。
補助キャリア110の平坦な前面111に配置された犠牲層120、および、キャリア構造体130の平坦な後面132に配置された絶縁層140は共に、平坦でありかつ微細構造が存在しない(topography-free)ように形成されている。これにより、補助キャリア110の前面111に対して直交する方向に計測される非常に厚さの小さい電気接続層150を形成することができる。一例を挙げると、100nmの厚さの電気接続層150を形成することができる。
図4は、図3の説明図よりも時間的に後続の加工ステップが実行された後の補助キャリア110およびキャリア構造体130から形成されたスタックの概略的な断面側面図を示す。上記加工ステップでは、キャリア構造体130は前面131から薄膜化されている。キャリア構造体130の薄膜化を例えば、キャリア構造体130を研削することによって実行することができる。
キャリア構造体130が薄膜化された後、キャリア構造体130は、キャリア構造体130の前面131および後面132に対して直交方向に計測される厚さ133を有する。厚さ133は、好ましくは200μm未満である。上記厚さは、特に好ましくは150μm未満である。キャリア構造体130が補助キャリア110に接続されているため、キャリア構造体130は、キャリア構造体130が薄膜化された後も、補助キャリア110によって機械的に安定化されている。
図5は、図4の説明図よりも時間的に後続の加工状態における補助キャリア110およびキャリア構造体130から形成されたスタックの概略的な断面側面図を示す。止まり穴160がキャリア構造体130内に形成されている。第1の止まり穴160,161および第2の止まり穴160,162を、図5に示されるスタックからの抜粋において視認することができる。止まり穴160をTSV(Through Silicon Via;シリコン貫通ビア)ということもできる。
止まり穴160は、キャリア構造体130の前面131から前面131に対して実質的に直交する方向にキャリア構造体130の後面132に配置された絶縁層140まで延在している。止まり穴160を、キャリア構造体130の前面131から異方性エッチングプロセス等によって形成することができる。この場合、キャリア構造体130の後面132に配置された絶縁層140は、エッチング停止層として使用されることができる。これにより確実に、キャリア構造体130内に形成された全止まり穴160は、キャリア構造体130の前面131から正確にキャリア構造体130の後面132に配置された絶縁層140まで延在し、かつ、そのためそれぞれが同じ深さを有することができる。
止まり穴160を形成する工程後、さらなる絶縁層141が止まり穴160の内壁165に形成され、また、キャリア構造体130の前面131にも形成されている。さらなる絶縁層141は、電気絶縁材料を含む。さらなる絶縁層141は、化学蒸着等によって形成されていてもよい。
さらなる絶縁層141のキャリア構造体130の前面131に配置されている部分を、キャリア構造体130の後面132における絶縁層140よりも厚くすることができる。これにより、次のプロセスステップにおいて行われる、キャリア構造体130の後面132における絶縁層140を開口する工程中、さらなる絶縁層141の少なくともキャリア構造体130の前面131に配置されている部分の薄層を確実に維持することができる。第1のサブステップにおいて、まず、さらなる絶縁層141の一部分がキャリア構造体130の前面131のみに配置され、次いで第2のサブステップにおいて、さらなる絶縁層141のさらなる部分が止まり穴160の内壁165およびキャリア構造体130の前面131に配置されることによって、さらなる絶縁層141のキャリア構造体130の前面131に配置されている部分を厚くすることができる。
図6は、図5の説明図よりも時間的に後続の加工状態におけるスタックの概略的な断面側面図を示す。図5の説明図の後続の第1の加工ステップでは、絶縁層140が止まり穴160の領域において開口されたことにより、開口部145が絶縁層140内に形成されている。絶縁層140が止まり穴160によって露出した領域において除去されているため、止まり穴160はいまや、キャリア構造体130の前面131から電気接続層150まで延在している。
次の加工ステップでは、導電性材料170が止まり穴160内およびキャリア構造体130の前面131に成膜され、パターニングされている。導電性材料170は、好ましくは金属を含む。
第1の止まり穴161において、導電性材料170は第1のスルーコンタクト171を形成している。第1のスルーコンタクト171の導電性材料170は、電気接続層150に電気接続されている。第2の止まり穴162において、導電性材料170は第2のスルーコンタクト172を形成している。第2のスルーコンタクト172の導電性材料170もまた、電気接続層150に電気接続されている。
キャリア構造体130の前面131において、導電性材料170は、第1のコンタクト領域173および第2のコンタクト領域174を形成している。第1のコンタクト領域173は、第1のスルーコンタクト171に電気接続されている。第2のコンタクト領域174は、第2のスルーコンタクト172に電気接続されている。第1のコンタクト領域173は、第2のコンタクト領域174から離間している。また、コンタクト領域173,174を、スルーコンタクト171,172とは異なる材料から形成することもできる。
導電性材料170が絶縁層140およびさらなる絶縁層141によってキャリア構造体130から電気的に絶縁されているため、電気接続層150を介して電気接続される以外、第1のスルーコンタクト171と第2のスルーコンタクト172との間に電気接続は存在しない。
好ましくは、キャリア構造体130の全止まり穴160には、導電性材料170によって形成されたスルーコンタクトが設けられ、かつ、これら止まり穴160は、導電性材料によって形成された、すべて互いに電気的に絶縁されている各コンタクト領域に接続されている。しかしながら、例えば、2つ以上の止まり穴160を、それぞれ、共通のコンタクト領域に接続することもできる。
図7は、図6の説明図よりも時間的に後続の加工状態における補助キャリア110およびキャリア構造体130によって形成されたスタックの概略的な断面側面図を示す。さらに、図7は、オプトエレクトロニクス半導体構造体200の概略的な断面側面図を示す。オプトエレクトロニクス半導体構造体200は、好ましくは、電磁放射を出射するように設計されている。オプトエレクトロニクス半導体構造体200を、例えば、発光ダイオード構造体(LED)とすることができる。
オプトエレクトロニクス半導体構造体200は、基板210の前面211に配置され、後の時点において実行される基板210の前面211からの剥離後に薄膜構造体を形成する。基板210は例えば、ウェハの形態で存在することができる。基板210は例えば、ガリウムヒ素(GaAs)またはサファイアを含むことができる。
オプトエレクトロニクス半導体構造体200は、n型ドープ層220およびp型ドープ層230を備える。n型ドープ層220は、基板210の前面211に隣接している。オプトエレクトロニクス半導体構造体200の活性領域がn型ドープ層220とp型ドープ層230との間に形成されている。p型ドープ層230のn型ドープ層220とは反対側の面がオプトエレクトロニクス半導体構造体200の後面231を形成している。n型ドープ層220およびp型ドープ層230の順序を正反対に選択することもできる。オプトエレクトロニクス半導体構造体200は、さらなる層を備えることもできる。
第1のコンタクトパッド240および第2のコンタクトパッド250がオプトエレクトロニクス半導体構造体200の後面231に形成されている。第1のコンタクトパッド240および第2のコンタクトパッド250は、第2の絶縁層260によって互いに電気的に絶縁されている。第1のコンタクトパッド240は、p型ドープ層230に電気接続され、追加的にミラー面として使用されることができる。第2のコンタクトパッド250は、n型ドープ層220に電気接続されている。
オプトエレクトロニクス半導体構造体200は、基板210の前面211に対して直交方向の厚さ201を有する。オプトエレクトロニクス半導体構造体200の厚さ201は、好ましくは20μm未満、特に好ましくは10μm未満である。
基板210がウェハとして形成される場合、好ましくは複数のオプトエレクトロニクス半導体構造体200が基板210の前面211に互いに並置される。この場合、各オプトエレクトロニクス半導体構造体200が、それぞれ、第1のコンタクトパッド240および第2のコンタクトパッド250を有する。
図6および図7に示す各加工状態間で実行される加工ステップ中に、オプトエレクトロニクス半導体構造体200は、オプトエレクトロニクス半導体構造体200の第1のコンタクトパッド240が第1のコンタクト領域173に電気接続され、かつ、オプトエレクトロニクス半導体構造体200の第2のコンタクトパッド250が第2のコンタクト領域174に電気接続されるように、キャリア構造体130の前面131に配置されている。オプトエレクトロニクス半導体構造体200とキャリア構造体130との間の接続は、例えば共晶接合プロセス、特にウェハ間接合プロセス(wafer-to-wafer bonding process)によって実行されていてもよい。
図8は、図7の説明図よりも時間的に後続の加工状態における補助キャリア110、キャリア構造体130、および、オプトエレクトロニクス半導体構造体200によって形成された配置を示す。図7および図8に示す各加工状態間に実行される加工プロセスにおいて、基板210は、オプトエレクトロニクス半導体構造体200から剥離されている。基板210は、レーザ光等によるレーザリフトオフプロセスによって剥離されていてもよい。その後、オプトエレクトロニクス半導体構造体200は完成まで加工されている。オプトエレクトロニクス半導体構造体200の、オプトエレクトロニクス半導体構造体200の後面231とは反対側に位置する表面は、放射出射面221を形成している。オプトエレクトロニクス半導体構造体200は、放射出射面221において電磁放射を出射するように設計されている。
図8に示す加工状態よりも時間的に後続の加工ステップにおいて、補助キャリア110は、犠牲層120を分離する工程によって、キャリア構造体130に接続されている電気接続層150から剥離される。図11は、補助キャリア110が剥離された後のキャリア構造体130およびオプトエレクトロニクス半導体構造体によって形成された配置の概略的な断面側面図を示す。
図9の断面側面図に概略的に示すように、犠牲層120を分離するステップを、レーザ光122等によって実行することができる。この目的のために、レーザ光122は、補助キャリア110を通って犠牲層120上に向けられ、犠牲層120を破壊する。この場合、好ましくは、補助キャリア110は、サファイア等の光学的に透明な材料を含む。この場合、犠牲層120は、窒化ガリウム(GaN)または窒化ケイ素(SiN)を含むことができる。この場合、犠牲層120の厚さ121は、好ましくは100nm〜500nmの間、特に好ましくは200nm〜300nmの間である。
代替として、図10の断面側面図に概略的に示したように、犠牲層120を、湿式化学的処理によって分離することもできる。この目的のために、エッチング媒体124が犠牲層120まで導かれ、犠牲層120を化学的に分解する。オプトエレクトロニクス半導体構造体200、キャリア構造体130、および、電気接続層150を貫通して犠牲層120まで延在するチャネル123を、エッチング媒体124を犠牲層120に供給するために設けることができる。HPO等をエッチング媒体124として使用することができる。この場合、犠牲層120は、好ましくは窒化ガリウム(GaN)を含む。この場合、犠牲層120の厚さ121は、好ましくは300nm超、特に好ましくは500nm超である。
補助キャリア110を剥離する目的で犠牲層120を分離するステップを、他の方法によって実行することもできる。
図12は、図11に示す配置からさらに加工することによって形成されたオプトエレクトロニクス部品10の概略的な断面側面図を示す。図11の説明図よりも時間的に後続の加工ステップにおいて、最初に電気接続層150がパターニングされている。この場合、第1のセクション151、および、第1のセクション151から電気的に絶縁された第2のセクション152が電気接続層150から形成されている。電気接続層150は例えば、湿式化学的にもしくは乾式化学的に、または、レーザプロセスにおいて電気接続層150を切断することによってパターニングされていてもよい。
電気接続層150から形成された第1のセクション151は、第1のスルーコンタクト171の導電性材料170に電気接続され、かつ、第1のコンタクト領域173を介してオプトエレクトロニクス半導体構造体200の第1のコンタクトパッド240にも電気接続されている。電気接続層150から形成された第2のセクション152は、第2のスルーコンタクト172の導電性材料170に電気接続され、かつ、第2のコンタクト領域174を介してオプトエレクトロニクス半導体構造体200の第2のコンタクトパッド250に電気接続されている。
図11の説明図よりも時間的に後続のさらなる加工ステップにおいて、第1のはんだコンタクトパッド153が電気接続層150から形成された第1のセクション151に形成され、第2のはんだコンタクトパッド154が電気接続層150から形成された第2のセクション152に形成されている。電気接続層150から形成された第1のセクション151は、第1のはんだコンタクトパッド153と、第1のスルーコンタクト171の導電性材料170との間の電気接続を形成する。電気接続層150から形成された第2のセクション152は、第2のはんだコンタクトパッド154と、第2のスルーコンタクト172の導電性材料170との間の電気接続を形成する。第1のはんだコンタクトパッド153および第2のはんだコンタクトパッド154は、回路基板上へのはんだ付けによる部品の電気的接触に適した導電性材料を含む。一例を挙げると、はんだコンタクトパッド153,154は銅を含むことができる。
キャリア構造体130を貫通して延在するスルーコンタクト171,172と、キャリア構造体130の後面132に配置され、かつ、スルーコンタクト171,172に電気接続されているはんだコンタクトパッド153,154と、を有するキャリア構造体130がコンタクト要素100を形成する。はんだコンタクトパッド153,154は、オプトエレクトロニクス部品10のオプトエレクトロニクス半導体構造体200のコンタクトパッド240,250への電気接続を提供し、また、オプトエレクトロニクス部品10の、オプトエレクトロニクス半導体構造体200の放射出射面221とは反対側に配置されている。したがって、オプトエレクトロニクス部品10は例えば、表面実装のためのSMD部品に適している。この場合、オプトエレクトロニクス部品10のはんだコンタクトパッド153,154は、リフローはんだ付け等によって接触されることができる。
オプトエレクトロニクス部品10の厚さは、オプトエレクトロニクス部品10のオプトエレクトロニクス半導体構造体200の放射出射面221の直交方向において小さく、かかる厚さは、実質的にキャリア構造体130の厚さ133とオプトエレクトロニクス半導体構造体200の厚さ201との合計に一致する。
オプトエレクトロニクス部品10のコンタクト要素100のキャリア構造体130の後面132は、非常に平坦に具現化されている。キャリア構造体130の後面132がオプトエレクトロニクス部品10の製造中に研削プロセスによって加工されていないからである。オプトエレクトロニクス部品10のコンタクト要素100のキャリア構造体130の止まり穴160内に配置された導電性材料170は、電気接続層150のセクション151,152との移行部(transition)において、キャリア構造体130の後面132の絶縁層140と実質的に面一に終端している。したがって、電気接続層150のセクション151,152のキャリア構造体130に面する表面は同様に、平坦にかつ段差が存在しないように具現化されている。電気接続層150は、止まり穴160内には延在していない。
補助キャリア110、キャリア構造体130、および、基板210がウェハの形態で設けられる場合、複数のオプトエレクトロニクス部品10を上述の方法ステップによって並行して製造することができ、かかるオプトエレクトロニクス部品はすべて、略同一に形成され、放射出射面221に対して平行な方向に連続的に互いに並置されている。この場合、キャリア構造体130およびオプトエレクトロニクス半導体構造体200を分割するさらなる方法ステップを、個々のオプトエレクトロニクス部品10を互いに分離するために実行することができる。
図13は、キャリア構造体130の代替的な実施形態の概略的な断面側面図を示す。図13に示す実施形態では、キャリア構造体130は、図13に記号によってのみ示す組込み型保護ダイオード300を有する。組込み型保護ダイオード300は、半導体加工の諸方法によってキャリア構造体130内に組み込まれていてもよい。組込み型保護ダイオード300は、第1のコンタクト301および第2のコンタクト302を有する。組込み型保護ダイオード300の第1のコンタクト301および第2のコンタクト302は、キャリア構造体130の後面132においてアクセス可能である。キャリア構造体130の後面に配置された絶縁層140は、この目的に適した開口部または遮断部(interruptions)を有する。
図14は、図13に示すキャリア構造体130の実施形態が図1〜図12を参照して説明した製造方法において使用される場合に得ることができるオプトエレクトロニクス部品20の概略的な断面側面図を示す。図14のオプトエレクトロニクス部品20は、保護ダイオード300がオプトエレクトロニクス部品20のコンタクト要素100のキャリア構造体130内に組み込まれている点で、図12のオプトエレクトロニクス部品10と異なる。組込み型保護ダイオード300の第1のコンタクト301は、電気接続層150から形成された第1のセクション151に電気接続され、したがって、オプトエレクトロニクス半導体構造体200の第1のコンタクトパッド240にも電気接続されている。組込み型保護ダイオード300の第2のコンタクト302は、電気接続層150から形成された第2のセクション152に電気接続され、したがって、オプトエレクトロニクス半導体構造体200の第2のコンタクトパッド250にも電気接続されている。
その結果、組込み型保護ダイオード300は、オプトエレクトロニクス部品20のオプトエレクトロニクス半導体構造体200に逆並列に電気接続されている。組込み型保護ダイオード300は、オプトエレクトロニクス部品20のオプトエレクトロニクス半導体構造体200を静電気放電によって生じるダメージから保護するためのESD保護ダイオードとして使用されることができる。
好ましい例示的な実施形態に基づき、本発明を図示し、詳細に説明した。しかしながら、本発明は、開示した例に限定されない。むしろ、当業者であれば、開示した例に基づき、本発明の保護範囲から逸脱することなく、他の変形形態を得ることができる。
本特許出願は、独国特許出願第102013221788.9号の優先権を主張し、その開示内容は参照によって本明細書に援用される。
10 オプトエレクトロニクス部品
20 オプトエレクトロニクス部品
100 コンタクト要素
110 補助キャリア
111 前面
120 犠牲層
121 厚さ
122 レーザ光
123 チャネル
124 エッチング媒体
130 キャリア構造体
131 前面
132 後面
133 厚さ
140 絶縁層
141 さらなる絶縁層
145 開口部
150 電気接続層
151 第1のセクション
152 第2のセクション
153 第1のはんだコンタクトパッド
154 第2のはんだコンタクトパッド
160 止まり穴
161 第1の止まり穴
162 第2の止まり穴
165 内壁
170 導電性材料
171 第1のスルーコンタクト
172 第2のスルーコンタクト
173 第1のコンタクト領域
174 第2のコンタクト領域
200 オプトエレクトロニクス半導体構造体
201 厚さ
210 基板
211 前面
220 n型ドープ層
221 放射出射面
230 p型ドープ層
231 後面
240 第1のコンタクトパッド
250 第2のコンタクトパッド
260 第2の絶縁層
300 組込み型保護ダイオード
301 第1のコンタクト
302 第2のコンタクト

Claims (18)

  1. − 補助キャリア(110)の前面(111)上に配置された犠牲層(120)を有する補助キャリア(110)を設けるステップと;
    − 前面(131)、および、前記前面(131)とは反対側に位置する後面(132)を有するキャリア構造体(130)を設けるステップであって、絶縁層(140)が前記キャリア構造体(130)の前記後面(132)に配置される、ステップと;
    − 前記犠牲層(120)を電気接続層(150)によって前記絶縁層(140)に接続するステップと;
    − 前記キャリア構造体(130)の前記前面(131)から前記絶縁層(140)まで延在する少なくとも1つの止まり穴(160)を形成するステップと;
    − 前記絶縁層(140)を前記少なくとも1つの止まり穴(160)の領域内において開口するステップと、
    − 導電性材料(170)を前記少なくとも1つの止まり穴(160)内に配置するステップと;
    − 前記補助キャリア(110)を、前記犠牲層(120)を分離することによって剥離するステップと;
    − 前記電気接続層(150)をパターニングするステップと、を含む、オプトエレクトロニクス部品(10,20)のためのコンタクト要素(100)の製造方法。
  2. 前記補助キャリア(110)および前記キャリア構造体(130)は、ウェハの形態で設けられる、請求項1に記載の方法。
  3. 前記補助キャリア(110)は、サファイアまたはシリコンを含む、請求項1または2に記載の方法。
  4. 前記キャリア構造体(130)は、シリコンを含む、請求項1〜3のいずれか一項に記載の方法。
  5. 前記犠牲層(120)は、窒化ガリウムまたは窒化ケイ素を含む、請求項1〜4のいずれか一項に記載の方法。
  6. 前記犠牲層(120)と前記絶縁層(140)とは、共晶接合によって接続される、請求項1〜5のいずれか一項に記載の方法。
  7. 前記犠牲層(120)を前記絶縁層(140)に接続するステップ後、
    − 前記キャリア構造体(130)を前記キャリア構造体(130)の前記前面(131)から薄膜化するステップが実行される、請求項1〜6のいずれか一項に記載の方法。
  8. 前記キャリア構造体(130)は、200μm未満の厚さ(133)まで、好ましくは150μm未満の厚さ(133)まで薄膜化される、請求項7に記載の方法。
  9. 前記絶縁層(140)を前記少なくとも1つの止まり穴(160)の前記領域において開口するステップ前に、
    − さらなる絶縁層(141)を前記止まり穴(160)の内壁(165)および前記キャリア構造体(130)の前記前面(131)に形成するステップが実行される、請求項1〜8のいずれか一項に記載の方法。
  10. 前記犠牲層(120)を分離するステップは、エッチングプロセスまたはレーザ光(122)によって実行される、請求項1〜9のいずれか一項に記載の方法。
  11. 前記電気接続層(150)は、前記電気接続層(150)の互いに電気的に絶縁されるセクション(151,152)が形成されるようにパターニングされる、請求項1〜10のいずれか一項に記載の方法。
  12. 前記電気接続層(150)をパターニングするステップ後、
    − 少なくとも1つのはんだコンタクトパッド(153,154)を前記電気接続層(150)に形成するステップが実行される、請求項1〜11のいずれか一項に記載の方法。
  13. − 請求項1〜12のいずれか一項に記載の方法に係わるコンタクト要素(100)を製造するステップを含み、
    前記補助キャリア(110)を剥離するステップ前に、
    − 基板(210)の前面(211)に配置されたオプトエレクトロニクス半導体構造体(200)を有する基板(210)を設けるステップと;
    − 前記オプトエレクトロニクス半導体構造体(200)を前記キャリア構造体(130)の前記前面(131)に配置するステップと;
    − 前記基板(210)を剥離するステップと、のさらなるステップが実行される、オプトエレクトロニクス部品(10,20)を製造する方法。
  14. 前記基板(210)は、ウェハの形態で設けられる、請求項13に記載の方法。
  15. 前記オプトエレクトロニクス半導体構造体(200)は、20μm未満の厚さ(201)、好ましくは10μm未満の厚さ(201)で設けられる、請求項13または14に記載の方法。
  16. 前記オプトエレクトロニクス半導体構造体(200)は、前記キャリア構造体(130)の前記前面(131)に共晶接合によって配置される、請求項13〜15のいずれか一項に記載の方法。
  17. − 前記キャリア構造体(130)および前記オプトエレクトロニクス半導体構造体(200)を、複数のオプトエレクトロニクス部品(10,20)を得るために分割するさらなるステップを含む、請求項13〜16のいずれか一項に記載の方法。
  18. 前記キャリア構造体(130)には、組込み型保護ダイオード(300)が設けられる、請求項13〜17のいずれか一項に記載の方法。
JP2016526848A 2013-10-28 2014-10-27 オプトエレクトロニクス部品およびその製造方法 Expired - Fee Related JP6261733B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013221788.9A DE102013221788B4 (de) 2013-10-28 2013-10-28 Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements
DE102013221788.9 2013-10-28
PCT/EP2014/073014 WO2015063034A1 (de) 2013-10-28 2014-10-27 Optoelektronisches bauelement und verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
JP2017500731A JP2017500731A (ja) 2017-01-05
JP6261733B2 true JP6261733B2 (ja) 2018-01-17

Family

ID=51799092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526848A Expired - Fee Related JP6261733B2 (ja) 2013-10-28 2014-10-27 オプトエレクトロニクス部品およびその製造方法

Country Status (4)

Country Link
US (1) US9847467B2 (ja)
JP (1) JP6261733B2 (ja)
DE (1) DE102013221788B4 (ja)
WO (1) WO2015063034A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015122641A1 (de) 2015-12-22 2017-06-22 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102019102323A1 (de) 2018-02-02 2019-08-08 Infineon Technologies Ag Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen
DE102018102415B4 (de) 2018-02-02 2022-09-01 Infineon Technologies Ag Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102019118543B4 (de) * 2019-07-09 2023-02-16 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen
FR3102298B1 (fr) * 2019-10-16 2022-07-29 Aledia Procede de protection d'un dispositif optoelectronique contre les decharges electrostatiques
CN112542481A (zh) * 2020-12-28 2021-03-23 无锡新仕嘉半导体科技有限公司 一种集成多晶硅二极管的led结构

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313914A (ja) * 2001-04-18 2002-10-25 Sony Corp 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法
US7244326B2 (en) * 2003-05-16 2007-07-17 Alien Technology Corporation Transfer assembly for manufacturing electronic devices
US20080044984A1 (en) * 2006-08-16 2008-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors
US7645701B2 (en) * 2007-05-21 2010-01-12 International Business Machines Corporation Silicon-on-insulator structures for through via in silicon carriers
DE102007030129A1 (de) 2007-06-29 2009-01-02 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
CN102106001B (zh) * 2008-04-02 2014-02-12 宋俊午 发光器件及其制造方法
KR101527869B1 (ko) * 2008-11-18 2015-06-11 삼성전자주식회사 발광 소자의 제조 방법
DE102009053064A1 (de) * 2009-11-13 2011-05-19 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements
KR101198758B1 (ko) 2009-11-25 2012-11-12 엘지이노텍 주식회사 수직구조 반도체 발광소자 및 그 제조방법
DE102009056386B4 (de) * 2009-11-30 2024-06-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterbauelements
JP2011253925A (ja) * 2010-06-02 2011-12-15 Toshiba Corp 発光装置の製造方法
DE102010054898A1 (de) * 2010-12-17 2012-06-21 Osram Opto Semiconductors Gmbh Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip
KR20120077876A (ko) * 2010-12-31 2012-07-10 삼성전자주식회사 이종 기판 접합 구조 및 방법
JP5966412B2 (ja) 2011-04-08 2016-08-10 ソニー株式会社 画素チップ、表示パネル、照明パネル、表示装置および照明装置
EP2711991A4 (en) 2011-05-19 2015-05-20 Lattice Power Jiangxi Corp METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE
US9142743B2 (en) * 2011-08-02 2015-09-22 Kabushiki Kaisha Toshiba High temperature gold-free wafer bonding for light emitting diodes
WO2013048496A1 (en) * 2011-09-30 2013-04-04 Intel Corporation Method for handling very thin device wafers
WO2013057668A1 (en) * 2011-10-19 2013-04-25 Koninklijke Philips Electronics N.V. Led wafer bonded to carrier wafer for wafer level processing
FR3009428B1 (fr) * 2013-08-05 2015-08-07 Commissariat Energie Atomique Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques
US9349751B2 (en) * 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
WO2015063034A1 (de) 2015-05-07
JP2017500731A (ja) 2017-01-05
DE102013221788B4 (de) 2021-05-27
DE102013221788A1 (de) 2015-04-30
US9847467B2 (en) 2017-12-19
US20160247990A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6261733B2 (ja) オプトエレクトロニクス部品およびその製造方法
KR101937528B1 (ko) 반도체 디바이스 및 반도체 다이 캡슐화 방법
JP6204600B2 (ja) オプトエレクトロニクス半導体デバイスを製造する方法および半導体デバイス
JP4758712B2 (ja) 半導体装置の製造方法
JP6180567B2 (ja) 応力解放式画像センサパッケージ構造及び方法
JP2018503982A (ja) 半導体部品を製造するための方法および半導体部品
JP6483841B2 (ja) 半導体部品を製造するための方法、半導体部品およびデバイス
TW201812954A (zh) 平面光子電路及裝置用之晶圓級蝕刻方法
US9006896B2 (en) Chip package and method for forming the same
TWI450378B (zh) 晶片封裝體及其形成方法
US8969175B2 (en) Method for producing singulated semiconductor devices
US10199519B2 (en) Method of making a sensor package with cooling feature
CN102810517B (zh) 半导体晶片及制造半导体晶片的方法
CN110214399B (zh) 具有与基板成面对关系的无焊料激光有源条的接合激光器
TWI525756B (zh) 有受控模造邊界的層壓無引線載體組件中的光半導體元件及形成該元件之方法
CN108428662A (zh) 在芯片制造期间处置薄晶片
EP2769406B1 (en) Low warpage wafer bonding through use of slotted substrates
JP6106755B2 (ja) 組込み保護ダイオードを備えるオプトエレクトロニクスコンポーネントおよびその製造方法
CN110088918B (zh) 用于制造半导体器件的方法
US20120043639A1 (en) Fabricating method and structure of submount
TWI233182B (en) Method for producing separate monolithically integrated semiconductor circuits
JP2000106352A (ja) レーザー溶断方式半導体装置の製造方法および半導体装置
WO2011052104A1 (ja) 半導体装置及びその製造方法
US8293640B2 (en) Semiconductor structure and manufacturing method thereof
TWI538098B (zh) 半導體結構及其製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171212

R150 Certificate of patent or registration of utility model

Ref document number: 6261733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees