JP6261733B2 - オプトエレクトロニクス部品およびその製造方法 - Google Patents
オプトエレクトロニクス部品およびその製造方法 Download PDFInfo
- Publication number
- JP6261733B2 JP6261733B2 JP2016526848A JP2016526848A JP6261733B2 JP 6261733 B2 JP6261733 B2 JP 6261733B2 JP 2016526848 A JP2016526848 A JP 2016526848A JP 2016526848 A JP2016526848 A JP 2016526848A JP 6261733 B2 JP6261733 B2 JP 6261733B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier structure
- carrier
- layer
- front surface
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005693 optoelectronics Effects 0.000 title claims description 116
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 238000000034 method Methods 0.000 claims description 93
- 239000004065 semiconductor Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 26
- 239000004020 conductor Substances 0.000 claims description 24
- 229910000679 solder Inorganic materials 0.000 claims description 20
- 230000008569 process Effects 0.000 claims description 19
- 230000005496 eutectics Effects 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052594 sapphire Inorganic materials 0.000 claims description 6
- 239000010980 sapphire Substances 0.000 claims description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910002601 GaN Inorganic materials 0.000 claims 1
- 238000012545 processing Methods 0.000 description 21
- 239000000463 material Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000005855 radiation Effects 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000227 grinding Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0093—Wafer bonding; Removal of the growth substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
20 オプトエレクトロニクス部品
100 コンタクト要素
110 補助キャリア
111 前面
120 犠牲層
121 厚さ
122 レーザ光
123 チャネル
124 エッチング媒体
130 キャリア構造体
131 前面
132 後面
133 厚さ
140 絶縁層
141 さらなる絶縁層
145 開口部
150 電気接続層
151 第1のセクション
152 第2のセクション
153 第1のはんだコンタクトパッド
154 第2のはんだコンタクトパッド
160 止まり穴
161 第1の止まり穴
162 第2の止まり穴
165 内壁
170 導電性材料
171 第1のスルーコンタクト
172 第2のスルーコンタクト
173 第1のコンタクト領域
174 第2のコンタクト領域
200 オプトエレクトロニクス半導体構造体
201 厚さ
210 基板
211 前面
220 n型ドープ層
221 放射出射面
230 p型ドープ層
231 後面
240 第1のコンタクトパッド
250 第2のコンタクトパッド
260 第2の絶縁層
300 組込み型保護ダイオード
301 第1のコンタクト
302 第2のコンタクト
Claims (18)
- − 補助キャリア(110)の前面(111)上に配置された犠牲層(120)を有する補助キャリア(110)を設けるステップと;
− 前面(131)、および、前記前面(131)とは反対側に位置する後面(132)を有するキャリア構造体(130)を設けるステップであって、絶縁層(140)が前記キャリア構造体(130)の前記後面(132)に配置される、ステップと;
− 前記犠牲層(120)を電気接続層(150)によって前記絶縁層(140)に接続するステップと;
− 前記キャリア構造体(130)の前記前面(131)から前記絶縁層(140)まで延在する少なくとも1つの止まり穴(160)を形成するステップと;
− 前記絶縁層(140)を前記少なくとも1つの止まり穴(160)の領域内において開口するステップと、
− 導電性材料(170)を前記少なくとも1つの止まり穴(160)内に配置するステップと;
− 前記補助キャリア(110)を、前記犠牲層(120)を分離することによって剥離するステップと;
− 前記電気接続層(150)をパターニングするステップと、を含む、オプトエレクトロニクス部品(10,20)のためのコンタクト要素(100)の製造方法。 - 前記補助キャリア(110)および前記キャリア構造体(130)は、ウェハの形態で設けられる、請求項1に記載の方法。
- 前記補助キャリア(110)は、サファイアまたはシリコンを含む、請求項1または2に記載の方法。
- 前記キャリア構造体(130)は、シリコンを含む、請求項1〜3のいずれか一項に記載の方法。
- 前記犠牲層(120)は、窒化ガリウムまたは窒化ケイ素を含む、請求項1〜4のいずれか一項に記載の方法。
- 前記犠牲層(120)と前記絶縁層(140)とは、共晶接合によって接続される、請求項1〜5のいずれか一項に記載の方法。
- 前記犠牲層(120)を前記絶縁層(140)に接続するステップ後、
− 前記キャリア構造体(130)を前記キャリア構造体(130)の前記前面(131)から薄膜化するステップが実行される、請求項1〜6のいずれか一項に記載の方法。 - 前記キャリア構造体(130)は、200μm未満の厚さ(133)まで、好ましくは150μm未満の厚さ(133)まで薄膜化される、請求項7に記載の方法。
- 前記絶縁層(140)を前記少なくとも1つの止まり穴(160)の前記領域において開口するステップ前に、
− さらなる絶縁層(141)を前記止まり穴(160)の内壁(165)および前記キャリア構造体(130)の前記前面(131)に形成するステップが実行される、請求項1〜8のいずれか一項に記載の方法。 - 前記犠牲層(120)を分離するステップは、エッチングプロセスまたはレーザ光(122)によって実行される、請求項1〜9のいずれか一項に記載の方法。
- 前記電気接続層(150)は、前記電気接続層(150)の互いに電気的に絶縁されるセクション(151,152)が形成されるようにパターニングされる、請求項1〜10のいずれか一項に記載の方法。
- 前記電気接続層(150)をパターニングするステップ後、
− 少なくとも1つのはんだコンタクトパッド(153,154)を前記電気接続層(150)に形成するステップが実行される、請求項1〜11のいずれか一項に記載の方法。 - − 請求項1〜12のいずれか一項に記載の方法に係わるコンタクト要素(100)を製造するステップを含み、
前記補助キャリア(110)を剥離するステップ前に、
− 基板(210)の前面(211)に配置されたオプトエレクトロニクス半導体構造体(200)を有する基板(210)を設けるステップと;
− 前記オプトエレクトロニクス半導体構造体(200)を前記キャリア構造体(130)の前記前面(131)に配置するステップと;
− 前記基板(210)を剥離するステップと、のさらなるステップが実行される、オプトエレクトロニクス部品(10,20)を製造する方法。 - 前記基板(210)は、ウェハの形態で設けられる、請求項13に記載の方法。
- 前記オプトエレクトロニクス半導体構造体(200)は、20μm未満の厚さ(201)、好ましくは10μm未満の厚さ(201)で設けられる、請求項13または14に記載の方法。
- 前記オプトエレクトロニクス半導体構造体(200)は、前記キャリア構造体(130)の前記前面(131)に共晶接合によって配置される、請求項13〜15のいずれか一項に記載の方法。
- − 前記キャリア構造体(130)および前記オプトエレクトロニクス半導体構造体(200)を、複数のオプトエレクトロニクス部品(10,20)を得るために分割するさらなるステップを含む、請求項13〜16のいずれか一項に記載の方法。
- 前記キャリア構造体(130)には、組込み型保護ダイオード(300)が設けられる、請求項13〜17のいずれか一項に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102013221788.9A DE102013221788B4 (de) | 2013-10-28 | 2013-10-28 | Verfahren zum Herstellen eines Kontaktelements und eines optoelektronischen Bauelements |
DE102013221788.9 | 2013-10-28 | ||
PCT/EP2014/073014 WO2015063034A1 (de) | 2013-10-28 | 2014-10-27 | Optoelektronisches bauelement und verfahren zu seiner herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017500731A JP2017500731A (ja) | 2017-01-05 |
JP6261733B2 true JP6261733B2 (ja) | 2018-01-17 |
Family
ID=51799092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016526848A Expired - Fee Related JP6261733B2 (ja) | 2013-10-28 | 2014-10-27 | オプトエレクトロニクス部品およびその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9847467B2 (ja) |
JP (1) | JP6261733B2 (ja) |
DE (1) | DE102013221788B4 (ja) |
WO (1) | WO2015063034A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015122641A1 (de) | 2015-12-22 | 2017-06-22 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement |
DE102019102323A1 (de) | 2018-02-02 | 2019-08-08 | Infineon Technologies Ag | Waferverbund und Verfahren zur Herstellung von Halbleiterbauteilen |
DE102018102415B4 (de) | 2018-02-02 | 2022-09-01 | Infineon Technologies Ag | Waferverbund und verfahren zur herstellung eines halbleiterbauteils |
DE102019118543B4 (de) * | 2019-07-09 | 2023-02-16 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Anordnung von elektronischen halbleiterbauelementen und verfahren zum betrieb einer anordnung von elektronischen halbleiterbauelementen |
FR3102298B1 (fr) * | 2019-10-16 | 2022-07-29 | Aledia | Procede de protection d'un dispositif optoelectronique contre les decharges electrostatiques |
CN112542481A (zh) * | 2020-12-28 | 2021-03-23 | 无锡新仕嘉半导体科技有限公司 | 一种集成多晶硅二极管的led结构 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002313914A (ja) * | 2001-04-18 | 2002-10-25 | Sony Corp | 配線形成方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
US7244326B2 (en) * | 2003-05-16 | 2007-07-17 | Alien Technology Corporation | Transfer assembly for manufacturing electronic devices |
US20080044984A1 (en) * | 2006-08-16 | 2008-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methods of avoiding wafer breakage during manufacture of backside illuminated image sensors |
US7645701B2 (en) * | 2007-05-21 | 2010-01-12 | International Business Machines Corporation | Silicon-on-insulator structures for through via in silicon carriers |
DE102007030129A1 (de) | 2007-06-29 | 2009-01-02 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung einer Mehrzahl optoelektronischer Bauelemente und optoelektronisches Bauelement |
CN102106001B (zh) * | 2008-04-02 | 2014-02-12 | 宋俊午 | 发光器件及其制造方法 |
KR101527869B1 (ko) * | 2008-11-18 | 2015-06-11 | 삼성전자주식회사 | 발광 소자의 제조 방법 |
DE102009053064A1 (de) * | 2009-11-13 | 2011-05-19 | Osram Opto Semiconductors Gmbh | Dünnfilm-Halbleiterbauelement mit Schutzdiodenstruktur und Verfahren zur Herstellung eines Dünnfilm-Halbleiterbauelements |
KR101198758B1 (ko) | 2009-11-25 | 2012-11-12 | 엘지이노텍 주식회사 | 수직구조 반도체 발광소자 및 그 제조방법 |
DE102009056386B4 (de) * | 2009-11-30 | 2024-06-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zur Herstellung eines Halbleiterbauelements |
JP2011253925A (ja) * | 2010-06-02 | 2011-12-15 | Toshiba Corp | 発光装置の製造方法 |
DE102010054898A1 (de) * | 2010-12-17 | 2012-06-21 | Osram Opto Semiconductors Gmbh | Träger für einen optoelektronischen Halbleiterchip und Halbleiterchip |
KR20120077876A (ko) * | 2010-12-31 | 2012-07-10 | 삼성전자주식회사 | 이종 기판 접합 구조 및 방법 |
JP5966412B2 (ja) | 2011-04-08 | 2016-08-10 | ソニー株式会社 | 画素チップ、表示パネル、照明パネル、表示装置および照明装置 |
EP2711991A4 (en) | 2011-05-19 | 2015-05-20 | Lattice Power Jiangxi Corp | METHOD FOR PRODUCING A FILM CHIP ON GALLIUM NITRIDE BASE |
US9142743B2 (en) * | 2011-08-02 | 2015-09-22 | Kabushiki Kaisha Toshiba | High temperature gold-free wafer bonding for light emitting diodes |
WO2013048496A1 (en) * | 2011-09-30 | 2013-04-04 | Intel Corporation | Method for handling very thin device wafers |
WO2013057668A1 (en) * | 2011-10-19 | 2013-04-25 | Koninklijke Philips Electronics N.V. | Led wafer bonded to carrier wafer for wafer level processing |
FR3009428B1 (fr) * | 2013-08-05 | 2015-08-07 | Commissariat Energie Atomique | Procede de fabrication d'une structure semi-conductrice avec collage temporaire via des couches metalliques |
US9349751B2 (en) * | 2013-12-12 | 2016-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2013
- 2013-10-28 DE DE102013221788.9A patent/DE102013221788B4/de not_active Expired - Fee Related
-
2014
- 2014-10-27 WO PCT/EP2014/073014 patent/WO2015063034A1/de active Application Filing
- 2014-10-27 JP JP2016526848A patent/JP6261733B2/ja not_active Expired - Fee Related
- 2014-10-27 US US15/030,652 patent/US9847467B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015063034A1 (de) | 2015-05-07 |
JP2017500731A (ja) | 2017-01-05 |
DE102013221788B4 (de) | 2021-05-27 |
DE102013221788A1 (de) | 2015-04-30 |
US9847467B2 (en) | 2017-12-19 |
US20160247990A1 (en) | 2016-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6261733B2 (ja) | オプトエレクトロニクス部品およびその製造方法 | |
KR101937528B1 (ko) | 반도체 디바이스 및 반도체 다이 캡슐화 방법 | |
JP6204600B2 (ja) | オプトエレクトロニクス半導体デバイスを製造する方法および半導体デバイス | |
JP4758712B2 (ja) | 半導体装置の製造方法 | |
JP6180567B2 (ja) | 応力解放式画像センサパッケージ構造及び方法 | |
JP2018503982A (ja) | 半導体部品を製造するための方法および半導体部品 | |
JP6483841B2 (ja) | 半導体部品を製造するための方法、半導体部品およびデバイス | |
TW201812954A (zh) | 平面光子電路及裝置用之晶圓級蝕刻方法 | |
US9006896B2 (en) | Chip package and method for forming the same | |
TWI450378B (zh) | 晶片封裝體及其形成方法 | |
US8969175B2 (en) | Method for producing singulated semiconductor devices | |
US10199519B2 (en) | Method of making a sensor package with cooling feature | |
CN102810517B (zh) | 半导体晶片及制造半导体晶片的方法 | |
CN110214399B (zh) | 具有与基板成面对关系的无焊料激光有源条的接合激光器 | |
TWI525756B (zh) | 有受控模造邊界的層壓無引線載體組件中的光半導體元件及形成該元件之方法 | |
CN108428662A (zh) | 在芯片制造期间处置薄晶片 | |
EP2769406B1 (en) | Low warpage wafer bonding through use of slotted substrates | |
JP6106755B2 (ja) | 組込み保護ダイオードを備えるオプトエレクトロニクスコンポーネントおよびその製造方法 | |
CN110088918B (zh) | 用于制造半导体器件的方法 | |
US20120043639A1 (en) | Fabricating method and structure of submount | |
TWI233182B (en) | Method for producing separate monolithically integrated semiconductor circuits | |
JP2000106352A (ja) | レーザー溶断方式半導体装置の製造方法および半導体装置 | |
WO2011052104A1 (ja) | 半導体装置及びその製造方法 | |
US8293640B2 (en) | Semiconductor structure and manufacturing method thereof | |
TWI538098B (zh) | 半導體結構及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170704 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6261733 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |