CN102810517B - 半导体晶片及制造半导体晶片的方法 - Google Patents

半导体晶片及制造半导体晶片的方法 Download PDF

Info

Publication number
CN102810517B
CN102810517B CN201210177073.9A CN201210177073A CN102810517B CN 102810517 B CN102810517 B CN 102810517B CN 201210177073 A CN201210177073 A CN 201210177073A CN 102810517 B CN102810517 B CN 102810517B
Authority
CN
China
Prior art keywords
semiconductor wafer
line
predetermined
separated
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210177073.9A
Other languages
English (en)
Other versions
CN102810517A (zh
Inventor
弗洛里安·施密特
海默·舒切尔
迈克尔·齐恩曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN102810517A publication Critical patent/CN102810517A/zh
Application granted granted Critical
Publication of CN102810517B publication Critical patent/CN102810517B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Abstract

提供了一种半导体晶片(100)，具有预定分离划线(102)的规则图案，其中，所述预定分离划线(102)被配置为使得能够沿着所述规则图案将半导体晶片单个化。

Description

半导体晶片及制造半导体晶片的方法
技术领域
本公开涉及一种半导体晶片，具有预定分离划线(separationlane)的规则图案，更具体地，涉及一种半导体晶片，可以用于制造超薄且超鲁棒(ultrarobust)的硅芯片。
除此之外，本发明涉及一种制造晶片的方法，所述晶片具有预定分离划线的规则图案。
背景技术
在超薄集成电路或半导体晶片领域，对这种超薄集成电路晶片的分离可能导致背面和正面碎裂(chipping)。具体地，管芯的机械鲁棒性和柔性(flexibility)可能由于晶片的较小厚度而降低。先进半导体器件晶片(例如，先进CMOS器件)的线层的背面可以被金属(例如铜)、电介质材料(例如低k材料)以及其它材料(例如作为钝化材料的氮化硅和/或用于芯片完成步骤(finishing)和/或接合焊盘的铝)覆盖。先进半导体器件晶片的设计规则需要金属(例如，铜、铝等)片层(tile)的密集覆盖，以满足均匀性(homogeneity)和平面化要求。当衬底(例如，硅)的厚度下降到小于150微米的厚度时，到处存在的金属覆盖支配着半导体晶片和/或芯片的机械行为。半导体晶片和/或芯片表现得类似于其上具有多层韧性金属(ductilemetal)的柔性硅弹簧的合成物。对于超薄半导体晶片，具体地，当金属/电介质层的厚度接近于剩余硅衬底的厚度时，机械刀片切割工艺(mechanicalbladedicingprocess)可能达不到高加工能力。原因可能是对例如铜等金属而言切割刀片的强堵塞(clogging)或强覆盖。
能够克服机械芯片弱点的备选激光分离工艺或甚至干(槽)蚀刻工艺可能无法应用在晶片正面，原因在于金属结构可能遮蔽激光分离工艺或者甚至干(槽)蚀刻工艺。
发明内容
需要提供一种具有预定分离划线的规则图案的半导体晶片以及一种制造具有预定分离划线的规则图案的晶片的方法，所述分离划线允许容易地分离半导体晶片同时保持分离的管芯的机械鲁棒性和柔性。
为了满足以上需求，提供了根据独立权利要求的方法和器件。在从属权利要求中描述了另外的实施例。
根据示例性方面，一种半导体晶片，具有预定分离划线的规则图案，其中所述预定分离划线被配置为使得能够沿着所述规则图案将所述半导体晶片单个化(singularizable)。
具体地，预定分离划线可以具有预定宽度，所述预定宽度被调整为适于使能单个化或者切割而同时又足够窄，使得晶片上的区域密度具有合适的均匀性，以至于可以执行对晶片的处理，具体地，没有限制地执行对晶片的处理。具体地，预定分离划线可以毗连，或者可以被布置为邻近标准锯划线(sawlane)，其中所述标准锯划线可以具有测试结构和/或掩膜对准结构(例如，晶片释放模块(waferreleasemodules(PCM))、掩膜对准和特殊处理结构(OCM/T-Boxes))。具体地，半导体晶片可以是例如硅衬底等原始衬底(rawsubstrate)、经部分处理的半导体晶片或者包括芯片和/或集成电路和/或半导体器件的经完全处理的半导体晶片。具体地，可以由部分或完全处理的芯片或管芯之间未图样化或未经处理的划线(例如，可以是无金属和/或无多晶硅的划线)和/或沟槽来形成预定分离划线的规则图案。
术语“未图样化的划线”可以具体指的是晶片上没有非半导体器件或芯片或集成电路或其部分的划线或区域。换言之，预定分离线可以形成区域的规则图案，其中所述区域不具有形成半导体器件的一部分的金属或多晶硅。可以通过以下两种方式中的任何一种来形成未图样化的划线或区域：在处理晶片或衬底期间，不对这些划线或区域进行金属或具有类金属特性的成分的沉积；或者在处理晶片或衬底期间，实质上去除所有沉积的金属或多晶硅层。更具体地，未图样化的划线可以由可以不包括任何金属成分和/或具有类似金属特性的成分(例如，多晶硅)的区域来形成。在该上下文中，“不具有金属或无金属”可以具体指的是实质上没有形成金属或导体划线(例如，多晶硅划线)的区域。然而，在无金属划线中可以存在少量金属和/或多晶硅。
具体地，预定分离划线可以形成区域，这些区域可以允许将经过处理的半导体晶片容易地分离为或单个化为单独的芯片。例如，可以通过切削(cutting)和/或激光切割和/或蚀刻和/或折断(breaking)来使将经过处理的半导体晶片的管芯单个化。具体地，可以在预定分离划线的区域中，去除最终的钝化层，例如氮化硅。具体地，例如，由于提供了具有适当宽度的预定分离划线，在管芯分离期间可以避免在半导体晶片正面的层离(delamination)。
根据另一示例性方面，提供了一种制造晶片的方法，所述晶片具有预定分离划线的规则图案。所述方法包括：提供未图样化或未处理的半导体晶片；在进一步处理半导体晶片期间，从晶片正面和/或背面在芯片区域之间留下未图样化的划线的规则图案；和/或在处理未图样化或未处理的半导体晶片期间，通过在芯片区域之间注入(implant)离子来形成预定分离划线的规则图案。
具体地，未图样化的划线可以由形成芯片的集成电路期间没有发生处理、构造或图样化的区域形成。
术语“芯片区域”或“功能芯片区域”可以指的是半导体晶片上形成有半导体器件、集成电路、芯片、有源元件或其一部分的区域或部分。
具体地，可以通过从晶片正面和/或晶片背面的深度氧注入(deepoxygenimplantation)来形成预定分离划线的规则图案。具体地，可以在处理半导体晶片之前(即，在形成芯片的电子电路或集成电路之前)进行离子注入，间歇地进行离子注入，或者在处理半导体晶片之后进行离子注入。具体地，可以将注入深度和/或注入方向调整为最终半导体晶片的厚度。
具体地，通过提供其上已形成有预定分离划线的图案的半导体晶片，可以(具体地，使得可以)避免由于不良管芯分离而导致在半导体晶片正面(具体地，芯片上)的层离。具体地，可以不出现金属层和/或多晶硅层的层离或者由于韧性金属填充而导致的不完整分离。此外，具体在薄半导体晶片(例如小于150微米)的情况下，可以避免半导体晶片背面的碎裂，这可能使机械芯片强度显著改善。此外，可以避免脆性(brittle)和低粘附性(adhesion)电介质材料(例如，低k材料)的层离，甚至是超过芯片密封环层离到有源芯片区域中。此外，具体地，其上形成有预定分离划线的图案的半导体晶片可以允许制造具有无缺陷芯片边缘的芯片。可以降低可能蔓延到功能芯片区域的机械损坏的风险。此外，可以降低在组装(assembly)和/或现场(field)应用中芯片机械折断的风险。在从晶片正面进行离子注入的情况下，提供其上形成有预定分离划线的图案的半导体晶片可能并不需要在前端产品设计上有大的改动，原因在于布局可以完全实现到默认产品掩膜组(maskset)中。在现有技术中，测试图案，例如OCM和/或PCM，可以仍然用作具有默认锯划线布局或准星滴落物(reticledrop-in)的晶片。此外，对于小尺寸的芯片，可以跳过后续的激光切割和/或刀片切割工艺。此外，相对于半导体晶片的总体厚度，管芯分离可能更依赖于半导体晶片的厚度变化。
在下文中，将说明半导体晶片的其他示例性实施例。然而，这些实施例也应用于制造晶片的方法。
根据另一示例性实施例，提供了一种半导体晶片，其中，预定分离划线具有1微米至50微米之间的宽度。
具体地，预定分离划线的宽度可以在1微米与50微米之间，或者小于50微米，更具体地，在5微米与25微米之间。
根据另一示例性实施例，提供了一种半导体晶片，其中，预定分离划线的规则图案是预定分离划线的矩形图案。
具体地，可以由矩形管芯之间的划线形成来预定分离划线的规则图案，其中所述矩形管芯可以包括在半导体晶片中或形成半导体晶片。
根据另一示例性实施例，提供了一种半导体晶片，其中，通过将离子注入半导体晶片来形成预定分离划线。
具体地，可以在处理半导体晶片之前(即，在形成芯片的电子电路或集成电路之前)进行离子注入，或间歇地进行离子注入，或在处理半导体晶片之后进行离子注入。具体地，可以将注入深度调整为最终半导体晶片的厚度。
根据另一示例性实施例，提供了一种半导体晶片，其中，通过将离子注入半导体晶片来形成预定分离划线，其中注入的离子是氧离子。
更具体地，可以通过深度氧注入来形成预定分离划线。具体地，掩膜图样化氧化层(maskpatternedoxidelayer)可以在预定分离划线中产生限定的应力层(definedstresslayer)。例如，当使用硅衬底时，注入的氧离子可以在半导体晶片的硅衬底内形成垂直的氧化硅划线、区域或部分。具体地，预定分离划线的垂直氧化硅划线可以允许通过扩展半导体晶片来沿着预定分离划线分离半导体晶片，原因在于垂直氧化硅划线形成了弱化点(weakenedspot)或弱化区域，所述弱化点或弱化区域允许容易地折断半导体晶片。更具体地，深度氧化离子注入可以精确地限定硅晶格(lattice)可能断裂(fracture)的位置和平面。
根据另一示例性实施例，提供了一种半导体晶片，其中，由芯片区域之间的无金属划线和/或无多晶硅划线形成预定分离划线。
具体地，无金属划线和/或无多晶硅划线可以根据基于双大马士革(dualdamascene)工艺技术的后端制程(back-end-of-line)设计规则。
由无金属划线和/或无多晶硅划线形成的预定分离划线的规则图案使得可以在芯片分离期间，具体地，在通过切削进行管芯分离期间，避免具有金属成分的切割刀片的堵塞。这可以具有的优点是，背面碎裂可以是能够避免的。具体地，预定分离划线的规则图案的无金属和/或无多晶硅划线可以允许沿着预定分离划线在晶片的正面和/或背面容易地进行激光切割，原因在于预定分离划线可以不包括在激光切割工艺期间会实质上降低激光束效率的任何成分。
根据另一示例性实施例，所述方法可以包括通过蚀刻来单个化或切割制造在半导体晶片上的芯片。
具体地，蚀刻可以是半导体晶片正面和/或背面上的湿化学蚀刻和/或干蚀刻。具体地，蚀刻工艺可以具体适合于：在通过注入离子(例如，氧离子)来形成预定分离划线的情况下，分离在晶片上形成的芯片。例如，蚀刻剂可以在硅和氧化硅之间具有高度的蚀刻选择性，使得可以沿着半导体晶片内的氧化硅分离芯片。具体地，蚀刻剂可以是稀释的HF。
根据另一示例性实施例，所述方法可以包括通过扩展来单个化或切割在半导体晶片上制造的芯片。
具体地，可以通过如下步骤实现扩展：在半导体晶片的背面涂(apply)粘性带(例如，胶带)，将上面有半导体晶片的粘性带放置到支撑框(supportingframe)(例如，薄膜框载体(filmframecarrier))中，以及借助于支撑框来向外伸展(stretch)胶带。这使得粘性带扩展，从而利用粘性带的扩展来扩展半导体晶片。具体地，在通过注入离子(例如，氧离子)来形成预定分离划线的情况下，扩展工艺可以适合于分离在预定分离划线上形成的芯片。
根据另一示例性实施例，预定分离划线是通过注入离子和/或蚀刻来制造的预定弱划线(weaklane)，所述方法还可以包括：通过扩展并随后沿着预定弱划线折断，将制造在半导体晶片上的芯片单个化。
例如，氧化硅划线可以在硅的晶体结构中形成弱化划线或弱化区域，使得可以沿着半导体晶片内的氧化硅划线分离芯片。具体地，折断机制可以是内部压缩性应力(build-incompressivestress)，其中在半导体晶片(具体地，薄化的(thinned)半导体晶片)的扩展期间，所述内部压缩性应力可以被卸载。
在另一示例性实施例中，所述方法还可以包括通过切削来单个化或切割在半导体晶片上制造的芯片。
具体地，可以在半导体晶片的背面执行切削。具体地，在由未图样化的划线来形成预定分离划线的情况下，切削工艺可以适合于分离在晶片上形成的芯片。
在另一示例性实施例中，所述方法还可以包括：通过激光分离来单个化或切割在半导体晶片上制造的芯片。
具体地，可以通过在半导体晶片的背面或正面使用激光束来执行激光分离。具体地，在由未图样化的划线来形成预定分离划线的情况下，激光分离工艺可以适合于分离在晶片上形成的芯片。由于可以由无金属和/或无多晶硅划线来形成预定分离划线，所以也可以在半导体晶片的正面执行激光分离，原因在于分离工艺不再受金属结构的遮蔽。具体地，由于预定分离划线，激光分离或激光切割工艺可以不破坏靠近管芯边缘的晶格(crystallattice)。因而可以保持机械管芯鲁棒性。此外，预定分离划线可以降低激光切割工艺对晶片厚度的依赖性，具体地，可以降小晶片厚度变化对分离工艺的负面影响。在硅衬底厚度小于20微米的半导体晶片中，预定分离划线可以防止在激光分离期间的不良管芯边缘。不良管芯边缘可能导致脆弱的(fragile)芯片。此外，在正面激光分离或激光切割的情况下，可以不需要附加对准标记(alignmentmarker)。当使用根据示例性实施例的方法时，另一方面可以是：在标准封装应用所需的晶片背面涂覆(WBC)的情况下，使得更容易实现管芯分离。
通过下文描述的实施例的示例，将清楚本发明的上述方面和其它方面，将参考实施例的这些示例说明本发明的上述方面和其它方面。
附图说明
在下文中，将参考实施例的示例更详细地描述本发明，但是本发明不限于这些实施例的示例。
图1示意性地示出了根据本发明示例性实施例的半导体晶片。
图2示意性地示出了图1所示的半导体晶片沿着线A-A的截面图。
图3示意性地示出了通过扩展分离之前的半导体晶片。
图4示意性地示出了通过扩展分离之后的半导体晶片。
图5示意性地示出了在蚀刻之后并且在通过扩展分离之前的半导体晶片。
图6示意性地示出了在蚀刻之后并且在通过扩展分离之后的半导体晶片。
具体实施方式
附图中是示意性的说明。在不同附图中，类似或相同的部分具有相同的参考标记。
图1示意性地示出了具有硅衬底的半导体晶片100。晶片包括在半导体晶片的正面107布置成阵列的多个芯片101。在独立的芯片101之间布置无金属和/或无多晶硅划线102。无金属和/或无多晶硅划线102的宽度可以在1微米和50微米之间，或者小于50微米。在示例性实施例中，无金属和/或无多晶硅划线102的宽度可以是20微米。每个芯片101包括有源区域103，有源区域103的边缘由密封环104形成。区域103可以包括半导体器件，如，集成电路和/或有源元件。在邻近密封环104处，每个芯片101包括区域105，区域105被金属片层和/或多晶硅片层覆盖，并且包括测试结构106。区域105的宽度在15微米与150微米之间。在示例性实施例中，区域105的宽度可以是60微米。
图2示意性地示出了图1所示的半导体晶片100沿着线A-A的截面图。半导体晶片100包括硅酮(silicone)衬底201和半导体晶片上最终钝化氮化硅层202。图2所示的截面图还示出了具有有源元件的区域205，该区域205的边缘由密封环204形成。在密封环的上面，钝化层可以开口的，或者备选地，钝化层也可以覆盖密封环。可以根据不同工艺选项或硅铸造(foundry)来选择备选方案。在密封环204附近，示出了测试结构206。区域205以及密封环204和测试结构206包括金属层和/或多晶硅层208及电介质材料层203。在测试结构206与另一有源区域209的密封环204之间，半导体晶片100包括无金属和/或无多晶硅划线或部分207，无金属和/或无多晶硅划线或部分207仅由电介质材料构成或实质上仅由电介质材料构成。在无金属和/或无多晶硅划线207的区域中，可以去除最终钝化氮化硅层202。具体地，该无金属和/或无多晶硅划线207可以适合于通过激光分离将在半导体晶片100上形成的有源区域205和209彼此分离。由于无金属和/或无多晶硅划线207既不包括半导体晶片100正面210上的金属和/或多晶硅，也不包括半导体晶片100背面211上的金属和/或多晶硅，所以激光分离可以在半导体晶片100正面210执行也可以在半导体晶片100背面211执行。
图3示意性地示出了通过扩展分离之前的半导体晶片300。半导体晶片300包括半导体晶片上面的最终钝化氮化硅层302。图3所示截面图还示出了有源区域305，该有源区域305的边缘由密封环304形成。有源区域305和密封环304包括金属层和/或多晶硅层308和电介质材料层303。在有源区域305的密封环304与另一区域309的密封环304之间，半导体晶片300包括无金属和/或无多晶硅划线307，该无金属和/或无多晶硅划线307仅由电介质材料构成，具体地，在无金属和/或无多晶硅划线307的区域中，可以去除最终钝化氮化硅层302。此外，无金属和/或无多晶硅划线307包括硅衬底301内的氧化硅划线306。氧化硅划线306是通过在处理半导体晶片300之前和/或之后将氧离子注入硅衬底301来形成。可以跨越硅衬底301的整个厚度，或者仅跨越硅衬底301的部分厚度，注入氧离子。因此，氧化硅划线306的深度可以沿着硅衬底301的部分厚度延伸，或者沿着硅衬底301的整个厚度延伸。为了将半导体晶片300分离为独立芯片，在半导体晶片300的背面311涂粘性带312。备选地，还可以在半导体晶片300的正面310涂粘性带。将粘性带312安装在薄膜框载体312中。为了分离半导体晶片300的独立芯片，如图3箭头所示借助于薄膜框载体313向外扩展粘性带312，具体地，各向同性地伸展或扩展粘性带312。这使得半导体晶片300沿着氧化硅划线306分离。图4示出了这种分离的结果。
图4示意性地示出了通过扩展分离之后的半导体晶片300。因为半导体晶片300内的氧化硅划线306在硅晶体结构中形成了弱化划线，所以沿着在下方具有弱化氧化硅划线的无金属和/或无多晶硅划线307，分离半导体晶片300。
图5示意性地示出了在蚀刻之后并且在通过扩展分离之前的半导体晶片500。半导体晶片500包括在硅衬底501上形成的半导体晶片上面的最终钝化氧化硅层502。图5所示的截面图还示出了区域505，该区域505的边缘由密封环504形成。区域505及密封环505包括金属层和/或多晶硅层508和电介质材料层503。在区域505的密封环504与另一区域509的密封环504之间，半导体晶片500包括无金属和/或无多晶硅划线507，该无金属和/或无多晶硅划线507仅由电介质材料构成，具体地，最终钝化氮化硅层502可以在无金属和/或无多晶硅划线507的区域中。此外，无金属和/或无多晶硅划线507包括硅衬底501内的氧化硅划线506。在处理半导体晶片500之前，通过将氧离子注入硅衬底501来形成氧化硅划线506。在分离之前，在半导体500的后端侧511施加蚀刻剂(例如HF)。蚀刻剂在硅和氧化硅之间以高度的蚀刻选择性来蚀刻，使得主要通过蚀刻剂去除氧化硅划线506中的氧化硅。这种蚀刻工艺在半导体晶片500的后端侧511留下了沟槽514。为了将半导体晶片500分离成独立芯片，在半导体晶片500的正面510涂粘合带512。将粘合带512安装在薄膜框载体513中，然后扩展薄膜框载体513。
图6示意性地示出了在蚀刻之后并且在通过扩展分离之后的半导体晶片500。通过借助于薄膜框载体513向外扩展(具体地各向同性地扩展)粘合带512，来分离半导体晶片500。这使得半导体晶片500沿着沟槽514分离。
应该注意，术语“包括”不排除其它元件或特征，术语“一种”不排除多个。此外，结合不同实施例描述的元件可以组合。
还应该注意，权利要求中的参考标记不应该解释为限制权利要求的范围。

Claims (7)

1.一种半导体晶片(100)，具有通过在芯片区域之间注入氧离子形成包括氧化硅的预定分离划线(102)的规则图案，其中，所述预定分离划线(102)被配置为通过使用在硅和氧化硅之间具有高度的蚀刻选择性的蚀刻剂去除所述预定分离划线(102)中的氧化硅使得能够沿着所述规则图案将所述半导体晶片单个化。
2.根据权利要求1所述的半导体晶片(100)，其中所述预定分离划线(102)具有1微米至50微米之间的宽度。
3.根据权利要求1或2所述的半导体晶片(100)，其中，所述预定分离划线(102)的规则图案是预定分离划线(102)的矩形图案。
4.根据权利要求1或2所述的半导体晶片(200)，其中，所述预定分离划线(102)由芯片区域之间的无金属和/或无多晶硅划线(207)形成。
5.一种制造晶片的方法，所述晶片具有预定分离划线的规则图案，所述方法包括：
提供未图样化的半导体晶片；
在进一步处理半导体晶片期间，在芯片区域之间留下未图样化的划线的规则图案；
在处理半导体晶片期间，通过在芯片区域之间注入氧离子来形成包括氧化硅的预定分离划线的规则图案；
通过使用在硅和氧化硅之间具有高度的蚀刻选择性的蚀刻剂去除所述预定分离划线中的氧化硅来将制造在半导体晶片上的芯片单个化。
6.根据权利要求5所述的方法，其中，所述方法还包括：通过扩展将制造在半导体晶片上的芯片单个化。
7.根据权利要求5所述的方法，其中，所述预定分离划线是通过离子注入而产生的预定弱划线，所述方法还包括：
通过扩展并随后沿着预定弱划线折断，将制造在半导体晶片上的芯片单个化。
CN201210177073.9A 2011-06-03 2012-05-31 半导体晶片及制造半导体晶片的方法 Expired - Fee Related CN102810517B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11168688.7 2011-06-03
EP11168688.7A EP2530709B1 (en) 2011-06-03 2011-06-03 Method of producing a semiconductor wafer

Publications (2)

Publication Number Publication Date
CN102810517A CN102810517A (zh) 2012-12-05
CN102810517B true CN102810517B (zh) 2015-11-11

Family

ID=45715303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210177073.9A Expired - Fee Related CN102810517B (zh) 2011-06-03 2012-05-31 半导体晶片及制造半导体晶片的方法

Country Status (3)

Country Link
US (1) US9754832B2 (zh)
EP (1) EP2530709B1 (zh)
CN (1) CN102810517B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336685A (zh) * 2014-07-21 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种具有测试图形的晶圆切割方法
US9627249B2 (en) * 2015-09-17 2017-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for manufacturing the same
DE102017103095A1 (de) * 2017-02-15 2018-08-16 Infineon Technologies Ag Handhaben eines dünnen Wafers während der Chipherstellung
JP7013888B2 (ja) * 2017-07-26 2022-02-01 沖電気工業株式会社 被駆動素子チップの製造方法並びに被駆動素子チップ、露光装置及び画像形成装置
CN108133928B (zh) * 2017-12-25 2020-04-10 豪威科技(上海)有限公司 划片槽及图像传感器晶圆
CN109216178A (zh) * 2018-09-13 2019-01-15 普冉半导体（上海）有限公司 一种硅片级封装划片槽的设计方法
CN109686700B (zh) * 2018-12-20 2020-07-07 吉林华微电子股份有限公司 待贴膜芯片及其处理工艺
JP7339819B2 (ja) 2019-09-04 2023-09-06 株式会社東芝 半導体装置の製造方法および半導体装置
KR20210055164A (ko) 2019-11-07 2021-05-17 삼성전자주식회사 반도체 소자 및 이를 구비한 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266528A (en) * 1991-09-17 1993-11-30 Fujitsu Limited Method of dicing semiconductor wafer with diamond and resin blades
US6372610B1 (en) * 1999-12-20 2002-04-16 Industrial Technology Research Institute Method for die separation of a wafer by ion implantation

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006028718B4 (de) * 2006-06-20 2008-11-13 Infineon Technologies Ag Verfahren zur Vereinzelung von Halbleiterwafern zu Halbleiterchips
US7994042B2 (en) 2007-10-26 2011-08-09 International Business Machines Corporation Techniques for impeding reverse engineering
US20090108410A1 (en) * 2007-10-31 2009-04-30 Koji Takemura Semiconductor device
US8680653B2 (en) * 2007-11-12 2014-03-25 Infineon Technologies Ag Wafer and a method of dicing a wafer
US8298917B2 (en) * 2009-04-14 2012-10-30 International Business Machines Corporation Process for wet singulation using a dicing singulation structure
US8071429B1 (en) * 2010-11-24 2011-12-06 Omnivision Technologies, Inc. Wafer dicing using scribe line etch
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5266528A (en) * 1991-09-17 1993-11-30 Fujitsu Limited Method of dicing semiconductor wafer with diamond and resin blades
US6372610B1 (en) * 1999-12-20 2002-04-16 Industrial Technology Research Institute Method for die separation of a wafer by ion implantation

Also Published As

Publication number Publication date
EP2530709B1 (en) 2015-09-09
EP2530709A1 (en) 2012-12-05
CN102810517A (zh) 2012-12-05
US9754832B2 (en) 2017-09-05
US20120306056A1 (en) 2012-12-06

Similar Documents

Publication Publication Date Title
CN102810517B (zh) 半导体晶片及制造半导体晶片的方法
US7867879B2 (en) Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement
CN105514038B (zh) 切割半导体晶片的方法
US7781310B2 (en) Semiconductor die singulation method
US20100015782A1 (en) Wafer Dicing Methods
US7674689B2 (en) Method of making an integrated circuit including singulating a semiconductor wafer
EP2273549A1 (en) Suppressing fractures in diced integrated circuits
US10510626B2 (en) Method for use in manufacturing a semiconductor device die
US20160111255A1 (en) Separation of Chips on a Substrate
JP6261733B2 (ja) オプトエレクトロニクス部品およびその製造方法
US10256147B2 (en) Dicing method
US11011446B2 (en) Semiconductor device and method of making a semiconductor device
KR101411734B1 (ko) 관통 전극을 갖는 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20190348290A1 (en) Singulation of silicon carbide semiconductor wafers
WO2011052104A1 (ja) 半導体装置及びその製造方法
US11670549B2 (en) Semiconductor packages without debris
EP2913848A1 (en) Dicing method
US20240105514A1 (en) Method of singulation of dies from a wafer
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
US20200168505A1 (en) Semiconductor Chip, Method of Producing a Semiconductor Chip and Apparatus Having a Plurality of Semiconductor Chips
KR20180072073A (ko) 박막화 후 식각을 이용한 반도체 웨이퍼 다이싱 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151111

Termination date: 20210531