CN109686700B - 待贴膜芯片及其处理工艺 - Google Patents

待贴膜芯片及其处理工艺 Download PDF

Info

Publication number
CN109686700B
CN109686700B CN201811566290.0A CN201811566290A CN109686700B CN 109686700 B CN109686700 B CN 109686700B CN 201811566290 A CN201811566290 A CN 201811566290A CN 109686700 B CN109686700 B CN 109686700B
Authority
CN
China
Prior art keywords
chip
filmed
treating
sub
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811566290.0A
Other languages
English (en)
Other versions
CN109686700A (zh
Inventor
车振华
耿智蔷
汪金磊
李超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jilin Sino Microelectronics Co Ltd
Original Assignee
Jilin Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilin Sino Microelectronics Co Ltd filed Critical Jilin Sino Microelectronics Co Ltd
Priority to CN201811566290.0A priority Critical patent/CN109686700B/zh
Publication of CN109686700A publication Critical patent/CN109686700A/zh
Application granted granted Critical
Publication of CN109686700B publication Critical patent/CN109686700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Weting (AREA)

Abstract

本发明提供了一种待贴膜芯片及其处理工艺，涉及芯片制造技术领域，所述待贴膜芯片的处理工艺包括如下步骤：提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3‑8μm，得到待贴膜芯片，解决了传统工艺方法划片后崩边率高、划透渗硅粉及封装后应用失效率高的技术问题，本发明提供的待贴膜芯片的处理工艺操作简便，设备简单，应用前景广泛。

Description

待贴膜芯片及其处理工艺
技术领域
本发明涉及芯片制造技术领域，尤其是涉及一种待贴膜芯片及其处理工艺。
背景技术
在半导体芯片制造过程中的“裂片”工步，需要将晶圆按划片线方向切割成单个芯粒，以便进行封装。现芯片裂片普遍采用磨轮划片机进行裂片，即将晶圆背面粘于切割膜之上，采用高速转动的划片刀对晶圆进行切割裂片，但为降低成本双面芯片，现多数厂家衬底芯片选择双面化学腐蚀替代双面抛光，同时用扩铝工艺替换硼对通扩散工艺，但此工艺带来的新的问题就是芯片背面为凹凸不平状，粗糙度极差，由于此类芯片背面粗糙度差，贴膜后芯片不能与膜贴合完全，会存在缝隙，导致透切裂片后在缝隙处残留大量硅粉。为解决此问题，采用不透切手擀裂片操作，即将芯片划开一部分，然后用手将半透切芯片裂开，但是此工艺也存在固有缺陷：此类小版图芯片无法裂片，大版图芯片裂片剔废率一直处于3％左右，并且封装后反向重复峰值电流(IRRM)漏电失效比例高。
有鉴于此，特提出本发明。
发明内容
本发明的第一目的在于提供一种待贴膜芯片的处理工艺，解决了传统工艺方法划片后崩边率高、划透渗硅粉及封装后应用失效率高的技术问题。
本发明提供的待贴膜芯片的处理工艺，包括如下步骤：
提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
进一步的，所述芯片的上表面也设置有硅氧化物层，将所述芯片上表面分成多个第二子区域，所述第二子区域包括第二中间区域和第二边缘区域，去除所述第二中间区域的硅氧化物层，然后对第二中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第二中间区域凹陷的第二子区域，再将第二中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
进一步的，将底膜粘贴于所述待贴膜芯片的下表面，得到贴膜芯片。
进一步的，所述第一子区域的中间区域呈方形，所述方形的边角呈圆弧形；
优选地，所述第二子区域的中间区域呈方形，所述方形的边角呈圆弧形。
进一步的，所述芯片为酸液腐蚀处理的芯片；
优选地，所述酸液为氢氟酸溶液与硝酸溶液的混合溶液，其中，氢氟酸溶液与硝酸溶液的体积比为1:3-7。
进一步的，所述芯片的晶格宽度为100-500μm，优选为300μm。
进一步的，所述腐蚀为碱液腐蚀，其中，碱液选自氢氧化钾溶液、氢氧化钠溶液、氢氧化钙溶液或氢氧化钡溶液中的至少一种，优选为氢氧化钠溶液。
优选地，所述碱液中溶质的质量分数为10-20％，优选为15％。
进一步的，所述碱液腐蚀的温度为80-100℃，优选为90℃；
和/或，所述碱液腐蚀的时间为15-25min，优选为20min。
进一步的，所述底膜为蓝膜或白膜，优选为蓝膜。
本发明的第二目的在于提供一种待贴膜芯片，根据本发明提供的待贴膜芯片的处理工艺制备得到。
与现有技术相比，本发明的有益效果为：
本发明提供的待贴膜芯片的处理工艺操作简便，设备简单，可以达到与双面抛光芯片一致透切后背面表面状态，生产成本较低，适于大批量生产，应用前景广泛。
本发明提供的待贴膜芯片不仅可以与底膜贴合平整无缝隙，无硅粉残留，而且划片后崩边率低，封装后应用失效率低，应用前景广泛。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为实施例1提供的待贴膜芯片的表面显微图。
具体实施方式
下面将结合实施例对本发明的实施方案进行详细描述，但是本领域技术人员将会理解，下列实施例仅用于说明本发明，而不应视为限制本发明的范围。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。
根据本发明的第一个方面，本发明提供了一种待贴膜芯片的处理工艺，包括如下步骤：
提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
本发明提供的待贴膜芯片的处理工艺操作简便，设备简单，可以达到与双面抛光芯片一致透切后背面表面状态，生产成本较低，适于大批量生产，应用前景广泛。
在本发明中，腐蚀的典型但非限制性的深度为3、3.1、3.2、3.3、3.4、3.5、3.6、3.7、3.8、3.9、4、4.1、4.2、4.3、4.4、4.5、4.6、4.7、4.8、4.9、5、5.1、5.2、5.3、5.4、5.5、5.6、5.7、5.8、5.9、6、6.1、6.2、6.3、6.4、6.5、6.6、6.7、6.8、6.9、7、7.1、7.2、7.3、7.4、7.5、7.6、7.7、7.8、7.9或8μm。
通过对腐蚀的深度进行控制，可以制备得到性能更加优异的待贴膜芯片。腐蚀的深度在3-8μm范围内，待贴膜芯片的性能较好。
在本发明的一种优选实施方式中，所述芯片的上表面也设置有硅氧化物层，将所述芯片上表面分成多个第二子区域，所述第二子区域包括第二中间区域和第二边缘区域，去除所述第二中间区域的硅氧化物层，然后对第二中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第二中间区域凹陷的第二子区域，再将第二中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
通过对芯片的上表面和下表面均进行处理，可以制备得到性能更加优异的待贴膜芯片。
在本发明的一种优选实施方式中，将底膜粘贴于所述待贴膜芯片的下表面，得到贴膜芯片。
在本发明的一种优选实施方式中，第一子区域的中间区域呈方形，方形的边角呈圆弧形。
在本发明的进一步优选实施方式中，第二子区域的中间区域呈方形，方形的边角呈圆弧形。
在本发明中，第一子区域和第二子区域的四角由原直角改为圆弧，达到降低应力的作用，同时第一子区域和第二子区域的四角用硅氧化层进行保护，使第一子区域和第二子区域的结构更加稳定，有利于待贴膜芯片性能的提升。
在本发明的一种优选实施方式中，芯片为酸液腐蚀处理的双面化学腐蚀芯片。
在本发明的进一步优选实施方式中，酸液为氢氟酸溶液与硝酸溶液的混合溶液，其中，氢氟酸溶液与硝酸溶液的体积比为1:3-7。
在本发明中，氢氟酸溶液与硝酸溶液的典型但非限制性的体积比为1:3、1:4、1:5、1:6或1:7。
通过对氢氟酸溶液与硝酸溶液的体积比进行控制，可以制备得到性能更加优异的待贴膜芯片。氢氟酸溶液与硝酸溶液的体积比在1:3-7范围内，待贴膜芯片的性能较好。在本发明中，氢氟酸溶液中氢氟酸的质量分数为50％，硝酸溶液中硝酸的质量分数为70％。
在本发明的一种优选实施方式中，芯片的晶格宽度为100-500μm。
在本发明中，芯片的典型但非限制性的晶格宽度为100、110、120、130、140、150、160、170、180、190、200、210、220、230、240、250、260、270、280、290、300、310、320、330、340、350、360、370、380、390、400、410、420、430、440、450、460、470、480、490或500μm。
通过对芯片的晶格宽度进行控制，可以制备得到性能更加优异的待贴膜芯片。芯片的晶格宽度在100-500μm范围内，待贴膜芯片的性能较好。
在本发明的进一步优选实施方式中，芯片的晶格宽度为300μm。
通过对芯片的晶格宽度的更进一步调整和优化，使得到的待贴膜芯片的性能更好。
在本发明中，通过挑选晶格宽度适宜且均匀分布的芯片，解决了表面整体不平的问题，有利于后续待贴膜芯片的制备，得到性能更加优异的待贴膜芯片。
在本发明的一种优选实施方式中，腐蚀为碱液腐蚀，其中，碱液选自氢氧化钾溶液、氢氧化钠溶液、氢氧化钙溶液或氢氧化钡溶液中的至少一种，或者本领域技术人员熟知的与上述作用类似的其他碱液。
在本发明的进一步优选实施方式中，碱液为氢氧化钠溶液。
通过对碱液的种类进行控制，可以制备得到性能更加优异的待贴膜芯片。
在本发明的进一步优选实施方式中，碱液中溶质的质量分数为10-20％。
在本发明中，碱液中溶质的典型但非限制性的质量分数为10％、11％、12％、13％、14％、15％、16％、17％、18％、19％或20％。
通过对碱液中溶质的质量分数进行控制，可以制备得到性能更加优异的待贴膜芯片。碱液中溶质的质量分数在10-20％范围内，待贴膜芯片的性能较好。
在本发明的更进一步优选实施方式中，碱液中溶质的质量分数为15％。
通过对碱液中溶质的质量分数的更进一步调整和优化，使得到的待贴膜芯片的性能更好。
在本发明的一种优选实施方式中，碱液腐蚀的温度为80-100℃。
在本发明中，碱液腐蚀的典型但非限制性的温度为80、81、82、83、84、85、86、87、88、89、90、91、92、93、94、95、96、97、98、99或100℃。
通过对碱液腐蚀的温度进行控制，可以制备得到性能更加优异的待贴膜芯片。碱液腐蚀的温度在80-100℃范围内，待贴膜芯片的性能较好。
在本发明的一种优选实施方式中，碱液腐蚀的时间为15-25min。
在本发明中，碱液腐蚀的典型但非限制性的时间为15、15.5、16、16.5、17、17.5、18、18.5、19、19.5、20、20.5、21、21.5、22、22.5、23、23.5、24、24.5或25min。
通过对碱液腐蚀的时间进行控制，可以制备得到性能更加优异的待贴膜芯片。碱液腐蚀的时间在15-25min范围内，待贴膜芯片的性能较好。
在本发明的进一步优选实施方式中，碱液腐蚀的时间为20min。
通过对碱液腐蚀的时间的更进一步调整和优化，使得到的待贴膜芯片的性能更好。
在本发明中，通过设计适宜大小的子区域，可以达到对待贴膜芯片的碱液腐蚀的深度进行控制的目的，使腐蚀的深度更加容易的控制在3-8μm范围内，并且还能使待贴膜芯片的碱液腐蚀深度保持一致且分布更加均匀，进而在后续贴膜的步骤中避免了膜与芯片之间出现缝隙，因此不会出现硅粉渗透和崩边率过高的问题，提高了待贴膜芯片的整体性能。
在本发明的一种优选实施方式中，底膜为蓝膜或白膜，或者本领域技术人员熟知的与上述作用类似的其他膜。
在本发明的一种优选实施方式中，将底膜粘贴在芯片表面的方法为用刀片以基准面左上位置为起点，纵向从左到右反复刮两遍，之后用刀片沿芯片边缘以基准面右上位置开始顺时针刮180度，再以基准面左上位置为起点逆时针刮180度，反复操作两次。
通过本发明中的方法将底膜粘贴在芯片表面，可以使蓝膜与芯片贴合的更加紧密，避免了硅粉渗透和崩边率过高的问题，使得制备得到的贴膜芯片性能更加优异。
根据本发明的第二个方面，本发明提供了一种待贴膜芯片，根据本发明提供的待贴膜芯片的处理工艺制备得到。
本发明提供的待贴膜芯片不仅可以与底膜贴合平整无缝隙，无硅粉残留，而且划片后崩边率低，封装后应用失效率低，应用前景广泛。
为了进一步了解本发明，下面结合具体实施例和对比例对本发明效果做进一步详细的说明。本发明涉及的各原料均可通过商购获取。
实施例1
本实施例提供了一种待贴膜芯片，其处理工艺包括如下步骤：
(a)首先将芯片进行酸液化学腐蚀，其中酸液为氢氟酸溶液与硝酸溶液的混合溶液，氢氟酸溶液(50wt％)与硝酸溶液(570wt％)的体积比为1:5，然后选择双面化学腐蚀后芯片，保证腐蚀晶格宽度控制在300μm且均匀分布，且芯片的上表面和下表面均有硅氧化物层；
(b)芯片的下表面通过光刻将所述芯片下表面分成多个第一子区域，第一子区域包括第一中间区域和第一边缘区域，去除第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和光刻去除铝层，形成第一中间区域凹陷的第一子区域，四角为圆弧形。芯片的下表面进行和上表面同样的处理，在此不再赘述；
(c)进行碱液腐蚀，将芯片浸入90℃氢氧化钠溶液(质量分数为15％)中煮20min，腐蚀深度为6μm，最后得到待贴膜芯片。
实施例2
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，腐蚀晶格宽度为100μm。
实施例3
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，腐蚀晶格宽度为500μm。
实施例4
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，碱液腐蚀的时间为15min。
实施例5
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，碱液腐蚀的时间为25min。
实施例6
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，氢氧化钠溶液中氢氧化钠的质量分数为10％。
实施例7
本实施例提供了一种待贴膜芯片，本实施例的处理工艺与实施例1的不同之处在于，氢氧化钠溶液中氢氧化钠的质量分数为20％。
对比例1
本对比例提供了一种芯片，本对比例的处理工艺包括如下步骤：
(a)首先选择贴膜芯片，保证腐蚀晶格宽度控制在300μm且均匀分布；
(b)将蓝膜粘贴在芯片上表面；
(c)采用高速转动的划片刀对晶圆进行切割裂片，即得到芯片。
对比例2
本对比例提供了一种芯片，本对比例的处理工艺与实施例1的不同之处在于，贴膜芯片未进行硼掺杂。
试验例1
图1为实施例1提供的待贴膜芯片的表面显微图，从图中可以看出，待贴膜芯片的腐蚀深度一致性好且分布更加均匀，进而在后续贴膜的步骤中避免了膜与芯片之间出现缝隙，因此不会出现硅粉渗透和崩边率过高的问题，应用前景广泛。
试验例2
实验以实施例1-7、对比例1和对比例2提供的芯片为研究对象，分别对样品进行贴蓝膜以及划片处理，对比研究芯片的崩边率、反向重复峰值电压(VRRM)废品率和客户反馈次数(客户反馈次数越多，则芯片的性能越差)这三种性能。
实验数据和结果如下。
表1不同芯片的性能数据
Figure BDA0001914377870000101
Figure BDA0001914377870000111
分析数据可得结果，实施例1-7提供的芯片在崩边率、VRRM废品率和客户反馈次数方面的性能均优于对比例1和对比例2提供的芯片的性能，说明本发明提供的贴膜芯片具有优良的性能，应用前景广泛。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (18)

1.一种待贴膜芯片的处理工艺，其特征在于，包括如下步骤：
提供芯片，所述芯片包括相对设置的上表面和下表面，所述芯片的下表面设置有硅氧化物层，将所述芯片下表面分成多个第一子区域，所述第一子区域包括第一中间区域和第一边缘区域，去除所述第一中间区域的硅氧化物层，然后对第一中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第一中间区域凹陷的第一子区域，再将第一中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
2.根据权利要求1所述的待贴膜芯片的处理工艺，其特征在于，所述芯片的上表面也设置有硅氧化物层，将所述芯片上表面分成多个第二子区域，所述第二子区域包括第二中间区域和第二边缘区域，去除所述第二中间区域的硅氧化物层，然后对第二中间区域进行硼掺杂、铝掺杂和铝层的去除，形成第二中间区域凹陷的第二子区域，再将第二中间区域进行腐蚀，腐蚀深度为3-8μm，得到待贴膜芯片。
3.根据权利要求1或2所述的待贴膜芯片的处理工艺，其特征在于，将底膜粘贴于所述待贴膜芯片的下表面，得到贴膜芯片。
4.根据权利要求2所述的待贴膜芯片的处理工艺，其特征在于，所述第一子区域的中间区域呈方形，所述方形的边角呈圆弧形。
5.根据权利要求4所述的待贴膜芯片的处理工艺，其特征在于，所述第二子区域的中间区域呈方形，所述方形的边角呈圆弧形。
6.根据权利要求1所述的待贴膜芯片的处理工艺，其特征在于，所述芯片为酸液腐蚀处理的芯片。
7.根据权利要求6所述的待贴膜芯片的处理工艺，其特征在于，所述酸液为氢氟酸溶液与硝酸溶液的混合溶液，其中，氢氟酸溶液与硝酸溶液的体积比为1:3-7。
8.根据权利要求1所述的待贴膜芯片的处理工艺，其特征在于，所述芯片的晶格宽度为100-500μm。
9.根据权利要求8所述的待贴膜芯片的处理工艺，其特征在于，所述芯片的晶格宽度为300μm。
10.根据权利要求1所述的待贴膜芯片的处理工艺，其特征在于，所述腐蚀为碱液腐蚀，其中，碱液选自氢氧化钾溶液、氢氧化钠溶液、氢氧化钙溶液或氢氧化钡溶液中的至少一种。
11.根据权利要求10所述的待贴膜芯片的处理工艺，其特征在于，碱液为氢氧化钠溶液。
12.根据权利要求10所述的待贴膜芯片的处理工艺，其特征在于，所述碱液中溶质的质量分数为10-20%。
13.根据权利要求12所述的待贴膜芯片的处理工艺，其特征在于，所述碱液中溶质的质量分数为15%。
14.根据权利要求10-13任一项所述的待贴膜芯片的处理工艺，其特征在于，所述碱液腐蚀的温度为80-100℃，
和/或，所述碱液腐蚀的时间为15-25min。
15.根据权利要求14所述的待贴膜芯片的处理工艺，其特征在于，所述碱液腐蚀的温度为90℃。
16.根据权利要求14所述的待贴膜芯片的处理工艺，其特征在于，所述碱液腐蚀的时间为20min。
17.根据权利要求3所述的待贴膜芯片的处理工艺，其特征在于，所述底膜为蓝膜或白膜。
18.一种待贴膜芯片，其特征在于，根据权利要求1-17任一项所述的待贴膜芯片的处理工艺制备得到。
CN201811566290.0A 2018-12-20 2018-12-20 待贴膜芯片及其处理工艺 Active CN109686700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811566290.0A CN109686700B (zh) 2018-12-20 2018-12-20 待贴膜芯片及其处理工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811566290.0A CN109686700B (zh) 2018-12-20 2018-12-20 待贴膜芯片及其处理工艺

Publications (2)

Publication Number Publication Date
CN109686700A CN109686700A (zh) 2019-04-26
CN109686700B true CN109686700B (zh) 2020-07-07

Family

ID=66188446

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811566290.0A Active CN109686700B (zh) 2018-12-20 2018-12-20 待贴膜芯片及其处理工艺

Country Status (1)

Country Link
CN (1) CN109686700B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140491B (zh) * 2021-05-26 2022-07-12 吉林华微电子股份有限公司 贴膜机和半导体器件生产系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530709B1 (en) * 2011-06-03 2015-09-09 Nxp B.V. Method of producing a semiconductor wafer
CN106252388B (zh) * 2016-04-08 2019-07-09 苏州能讯高能半导体有限公司 半导体晶圆及其制造方法

Also Published As

Publication number Publication date
CN109686700A (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
TWI239885B (en) Method for dicing semiconductor wafers
CN1134827C (zh) 具有以锯法完成的台面结构的半导体芯片
JP2007053178A (ja) シリコンウェーハの製造方法
CN104769704A (zh) 半导体晶片的加工方法
JP2004165227A (ja) Ｉｉｉ族窒化物系化合物半導体素子の製造方法
DE102017112644B4 (de) Plasma-zerteilen von siliziumcarbid
KR102364952B1 (ko) 플라즈마 에칭 및 플라즈마 다이싱 방법
CN109285762A (zh) 一种氮化镓外延用硅片边缘加工工艺
CN109686700B (zh) 待贴膜芯片及其处理工艺
CN107039345B (zh) 元件芯片的制造方法以及元件芯片
CN107161945A (zh) 一种at切型石英晶片mems加工方法
TW200524185A (en) Method for production of semiconductor chip and semiconductor chip
CN114290132A (zh) 碳化硅晶片的表面处理方法
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
JP2013161944A (ja) ダイシング方法
JP2003163335A (ja) 貼り合わせウェーハの製造方法
TWI713698B (zh) 切削刃
US8877610B2 (en) Method of patterning a substrate
CN114823317A (zh) 硅片切割方法及电池
JP2013131644A (ja) サファイア基板の製造方法及びサファイア基板
JP2000021819A (ja) ダイヤモンドウェハのチップ化方法
CN109979879A (zh) 半导体芯片制造方法
JP2007012740A (ja) 化合物半導体基板の加工方法
JP3472377B2 (ja) 一体型マルチ電鋳ブレードの製造方法
KR20000044554A (ko) 연마정지막을 이용한 폴리실리콘 플러그 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant