KR950000204B1 - 리이드 프레임 및 그것을 사용한 반도체 장치 - Google Patents

리이드 프레임 및 그것을 사용한 반도체 장치 Download PDF

Info

Publication number
KR950000204B1
KR950000204B1 KR1019860007346A KR860007346A KR950000204B1 KR 950000204 B1 KR950000204 B1 KR 950000204B1 KR 1019860007346 A KR1019860007346 A KR 1019860007346A KR 860007346 A KR860007346 A KR 860007346A KR 950000204 B1 KR950000204 B1 KR 950000204B1
Authority
KR
South Korea
Prior art keywords
tab
lead
semiconductor device
pellet
stress
Prior art date
Application number
KR1019860007346A
Other languages
English (en)
Other versions
KR870003567A (ko
Inventor
스스무 오기가와
아기라 미야이리
Original Assignee
가부시기가이샤 히다찌세이사꾸쇼
미쓰다 가쓰시게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 히다찌세이사꾸쇼, 미쓰다 가쓰시게 filed Critical 가부시기가이샤 히다찌세이사꾸쇼
Publication of KR870003567A publication Critical patent/KR870003567A/ko
Application granted granted Critical
Publication of KR950000204B1 publication Critical patent/KR950000204B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49544Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

내용 없음.

Description

리이드 프레임 및 그것을 사용한 반도체 장치
제 1 도는 본 발명에 의한 실시예 1인 반도체 장치에 적용되는 리이드 프레임의 확대 부분 평면도.
제 2 도는 본 실시예 1의 반도체 장치를 도시하는 개략 단면도.
제 3 도는 상기 반도체 장치에 적용되는 리이드 프레임의 1단위와 그 근방을 도시하는 개략 부분 평면도.
제 4 도는 본 발명에 의한 실시예 2에 있는 반도체 장치에 적용되는 리이드 프레임의 확대 부분 평면도.
제 5 도는 본 발명에 의한 실시예 3에 있는 반도체 장치에 적용하는 리이드 프레임의 확대 부분 평면도.
제 6 도는 종래의 탭 걸이 리이드에 록크부용 스루홀이 형성되어 있는 수지봉지형 반도체 장치의 에이징 상태로에서의 온도 분포를 도시하는 개략 단면도.
본 발명은 리이드 프레임(lead frame) 및 그것을 사용한 반도체 장치(半導體裝置)에 관하여, 특히 수지봉지(樹脂封止) 리이드 프레임과, 수지봉지형 반도체 장치에 적용하여 유효한 기술에 관한 것이다.
일반적으로, 수지봉지형 반도체 장치는, 리이드 프레임의 탭(tab)부에 반도체 펠렛(pellet)을 부착하고, 또 와이어 본딩(wire bonding)에 의한 본딩 기술에 의해서, 반도체 펠렛의 전극과 리이드 프레임의 인어리이드(inner lead)와의 전기적 접속을 행한 후, 에폭시(epoxy)수지등의 수지로부터 되는 패케이지(package)를 몰드(mold)을 형성하여, 다음에 리이드 프레임의 프레임부 등의 절단, 리이드의 형성등을 행하는 것에 의해서 제조된다. 그러나, 최근과 같이, 반도체 펠렛(pellet)이 대형화되면, 그것에 따라서 그 취부부(取付部)인 탭도 길고 크게 된다. 한편, 상기 반도체 펠렛등을 봉입(封入)하는 패케이지의 사이즈(size)는, 규격으로 정해져 있다. 이를 위해서, 패케이지에 있는 수지로 매설(埋設)되는 탭 걸이 리이드의 길이가 짧게되며, 그만큼 그 탭 걸이 리이드와 패케이지가 있는 수지와의 계면(界面)을 통하여 수분등의 부식물질(腐食物質)이 침입하기 쉽게 된다. 특히, 수분등은, 상기 계면에 박리가 생기면 일단 침입하기 쉽게 되기 때문에, 그 계면에 박리가 생기지 않는 구조로 하는 것이 바람직하다.
그래서, 본 발명자는 탭 걸이 리이드의 일부에, 그것과 봉지 수지와의 결합을 강하게 하기 위해 스루홀(through hole)등의 록크(look)부를 형성하는 것을 검토하였다. 이렇게 하는 것에 의해서, 수지 몰드 완료후의 탭 걸이 리이드 절단시의 응력과, 반도체 장치가 온도변화하는 경우의 리이드 프레임과 패케이지 수지와의 열팽창 계수의 차에 기인하여 양자 사이에 생기는 비틀림 응력에 관계없이, 그 양자의 계면에 벗겨지는 것이 생기는 것을 유효하게 방지할 수 있다.
그러나, 본 발명자는, 상기 구조로 하는 탭 걸이 리이드와 봉지수지와의 박리를 양호하게 방지할 수 있지만, 반도체 펠렛의 주위중의 탭 걸이 리이드에 가까운 부분에 크랙(crack)이 생기기 쉽다는 것을 발견해냈다. 그 검토의 결과, 다음의 현상이 명확해 졌다.
즉, 반도체 장치의 동작시의 반도체 펠렛의 발열에 의한 온도상승에 의해서, 탭 부분이 열확장을 하는 것으로 된다. 이 경우, 열의 흐름에 따라서 탭 걸이 리이드의 근방은 비교적 저온이다. 탭 걸이 리이드는 또 상기에 의한 록크 부분에 의해서 봉지수지와 견고하게 결합되어 있다. 그러므로, 탭부는 실질적으로 탭 걸이 리이드부에 의해서 눌러져 있는 상태로 열확장 된다. 그 결과, 이와같이 탭 부분에 열응력이 부여되게 되는 것이다. 이 경우 이 응력은 구조적으로 불연속성의 강한 부분, 즉, 탭부와 탭 걸이 리이드와의 접속부분에 집중하여, 그 부분에 응력 변형을 발생시킨다. 이것에 따라서, 그 접속부분을 중심으로 하는 반도체 펠렛과의 접속면에 크게되는 응력이 가해진다. 그 결과, 반도체 펠렛에 갈라지거나 크랙이 발생하게 된다.
동작 온도가 고온인 경우, 탭부 근방의 수지는 반도체 펠렛의 발생에 의한 온도상승에 의해서 그 경도(硬度)가 크게 저하되어, 펠렛 및 탭의 주변의 패케이지 재료인 수지가 연한 것으로 된다. 그 결과, 탭의 열변형에 따라서 탭 걸이 리이드의 방향(수평방향)에 탭이 일팽창하고자 하면, 탭 걸이 리이드에 마련된 록크부의 스루홈에 봉지용 수지가 들어가서 탭 걸이 리이드의 수평방향의 변형을 방지하고 있기 때문에 탭의 열팽창에 의한 열변형이 수평방향은 아니고, 수직방향에 그 열변형 및 응력이 발생하여 그 응력과 펠렛의 열변형과의 상승작용이 펠렛에 인가되어서, 펠렛의 갈라지거나 크랙등의 손상을 발생시킨다.
이로인하여, 상기와 같은 바람직하지 않는 현상은 고온동작, 예를 들면 장치전체를 고온가열하여 동작시험을 행하여, 소위 에이징 테스트(ageing test)등에 있어서 특히 큰 문제가 된다.
제 6 도는 탭 걸이 리이드에 록크 부분에 있는 스루홀이 마련되어 있는 수지봉지형 반도체 장치의 에이징 테스트때의 온도분포 상태를 도시하는 도면이다. 동일도면에 있어서, 에이징 테스트 조건은 분위기온도(고온상태 온도)가 125℃, 동작인가 전력 Pc는 240mV이다.
제 6 도는 반도체 장치의 펠렛 15, 탭 16, 탭 걸이 리이드 17, 탭 걸이 리이드 17에 마련된 록크 부분용 스루홀 18, 그것들의 주변의 수지봉지체로 되는 페케이지 19의 일부를 도시하는 것이다.
제 6 도에서도 알 수 있는 바와 같이, 고온 가열하여 동작시험을 행하는 에이징 테스트 등에 있어서는, 펠렛 15 근방은, 150℃와, 고온으로 되어 있으며, 록크 부분의 스루홀 18 내의 수지 부분은 128℃로 되어 있고, 고온도차는, 23℃로 되어 있으며, 패케이지 외주보와 펠렛트와의 사이의 온도차는 150℃-125℃=25℃와 큰 온도차로 되어 있다. 이 온도차가 펠렛 15 및 탭 16 및 펠렛 15와 16과의 사이에 내부응력을 발생시킨다.
이 패케이지 내부의 온도차에 의해서, 발생하는 상기 내부응력이나 열변형 비틀림은 탭 걸이 리이드 17의 록크 부분인 스루홀 18에 있어서의 수지에 의해 탭 걸이 리이드가 고정된 상태로 되어 있다. 이 때문에, 상기 내부응력이나 열변형 비틀림이 탭 걸이 리이드의 장축방향(수평방향)에 피할 장소가 없게되어, 이것들로 부터의 내부응력이나 비틀림이 탭 16과 걸이 리이드 17과의 연결부 근방에 응력이 집중된다.
이 응력 집중이 탭과 펠렛과의 수직방향의 힘으로 되어, 펠렛에 인가하는 것으로 되어, 그 힘에 의해 펠렛의 갈라짐, 크랙등의 손상을 발생시킨다는 문제가 있다는 것을 본 발명자는 발견하였다.
또, 수지봉지형 반도체 장치에 대하여서는, 1980년 1월 15일, 주식회사 공업 조사회 발행, 일본 마이크로 엘렉트로닉스 협회편 「IC화 실장기술(實裝技術)」p149∼p150에 설명이 있다.
본 발명의 목적은, 반도체 장치의 펠렛 갈라짐을 방지할 수 있는 기술을 제공하는데 있다.
본 발명의 상기 및 그의 다른 목적과 신규한 특징은 본 명세서의 기술 및 첨부도면에서 명확해 질 것이다.
본 출원에 있어서, 개시되는 발명중, 대표적인 개요를 간단히 설명하면 다음과 같다.
즉, 탭 걸이 리이드와 탭과의 연속부의 근방에 응력 완화부(緩和部)가 형성된 리이드 프레임을 사용하여 수지봉지형 반도체 장치를 제조하는 것에 의해, 펠렛 취부부인 탭이 열팽창하여도 탭 길이 리이드의 접속부의 탭에 응력이 집중하는 것을 방지할 수 있는 것에 의해서 반도체 펠렛에 갈라짐이 생기는 것을 방지할 수 있다.
[실시예 1]
제 1 도는 본 발명에 의한 실시예 1인 반도체 장치에 적용되는 리이드 프레임의 확대부분 평면도이며, 제 2 도는, 본 실시예 1의 반도체 장치를 도시하는 개략 단면도이다. 또, 제 3 도는 상기 반도체 장치에 적용되는 리이드 프레임의 1단위를 도시하는 개략 부분 평면도이다.
상기, 리이드 프레임은, 특히 제한되지 않지만, 틀체 1 및 칸막이틀 2에 둘러싸인 4각 형상의 단위 프레임을 가진다. 단위 프레임은, 그 다수개가 도면중 상하방향으로 연설되어서 되는 것이다. 상기 단위 프레임의 거의 중앙에는, 펠렛 취부부에 있는 텝 3이 배치되어, 그 텝 3은, 탭 걸이 리이드 4를 거쳐서 상기 외틀 1에 지지되어 있다. 또, 상기 탭 3의 주위에는, 칸막이를 2에서 연장되어, 그 도중에 타이 바(tie bar) 6에 의해서 지지된 리이드 7이 배열되어 있다. 그리고, 상기 탭 걸이 리이드 4에는, 부를 형성하는 스루홀 5가 형성되어 있다. 그 스루홀 5의 내측인 탭 3과 탭 걸이 리이드 4와의 접속부에 응력 완화부에서 작용하는 원호부 8이 마련되어 있다.
본 실시예 1의 반도체 장치는, 다음과 같이하여 제조된다. 우선, 상기 리이드 프레임의 탭 3에 반도체 펠렛 9를 금-실리콘(silicon)공정(共晶)으로 되는 결합재(結合材) 10를 거쳐서 부착하고, 다음에 반도체 펠렛 9의 도시하지 않은 본딩 패드(bonding pad)와 리이드와의 서로 와이어 본딩 기술에 의해서 전기적으로 제 3 도에 이점쇄선 20에 의해서 도시되어 있는 것과 같이 된다. 그 후, 프레스(press)기 등에 의해 리이드 프레임의 틀체 1, 칸막이틀 2, 타이바 6의 절단 형성을 행하는 것에 의해 완성된다. 제 2 도는, 상기 반도체 장치를 탭 걸이 리이드 4의 거의 중심을 자르는 면에 있어서, 단면도로 도시되어 있는 것이며, 소위 DIP(Dual In Line Package)형 반도체 장치이다.
본 실시예 1의 반도체 장치에서는, 상기와 같은 탭 3과 탭 걸이 리이드 4에 스루홀 5가 형성되어 있다. 따라서, 패케이지의 몰드형성시에 상기 스루홀 5의 가운데에도 수지 11이 들어가서, 탭 걸이 리이드 4의 움직임이 완전히 멈추게 된다. 이로인하여, 탭 걸이 리이드 4와 패케이지 수지 11과의 접착이 극히 견고하게 달성된다.
그러나, 반도체 장치의 동작시에 반도체 펠렛의 발열에 수반하여, 탭 3이 온도가 올라가 그 탭이 열팽창 하는 경우, 상기와 같은 탭 걸이 리이드가 4가 견고하게 고정되어 있으므로, 탭 3에 그 탭 걸이 리이드 4가 접속되는 접속부에 그 응력이 집중하게 된다. 따라서, 상기 탭 3과 탭 걸이 리이드 4의 접속부의 폭이 좁은 경우는, 그만큼 강한 응력이 그 접속부에 집중하게 된다. 그 결과, 탭 3은 그 탭의 면에 대하여, 수직방향으로 강하게 응력을 받게 되고, 그 면에 강력하게 접착되어 있는 반도체 펠렛에 갈라짐을 발생시키게 된다.
그러나, 상기와 같은, 본 실시예 1의 반도체 장치에 있어서는, 탭 3과 탭 걸이 리이드 4와의 접속부에 원호부(圓弧部)를 마련하여, 접속부분의 폭을 크고 넓게한다. 탭 3의 폭이 약 4mm, 탭 걸이 리이드 4의 폭이 약 2.5 mm의 경우, 원호부의 곡율 반경은 약 1mm 이상으로 하는 것에 의해 응력 완화부로서의 효과가 있다.
상기와 같이, 접속부의 폭이 넓기 때문에, 그만큼 응력을 분산시킬 수가 있어, 그 결과 상기 응력 집중에 기인하는 펠렛의 갈라짐을 유효하게 방지할 수 있는 것이다.
본 실시예 1의 반도체 장치에 적용되는 리이드 프레임은, 탭 3과 탭 걸이 리이드 4와의 접속부가 원호상으로 되어 있다. 이로인해서, 그 제조에 사용되는 프레스(press) 금형의 마모가 적어지고, 그만큼 리이드 프레임의 가격을 저감할 수가 있는 잇점이 있다.
[실시예 2]
제 4 도는 본 발명에 의한 실시예 2인 반도체 장치에 적용되는 리이드 프레임의 확대 부분 평면도이다.
본 실시예 2의 반도체 장치에 있어서는, 탭 3과 탭 걸이 리이드 4와의 접속부에 응력 완화부으로서 작용하는 폭광부(幅廣部) 12가 마련되어 있다. 그 이외는, 상기 실시예 1의 반도체 장치와 거의 동일하다.
상기와 같은 폭광부 12를 마련한 것에 의해, 접속부에 생기는 응력을 분산시킬 수가 있는 것으로 상기 실시예 1과 마찬가지로 펠렛의 갈라짐을 유효하게 방지시킬 수가 있다.
[실시예 3]
제 5 도는 본 발명에 의한 실시예 3인 반도체 장치에 적용하는 리이드 프레임의 확대 평면도이다.
본 실시예 3의 반도체 장치에 있어서는, 탭 걸이 리이드 4와의 접속부의 안쪽의 탭 3에 숄릿(slit) 형상의 응력 완화부으로서 작용하는 스루홀 13이 마련되어 있다. 스루홀 13의 크기로서는, 그 장축의 길이가 적어도 탭 걸이 리이드 4의 폭보다도 큰 것이다. 그 이외에 대해서는, 상기 실시예 1의 경우와 거의 동일하다.
상기와 같은, 스루홀 13을 탭 3에 마련되는 것에 의해, 탭 걸이 리이드 4가 접속되어 있는 들보(beam) 14의 휘어지는 것에 의해 응력을 흡수할 수가 있다. 따라서, 탭 3의 한점에 응력이 집중하는 것에 의해, 반도체 펠렛의 갈라짐이 발생하는 것을 유효하게 방지할 수가 있는 것이다.
본 발명의 여러 가지 효과를 배열하면 아래와 같다.
탭 걸이 리이드에 록크부가 형성되어, 그 록크부에서 안쪽에 응력 완화부가 형성된 리이드 프레임을 사용하여 수지봉지형 반도체 장치를 제조하는 것에 의해, 탭의 열팽창에 수반하여 탭 걸이 리이드의 접속부의 탭에 응력이 집중하는 것을 방지할 수 있으므로, 반도체 펠렛에 갈라짐이 생기는 것을 방지할 수 있다.
응력 완화부를 탭과 탭 길이 리이드와의 접속부에 형성된 원호부로 하는 것에 의해, 접속부의 폭을 확대할 수가 있으므로, 탭의 열팽창에 수반하는 응력을 분산시킬 수가 있다.
응력 완화부를 탭과 탭 걸이 리이드와의 접속부에 형성된 폭광부로 하는 것에 의해 상기와 동일한 이유에 의해 응력을 분산시킬 수가 있다.
응력 완화부를 탭 걸이 리이드의 접속부 근방의 탭에 형성된 스루홀로 되는 것에 의해, 탭 걸이 리이드의 접속하는 탭부의 휘어짐에 의해 탭의 열팽창에 수반한 응력을 흡수시킬 수가 있다.
탭과 탭 걸이 리이드와의 접속부를 원호형상으로 하는 것에 의해, 그 리이드 프레임의 제조에 사용하는 프레스 금형의 그 부분의 마모를 감소시킬 수가 있으므로, 결과으로서 리이드 프레임의 가격을 저감할 수가 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시예에 따라서 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경가능한 것은 말할 것도 없다.
예를 들면, 응력 완화부는 실시예에 도시한 것에 한정하는 것은 아니고, 록크부의 안쪽에 같은 목적을 위하여 마련된 구조이면 어떤 것이라도 좋은 것은 말할 것도 없다.
또, 탭 걸이 리이드의 록크부로서는 스루홀에 따라서만 설명하였으나, 이것에 한정하는 것이 아니고, 패케이지 수지를 휘감기게 하여 탭 걸이 리이드의 어긋남을 방지할 수가 있게한 凹부 또는 凸부 또는 凹凸부를 가지는 구조의 것이라면 어떠한 것이라도 좋다.
또, 본 발명은, 탭과 탭 걸이 리이드부에 응력 완화부를 마련한 것으로, 탭 걸이 리이드에 스루홀 凹부 및 또는 凸부의 록크부를 형성하지 아니한 것이라도 응력 완화를 효과에 의해, 펠렛트의 크랙, 갈라짐 등의 손상을 방지할 수 있는 효과가 발생하는 것이다.
이상의 설명에서는 주로 본 발명자에 의해서 이루어진 발명을 그 배경으로 한 이용분야인 소위 DIP(Dual In Line Package)형의 수지봉지형 반도체 장치에 적용한 경우에 대해서 설명하지만, 그것에 한정하는 것은 아니고, 예를 들면, 플레트 패케이지(flat package)형 등의 패케이지가 수지 몰드로 형성되는 반도체 장치이면 어떤 것에 있어서도 적용하여 유효한 기술이다.

Claims (4)

  1. 펠렛 취부용 탭, 그것을 지지하기 위한 탭 걸이 리이드, 상기 탭과 탭 걸이 리이드 사이에 위치하는 연결부 및 상기 탭 주변에 배치된 여러개의 리이드로 이루어지는 리이드 프레임에 있어서, 상기 연결부 근방에, 탭에 가까워지는 방향으로 점차적으로 넓어지는 원호부와 탭 걸이 리이드의 연결부 가까이에 마련된 스루홀로 이루어지는 응력 완화부가 형성되어 이루어지는 것을 특징으로 하는 리이드 프레임.
  2. 특허청구의 범위 제 1 항에 있어서, 상기 응력완화부의 원호부는 곡률 반경 1mm 이상인 리이드 프레임.
  3. 여러개의 본딩 패트를 갖는 반도체 펠렛, 상기 펠렛을 부착하고 있는 탭, 상기 탭 근방에서 연장하여 이루어지는 탭 걸이 리이드, 상기 탭과 걸이 리이드 사이에 위치하는 연결부, 상기 탭 주변에 배치된 여러개의 리이드, 상기 본딩 패드와 그것에 대응하는 리이드를 전기적으로 도통시키고 있는 본딩 와이어 및 상기 펠렛, 본딩와이어, 상기 리이드의 본딩 와이어와 접속되어 있는 영역 근방을 적어도 수지로 봉지하여 이루어지는 패케이지를 구비한 반도체 장치에 있어서, 상기 연결부 근방에, 탭에 가까워지는 방향으로 점차적으로 넓어지는 원호부와 탭 걸이 리이드의 연결부 가가이에 마련된 스쿠홀로 이루어지는 응력완화부가 형성되어 이루어지는 것을 특징으로 하는 반도체 장치.
  4. 특허청구의 범위 제 3 항에 있어서, 상기 응력완화부의 원호부는 곡률 반경 1mm 이상인 반도체 장치.
KR1019860007346A 1985-09-25 1986-09-03 리이드 프레임 및 그것을 사용한 반도체 장치 KR950000204B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP60209951A JPS6271252A (ja) 1985-09-25 1985-09-25 リ−ドフレ−ムおよびそれを用いた半導体装置
JP60-209951 1985-09-25

Publications (2)

Publication Number Publication Date
KR870003567A KR870003567A (ko) 1987-04-18
KR950000204B1 true KR950000204B1 (ko) 1995-01-11

Family

ID=16581365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860007346A KR950000204B1 (ko) 1985-09-25 1986-09-03 리이드 프레임 및 그것을 사용한 반도체 장치

Country Status (2)

Country Link
JP (1) JPS6271252A (ko)
KR (1) KR950000204B1 (ko)

Also Published As

Publication number Publication date
JPS6271252A (ja) 1987-04-01
KR870003567A (ko) 1987-04-18

Similar Documents

Publication Publication Date Title
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP2767404B2 (ja) 半導体パッケージのリードフレーム構造
US6306684B1 (en) Stress reducing lead-frame for plastic encapsulation
US4791472A (en) Lead frame and semiconductor device using the same
JPH01278755A (ja) リードフレームおよびこれを用いた樹脂封止型半導体装置
JPH0685132A (ja) 半導体装置
US5874783A (en) Semiconductor device having the inner end of connector leads displaced onto the surface of semiconductor chip
KR0148080B1 (ko) 반도체 리드프레임 제조방법 및 그를 이용한 반도체 칩 패키지 제조방법
KR950000204B1 (ko) 리이드 프레임 및 그것을 사용한 반도체 장치
JPH04158556A (ja) 樹脂封止型半導体装置
JPS60171733A (ja) 半導体装置
KR100454774B1 (ko) 반도체장치
JPH0964266A (ja) リードフレーム
JP2589520B2 (ja) 樹脂封止型半導体装置の製造方法
KR100632256B1 (ko) 더미리드들을 포함하는 리드 온 칩형 리드 프레임
JP2664232B2 (ja) 樹脂封止型半導体装置
JPH05243462A (ja) 半導体パッケージ
KR200186000Y1 (ko) 반도체 리드프레임 탑재판 구조
JP3218816B2 (ja) 半導体装置
KR0142756B1 (ko) 칩홀딩 리드 온 칩타입 반도체 패키지
KR200141125Y1 (ko) 리드프레임의 구조
KR19980068771A (ko) 엘오시 타입의 반도체 패키지
KR930003839B1 (ko) 리드 프레임
KR0125874Y1 (ko) 반도체 패키지
KR0184447B1 (ko) 본딩테이프의 구조

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20011229

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee