KR100355639B1 - 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법 - Google Patents

수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법 Download PDF

Info

Publication number
KR100355639B1
KR100355639B1 KR1019980019511A KR19980019511A KR100355639B1 KR 100355639 B1 KR100355639 B1 KR 100355639B1 KR 1019980019511 A KR1019980019511 A KR 1019980019511A KR 19980019511 A KR19980019511 A KR 19980019511A KR 100355639 B1 KR100355639 B1 KR 100355639B1
Authority
KR
South Korea
Prior art keywords
support
wire
lead
semiconductor device
semiconductor element
Prior art date
Application number
KR1019980019511A
Other languages
English (en)
Other versions
KR19990029209A (ko
Inventor
다까히로 오까
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19990029209A publication Critical patent/KR19990029209A/ko
Application granted granted Critical
Publication of KR100355639B1 publication Critical patent/KR100355639B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명의 수지 봉지형 반도체장치(100)는 반도체 소자(110)의 표면상의 비활성 영역에 형성된 지지 영역(121), 리드(161)와 간섭을 야기하지 않도록 배치된 지지 리드(131), 지지 영역(121)을 지지 리드(131)와 접속하는 지지 와이어(141)를 포함한다. 이러한 배치에서, 본 반도체 소자(110)의 지지 구조는 전기 신호를 전송하는데 사용하는 배선과 분리하여 달성된다. 이러한 배치에 의해서, 반도체 소자(110)는, 수지 몰딩(150)에 의해서 봉지될 때까지 지금까지 사용되어온 어떠한 접착 테이프의 사용 없이도 안정하게 지지될 수 있다.

Description

수지 봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법{RESIN-SEALED TYPE SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 수지 봉지형 반도체 소자 및 그를 이용한 반도체장치의 제조방법에 관한 것이다.
최근의 경향을 따르기 위하여 수지 봉지형 반도체장치에는 다른 전기 장치와 소자의 접속을 위해서 다수의 핀(리드)이 제공되고, 수지 봉지형 반도체장치 및 그 패키지의 내부 구조에 관련하여 다양한 제안이 제시되었다. LOC(Lead-On-Chip)구조는 패키지의 치수보다 다소 작은 반도체 소자의 콤팩트한 패키지(compact package)를 달성하기 위해 발전되어온 예이다. 이러한 구조에서, 반도체 소자(칩)와 패키지 사이의 측면 대 측면 간격은 허용 가능한 범위 내에서 가능한 한 짧게 만들어질 수도 있다.
이하, 전형적인 LOC 구조를 도 13 및 도 14 을 참조로 설명한다. LOC 구조는, 다수의 리드(61)가 반도체 소자(10) 위에서 신장되어 있고 또한 본딩 와이어를 통하여, 알루미늄과 같은 도전성 재료로 제조되어 반도체 소자(10)의 중앙부 둘레에 배치된 다수의 전극(20)과 연결되도록 이루어져있다. 상기 리드(61)는 철, 구리, 등과 같은 도전성 재료로 제조된다. 이러한 리드는 두 개의 연속적인 부분을 포함하는데, 한 부분은 수지부(50)로부터 신장하는 외측 리드(60)이고, 다른 부분은 수지부(50)의 내측에 배치된 내측 리드(30)이다.
LOC 구조를 갖는 반도체장치를 제조할 때, 내측 리드(30)는 먼저 접착 테이프(80)에 의해서, 반도체 표면에서 전극(20)들이 배치된 영역 주변에서 고정된다. 이러한 내측 리드의 장착은 반도체 소자(10)를 봉지하는 수지 봉지 공정을 수행하기 전에 수행된다. 이런 식으로, 반도체 소자(10)는 수지 봉지 공정이 시작할 때까지 내측 리드(30)에 의해서 안정하게 지지된다. 도 15 에 도시된 바와 같이, 접착 테이프(80)는 폴리이미드 등으로 형성된 베이스 재료(82)와, 열 가소성 또는 열 경화성 수지로 형성되고 베이스 재료(82)의 상면과 하면 양쪽에 위치되는 접착층(81)으로 이루어진다. 따라서, 도 14 에 도시된 바와 같이, 제조 과정 중에, 접착 테이프(80)의 접착층(81)의 하부측은 반도체 칩상에 고정되고 상부측은 내측 리드(30)에 고정된다.
종래 기술의 반도체장치의 제조 공정에서, 내측 리드(30)를 접착 테이프(80)에 접착시킨 후, 내측 리드(30)와 전극(20)은 소정의 금속 배선(40)에 의해서 와이어 본딩된다. 이러한 경우에, 금 또는 은 도금이 일반적으로 내측 리드(30)와 와이어 사이의 접속부에 이들 사이의 높은 도전성을 얻기 위해서 도포된다. 이러한 와이어 본딩 공정 후에, 반도체 소자(10)는 에폭시계 수지로 몰딩되고 봉지된다. 수지부(50)로부터 신장하는 외측 리드(60)는 소정의 형상을 갖도록 처리되고 땜납(solder;70)으로 도금되며, 이에 의해서 수지 봉지형 반도체장치의 패키징이 완료된다.
상기한 바와 같이, 종래 기술의 LOC 구조에 따라서, 리드(61)는 반도체 소자(10)의 중앙부를 지나서 신장하며 거기에서 와이어 본딩되고, 반도체 소자(10;칩)와 수지 패키지의 측면 대 측면 거리(L)는 허용 가능한 범위 내에서 가능한 한 짧게 만들어질 수도 있어서, 수지 봉지형 패키지에 큰 크기의 반도체 소자를 포함하는 것이 가능하다.
상기한 바와 같이, 종래 기술의 LOC 구조에서, 접착 테이프(80)는 내측 리드(30)를 반도체 소자(10)에 고정하기 위해서 사용되고, 이러한 접착 테이프(80)는 폴리이미드 등으로 제조된 베이스 재료(82)와, 열 가소성 또는 열 경화성 수지로 제조되어 베이스 재료(82)의 상면 및 하면에 위치된 접착층(81)으로 구성된다. 그러나, 이것은 다음과 같은 문제를 갖고 있다.
(1) 하중(load) 등을 인가하여 접착 테이프의 도움으로 내측 리드를 반도체 소자에 고정시키는 경우에, 반도체 소자가 손상될 수도 있는 가능성이 있어서, 반도체 소자의 정상적인 전기적 특성을 얻는 것이 어렵다.
(2) 수지가 접착층으로서 사용되는 한, 수지가 대기 중에 존재하는 수분을 흡수하는 것을 피할 수 없다. 따라서, 하중 등을 인가하여 내측 리드를 반도체 소자의 표면에 고정하는 공정에서, 이러한 수분은 접착층에서 기포를 만들어서, 반도체장치의 신뢰도가 낮아진다.
(3) 접착층에 일단 흡수된 수분은 공정에서 인가된 열에 의해서 증발하고 팽창하며, 이러한 팽창은 패키지에 손상을 주고, 최악의 경우에는, 패키지에 균열을 일으킨다.
(4) 내측 리드를 반도체 소자의 표면에 접착하기 위한 접착 테이프의 사용은 통상의 경우와 비교하여 제조비의 증가를 야기한다.
따라서, 본 발명은 상기한 바와 같은 문제를 고려하여 이루어졌다. 따라서, 본 발명의 목적은 리드 지지 영역과 지지 리드가 지지 와이어를 통하여 서로 접속되어서, 반도체 소자가 수지 몰딩으로 봉지될 때까지 어떠한 접착 테이프도 사용하지 않고도 지지될 수 있는 신규하고 개선된 수지 봉지형 반도체소자와 그를 이용한 반도체장치의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 와이어 본딩 후에 특정 외력 또는 쇼크가 예기치 않게 리드에 인가될지라도, 이러한 외력은 지지 와이어에 흡수되어서, 회로 배선부에 대한 외력이나 쇼크의 영향을 최소화시키는 신규하고 개선된 수지 봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법을 제공하는 것이다.
본 발명에 따라서, 상기한 바와 같은 문제를 해결하기 위해서, 반도체 소자의 표면에 배치된 다수의 전극, 각각 내측 리드와 외측 리드로 구성된 다수의 리드, 및 내측 리드를 전극에 접속시키기 위해서 각각 채용된 금속 세선을 포함하는 수지 봉지형 반도체장치가 제공된다. 이러한 수지 봉지형 반도체장치는, 반도체 소자의 비활성 영역에 한정된 지지 영역과, 리드와 어떠한 간섭도 야기하지 않도록 배치된 지지 리드, 지지 리드와 지지 영역에 접속하는 지지 와이어를 포함하는 것을 특징으로 한다. 명세서의 기재 중에 특별히 언급되지 않는 한 "비활성 영역"은 반도체 소자의 표면에서 전극, 배선 등의 어떠한 능동 회로 구성품도 형성되지 않는, 즉 전기 신호의 전송에 관계되지 않는 영역을 지시한다.
이러한 배치에서, 반도체 소자를 지지하는 구조는 전기 신호 전송에 사용하는 배선과 별도로 제공될 수 있다. 즉, 반도체 소자의 표면에는, 지지 와이어를 통하여 지지 리드와 접속되는 지지 영역이 제공된다. 따라서, 반도체 소자는, 반도체 소자가 수지 몰딩에 의해서 봉지되기 전의 불안정한 기간에 종래 기술에서 지금까지 사용된 어떠한 접착 테이프도 사용하지 않고 안정하게 지지될 수 있다.
내측 리드는 지지 리드보다 더 높은 위치를 취하도록 위치된다. 즉,금속세선과 접속되는 내측 리드부는 지지 와이어와 접속되는 지지 리드부보다 더 높은 위치를 취하도록 위치된다. 즉, 반도체 소자의 표면에서 지지 리드의 상면까지의 간격은 반도체 소자의 표면에서 내측 리드의 상면까지의 간격보다 더 작게 만들어질 수 있다. 지지 와이어는 금속세선보다 상대적으로 낮은 위치를 취하도록 제공된다. 또한, 지지 와이어의 길이를 금속세선의 길이보다 작게 하는 것이 가능하다.
이러한 구조에서, 반도체 소자는 지지 와이어에 의해서 더욱 확고하게 지지된다. 이러한 경우에, 반도체 소자는 실질적으로 지지 와이어만으로 지지되고, 이에 의해서 금속세선 상에 부분적으로 위치되는 반도체 소자의 중량은 감소되어진다. 또한, 반도체장치에 외력이나 쇼크가 예기치 않게 가해질지라도, 이에 의해서 야기되는 응력은 지지 와이어에 의해서 우선적으로 받아들여져서, 금속세선 및 내측 리드는 외력이나 쇼크로부터 잘 보호된다.
금속세선 및 지지 와이어는 동일 재료로 제조될 수도 있고, 바람직하게는 동일한 직경을 가질 수도 있다. 이러한 경우에, 금속세선과 지지 와이어의 와이어 본딩은 동일한 본딩 기계로 수행되어질 수도 있다. 따라서, 지지 와이어 본딩 공정의 추가에 기인한 비용 증가가 최소화될 수 있다.
또한, 지지 와이어의 직경이 금속세선의 직경보다 실질적으로 크게 만들어진다면, 반도체 소자는 상대적으로 작은 수의 지지 와이어에 의해서 지지될 수 있다. 따라서, 반도체 소자가 대규모 집적 회로(large scale integration)이고 좁은 지지 영역만이 허용될 수 있을 때조차도, 소자는 적절한 강도를 가지고 안정하게 지지될 수 있다.
본 발명에 따라서, 반도체 소자의 중앙선을 따라서 전극을 배치할 수 있고, 전극을 따라서 내측 리드의 선단(tip)을 배치할 수 있으며, 반도체 소자의 중앙선에 수직인 선을 따라서 지지 리드를 배치할 수 있다. 이러한 배치에 따라서, 내측 리드 및 지지 리드는 반도체 소자의 수직 교차면을 따라서 배치되어서, 작은 지지 영역을 가지고 안정한 지지 구조가 달성될 수 있다.
지지 리드의 팁은 두 개의 연속적인 부분을 포함하며, 한 부분은 지지 와이어 고정부가 되고, 다른 부분은 지지 와이어 고정부의 지지체가 되며, 이로써 지지 리드는 지지 와이어의 수 및 그 직경의 변화에 응할 수 있다.
또한, 본 발명에 따라서, 반도체 소자의 표면에 배치된 다수의 전극, 각각 내측 리드로써 한정된 부분을 포함하는 다수의 리드 및 내측 리드와 전극을 각각 접속시키는 다수의 금속세선이 제공된 수지 봉지형 반도체장치의 제조방법이 제공되고, 상기 방법은 그 안에 반도체 소자를 위치시키기 위해 조립 스테이지에 제공된 오목부에 반도체 소자를 세팅하는 단계; 내측 리드와 지지 리드의 하면이 상기 반도체 소자 표면상으로부터 소정 간격으로 떨어져 있도록 이들을 배치하는 단계; 금속세선으로 내측 리드와 전극을 서로 접속시키고, 또한 반도체 소자의 비활성 영역에 형성된 지지 영역과 지지 리드를 접속시키는 단계; 및 반도체 소자 모두를 몰딩에 의해서 소정의 수지로 봉지하는 단계로 구성된다. 이러한 방법은 내측 리드를 지지 리드보다 더 높은 위치를 취하도록 위치시키는 다른 단계를 더 포함한다.
상기한 방법에 따라서, 수지 봉지형 반도체장치는 소수의 제조 단계에 의해서 제조될 수 있고, 여기서 반도체 소자는 지금까지 사용되어온 어떠한 접착 테이프의 사용 없이도 소자가 수지 몰딩에 의해서 봉지되기전 불안정한 기간에 안정하게 지지될 수 있다.
상기한 방법에 따라서, 소수의 제조 단계에 의해서, 반도체 소자가 지지 와이어로 더욱 확고하게 지지될 수 있는 수지 봉지형 반도체장치가 제조될 수 있다.
도 1 은 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체 소자의 각각의 구성품을 배치를 도시하는, 몰딩부를 투과하여 도시된 개략적인 평면도이다.
도 2 는 도 1 에 도시된 선 A-A′를 따라 취한 단면도이다.
도 3 은 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체장치의 제조 공정을 설명하는 3 개의 도면으로 이루어진 것으로, 도 3a 는 내측 리드, 지지 리드, 및 반도체 소자가 조립 스테이지에 위치된 상태를 도시하고, 도 3b 는 금속세선과 지지 와이어가 와이어 결합된 후의 상태를 도시하며, 도 3c 는 상호 결합된 모든 내측 리드, 지지 리드 및 반도체장치가 와이어 본딩 공정의 완료후 조립 스테이지로부터 제거된 상태를 도시한다.
도 4 는 본 발명의 제 2 실시예에 따른 수지 봉지형 반도체장치의 각각의 구성품의 배치를 도시하는, 몰딩부를 투과하여 도시된 개략적인 평면도이다.
도 5 는 도 2 에 도시된 선 A-A′을 따라서 취해진 단면도이다.
도 6 은 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체장치의 제조 공정을 설명하는 3 개의 도면으로 이루어진 것으로, 도 6a 는 내측 리드, 지지 리드, 및 반도체 소자가 스테이지에 위치된 상태를 도시하며, 도 6b 는 금속 세선과 지지 와이어가 와이어 결합된 후의 상태를 각각 지시하고, 도 6c 는 상호 결합된 모든 내측 리드, 지지 리드 및 반도체 소자가, 본딩 공정의 완료 후 조립 스테이지로부터 제거된 상태를 도시한다.
도 7 은 본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치의 각각의 구성품의 배치를 도시하는, 몰딩부를 투과하여 도시된 개략적인 평면도이다.
도 8 은 도 3 에 도시된 선 A-A′을 따라서 취해진 단면도이다.
도 9 는 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체장치의 제조 공정을 설명하는 3 개의 도면으로 이루어진 것으로, 도 9a 는 내측 리드, 지지 리드, 및 반도체 소자가 스테이지에 위치된 상태를 도시하며, 도 9b 는 금속세선과 지지 와이어가 서로 와이어 본딩된 후의 상태를 지시하고, 도 9c 는 상호 결합된 모든 내측 리드, 지지 리드, 및 반도체 소자가, 와이어 본딩 공정의 완료 후 스테이지로부터 제거된 상태를 도시한다.
도 10 은 본 발명의 제 4 실시예에 따른 수지 봉지형 반도체장치의 각각의 구성품의 배치를 도시하는, 몰딩부를 투과하여 도시된 개략적인 평면도이다.
도 11 은 도 4 에 도시된 선 A-A′을 따라서 취해진 단면도이다.
도 12 는 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체장치의 제조 공정을 설명하는 3 개의 도면으로 이루어진 것으로, 도 12a 는 내측 리드, 지지 리드, 및 반도체 소자가 스테이지에 위치된 상태를 도시하고, 도 12b 는 금속세선과 지지 와이어가 서로 와이어 본딩된 후의 상태를 지시하며, 도 12c 는 상호 결합된 모든 내측 리드, 지지 리드 및 반도체 소자가, 와이어 본딩 공정의 완료 후 스테이지로부터 제거된 상태를 도시한다.
도 13 은 종래 기술의 수지 봉지형 반도체장치의 각각의 구성품의 배치를 도시하는, 몰딩부를 투과하여 도시된 개략적인 평면도이다.
도 14 는 도 13 에 도시된 선 A-A′을 따라서 취해진 단면도이다.
도 15 는 접착 테이프의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 반도체 소자 20, 120 : 전극
121, 321, 421 : 지지 영역 30, 130, 230, 430 : 내측 리드
131, 331, 431 : 지지 리드 132, 332 : 지지 와이어 고정부
133, 333 : 지지부 140, 240, 440 : 금속세선
50, 150 : 몰딩 수지 60, 160 : 외측 리드
61, 161 : 리드 70, 170 : 땜납부
80, 180 : 접착 테이프 81, 181 : 접착층
190 : 스테이지 190a : 오목부
이하, 첨부된 도면을 참조하여 본 발명에 따른 몇몇 바람직한 실시예들을 가지고 수지 봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법에 관하여 상세히 설명하도록 한다. 하기에서는, 실질적으로 동일한 기능을 갖는 본 발명의 구성요소에 대해서는 그에 대한 중복 설명을 피하기 위해서 동일한 참조 번호를 사용하였다.
제 1 실시예
먼저, 본 발명의 제 1 실시예에 따른 수지 봉지형 반도체장치(100)의 구성을 도 1 및 도 2 을 참조하여 기재한다.
도 1 및 도 2 에 도시된 바와 같이, 수지 봉지형 반도체장치(100)는 몰딩 수지(150)를 사용하여 반도체 소자(110)를 몰딩함으로써 형성된다. 다수의 전극(120)은 대략적으로 중앙 영역, 즉 반도체 소자(110)의 표면상의 중앙선을 따라서 배치된다. 알루미늄과 같은 도전성 재료로 제조된 전극(120)은 전기 신호의입출력 단자에 대응하여 배치된다. 도 1 에 도시된 실시예에서, 열 여섯 개의 전극이 두 선을 형성하도록 반도체 소자의 표면에 배치되고, 선 각각은 여덟 개의 전극을 포함한다. 말할 필요도 없이 전극의 수 및 이들의 위치는 설계에 관한 문제이고 반도체장치의 소정 용도에 따라서 결정될 수 있다. 따라서, 이들은 본 실시예에 의해서 한정되는 것은 아니다.
상기 열 여섯 개의 전극(120)의 각각에 대응하여, 열 여섯 개의 리드(161)가 제공되고, 이들의 각각의 여덟 개는 갈매기의 펼쳐진 날개와 같이 좌측 및 우측으로 신장되고, 이에 의해서 소형 아웃라인 패키지(small outline package; SOP)구조가 이루어지게 된다. 각각의 리드(161)는 철과 구리와 같은 도전성 재료로 제조되고, 몰딩 수지로부터 외측으로 돌출하는 외측 리드(160)와 몰딩 수지의 내측으로 신장하는 내측 리드(130)를 포함한다.
도 1 및 도 2 에 도시된 바와 같이, 내측 리드(130)는 반도체 소자(110) 표면상의 대략적인 중앙 영역까지 지나서 신장하여 상기한 바와 같이 중앙 영역에 배치된 전극(120)에 각각 접속된다. 전극(120)과 내측 리드(130)는, 금과 같은 우수한 작업성을 갖는 도전성 재료로 만들어진 금속세선(fine metal wire;140)에 의해 서로 각각 접속된다. 전기 신호의 우수한 전도를 위하여 금 또는 은 도금이 내측 리드(130)와 금속세선(140) 사이의 접속부에 도포된다. 본 실시예에서는, 전형적으로 종래 기술에서 사용된 접착 테이프가 내측 리드(130)를 반도체 소자(110)의 표면에 고정하는데 사용되지 않고 있음을 주목해야 한다. 접착 테이프를 사용하지 않아도 되는 이유에 대해서는 후술하도록 한다.
외측 리드(160)는 외부 소자(도시 안됨)와의 접속에 적절한 모양을 갖도록 구부러진다. 도 2 에 도시된 예에서, 외측 리드(160)는 계단형으로 하방으로 구부러지고, 땜납부(170)는 외부 인쇄 회로 기판에 제공된 전극 등과의 접속을 위해서, 구부러진 외측 리드(160)의 선단부에 제공된다.
또한, 제 1 실시예의 한 특징은 반도체 소자(110)의 지지 구조가 전기 신호용 회로 배선으로부터 분리된다는 것이다. 즉, 본 실시예에서, 지지 영역(121)은 반도체 소자(110)의 상면에 형성되고 지지 와이어(141)에 의해서 지지 리드(131)의 지지 와이어 고정부(132)에 접속된다. 지지 와이어 고정부(132)는 그 지지부(133)에 의해서 지지된다. 이러한 구성으로, 반도체 소자(110)는 종래 기술에서 사용된 어떠한 접착 테이프의 사용 없이도, 반도체 소자(110)가 수지로 몰딩되기 전의 불안정한 기간에서조차도 안정하게 지지될 수 있다.
지지 영역(121)은 전극(120)에서와 같은 동일한 방식으로 알루미늄과 같은 도전성 재료로 형성된다. 지지 영역(121)은 반도체 소자(110)의 표면상의 어느 곳에라도 위치될 수 있다. 그러나, 지지 영역(121)은 반도체 소자(110)의 전기 신호용 배선 구조, 예컨데 전극(120), 내측 리드(130) 등과 어떠한 간섭도 야기하지 않도록 배치되어야만 한다. 이러한 관점에서, 도 1 및 도 2 에 도시된 바와 같은 예에서, 지지 영역(121)은 중앙선에 수직인 반도체 소자(110)의 상부측과 하부측을 따라서 형성된다(도1 참조). 말할 필요도 없이, 이는 단지 예시적인 것일 뿐이므로, 본 발명은 이에만 한정되는 것은 아니다. 지지영역(121)의 재료는 전극(120)의 재료와 항상 동일하지는 않다. 그러나 이들이 동일 재료로 형성된다면, 지지 영역(121)은 특별한 새로운 장치의 준비 없이 지금까지 사용된 제조 장치를 사용하여 유리하게 형성될 수도 있다.
도 1 및 도 2 에 도시된 예에서, 지지 리드(131)는, 반도체 소자(110)의 단변(shorter side)방향, 즉 중앙선에 수직인 방향으로 신장하는 지지 영역(121)에 일반적으로 평행하게 신장하도록 배치된다. 이러한 구성으로, 반도체 소자(110)의 단변을 따라서 배열된 다수의 포인트를 통하여 지지영역(121)을 지지 리드(131)에 접속시킬 수 있다.
본 실시예에서, 지지 영역(121)과 지지 리드(131)를 서로 접속시켜주는 지지 와이어(141)는, 금속세선(140)과 동일한 질과 구조를 갖는다. 도시된 예에서, 여덟 개의 각 지지 와이어(141)는 지지 영역(121)과 지지 리드(131)의 신장 방향, 즉 반도체 소자(110)의 상부 및 하부의 단변을 따라서 배치된다. 사용된 지지 와이어(141)의 재료, 수, 및 직경은, 전기 신호 전송 용도의 금속세선(140)에 예기치 않게 발생되는 쇼크(shock) 또는 외력에 의해서 야기되는 손상을 감소시키도록 결정될 수도 있다. 금속세선(140)과 동일한 질과 구조를 갖는 지지 와이어(141)가 사용되면, 지지 와이어(141)는 금속세선(140)에 대해 사용된 동일한 와이어 본딩 기계에 의해서 유리하게 와이어 본딩될 수 있다.
다음에, 도 3 을 참조하여 상기한 수지 봉지형 반도체장치(100)의 제조 공정을 설명한다. 먼저, 반도체 소자(110), 내측 리드(130), 및 지지 리드(131)를 수지로 성형하기 전에 이들의 위치를 결정한다. 이를 위하여, 소정 깊이의 오목부(190a)를 구비하는 조립 스테이지(190)를 준비한다. 그리고 나서, 반도체 소자(110)를 스테이지(190)의 오목부(190a)에 위치시킨다. 이러한 스테이지에 올 때까지, 전극(120) 및 지지 영역(121)은 반도체(110)의 표면에 미리 형성된다고 가정한다. 이후에, 내측 리드(130) 및 지지 리드(131)는, 그들 각각의 바닥면이 반도체 소자(110)의 표면보다 높게 유지되도록 배치한다. 이는 반도체 소자(110)가 내측 리드(130) 및/또는 지지 리드(131)의 예단부와 접촉함으로써 손상되는 것을 방지하기 위한 것이다.
다음에, 반도체 소자(110) 상에 형성된 전극(120)과 내측 리드(130)는 금속세선(140)을 사용하여 일대일로 와이어 본딩한다. 또한, 반도체 소자(110) 의 비활성 영역에 형성된 지지 영역(121)과, 지지 리드(131)의 선단부에 있는 지지 와이어 고정부(132)를 지지 와이어(141)를 사용하여 와이어 본딩한다. 이러한 실시예의 특징은 지지 와이어(141)가 금속세선(140)과 통일한 질과 직경을 갖는다는 것이다. 이러한 구성으로, 와이어 본딩 공정은 실질적으로 동일한 와이어 본딩 기계를 사용하여 수행할 수 있어서, 제조비가 감소되게 할 수 있다. 또한, 도 3c 에 도시된 바와 같이, 지지 와이어(141)의 높이는 금속세선의 높이보다 높이차 (d) 만큼 더 낮게 되어 있다. 이러한 구조에서, 특정 쇼크가 외부에서 반도체장치에 인가될지라도, 이러한 쇼크는 낮게 위치된 지지 와이어(141)에 의해서 우선적으로 흡수되어서, 금속세선 및 내측 리드(130)가 직접적으로 쇼크를 받는 것이 방지된다.
와이어 본딩의 순서는 어떠한 문제도 야기하지 않는다. 즉, 전극(120)과 내측 리드(130) 사이에 제 1 와이어 본딩을 수행하고 나서, 지지 영역(121)과 지지 와이어(131) 사이에 제 2 와이어 본딩을 수행하거나, 또는 역으로 수행하는 것이 가능할 수 있다. 최근에, 반도체 소자의 특성, p-n 접합의 신뢰도 등에 대한 열적 영향을 고려할 때, 열 압착 본딩시의 온도를 낮추기 위해 초음파가 열 압착 본딩과 함께 종종 사용된다. 결국, 다른 방법, 예컨데, 열 압착 본딩법, 초음파법 등이 본 발명에 따른 반도체장치 조립에 적용될 수 있다. 또한, 전극과 지지 영역 사이의 와이어 본딩이 다른 방식으로 수행될지라도, 그 결과에는 영향을 미치지 않는다.
도 3c 는 반도체 소자(110), 내측 리드(130), 및 지지 리드(131)가 상기 방법에 따른 와이어 본딩에 의해서 서로 접속된 후에 조립 스테이지(190)로부터 제거된 구조를 도시한다. 종래 기술의 방법에서는, 이러한 스테이지에서, 반도체 소자(110)는 도 14 및 도 15 에 도시된 바와 같이 배치된 접착 테이프에 의해서 몰딩될때까지 지지된다. 그러나, 본 실시예에서는, 접착 테이프 대신에, 각각 충분한 강도와 직경을 갖는 다수의 지지 와이어(141)를 사용하므로, 반도체 소자(110)는 에폭시 수지와 같은 몰딩 수지(150)에 의해서 몰딩될때까지 안정하고 일정한 위치에 유지될 수 있다.
본 실시예에 사용된 SOP 구조를 완료하기 위해서, LSI 패키지는 트리밍(trimming) 공정을 통하여 리드 프레임(도시 안됨) 으로부터 절단되고, 외측 리드(160)와 접속된 타이바(tiebar;도시 안됨) 또한 절단되어, 패키지를 서로로부터 고립시킨다. 지지 리드(131) 또한 외측 리드(160)에서와 동일한 방식으로 서로 고립된다. 그러나, 지지 리드가 그의 몰딩 전에 반도체 소자(110)의 위치를 안정하고 일정하게 유지하는 그 역할을 이미 완료했기 때문에, 몰딩 수지(150)로부터 돌출하는 그 잔여부는 절단될 수도 있다. 그러나, 필요하다면, 잔여부는 LSI를 유지하고 이송하는데 사용되는 필요한 길이를 남기도록 절단될 수도 있다. 성형 공정에서, 외측 리드(160)는 소정의 형상으로 구부러지고 그의 선단부에는 외부에 인쇄된 회로 기판에 형성된 전극과 접속하는데 사용되는 땜납부(170)가 제공된다. 본 발명에 따른 수지 봉지 반도체장치(100)는 상기한 바와 같은 제조 공정에 의해서 완료될 수 있다.
제 2 실시예
이하, 본 발명의 제 2 실시예에 따른 수지 봉지형 반도체장치(200)의 구성을 도 4 및 도 5를 참조하여 설명한다. 반도체장치(200)의 기본 구성은 도 1 및 도 2 를 참조하여 전술한 본 발명의 제 1 실시예에 따른 반도체장치(100)와 실질적으로 유사하다.
도 4 및 도 5 에 도시된 바와 같이, 수지 봉지형 반도체장치(200)의 특징은, 금속 세선(240)이 접속되는 선형 리드(230)의 선단이, 지지 와이어(141)가 접속되는 지지 리드(131)보다 더 높은 위치를 취하도록 만들어진다는 것이다. 이를 위하여, 내측 리드(230)는 다른 계단부(235)를 형성하도록 구부러진다.
더욱 상세히는, 이러한 구조에서, 반도체 소자(110)의 상면으로부터 지지 리드(131)의 상면까지의 간격(m)은 반도체 소자(110)의 상면으로부터 내측 리드(230)의 상면까지의 간격(M)보다 더 작게 만들어질 수 있다. 이러한 구성에서, 지지 리드(131)와 지지 영역(121)을 접속하는 지지 와이어(141)의 길이는 반도체 소자(110)의 상면에 있는 전극(120)과 내측 리드(230)를 접속하는 금속세선(240)의 길이와 비교할 때 더 짧게 만들어질 수 있다. 이러한 짧은 지지 와이어(141)에 의한, 반도체 소자(110)와 지지 와이어(141) 사이의 접속은, 본 발명의 제 1 실시예의 반도체 소자 및 지지 와이어 사이의 접속과 비교할 때 외력 또는 쇼크가 가해지더라도 당연히 더 안정하게 된다. 또한, 이러한 구성으로, 반도체 소자(110)가 지지 와이어(141)에 의해서만 실질적으로 지지될 때, 금속세선(140)에 의해서 부분적으로 전달된 하중(도1 참조)은 도 1 내지 도3 에 도시된 본 발명의 제 1 실시예에 사용된 구조와 비교할 때 훨씬 감소된다. 상기로부터 이해될 때, 반도체장치에 예기치 않게 인가된 힘 또는 쇼크에 의해서 야기되는 응력의 대부분은 짧은 지지 리드(141)에 의해서 우선적으로 받아들여져서, 금속세선(240)과 내측 리드(230)는 힘 또는 쇼크로부터 더욱 안정하고 효율적으로 보호된다.
다음으로, 도 6 을 참조하여, 본 발명의 제 2 실시예에 따른 수지 봉지형 반도체장치(200)의 제조 단계를 설명한다. 제조 공정은 도 3 을 참조하여 본 발명의 제 1 실시예에 관련하여 기재된 것과 기본적으로 유사하다.
본 제조 공정의 특징은, 전술한 바와 같이 또 도 6 에 도시된 바와 같이, 금속세선(240)이 접속되는 내측 리드(230)의 선단이 지지 와이어(141)가 접속되는 지지 리드(131)의 위치보다 더 높은 위치를 취하는데 있다. 이를 위하여, 스테이지(190)에서 와이어 본딩 처리를 하기 전에, 내측 리드(230)는 소정의 계단부(235)를 형성하도록 미리 구부러진다.
도 6c 는 본 발명에 따른 와이어 본딩에 의해서 반도체 소자(110), 내측 리드(230), 및 지지 리드(131)가 서로 접속된 후 조립 스테이지(190)로부터 제거된 구조를 도시한다. 이러한 도면에 도시된 바와 같이, 반도체 소자(110)는, 금속세선(240)보다 더 짧은 지지 와이어(141)에 의해서 지지된다. 따라서, 반도체 소자(110)는, 본 발명의 제 1 실시예에 관하여 도 3c 에 도시된 경우와 비교하여 더 안정한 자세를 유지하면서 지지될 수 있다. 본 발명의 제 2 실시예에 따른 수지 봉지형 반도체 소자(200) 는 상기한 바와 같은 제조 단계를 통하여 완료된다.
제 3 실시예
이하, 본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치(300)의 구성을 도 7 및 도 8 을 참조하여 설명한다. 본 반도체장치(300)의 기본 구성은 본 발명의 제 1 실시예에 따른 반도체장치(100)와 실질적으로 유사하다.
본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치(300)의 특징은, 도 7 및 도 8 에 도시된 바와 같이, 지지 와이어(341)가 금속세선의 직경보다 실질적으로 더 큰 직경을 가지며, 지지 와이어(341)의 수가 감소된다는 것이다.
상기한 바와 같은 구조에서, 반도체 소자(110)는, 지지 와이어(141)의 직경이 금속세선(140)의 직경과 동일한 제 1 실시예의 경우와 비교하여 소수의 지지 와이어(341)로 지지될 수 있다. 또한, 이것은 지지 와이어(341)용 지지 영역(321)이 더 좁게 만들어질 수 있게 하며, 반도체 소자가 대규모 집적 회로이고 좁은 지지 영역(321)만이 그 안에서 허용될지라도, 소자(110)는 지지 와이어(341)에 의해서 적절한 강도로 안정하게 지지될 수 있다.
다음으로, 도 9 을 참조하여 본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치(300)의 제조 단계를 설명한다. 이러한 제조 공정은 본 발명의 제 1 실시예에 따른 반도체장치(100)에 관련하여 기재된 것과 기본적으로는 유사하다.
이러한 제조 공정의 특징은, 전술한 바와 같이 또 도9 에 도시된 바와 같이, 지지 와이어(341)가 금속세선(140)보다 실질적으로 더 큰 직경을 갖는다는 것이다. 즉, 지지 리드(331)의 지지 와이어 고정부(332) 및 지지 영역(121)은 제 1 실시예에 사용된 지지 와이어(141)보다 실질적으로 더 큰 직경을 갖는 지지 와이어(341)를 가지고 접속된다. 이 경우에, 지지 와이어(341)의 재료 특성이 금속세선(140)의 특성과 동일하게 되면, 본딩 기기(모세관)의 와이어 주입 직경만을 변경하여 다른 직경을 갖는 두 종류의 와이어에 사용될 수 있다. 이것은 제조비의 증가를 억제하는데 분명하게 기여한다.
도 9c 는 반도체 소자(110), 내측 리드(130), 및 지지 리드(331)가 상기한 발명에 따른 와이어 본딩에 의해서 서로 접속된 후 조립 스테이지(190)로부터 제거된 구조를 도시한다. 도면에 도시된 바와 같이, 반도체 소자(110)는 금속세선(140)보다 더 두꺼운 지지 와이어(341)에 의해서 지지된다. 따라서, 반도체 소자(110)는 도 3 에 도시된 본 발명의 제 1 실시예의 경우와 비교하여 더욱 안정된 위치를 유지하면서 지지될 수 있다. 본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치(300)는 상기한 제조 단계를 통하여 완료된다.
제 4 실시예
이하, 본 발명의 제 4 실시예에 따른 수지 봉지형 반도체장치(400)의 구조를 도 10 및 도 11 을 참조하여 설명한다. 이러한 반도체장치(400)의 기본적인 구조는 본 발명의 제 2 실시예에 따른 반도체장치와, 본 발명의 제 3 실시예에 따른 반도체장치를 결합하여 달성될 수 있다.
도 10 및 도 11 에 도시된 바와 같이, 수지 봉지형 반도체장치(400)의 특징은, 금속세선(440)이 접속되는 내측 리드(430)의 선단이 지지 와이어(441)가 접속된 지지 리드(431)의 위치보다 더 높은 위치를 취하도록 만들어진다는 것이다. 이를 위하여, 내측 리드(430)는 다른 계단부(435)를 형성하도록 구부러진다. 상기 장치(400)의 다른 특징은, 지지 와이어(441)의 직경이 금속세선(440)의 직경보다 실질적으로 더 크게 만들어져, 지지 와이어(441)의 수가 감소될 수 있다는 것이다.
이러한 구조로, 반도체 소자(110)의 상면으로부터 지지 리드(431)의 상면까지의 간격(m)은 반도체 소자(110)의 상면으로부터 내측 리드(430)의 상면까지의 간격(M)과 비교할 때 더 짧게 만들어질 수 있다. 이러한 구성으로, 지지 리드(431)를 지지 영역(421)에 접속하는 지지 와이어(441)의 길이는 반도체 소자(110)의 표면에 있는 전극(120)을 내측 리드(430)에 접속하는 금속세선(440)의 길이와 비교하여 더 짧게 만들어질 수 있다. 이와 같이 지지 와이어(441)를 짧게 함으로써, 반도체 소자(110)와 지지 와이어(441)사이의 접속은, 본 발명의 제 1 실시예의 지지 와이어(441)와 반도체 소자(110) 사이의 접속과 비교할 때, 예기치 않게 인가된 외력 또는 쇼크에 대하여 당연히 더 강하고 안정하게 된다. 또한, 이러한 구성으로, 반도체 소자(110)가 상기 제 2 실시예와 동일한 방식으로 지지 와이어(441)에 의해서만 실질적으로 지지되므로, 금속세선(140;도 1 내지 도 3 참조)에 의해서 부분적으로 전달된 하중은 제 1 실시예에서 사용된 구조와 비교하여 매우 감소된다.
또한, 상기에서 이해되는 바와 같이, 반도체장치에 예기치 않게 인가된 힘 또는 쇼크에 의해서 야기된 대부분의 응력은 짧은 지지 리드(441)에 의해서 우선적으로 받아들여져서, 금속세선(440) 및 내측 리드(430)는 제 1 실시예와 비교하여 힘 또는 쇼크로부터 더욱 안정하고 효율적으로 보호된다.
상기한 바와 같이, 지지 와이어(441)의 직경은 금속세선(440)의 직경보다 실질적으로 더 크게 만들어지므로, 제 3 실시예의 경우와 같이 반도체 소자(110)용 지지 와이어(441)의 수는, 지지 와이어(141)와 금속세선(140)이 동일한 직경을 갖는 제 1 실시예와 비교하여 감소될 수 있어서, 지지 영역(421)은 더 작게 만들어질 수 있다. 따라서, 반도체 소자(110)가 대규모 집적 회로이고 좁은 지지 영역(421)만이 허용될 때조차도, 상기 소자(110)는 적절한 강도를 가지고 안정하게 지지될 수 있다.
다음으로, 도 12 을 참조하여, 본 발명의 제 4 실시예에 따른 수지 봉지형 반도체장치의 제조 단계를 설명한다. 이러한 제조 공정은 본 발명의 제 1 실시예에 따른 반도체장치(100)와 관련하여 기재된 것과 기본적으로는 유사하다.
이러한 제조 공정의 특징은, 전술한 바와 같은 또 도 12 에 도시된 바와같이, 금속세선(440)이 접속되는 내측 리드(430)의 선단이, 지지 와이어(141)가 접속되는 지지 와이어(432)의 위치보다 더 높은 위치를 취하는데 있다. 이를 위해서, 스테이지(190)에서 와이어 본딩 처리를 하기 전에, 내측 리드(430)는 소정의 계단부(435)를 형성하도록 미리 구부러진다.
이러한 제조 공정의 다른 특징은, 전술한 바와 같이 또 도 12 에 도시된 바와 같이, 지지 와이어(441)가 금속세선(440)의 직경보다 실질적으로 더 큰 직경을 갖는다는 것이다. 즉, 지지 영역(421) 과 지지 리드(431)의 지지 와이어 고정부(432)는, 제 1 실시예에 사용된 지지 와이어(141)의 직경보다 실질적으로 더 큰 직경을 갖는 지지 와이어(441)에 접속된다. 이러한 경우에, 지지 와이어(441)의 재료 특성이 금속세선(440)의 재료와 동일하면, 동일한 본딩 기계가 본딩 기구(모세관)의 와이어 주입 직경만을 변경하여 다른 직경을 갖는 두 종류의 와이어에 사용될 수 있다. 이는 제조비의 증가를 억제하는데 분명하게 기여한다.
도 12c 는 반도체 소자(110), 내측 리드(430), 및 지지 리드(431)가 본 발명에 따른 와이어 본딩에 의하여 서로 접속된 후 스테이지(190)로부터 제거된 구조를 도시한다. 이러한 도면에 도시된 바와 같이, 반도체 소자(110)는 금속세선(440)보다 더 짧고 더 두꺼운 지지 와이어(441)에 의해서 지지된다. 따라서, 반도체 소자(110)는 지금까지 도시된 어떠한 지지 상태와 비교하여 더욱더 안정한 자세를 유지하면서 지지될 수 있다. 본 발명의 제 3 실시예에 따른 수지 봉지형 반도체장치(400)는 상기한 제조 단계를 통하여 완료된다.
지금까지, 본 발명에 따른 수지 봉지형 반도체장치의 몇 가지 바람직한 실시예들을 첨부된 도면을 참조하여 상세하게 설명하였다. 말할 필요도 없이, 이러한 실시예는 단지 예시적인 것일 뿐이고, 이에 의해서 본 발명이 한정되는 것은 결코 아니다. 따라서, 당업자가 첨부된 특허 청구 범위에 열거된 기술적 사상의 범주 내에서 본 발명의 다양한 변경과 변형예를 만들 수 있다는 것은 명백하며, 이러한 변경 및 변형예는 당연히 본 발명의 기술적 범위에 있어야만 한다.
예컨데, 본 발명은 SOP(small outline package)을 채용하는 반도체장치에 관하여 기재하였지만, 본 발명은 다른 패키지 형태를 사용하는 반도체장치에도 적용될 수 있다.
명세서, 청구 범위, 도면 및 요약서를 포함하는 일본 특허 출원 공개 공보 9-254235 의 전체가 여기에 참고자료로 일체화되었다.
전술한 바와 같이 본 발명에 따른 반도체 소자는 다른 리드와 간섭을 야기하지 않도록 배치된 지지 리드에 의해서 지지되고 지지 와이어의 도움으로 반도체 소자 상의 비활성 영역에 접속된다. 이러한 구성으로, 수지 몰딩전에 반도체 소자를 지지하기 위한 어떠한 접착 테이프도 불필요하므로, 접착 테이프에 증착되거나/또는 흡수된 수분에 관련하는 불리한 효과가 제거될 수 있고 제조의 신뢰성이 개선될 수 있다. 또한, 본 발명에 따라서, 지지 와이어의 고도 및 길이는 낮추어지며 짧아져서, 반도체 소자는 더욱 강하고 안정하게 지지될 수 있다. 외부 응력은 지지 리드에 의해서 우선적으로 받아들여지므로, 내측 리드는 응력으로부터 보호될 수 있다. 또한, 동일한 와이어 본딩 기계가 금속세선과 지지 와이어의 와이어 본딩에 역시 사용될 수 있어서, 지지 와이어를 본딩하는데 독점적으로 사용되는 본딩 기계가 필요하지 않음으로서, 제조비는 최소로 감소된다. 지지 와이어의 수가 조절될 수 있어서, 반도체 소자는 그 물리적 치수에 관계없이 지지될 수 있다. 또한, 반도체 소자가 대규묘 집적 회로이고 좁은 지지 영역만이 이용 가능할지라도, 이러한 소자는 적절한 강도를 가지고 안정하게 지지될 수 있다.

Claims (11)

  1. 반도체 소자의 표면에 형성된 다수의 전극;
    내측 리드와 외측 리드를 각각 포함하는 다수의 리드;
    상기 전극과 상기 내측 리드를 각각 접속시키는 다수의 금속세선;
    상기 반도체 소자의 표면상의 비활성 영역에 한정된 하나 이상의 지지 영역;
    상기 리드의 어느 것과도 어떠한 간섭도 야기하지 않도록 배치된 하나 이상의 지지 리드; 및
    상기 지지 영역과 상기 지지 리드를 접속시키는 하나 이상의 지지 와이어로 구성되는 것을 특징으로 하는 수지 봉지형 반도체소자.
  2. 제 1 항에 있어서,
    상기 내측 리드는 상기 지지 리드보다 상대적으로 더 높은 위치를 취하도록 위치되는 것을 특징으로 하는 반도체소자.
  3. 제 1 항에 있어서,
    상기 지지 와이어는 상기 금속세선보다 상대적으로 더 낮은 위치를 취하도록 형성되는 것을 특징으로 하는 반도체소자.
  4. 제 1 항에 있어서,
    상기 지지 와이어는 상기 금속세선보다 상대적으로 더 짧은 길이를 갖도록 형성되는 것을 특징으로 하는 반도체소자.
  5. 제 1 항에 있어서,
    상기 금속세선 및 상기 지지 와이어는 실질적으로 동일한 재료로 제조되는 것을 특징으로 하는 반도체소자.
  6. 제 1 항에 있어서,
    상기 금속세선 및 상기 지지 와이어는 실질적으로 동일한 직경을 갖는 것을 특징으로 하는 반도체소자.
  7. 제 1 항에 있어서,
    상기 지지 와이어는 상기 금속세선보다 실질적으로 더 큰 직경을 갖는 것을 특징으로 하는 반도체소자.
  8. 제 1 항에 있어서,
    상기 전극은 상기 반도체 소자의 중앙선을 따라서 배치되며, 상기 내측 리드들의 각 선단부는 상기 전극의 선을 따라서 배치되고, 상기 지지 리드는 상기 중앙선에 수직인 선을 따라서 배치되는 것을 특징으로 하는 반도체소자.
  9. 제 1 항에 있어서,
    상기 지지 리드는 상기 중앙선에 수직인 측면을 따라서 신장하는 지지 와이어 고정부와, 상기지지 와이어 고정부를 지지하는 지지부를 포함하는 것을 특징으로 하는 반도체소자.
  10. 반도체 소자에 배치된 다수의 전극, 내측 리드를 각각 포함하는 다수의 리드, 및 상기 전극과 상기 내측 리드를 각각 접속시키는 다수의 금속세선을 포함하는 수지 봉지형 반도체장치를 제조하는 방법에 있어서,
    반도체 소자를 위치시키기 위하여 조립 스테이지에 제공된 오목부에 상기 반도체 소자를 세팅하는 단계;
    상기 내측 리드와 지지 리드가 상기 반도체 소자의 표면상으로부터 소정 간격으로 떨어져 있도록 내측 리드와 지지 리드를 배치하는 단계;
    금속세선을 사용하여, 상기 내측 리드와 상기 전극을 서로 접속시키고, 비활성 영역에 형성된 지지 영역과 상기 지지 리드를 지지 와이어로 접속시키는 단계; 및
    몰딩에 의해서 상기 반도체 소자를 소정의 수지로 봉지하는 단계로 구성되는 것을 특징으로 하는 수지 봉지형 반도체장치 제조방법.
  11. 제 10 항에 있어서,
    상기 내측 리드가 상기 지지 리드보다 더 높은 위치를 취하도록 위치시키는단계를 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.
KR1019980019511A 1997-09-03 1998-05-28 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법 KR100355639B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP25423597A JP3468447B2 (ja) 1997-09-03 1997-09-03 樹脂封止型半導体装置及びその製造方法
JP97-254235 1997-09-03

Publications (2)

Publication Number Publication Date
KR19990029209A KR19990029209A (ko) 1999-04-26
KR100355639B1 true KR100355639B1 (ko) 2002-11-18

Family

ID=17262155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019511A KR100355639B1 (ko) 1997-09-03 1998-05-28 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법

Country Status (2)

Country Link
JP (1) JP3468447B2 (ko)
KR (1) KR100355639B1 (ko)

Also Published As

Publication number Publication date
JPH1187603A (ja) 1999-03-30
JP3468447B2 (ja) 2003-11-17
KR19990029209A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US5770888A (en) Integrated chip package with reduced dimensions and leads exposed from the top and bottom of the package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US6545347B2 (en) Enhanced leadless chip carrier
US6080264A (en) Combination of semiconductor interconnect
KR0149798B1 (ko) 반도체 장치 및 그 제조방법과 리드프레임
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
US6414391B1 (en) Module assembly for stacked BGA packages with a common bus bar in the assembly
US6307257B1 (en) Dual-chip integrated circuit package with a chip-die pad formed from leadframe leads
US8097495B2 (en) Die package with asymmetric leadframe connection
KR940007649B1 (ko) 반도체 패키지
JP2001313363A (ja) 樹脂封止型半導体装置
JPH11251355A (ja) 集積回路用のワイヤーボンドされたパッケージの方法と装置
US6955941B2 (en) Methods and apparatus for packaging semiconductor devices
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP2007521643A (ja) 受動デバイスを有するリードフレーム
US20040056338A1 (en) Near chip size semiconductor package
US6590279B1 (en) Dual-chip integrated circuit package and method of manufacturing the same
US6753597B1 (en) Encapsulated semiconductor package including chip paddle and leads
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
JPH0722454A (ja) 半導体集積回路装置
US5811875A (en) Lead frames including extended tie-bars, and semiconductor chip packages using same
KR100355639B1 (ko) 수지봉지형 반도체소자 및 그를 이용한 반도체장치의 제조방법
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JP3250992B2 (ja) 積層チップパッケージ
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee