JP4373121B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4373121B2 JP4373121B2 JP2003112452A JP2003112452A JP4373121B2 JP 4373121 B2 JP4373121 B2 JP 4373121B2 JP 2003112452 A JP2003112452 A JP 2003112452A JP 2003112452 A JP2003112452 A JP 2003112452A JP 4373121 B2 JP4373121 B2 JP 4373121B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- substrate
- wiring pattern
- cavity
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には樹脂基板内に半導体チップを埋設した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置にはＱＦＰ、ＢＧＡ等の、基板に単一の半導体チップを搭載した製品の他に、ＭＣＭ、ＭＣＰのように一つのパッケージに複数の半導体チップを平面的に配置したり、半導体チップを積み重ねて配置した製品があり、最近は、キャパシタや抵抗といった回路部品を合わせて搭載することによって複合化された製品が提案されてきている。
【０００３】
また、配線基板に半導体チップを搭載する方法として、配線基板を多層に形成し、配線基板にキャビティを設けて、キャビティに半導体チップを搭載することにより薄型化、小型化を図る方法がある。本出願人は配線基板に半導体チップを収容するキャビティを設け、キャビティ内でフリップチップ接続により半導体チップを搭載して薄型に形成した電子部品用パッケージについて提案した（特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２９１８００号公報
【０００５】
【発明が解決しようとする課題】
上記のように配線基板のキャビティに半導体チップを収容して形成した半導体装置は、好適に薄型化、小型化を図ることができる。しかしながら、キャビティに半導体チップを収容して形成した従来の半導体装置では、半導体チップをキャビティ内に搭載した後、キャビティに樹脂をポッティングしたり、キャビティの開口部を蓋によって閉止したりして半導体チップを封止している。したがって、従来の配線基板において半導体チップを搭載するために開口させて設けた半導体チップの搭載領域（キャビティ部分）はそのまま空きスペースとして残され、半導体装置の高集積化あるいは複合化に有効利用されていないという問題があった。
【０００６】
なお、配線基板の内部に半導体チップやキャパシタあるいは抵抗を埋設するようにして形成した半導体装置としては、電気的絶縁層を介して配線パターンを積層して形成し、層間に半導体チップを埋設したり、キャパシタあるいは抵抗を適宜配置に形成して積層構造としたものが考えられている。しかしながら、層間に半導体チップを配置するには、半導体チップと配線パターンとの電気的接続が困難であるし、基板の内部に熱膨張係数の異なる部材が配置されることから、熱応力の緩和が問題になり、半導体装置の信頼性が十分とはいえないという問題がある。
【０００７】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、基板の内部に半導体チップを埋設した半導体装置を容易にかつ確実に製造することができる半導体装置の製造方法を提供するにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、配線パターンが形成されたコア基板をプリプレグを介して積層することにより内層に配線パターンが形成された基板を形成し、該基板にザグリ加工を施して半導体チップを搭載するキャビティを形成するとともに、内層の配線パターンを露出させ、前記キャビティに半導体チップを搭載して、半導体チップと前記内層の配線パターンとを電気的に接続し、前記半導体チップを樹脂により封止して前記基板内に半導体チップが埋設されたコア積層体を形成し、該コア積層体の少なくとも前記半導体チップが搭載された面側の外面の全域に所要の配線パターンを形成する工程を備え、前記キャビティに半導体チップを搭載して、半導体チップと内層の配線パターンとを電気的に接続する際には、１シートに複数の半導体チップや回路部品を搭載した集合基板について処理し、前記コア積層体を形成する際あるいは前記コア積層体に配線パターンを形成する際には、前記集合基板を多数個組み合わせた大判のワークに対して処理を施すことを特徴とする。
【０００９】
また、前記コア積層体の少なくとも半導体チップが搭載された面側の全面にプリプレグを介して銅箔を接合し、銅箔を所定のパターンにエッチングすることにより配線パターンを形成することを特徴とし、また、前記コア積層体の少なくとも半導体チップが搭載された面側の全面に、プリプレグを介して配線パターンが形成された基板を接合することにより配線パターンを形成することを特徴とする。
【００１０】
また、前記キャビティに半導体チップを搭載した後、半導体チップを樹脂により封止することなくコア積層体を形成し、該コア積層体に銅箔あるいは基板をプリプレグを介して接合する際に、該プリプレグにより半導体チップを封止することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、添付図面とともに詳細に説明する。図１は本発明に係る半導体装置の第１の実施形態の構成を示す説明図である。本実施形態の半導体装置は、配線基板１０の内部に半導体チップ３０を埋設するようにして搭載したものである。配線基板１０の内部には半導体チップ３０を収納するキャビティ１２が形成され、半導体チップ３０はキャビティ１２の内底面に接合され、内層に形成されたインナーパターン１４とワイヤボンディングによって電気的に接続されている。１６は半導体チップ３０の樹脂である。
【００１２】
本実施形態の半導体装置の配線基板１０は、両面に配線パターンが形成された樹脂からなるコア基板２０ａ、２０ｂをプリプレグ２２ａを介して積層することによってコア積層体を形成し、コア積層体にザグリ加工を施してキャビティ１２を形成した後、キャビティ１２に半導体チップ３０を搭載し、半導体チップ３０を樹脂１６によって封止した後、コア積層体の両面にプリプレグ２２ｂ、２２ｃを介して銅箔を積層し、銅箔を所定パターンにエッチングして基板の外表面（上下面）に配線パターン１８を形成してなるものである。
【００１３】
半導体チップ３０が樹脂１６によって完全に封止され、基板の外表面の全領域が配線パターン１８を形成する領域として利用されている。こうして、配線基板１０の外表面に実装用の接続端子を形成することも容易に可能となり、配線基板１０の外表面にキャパシタや抵抗といった回路部品を適宜搭載することが可能となって、より複合化された半導体装置として構成することが可能となる。
なお、樹脂１６にはプリプレグと同等の熱膨張係数を備えた樹脂材を使用し、配線基板全体として熱応力が発生しないようにするのがよい。
【００１４】
図２、３は、上記実施形態の半導体装置の製造方法を示す。
図２(a)は、両面に配線パターン２１が形成されたコア基板２０ａ、２０ｂを位置合わせし、プリプレグ２２ａを介して加熱および加圧して一体の基板として形成した状態を示す。
なお、本実施形態においては、多数個取り用の大判の基板をワークとして、この大判の基板に所要の加工を施して最終的に個片の半導体装置としている。図２(a)に示すコア基板２０ａ、２０ｂも大判に形成したものであるが、図では、説明上、大判の基板から形成される半導体装置の一単位部分を示す。以下、同様である。
【００１５】
図２(b)はザグリ加工方法によって、半導体チップ３０を搭載するキャビティ１２を形成した状態を示す。ザグリ加工方法とは、基板の一方の面側（図２では上方）からザグリ加工用の切削刃を回転させながら基板内に進入させ、絶縁層を切削して内層の所要部位を露出させるようにする加工方法である。この実施形態では、基板の外部から切削刃を回転させながら基板内に進入させ、コア基板２０ｂ、プリプレグ２２ａの所要部位を切削・削除して平面形状で矩形状のキャビティ１２を形成する。インナーパターン１４は薄い銅箔によって形成されているから、インナーパターン１４の銅箔を削り取らないように、インナーパターン１４の位置（深さ位置）を検知しながらザグリ加工する。
【００１６】
本実施形態のように、コア基板２０ａ、２０ｂを積層した後、ザグリ加工によってキャビティ１２を形成する方法は、基板の変形を抑えることができ、信頼性の高い基板として得ることができるという利点がある。キャビティ１２を備えた基板を製造する一般的な方法は、キャビティに対応する部位を窓あけした基板を重ね合わせ、プリプレグを介して加熱および加圧して一体化する方法である。このように窓空けした基板を積層してキャビティを形成する場合はキャビティの周辺での圧着力が弱まるという問題と、下層の基板がキャビティの内側に押し込まれて湾曲した形状になるという問題と、プリプレグを介して基板を積層する際にプリプレグの流れ性が不十分だと、積層した基板間に樹脂の未充填によって隙間が生じたり、プリプレグの流れ性が大きい場合にはキャビティ内に樹脂が滲み出てしまうという問題がある。これに対して、ザグリ加工によってキャビティを形成する方法による場合は、窓あけしない基板を積層するから、基板に圧着力が均等に作用し、積層した基板が確実に接着され、キャビティ部分の変形が生じない。
【００１７】
図２(c)は、キャビティ１２の内底面に半導体チップ３０を接合し、半導体チップ３０とインナーパターン１４とをワイヤボンディングによって接続した状態を示す。なお、本実施形態においては半導体チップ３０とインナーパターン１４とをワイヤボンディングによって電気的に接続しているが、フリップチップ接続によって接続することも可能である。
【００１８】
図２(d)は、キャビティ１２に樹脂１６をポッティングして半導体チップ３０を樹脂１６によって封止し、コア積層体２５を形成した状態である。図のように、樹脂１６はキャビティ１２の開口面と同一高さ面まで充填するようにするのがよい。熱応力を抑えるため、樹脂１６にはコア基板２０ａ、２０ｂを接合しているプリプレグ２２ａと同等の熱膨張係数を備えているもの、好ましくは熱膨張係数が小さいものを使用する。本実施形態の配線基板１０にはコア基板２０ａ、２０ｂおよびプリプレグとして樹脂系材料を使用している。したがって、これらの樹脂系材料としてできるだけ熱膨張係数が近似するものを使用することによって、熱応力の発生を抑えることが可能となる。
【００１９】
本実施形態では、ザグリ加工によってキャビティ１２を形成することにより、基板に変形を生じさせないようにすることができること、キャビティ１２に搭載した半導体チップ３０に対しては樹脂１６によって封止して半導体チップ３０を保護するようにしたことで、コア積層体２５を形成した後、さらにプリプレグを介して銅箔を積層する操作を行う際に半導体チップ３０に作用する応力を低減させることが可能となる。
【００２０】
図３(a)は、コア積層体２５の両面の全面にプリプレグ２２ｂ、２２ｃを介して銅箔１８ｂ、１８ｃを接合した状態である。図３(b)は、次に、銅箔１８ｂ、１８ｃを所定のパターンにエッチングして基板の外表面（上下面）に配線パターン１８を形成した状態である。
図３(c)は、基板にドリル加工あるいはレーザ加工を施して、貫通孔２４を形成し、貫通孔２４の内壁面にスルーホールめっき２６を施して、内層の配線パターン２１と外層の配線パターンとを電気的に導通させた状態である。これによって、基板の内部に搭載された半導体チップ３０と基板の外表面に形成された配線パターン１８とが電気的に接続される。図３(c)に示す半導体装置によれば、基板の外面に形成されている配線パターン１８と電気的に接続して回路部品等を搭載することができ、これによって複合機能を備えた半導体装置として提供することが可能となる。
【００２１】
上述した実施形態においては、キャビティ１２に半導体チップ３０を搭載した後、キャビティ１２に樹脂１６を充填して半導体チップ３０を封止するようにした。これは、半導体チップ３０とインナーパターン１４とをワイヤボンディングによって接続しているから、樹脂１６によってボンディングワイヤとともに半導体チップ３０を封止することでワイヤ流れが生じないようにする目的もある。
なお、コア積層体２５の表面を被覆するプリプレグ２２ｃの流れ性が良い場合、半導体チップ３０の厚さが薄く、キャビティ１２の深さが十分に浅い場合には、銅箔１８ｃをプリプレグ２２ｃによってラミネートする際に、プリプレグ２２ｃによってキャビティ１２を封止するようにすることも可能である。
【００２２】
図４は、コア積層体２５にプリプレグ２２ｃを介して銅箔１８ｃを被覆する際に、プリプレグ２２ｃによって、キャビティ１２に搭載された半導体チップ３０を封止して形成した半導体装置の例を示す。半導体チップ３０がプリプレグ２２ｃによって封止され、半導体チップ３０が搭載された領域を含めて、基板の外表面に配線パターン１８が形成されている。
図５はフリップチップ接続によって半導体チップ３０を搭載した例である。フリップチップ接続による場合は、ワイヤ流れの心配がないこと、キャビティ１２を比較的浅く形成することが可能であるから、プリプレグ２２ｃによってキャビティ１２を充填するようにして半導体チップ３０を封止することが容易に可能となる。
このように、プリプレグ２２ｃを利用して半導体チップ３０を封止して基板の外表面に配線パターン１８を形成する場合には、基板に生じる熱応力をできるだけ抑えることができるプリプレグ材を使用するのがよい。
【００２３】
図６は、導体層が８層からなる基板に半導体チップ３０を搭載した半導体装置の例を示す。この半導体装置を構成する基板は、図２、３に示す製造工程において、コア積層体２５を形成した後、コア積層体２５の両面に、プリプレグ２２ｂ、２２ｃを介して両面に配線パターンを形成した基板２０ｃ、２０ｄを積層することによって形成することができる。積層体に貫通孔を形成し、スルーホールめっきを施して内層の配線パターンと外層の配線パターンとを電気的に導通させる方法は上記実施形態における方法と同様である。
【００２４】
なお、上記実施形態においてはコア積層体２５の両面にプリプレグを介して銅箔１８ｂ、１８ｃをラミネートし、あるいは基板２０ｃ、２０ｄを積層して半導体装置を形成したが、コア積層体２５を形成した後、コア積層体２５の表面上に、たとえばビルドアップ法により配線パターンを積層して形成することによって半導体装置とすることも可能である。この場合は、コア積層体２５の両面にさらに配線パターンが積層された配線基板として得ることができ、半導体チップ３０が基板内に埋設された多層の半導体装置として得ることができる。
【００２５】
図７は上述した半導体装置の製造方法において、大判の基板をワークとして製造する方法を示す説明図である。図は、ザグリ加工によって大判の基板４０に、単位基板４０ａごとキャビティ１２を形成した状態を示す。ザグリ加工によってキャビティ１２が形成され、インナーパターン１４が露出する。この後、単位基板４０ａごとに半導体チップ３０を搭載し、ワイヤボンディングし、樹脂によって半導体チップ３０を封止した後に位置決めしてから、基板の両面にプリプレグを介して銅箔をラミネートしてエッチングすることによって、単位基板ごと基板の外表面に配線パターンが形成される。
最後に大判の基板４０を個片の単位基板４０ａごとに切断することにより、図１に示す個片の半導体装置を得ることができる。
【００２６】
このように、大判の基板をワークとしてザグリ加工を施し、エッチング等により配線パターンを形成する処理を施すことにより、基板内に半導体チップ３０が埋設して配置された半導体装置を容易に量産することが可能となる。
とくに、本発明方法のようにザグリ加工により半導体チップ３０を搭載するキャビティ１２を基板に形成して半導体装置とする製造方法は、基板に変形させずにキャビティ１２を形成できる点で、大判の基板を用いて半導体装置を製造する方法としてきわめて効果的である。
【００２７】
なお、上記実施形態においては、一つの半導体装置に一つの半導体チップ３０を搭載した例を示すが、一つの半導体装置に複数の半導体チップ３０を搭載することも可能である。複数の半導体チップ３０を搭載することによって、より複合化した半導体装置として提供することが可能であり、半導体装置に回路部品を搭載することで、さらに複合化された半導体装置として提供することができる。一つの半導体装置内に複数の半導体チップを搭載する方法としては、一つのキャビティ内に複数の半導体チップを搭載することも可能であるし、一つの半導体装置内にザグリ加工によって複数のキャビティを形成し、各々のキャビティに一または複数の半導体チップを搭載するといった方法も可能である。また、基板を加工する際、あるいは基板に半導体チップや回路部品を搭載する際には、１シートに複数の半導体チップや回路部品を搭載した集合基板を形成し、さらにこの集合基板を多数個組み合わせた大判のワークとして作業するといったことも可能である。
【００２８】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、内層に配線パターンが形成された基板にザグリ加工を施すことによって基板を変形させずにキャビティを形成し、かつ内層の配線パターンを露出させることができ、信頼性の高い半導体装置を製造することができるとともに、複合機能を備えた半導体装置を容易に製造することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す説明図である。
【図３】図１に示す半導体装置の製造方法を示す説明図である。
【図４】プリプレグによって半導体チップを封止した半導体装置の構成を示す断面図である。
【図５】フリップチップ接続により半導体チップを搭載した半導体装置の構成を示す断面図である。
【図６】導体層が８層からなる配線基板に半導体チップを搭載した半導体装置の構成を示す断面図である。
【図７】大判の基板を用いて半導体装置を製造する方法を示す説明図である。
【符号の説明】
１０ 配線基板
１２ キャビティ
１４ インナーパターン
１６ 樹脂
１８ 配線パターン
１８ｂ、１８ｃ 銅箔
２０ａ、２０ｂ コア基板
２０ｃ、２０ｄ 基板
２１ 配線パターン
２２ａ、２２ｂ、２２ｃ プリプレグ
２４ 貫通孔
２５ コア積層体
２６ スルーホールめっき
３０ 半導体チップ
４０ 基板
４０ａ 単位基板
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、より詳細には樹脂基板内に半導体チップを埋設した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体装置にはＱＦＰ、ＢＧＡ等の、基板に単一の半導体チップを搭載した製品の他に、ＭＣＭ、ＭＣＰのように一つのパッケージに複数の半導体チップを平面的に配置したり、半導体チップを積み重ねて配置した製品があり、最近は、キャパシタや抵抗といった回路部品を合わせて搭載することによって複合化された製品が提案されてきている。
【０００３】
また、配線基板に半導体チップを搭載する方法として、配線基板を多層に形成し、配線基板にキャビティを設けて、キャビティに半導体チップを搭載することにより薄型化、小型化を図る方法がある。本出願人は配線基板に半導体チップを収容するキャビティを設け、キャビティ内でフリップチップ接続により半導体チップを搭載して薄型に形成した電子部品用パッケージについて提案した（特許文献１参照）。
【０００４】
【特許文献１】
特開２００１−２９１８００号公報
【０００５】
【発明が解決しようとする課題】
上記のように配線基板のキャビティに半導体チップを収容して形成した半導体装置は、好適に薄型化、小型化を図ることができる。しかしながら、キャビティに半導体チップを収容して形成した従来の半導体装置では、半導体チップをキャビティ内に搭載した後、キャビティに樹脂をポッティングしたり、キャビティの開口部を蓋によって閉止したりして半導体チップを封止している。したがって、従来の配線基板において半導体チップを搭載するために開口させて設けた半導体チップの搭載領域（キャビティ部分）はそのまま空きスペースとして残され、半導体装置の高集積化あるいは複合化に有効利用されていないという問題があった。
【０００６】
なお、配線基板の内部に半導体チップやキャパシタあるいは抵抗を埋設するようにして形成した半導体装置としては、電気的絶縁層を介して配線パターンを積層して形成し、層間に半導体チップを埋設したり、キャパシタあるいは抵抗を適宜配置に形成して積層構造としたものが考えられている。しかしながら、層間に半導体チップを配置するには、半導体チップと配線パターンとの電気的接続が困難であるし、基板の内部に熱膨張係数の異なる部材が配置されることから、熱応力の緩和が問題になり、半導体装置の信頼性が十分とはいえないという問題がある。
【０００７】
そこで、本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、基板の内部に半導体チップを埋設した半導体装置を容易にかつ確実に製造することができる半導体装置の製造方法を提供するにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明は次の構成を備える。
すなわち、配線パターンが形成されたコア基板をプリプレグを介して積層することにより内層に配線パターンが形成された基板を形成し、該基板にザグリ加工を施して半導体チップを搭載するキャビティを形成するとともに、内層の配線パターンを露出させ、前記キャビティに半導体チップを搭載して、半導体チップと前記内層の配線パターンとを電気的に接続し、前記半導体チップを樹脂により封止して前記基板内に半導体チップが埋設されたコア積層体を形成し、該コア積層体の少なくとも前記半導体チップが搭載された面側の外面の全域に所要の配線パターンを形成する工程を備え、前記キャビティに半導体チップを搭載して、半導体チップと内層の配線パターンとを電気的に接続する際には、１シートに複数の半導体チップや回路部品を搭載した集合基板について処理し、前記コア積層体を形成する際あるいは前記コア積層体に配線パターンを形成する際には、前記集合基板を多数個組み合わせた大判のワークに対して処理を施すことを特徴とする。
【０００９】
また、前記コア積層体の少なくとも半導体チップが搭載された面側の全面にプリプレグを介して銅箔を接合し、銅箔を所定のパターンにエッチングすることにより配線パターンを形成することを特徴とし、また、前記コア積層体の少なくとも半導体チップが搭載された面側の全面に、プリプレグを介して配線パターンが形成された基板を接合することにより配線パターンを形成することを特徴とする。
【００１０】
また、前記キャビティに半導体チップを搭載した後、半導体チップを樹脂により封止することなくコア積層体を形成し、該コア積層体に銅箔あるいは基板をプリプレグを介して接合する際に、該プリプレグにより半導体チップを封止することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、添付図面とともに詳細に説明する。図１は本発明に係る半導体装置の第１の実施形態の構成を示す説明図である。本実施形態の半導体装置は、配線基板１０の内部に半導体チップ３０を埋設するようにして搭載したものである。配線基板１０の内部には半導体チップ３０を収納するキャビティ１２が形成され、半導体チップ３０はキャビティ１２の内底面に接合され、内層に形成されたインナーパターン１４とワイヤボンディングによって電気的に接続されている。１６は半導体チップ３０の樹脂である。
【００１２】
本実施形態の半導体装置の配線基板１０は、両面に配線パターンが形成された樹脂からなるコア基板２０ａ、２０ｂをプリプレグ２２ａを介して積層することによってコア積層体を形成し、コア積層体にザグリ加工を施してキャビティ１２を形成した後、キャビティ１２に半導体チップ３０を搭載し、半導体チップ３０を樹脂１６によって封止した後、コア積層体の両面にプリプレグ２２ｂ、２２ｃを介して銅箔を積層し、銅箔を所定パターンにエッチングして基板の外表面（上下面）に配線パターン１８を形成してなるものである。
【００１３】
半導体チップ３０が樹脂１６によって完全に封止され、基板の外表面の全領域が配線パターン１８を形成する領域として利用されている。こうして、配線基板１０の外表面に実装用の接続端子を形成することも容易に可能となり、配線基板１０の外表面にキャパシタや抵抗といった回路部品を適宜搭載することが可能となって、より複合化された半導体装置として構成することが可能となる。
なお、樹脂１６にはプリプレグと同等の熱膨張係数を備えた樹脂材を使用し、配線基板全体として熱応力が発生しないようにするのがよい。
【００１４】
図２、３は、上記実施形態の半導体装置の製造方法を示す。
図２(a)は、両面に配線パターン２１が形成されたコア基板２０ａ、２０ｂを位置合わせし、プリプレグ２２ａを介して加熱および加圧して一体の基板として形成した状態を示す。
なお、本実施形態においては、多数個取り用の大判の基板をワークとして、この大判の基板に所要の加工を施して最終的に個片の半導体装置としている。図２(a)に示すコア基板２０ａ、２０ｂも大判に形成したものであるが、図では、説明上、大判の基板から形成される半導体装置の一単位部分を示す。以下、同様である。
【００１５】
図２(b)はザグリ加工方法によって、半導体チップ３０を搭載するキャビティ１２を形成した状態を示す。ザグリ加工方法とは、基板の一方の面側（図２では上方）からザグリ加工用の切削刃を回転させながら基板内に進入させ、絶縁層を切削して内層の所要部位を露出させるようにする加工方法である。この実施形態では、基板の外部から切削刃を回転させながら基板内に進入させ、コア基板２０ｂ、プリプレグ２２ａの所要部位を切削・削除して平面形状で矩形状のキャビティ１２を形成する。インナーパターン１４は薄い銅箔によって形成されているから、インナーパターン１４の銅箔を削り取らないように、インナーパターン１４の位置（深さ位置）を検知しながらザグリ加工する。
【００１６】
本実施形態のように、コア基板２０ａ、２０ｂを積層した後、ザグリ加工によってキャビティ１２を形成する方法は、基板の変形を抑えることができ、信頼性の高い基板として得ることができるという利点がある。キャビティ１２を備えた基板を製造する一般的な方法は、キャビティに対応する部位を窓あけした基板を重ね合わせ、プリプレグを介して加熱および加圧して一体化する方法である。このように窓空けした基板を積層してキャビティを形成する場合はキャビティの周辺での圧着力が弱まるという問題と、下層の基板がキャビティの内側に押し込まれて湾曲した形状になるという問題と、プリプレグを介して基板を積層する際にプリプレグの流れ性が不十分だと、積層した基板間に樹脂の未充填によって隙間が生じたり、プリプレグの流れ性が大きい場合にはキャビティ内に樹脂が滲み出てしまうという問題がある。これに対して、ザグリ加工によってキャビティを形成する方法による場合は、窓あけしない基板を積層するから、基板に圧着力が均等に作用し、積層した基板が確実に接着され、キャビティ部分の変形が生じない。
【００１７】
図２(c)は、キャビティ１２の内底面に半導体チップ３０を接合し、半導体チップ３０とインナーパターン１４とをワイヤボンディングによって接続した状態を示す。なお、本実施形態においては半導体チップ３０とインナーパターン１４とをワイヤボンディングによって電気的に接続しているが、フリップチップ接続によって接続することも可能である。
【００１８】
図２(d)は、キャビティ１２に樹脂１６をポッティングして半導体チップ３０を樹脂１６によって封止し、コア積層体２５を形成した状態である。図のように、樹脂１６はキャビティ１２の開口面と同一高さ面まで充填するようにするのがよい。熱応力を抑えるため、樹脂１６にはコア基板２０ａ、２０ｂを接合しているプリプレグ２２ａと同等の熱膨張係数を備えているもの、好ましくは熱膨張係数が小さいものを使用する。本実施形態の配線基板１０にはコア基板２０ａ、２０ｂおよびプリプレグとして樹脂系材料を使用している。したがって、これらの樹脂系材料としてできるだけ熱膨張係数が近似するものを使用することによって、熱応力の発生を抑えることが可能となる。
【００１９】
本実施形態では、ザグリ加工によってキャビティ１２を形成することにより、基板に変形を生じさせないようにすることができること、キャビティ１２に搭載した半導体チップ３０に対しては樹脂１６によって封止して半導体チップ３０を保護するようにしたことで、コア積層体２５を形成した後、さらにプリプレグを介して銅箔を積層する操作を行う際に半導体チップ３０に作用する応力を低減させることが可能となる。
【００２０】
図３(a)は、コア積層体２５の両面の全面にプリプレグ２２ｂ、２２ｃを介して銅箔１８ｂ、１８ｃを接合した状態である。図３(b)は、次に、銅箔１８ｂ、１８ｃを所定のパターンにエッチングして基板の外表面（上下面）に配線パターン１８を形成した状態である。
図３(c)は、基板にドリル加工あるいはレーザ加工を施して、貫通孔２４を形成し、貫通孔２４の内壁面にスルーホールめっき２６を施して、内層の配線パターン２１と外層の配線パターンとを電気的に導通させた状態である。これによって、基板の内部に搭載された半導体チップ３０と基板の外表面に形成された配線パターン１８とが電気的に接続される。図３(c)に示す半導体装置によれば、基板の外面に形成されている配線パターン１８と電気的に接続して回路部品等を搭載することができ、これによって複合機能を備えた半導体装置として提供することが可能となる。
【００２１】
上述した実施形態においては、キャビティ１２に半導体チップ３０を搭載した後、キャビティ１２に樹脂１６を充填して半導体チップ３０を封止するようにした。これは、半導体チップ３０とインナーパターン１４とをワイヤボンディングによって接続しているから、樹脂１６によってボンディングワイヤとともに半導体チップ３０を封止することでワイヤ流れが生じないようにする目的もある。
なお、コア積層体２５の表面を被覆するプリプレグ２２ｃの流れ性が良い場合、半導体チップ３０の厚さが薄く、キャビティ１２の深さが十分に浅い場合には、銅箔１８ｃをプリプレグ２２ｃによってラミネートする際に、プリプレグ２２ｃによってキャビティ１２を封止するようにすることも可能である。
【００２２】
図４は、コア積層体２５にプリプレグ２２ｃを介して銅箔１８ｃを被覆する際に、プリプレグ２２ｃによって、キャビティ１２に搭載された半導体チップ３０を封止して形成した半導体装置の例を示す。半導体チップ３０がプリプレグ２２ｃによって封止され、半導体チップ３０が搭載された領域を含めて、基板の外表面に配線パターン１８が形成されている。
図５はフリップチップ接続によって半導体チップ３０を搭載した例である。フリップチップ接続による場合は、ワイヤ流れの心配がないこと、キャビティ１２を比較的浅く形成することが可能であるから、プリプレグ２２ｃによってキャビティ１２を充填するようにして半導体チップ３０を封止することが容易に可能となる。
このように、プリプレグ２２ｃを利用して半導体チップ３０を封止して基板の外表面に配線パターン１８を形成する場合には、基板に生じる熱応力をできるだけ抑えることができるプリプレグ材を使用するのがよい。
【００２３】
図６は、導体層が８層からなる基板に半導体チップ３０を搭載した半導体装置の例を示す。この半導体装置を構成する基板は、図２、３に示す製造工程において、コア積層体２５を形成した後、コア積層体２５の両面に、プリプレグ２２ｂ、２２ｃを介して両面に配線パターンを形成した基板２０ｃ、２０ｄを積層することによって形成することができる。積層体に貫通孔を形成し、スルーホールめっきを施して内層の配線パターンと外層の配線パターンとを電気的に導通させる方法は上記実施形態における方法と同様である。
【００２４】
なお、上記実施形態においてはコア積層体２５の両面にプリプレグを介して銅箔１８ｂ、１８ｃをラミネートし、あるいは基板２０ｃ、２０ｄを積層して半導体装置を形成したが、コア積層体２５を形成した後、コア積層体２５の表面上に、たとえばビルドアップ法により配線パターンを積層して形成することによって半導体装置とすることも可能である。この場合は、コア積層体２５の両面にさらに配線パターンが積層された配線基板として得ることができ、半導体チップ３０が基板内に埋設された多層の半導体装置として得ることができる。
【００２５】
図７は上述した半導体装置の製造方法において、大判の基板をワークとして製造する方法を示す説明図である。図は、ザグリ加工によって大判の基板４０に、単位基板４０ａごとキャビティ１２を形成した状態を示す。ザグリ加工によってキャビティ１２が形成され、インナーパターン１４が露出する。この後、単位基板４０ａごとに半導体チップ３０を搭載し、ワイヤボンディングし、樹脂によって半導体チップ３０を封止した後に位置決めしてから、基板の両面にプリプレグを介して銅箔をラミネートしてエッチングすることによって、単位基板ごと基板の外表面に配線パターンが形成される。
最後に大判の基板４０を個片の単位基板４０ａごとに切断することにより、図１に示す個片の半導体装置を得ることができる。
【００２６】
このように、大判の基板をワークとしてザグリ加工を施し、エッチング等により配線パターンを形成する処理を施すことにより、基板内に半導体チップ３０が埋設して配置された半導体装置を容易に量産することが可能となる。
とくに、本発明方法のようにザグリ加工により半導体チップ３０を搭載するキャビティ１２を基板に形成して半導体装置とする製造方法は、基板に変形させずにキャビティ１２を形成できる点で、大判の基板を用いて半導体装置を製造する方法としてきわめて効果的である。
【００２７】
なお、上記実施形態においては、一つの半導体装置に一つの半導体チップ３０を搭載した例を示すが、一つの半導体装置に複数の半導体チップ３０を搭載することも可能である。複数の半導体チップ３０を搭載することによって、より複合化した半導体装置として提供することが可能であり、半導体装置に回路部品を搭載することで、さらに複合化された半導体装置として提供することができる。一つの半導体装置内に複数の半導体チップを搭載する方法としては、一つのキャビティ内に複数の半導体チップを搭載することも可能であるし、一つの半導体装置内にザグリ加工によって複数のキャビティを形成し、各々のキャビティに一または複数の半導体チップを搭載するといった方法も可能である。また、基板を加工する際、あるいは基板に半導体チップや回路部品を搭載する際には、１シートに複数の半導体チップや回路部品を搭載した集合基板を形成し、さらにこの集合基板を多数個組み合わせた大判のワークとして作業するといったことも可能である。
【００２８】
【発明の効果】
本発明に係る半導体装置の製造方法によれば、内層に配線パターンが形成された基板にザグリ加工を施すことによって基板を変形させずにキャビティを形成し、かつ内層の配線パターンを露出させることができ、信頼性の高い半導体装置を製造することができるとともに、複合機能を備えた半導体装置を容易に製造することができる等の著効を奏する。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の一実施形態の構成を示す断面図である。
【図２】図１に示す半導体装置の製造方法を示す説明図である。
【図３】図１に示す半導体装置の製造方法を示す説明図である。
【図４】プリプレグによって半導体チップを封止した半導体装置の構成を示す断面図である。
【図５】フリップチップ接続により半導体チップを搭載した半導体装置の構成を示す断面図である。
【図６】導体層が８層からなる配線基板に半導体チップを搭載した半導体装置の構成を示す断面図である。
【図７】大判の基板を用いて半導体装置を製造する方法を示す説明図である。
【符号の説明】
１０ 配線基板
１２ キャビティ
１４ インナーパターン
１６ 樹脂
１８ 配線パターン
１８ｂ、１８ｃ 銅箔
２０ａ、２０ｂ コア基板
２０ｃ、２０ｄ 基板
２１ 配線パターン
２２ａ、２２ｂ、２２ｃ プリプレグ
２４ 貫通孔
２５ コア積層体
２６ スルーホールめっき
３０ 半導体チップ
４０ 基板
４０ａ 単位基板
Claims (4)
- 配線パターンが形成されたコア基板をプリプレグを介して積層することにより内層に配線パターンが形成された基板を形成し、
該基板にザグリ加工を施して半導体チップを搭載するキャビティを形成するとともに、内層の配線パターンを露出させ、
前記キャビティに半導体チップを搭載して、半導体チップと前記内層の配線パターンとを電気的に接続し、
前記半導体チップを樹脂により封止して前記基板内に半導体チップが埋設されたコア積層体を形成し、
該コア積層体の少なくとも前記半導体チップが搭載された面側の外面の全域に所要の配線パターンを形成する工程を備え、
前記キャビティに半導体チップを搭載して、半導体チップと内層の配線パターンとを電気的に接続する際には、１シートに複数の半導体チップや回路部品を搭載した集合基板について処理し、前記コア積層体を形成する際あるいは前記コア積層体に配線パターンを形成する際には、前記集合基板を多数個組み合わせた大判のワークに対して処理を施すことを特徴とする半導体装置の製造方法。 - 前記コア積層体の少なくとも半導体チップが搭載された面側の全面にプリプレグを介して銅箔を接合し、銅箔を所定のパターンにエッチングすることにより配線パターンを形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記コア積層体の少なくとも半導体チップが搭載された面側の全面に、プリプレグを介して配線パターンが形成された基板を接合することにより配線パターンを形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 前記キャビティに半導体チップを搭載した後、半導体チップを樹脂により封止することなくコア積層体を形成し、
該コア積層体に銅箔あるいは基板をプリプレグを介して接合する際に、該プリプレグにより半導体チップを封止することを特徴とする請求項２または３記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003112452A JP4373121B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003112452A JP4373121B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319807A JP2004319807A (ja) | 2004-11-11 |
| JP4373121B2 true JP4373121B2 (ja) | 2009-11-25 |
Family
ID=33472649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003112452A Expired - Fee Related JP4373121B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4373121B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100472764C (zh) * | 2004-02-09 | 2009-03-25 | 株式会社村田制作所 | 元器件内装组件及其制造方法 |
| JP2014209091A (ja) * | 2013-03-25 | 2014-11-06 | ローム株式会社 | 半導体装置 |
-
2003
- 2003-04-17 JP JP2003112452A patent/JP4373121B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004319807A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4208631B2 (ja) | 半導体装置の製造方法 | |
| JP4042785B2 (ja) | 電子部品及びその製造方法 | |
| JP5100081B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP6427817B2 (ja) | 印刷回路基板及びその製造方法 | |
| EP1267597B1 (en) | Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device | |
| JP4205749B2 (ja) | 電子モジュールの製造方法及び電子モジュール | |
| JP4510020B2 (ja) | 電子モジュールの製造方法 | |
| US6449168B1 (en) | Circuit board and a method for manufacturing the same | |
| US6625880B2 (en) | Method for producing printed wiring board | |
| US8143530B1 (en) | Liquid crystal polymer layer for encapsulation and improved hermiticity of circuitized substrates | |
| US20050221537A1 (en) | Plastic packaging with high heat dissipation and method for the same | |
| JP2007535157A (ja) | 電子モジュール及びその製造方法 | |
| JP4880277B2 (ja) | 配線基板の製造方法 | |
| JP4373121B2 (ja) | 半導体装置の製造方法 | |
| CN106571347A (zh) | 绝缘管芯 | |
| JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
| JP5539453B2 (ja) | 電子部品搭載多層配線基板及びその製造方法 | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
| JP2010524213A (ja) | 電子アッセンブリーの製造方法並びに電子アッセンブリー | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JPH0982837A (ja) | 半導体パッケージの製造方法 | |
| JP2003179361A (ja) | プリント配線基板及びその製造方法 | |
| JP2900084B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP3015080U (ja) | 電子部品用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150911 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |