CN106571347A - 绝缘管芯 - Google Patents

绝缘管芯 Download PDF

Info

Publication number
CN106571347A
CN106571347A CN201610528086.4A CN201610528086A CN106571347A CN 106571347 A CN106571347 A CN 106571347A CN 201610528086 A CN201610528086 A CN 201610528086A CN 106571347 A CN106571347 A CN 106571347A
Authority
CN
China
Prior art keywords
chip
insulation
layer
semiconductor chip
flanked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610528086.4A
Other languages
English (en)
Inventor
G·贝尔
J·赫格尔
H·托伊斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN106571347A publication Critical patent/CN106571347A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种包括半导体芯片(102)和电绝缘层(104)的绝缘芯片(100)，所述半导体芯片(102)包括至少一个芯片垫(106)，所述电绝缘层(104)包围所述半导体芯片(102)的至少一部分。

Description

绝缘管芯
技术领域
各种实施例总体上涉及绝缘芯片、封装体、以及制造封装体的方法。
背景技术
封装体被表示为具有电接触部的包封的电子芯片，所述电接触部延伸至包封材料外并且被安装至电子外围设备，例如安装在比如印刷电路板的芯片载体上。
尤其是电子功率封装体，例如半桥电路或电流传感器，可以包括需要以电绝缘的方式安装的半导体芯片(尤其对于在环境中的相邻迹线、其他芯片或其他电势)。按照惯例，半导体芯片经由非导电胶安装在安装基座上，以提供半导体芯片上至少一个金属垫的绝缘。块体(bulk)包封材料(例如模封材料(mold)或介电塑料材料的层合体)也可有助于电绝缘。
然而，难以是精确地调整这些电绝缘粘结体的特性(尤其在尺寸、工艺稳定性等方面)。此外，很多传统上使用的粘结材料尤其是当需要较高介质强度时不具有足够的电绝缘特性。因此，传统封装体可能遭受的问题是，不期望的爬电电流可在不期望的环境、比如层离(delamination)下在包封的电子芯片与封装体的另一导电结构(比如另一种电子芯片、迹线、通孔等等)之间流动，这可能降低封装体的可靠性。
发明内容
可能需要的是，芯片与具有芯片的封装体提供较高的击穿强度以及抗爬电电流的可靠保护。此外或替代地，可能还需要的是，芯片与具有芯片的封装体可以由稳固的并且有效的制造工艺制造并且在处理过程中提供对芯片的可靠保护。
根据一个示例性的实施例，提供了一种电绝缘芯片，其包括：半导体芯片(例如直接从半导体晶圆单片化的裸的、未封装的管芯)，其包括至少一个芯片垫(例如金属的芯片垫)；和电绝缘层，其包围(特别是覆盖半导体芯片的半导体材料，更特别地是与半导体芯片的半导体材料直接接触地覆盖)半导体芯片的至少一部分(特别是半导体芯片的外部表面的至少60％，更特别是至少90％)。
根据另一个示例性实施例，提供了一种制造绝缘芯片的方法，其中，该方法包括：提供半导体芯片，所述半导体芯片包括至少一个芯片垫；和用电绝缘层包围(特别是涂覆，更特别地共形地涂覆)半导体芯片的至少一部分(特别地包括半导体芯片的侧表面)。
根据另一个示例性实施例，提供了一种封装体，其包括：具有上述特征的绝缘芯片；和包封绝缘芯片的至少一部分(特别是覆盖电绝缘层的至少一部分)的包封材料。
根据另一个示例性实施例，提供了一种制造封装体的方法，其中，该方法包括通过具有上述特征的方法来制造绝缘芯片，以及通过包封材料包封绝缘芯片的至少一部分。
根据另一个示例性实施例，提供了一种封装体，所述封装体包括具有上述特征的绝缘芯片、另外的半导体芯片(所述半导体芯片可以配置成具有上述特征的绝缘芯片、或不具有电绝缘层的封装的或未封装的芯片)、以及将绝缘芯片与所述另外的半导体芯片电连接的至少一个接合线。
一个示例性实施例具有的优点是，薄的介电层(而不是块体材料)施加在未封装的半导体芯片的整个表面上或至少施加在表面的显著部分上，以提供包封体内的非常紧凑的并且可靠的介电隔离。通过提供直接接触或覆盖半导体芯片的外部的半导体表面的介电壳体，存在高的自由度来选择电绝缘层的材料，以用于可靠的电隔离的目的，从而抑制爬电电流以及增加击穿强度。共形地施加该电绝缘层的步骤是精确可控的，并且与在晶圆级上的批处理兼容。将裸管芯电隔离的这种结构还能够提供半导体芯片的侧壁和/或有源芯片侧的可靠隔离，因此提供了有效保护以防止沿半导体芯片与包封体之间的交界的不期望的爬电电流和电压诱导的劣化(特别是在这个交界处发生层离的情况下)。这种通常由潮湿推动的寄生现象能够通过包住半导体芯片的电绝缘层被有效抑制。
有利的是，通过去除在垫上的电绝缘层的材料的选定部分而将绝缘芯片的一个或多个垫暴露以用于外部接触绝缘芯片的步骤能够与在包封材料内形成通路开口的步骤同时实现，绝缘芯片被包封在所述包封材料内。这允许快速地制造封装体的电接触结构。
绝缘芯片与相对应的封装体能够通过稳固且有效的制造工艺制造并且在处理过程中提供对芯片的可靠保护，特别是在制造过程期间可以保护芯片免受由化学和机械撞击造成的伤害。
另外的示例性实施例的实施方式
在下文中，将会解释绝缘芯片的、封装体的以及方法的另外的示例性实施例。
在本申请的上下文中，术语“半导体芯片”可以特别表示裸管芯，即由处理的半导体制成的未封装的(例如未模封的)芯片，例如半导体晶圆的单片化的一片。一个或多个集成电路元件(比如二级管、晶体管等等)可以在半导体芯片内形成。
在本发明的上下文中，术语“垫”可以特别表示在裸管芯的表面上形成的导电接触部或端子，所述导电接触部或端子使得能够电接触半导体芯片的一个或多个集成电路元件。例如，电源信号、控制信号或数据信号可以从电子外围设备通过一个或多个垫传导至封装体内部并且传导至半导体芯片内。以类似的方式，电源信号、控制信号或数据信号可以从半导体芯片通过一个或多个垫传导至电子外围设备。所述垫可以实施为管芯上的金属岛(metallic islands)。
在本发明的上下文中，术语“电绝缘层”可以特别表示介电材料的薄膜或涂层，所述介电材料的薄膜或涂层覆盖半导体芯片的表面(例如至少部分地直接接触半导体材料)并且可靠地使电子外围设备与半导体芯片之间通过电绝缘层的电的流动失能。特别地，这个层的厚度可以在1μm与100μm之间的范围内，特别地在5μm与50μm之间的范围内。当该厚度下降至显著低于1μm时，所述层的电绝缘与液体密封性可能会变得太低。如果该厚度显著超过100μm时，成本可能会变得太高，并且可能会出现在除热能力方面的限制。
在本发明的上下文中，术语“封装体”或模块可以特别表示嵌入在比如模封材料或层合体的包封材料内的一个或多个半导体芯片，此外所述半导体芯片可选地包括一个或多个其他种类的电子部件。
在一个实施例中，半导体芯片的整个包围表面以及所述至少一个垫被覆盖有电绝缘层。通过采取这个措施，就得到密封的绝缘芯片，所述密封的绝缘芯片通过周向封闭介电膜对电屏蔽。特别地，裸管芯的侧壁以及有源表面可以在此实施例中被保护。
在一个实施例中，半导体芯片的仅除掉所述至少一个垫周围的至少一个表面部分的包围表面被覆盖有电绝缘层。尽管裸管芯的侧壁与部分表面在此实施例中针对电可以完全被保护，但是直接接触芯片垫还是可以的(例如将所述垫与接合线耦接)。
在一个实施例中，大致长方体的半导体芯片的五个大致矩形的表面由电绝缘层覆盖，并且所述半导体芯片的第六个大致矩形的表面没有电绝缘层。基于反腔电镀(inversecavity plating)概念，这种绝缘芯片可以有利地在芯片包封结构内实现，例如如参照图15至图26所描述的那样。第六个矩形表面可以接合在安装基座、比如引线框架上，并且/或者用于提供导电连接。
在一个实施例中，电绝缘层由聚合物材料、特别是聚对二甲苯制成。可以实施的其他聚合物材料是聚酰亚胺或聚酰胺。聚对二甲苯——在示例性实施例中优选的材料——表示可以用作高效的水分与介电的屏障的各种化学气相沉积的聚亚二甲苯基(poly(p-xylylene))聚合物。亚二甲苯基包括具有式C6H4(CH2)2的两种同分异构的有机化合物。由于聚对二甲苯的屏障特性和它被处理的能力的组合，聚对二甲苯是特别合适的。聚对二甲苯可以富集一种或多种添加剂以精确调整所期望的材料特性。聚合物材料、尤其是聚对二甲苯可以结合卓越的电绝缘与在沉积过程中可靠填充并流入甚至非常狭窄的间隙中的能力，因此也确保了关于水分的密封任务。此外，这种材料能够快速并且精确地通过激光处理被去除。可从气相以均匀的厚度共形沉积这些材料。另外，提到的材料、尤其是聚对二甲苯提供了显著防止腐蚀的保护。
在一个实施例中，电绝缘层由可通过激光钻削去除的材料制成以提供限定的并且可复制的形状与尺寸。通过采取这个措施，经由由激光图案化成形以及暴露绝缘芯片的一个或多个芯片垫，可以通过单一组合的激光处理步骤实行，并且因此非常有效率。
在一个实施例中，半导体芯片是功率半导体芯片。这种功率半导体芯片在高电压或高电流的情况下，在爬电电流或击穿放电发生时特别容易出现故障。功率半导体芯片可以使用于汽车应用。功率半导体芯片可以包括如集成电路元件、功率晶体管和/或二极管。
在制造方法的实施例中，包围或涂覆的过程包括将半导体芯片安装在辅助载体上，并且将电绝缘材料的第一部分沉积在已安装的半导体芯片的表面的暴露部分上。这种辅助载体可以是板或箔，在其上可以布置将被涂覆的一个或多个半导体芯片。在涂覆步骤之后，半导体芯片(多个)可以从辅助载体分离，以用于另外的处理。
在一个实施例中，所述包围(或涂覆)还包括将覆盖有沉积的电绝缘材料的半导体芯片表面部分安装在另外的辅助载体上，然后去除辅助载体，并且随后将电绝缘材料的第二部分沉积在已安装的半导体芯片的表面的暴露部分上，所述已安装的半导体芯片的表面的暴露部分在沉积电绝缘材料的第一部分期间已经被辅助载体覆盖。在这样的重新安装理念下，可将半导体芯片(多个)从辅助载体分离并且在随后的涂覆步骤之前将半导体芯片(多个)的另一个(之前暴露的)表面附接至另外的辅助载体上。通过采取这个措施，可将电绝缘材料层完全周向沉积在半导体芯片(多个)中的每个表面部分上。
在一个实施例中，该制造方法同时在多个半导体芯片上实施。这种批处理步骤允许非常有效的处理。
在一个实施例中，电绝缘层从气相沉积，尤其通过化学气相沉积(CVD)来沉积。这个步骤使得能够得到可靠地不间断的均匀厚的电绝缘层。然而，替代的沉积步骤是可能的，比如物理气相沉积(PVD)和等离子体增强物理气相沉积(PECVD)。
在一个实施例中，封装体包括至少一个导电通孔。每个通孔可以延伸穿过相应的共同通路孔，所述共同通路孔延伸穿过包封材料与电绝缘层。因此，通过单独的通孔或其他垂直互连元件，可电穿透包封材料与导电层，以用于接触一个或多个芯片垫。
在一个实施例中，包封材料包括层合体，尤其是印刷电路板层合体。在本发明的上下文中，术语“层合体结构”可以特别表示由导电结构和/或电绝缘结构形成的整体平坦部件，通过施加一按压力，所述导电结构和/或电绝缘结构可以彼此连接。通过按压的连接可以选择性地伴随热能的供给。层合因此可以表示为制造多层复合材料的技术。层合体能够通过热和/或压力和/或焊接和/或粘合剂被永久组装。
在另一个实施例中，包封材料包括模封材料，特别是塑料模封材料。例如，可以通过将绝缘芯片(如果期望的话，与比如引线框架的其他部件一起)放置在上模封模(molddie)与下模封模之间并且在其中注入液体模封材料来提供相应地包封的芯片。在模封材料凝固之后，由其中间具有绝缘芯片的包封材料形成的封装体就实现了。
在一个实施例中，包封材料包括安装基座，绝缘芯片的底部安装在所述安装基座上，并且包封材料包括覆盖绝缘芯片顶部的覆盖物。特别地，安装基座可以包括导电材料(比如金属片)，且覆盖物可以包括凹进的或连续的电绝缘材料。例如，相对应的封装体或模块可以被表示为BLADE封装体或模块(比较图12或图13)。
在一个实施例中，覆盖物包括特别是由导电材料制成的侧向包围结构，所述侧向包围结构限定一个腔，绝缘芯片嵌入在所述腔内，所述侧向包围结构特别地与绝缘芯片垂直齐平。侧向包围结构可以是包围并容纳绝缘芯片的环状体。例如，侧向包围结构可以由与安装基座相同的材料制成并且可以在已经将绝缘芯片安装在安装基座上之后被创建。
在一个实施例中，覆盖物包括覆盖绝缘芯片的顶表面的至少一个顶层。因此，也由侧向包围结构促成的绝缘芯片的包封可以通过例如可层合连接的一个或多个平面层通过覆盖绝缘芯片与侧向包围结构实现。
在一个实施例中，所述至少一个顶层还覆盖侧向包围结构的顶表面。当一个或多个平面顶层施加在侧向包围结构以及具有同一垂直高度的绝缘芯片时，连接步骤可以通过层合(即通过施加热与压力)实现。
在一个实施例中，所述至少一个顶层包括下部电绝缘顶层，所述下部电绝缘顶层直接覆盖绝缘芯片的顶表面并且由至少一个垂直互连结构穿透，所述至少一个垂直互连结构提供与至少一个芯片垫的电连接。通过采取这个措施，下部电绝缘顶层可以确保各种芯片垫保持彼此电断开。然而，当形成延伸穿过下部电绝缘顶层的一个或多个贯通孔并且用导电材料填充这些贯通孔时，就能够形成垂直互连结构、比如通孔。非常有利的是，用于形成通路孔(所述通路孔作为用于垂直互连结构的基础)的激光钻削和用于暴露绝缘芯片的一个或多个芯片垫的激光钻削可以通过简单并且单一组合的并且同时的步骤实施。
在一个实施例中，所述至少一个顶层包括上部导电顶层，所述上部导电顶层直接覆盖下部层并且连接至所述至少一个垂直互连结构。导电层(例如铜箔)可以与一个或多个垂直互连结构直接连接。
在一个实施例中，绝缘芯片的直接布置在安装基座上的表面没有电绝缘层并且/或者电耦接至安装基座。例如，它可以通过焊接连接并且电耦接至安装基座、例如引线框架。
在一个实施例中，侧向包围结构由导电材料制成并且被电绝缘环状结构侧向包围，尤其是与侧向包围结构齐平(即垂直对齐的)的电绝缘环状结构。因此，绝缘芯片、侧向包围结构与安装基座的布置可以依次被布置在由环状结构的中央凹部限定的腔内。
在一个实施例中，封装体包括在安装基座的主表面上的反结构，所述安装基座的主表面与安装基座的另外的主表面相反，侧向包围结构布置在所述安装基座的另外的主表面上。例如，反结构与侧向包围结构可以以共同的步骤形成并且/或者由同一材料形成，例如可以在安装基座的相反的主表面上电镀。反结构的设置提供了在垂直方向上的更加对称的布置，因此抑制了封装体的弯曲与变形。
在一个实施例中，封装体包括构成封装体的主表面的至少一个底层，所述封装体的主表面与封装体的由所述至少一个顶层构成的另外的主表面相反。所述至少一个底层(例如电绝缘底层与导电底层)可以在同一层合步骤过程中连接至封装体，在所述同一层合步骤中，至少一个顶层被连接。所述至少一个底层的设置提供了在垂直方向上更加对称的布置，因此抑制了封装体的弯曲与变形。
在一个实施例中，电绝缘层被布置用于将半导体芯片相对于封装体的至少一个另外的半导体芯片和/或封装体的导电迹线和/或封装体的导电接触部电绝缘。通过采取这个措施，可非必需地确保所述另外的半导体芯片(多个)、导电迹线(多个)和/或接触部(多个)自身可靠地相对于绝缘芯片绝缘，因为这个功能由电绝缘层实现了。
在一个实施例中，封装体还包括芯片载体，特别是引线框架，所述芯片载体承载绝缘芯片，所述封装体并且还包括将至少一个芯片垫与芯片载体电连接的至少一个接合线。这样一个实施例能够由绝缘芯片有利地实现，在所述绝缘芯片内电绝缘层仅仅在芯片垫部分处被中断，因为这简化了与其附接结合线。
在一个实施例中，封装体被配置为由电流传感器(尤其是基于磁性检测的电流传感器)、半桥、射地-基地放大电路、由场效应晶体管与双极型晶体管彼此并联连接构成的电路、以及功率半导体电路所组成的组中的一种。然而，其他较高电流和/或较高电压和/或较高功率应用也与根据本发明的示例性实施例的绝缘芯片的结构兼容。
在一个实施例中，所述方法还包括在单个共同步骤内形成至少一个共同通路孔，所述通路孔延伸穿过包封材料与电绝缘层，以因此暴露至少一个芯片垫。根据这样高度优选的实施例，单个孔形成步骤足以获得对半导体芯片的芯片垫的接触，所述半导体芯片通过(甚至密封的)电绝缘层以及周围的(例如也电绝缘的)包封被绝缘。换言之，通路孔形成步骤可以同时在(例如密封的)电绝缘层以及包封材料内形成孔。特别地，所述至少一个共同通路孔的形成包括由激光烧蚀、等离子体处理、以及化学处理所组成的组中的至少一种。
在一个实施例中，所述方法包括将绝缘芯片安装在安装基座上，特别是安装在平面安装基座上(而不是在安装过程中被插入在腔内)。这简化了安装步骤，特别是与以下情境相比较：绝缘芯片必须被插入在凹部或腔内的情境。
在一个实施例中，所述方法包括在安装之后形成侧向包围结构，特别地所述侧向包围结构与安装基座由相同的材料制成，所述侧向包围结构限定一个腔，已经安装的绝缘芯片嵌入在所述腔中，所述侧向包围结构特别地与绝缘芯片垂直齐平。因此，周向包围绝缘芯片的腔可以只是在安装步骤之后形成，即通过增添步骤而不是通过减除步骤形成。这样简化了处理并且提高了制造的封装体的可靠性。
在一个实施例中，在安装基座上形成侧向包围结构通过增添步骤(例如通过材料沉积)实现，特别地通过电镀实现。当安装基座由铜制成时，例如是铜引线框架时，在这个基底上的材料的电镀沉积被启用并且被实施以形成侧向包围结构。这是简单并且非常可靠的不伤害绝缘芯片的步骤。在这种电镀步骤过程中，它的绝缘层在绝缘芯片的内部保护绝缘芯片以防与化学制品的相互作用。
在一个实施例中，所述方法还包括将安装基座上的侧向包围结构和绝缘芯片插入在侧向包围环状结构内(所述侧向包围环状结构可以由电绝缘材料制成)，特别地，环状结构与侧向包围结构以及绝缘芯片齐平。当所提到的部件全都与彼此齐平时，即都在同一高度水平上，就提升并简化了后续的通过层合对一个或多个额外层的连接。
在一个实施例中，所述方法还包括特别是通过层合将至少一个顶层连接至绝缘芯片的顶表面和侧向包围结构(以及优选地环状包围结构)。这种层合步骤能够通过施加热和压力来实现。
在一个实施例中，所述方法还包括用电绝缘顶层直接覆盖绝缘芯片的顶表面来形成所述至少一个顶层，和形成至少一个垂直互连结构，所述至少一个垂直互连机构垂直延伸穿过电绝缘顶层并且穿过电绝缘层，以提供与至少一个芯片垫的电连接。绝缘顶层与一个或多个垂直互连结构结合可以因此实现两种功能，即包封绝缘芯片和限定在封装体内部与外部之间传播的信号的一条或多条电路径。
在一个实施例中，形成至少一个垂直互连结构包括在共同步骤中特别是通过激光钻削形成至少一个共同通路孔、以因此暴露至少一个芯片垫，以及用导电材料填充所述至少一个共同通路孔，所述共同通路孔延伸穿过电绝缘顶层以及电绝缘层。这样具有显著的优势：一方面，两个步骤可以组合成一个。另一方面，用于暴露芯片垫以及用于限定通孔的单独的通路孔之间的任何潜在对准问题被完全省略掉了。
在一个实施例中，所述方法包括将多个封装体至少部分地以一个批量步骤制造为连续的/连接的/整体的结构，该结构后续被单个化成单独的封装体或其预成型体。特别地，形成绝缘芯片的、将绝缘芯片安装在安装基座上的、形成侧向包围结构的步骤可以共同为多个封装体或者甚至在晶圆级上有效执行。在这些步骤之后，半成的封装体或封装体的预成型体可以被单个化，并且然后可以被进一步处理。对于进一步的处理，单独的元件可以被插入至包括多个环状包围结构的整体结构内。随后，层形成和层合以及用于形成垂直互连结构的通路孔形成和材料沉积可再以批量实施。
在一个实施例中，所述方法还包括用导电材料(特别是铜)填充、特别是至少部分地电镀填充所述至少一个共同通路孔。这将绝缘芯片的安全电接触能力与防止不期望的爬电电流或击穿放电的高保护结合起来，并且允许简单快速的处理。
在一个实施例中，所述方法还包括形成至少一个导电层结构，所述导电层结构在包封材料上并且电耦接至导电材料。这种导电层可以通过层合附接或通过沉积步骤沉积(比如喷镀)。
在一个实施例中，封装体包括安装基座，绝缘芯片与另外的半导体芯片彼此分离地都安装在所述安装基座上(特别地，在安装基座上彼此之间具有间隙地并列)。因此，绝缘芯片与另外的半导体芯片可以以并排结构彼此连接，例如通过一个或多个接合线电连接。
在一个实施例中，绝缘芯片与另外的半导体芯片一个安装在另一个之上(即可彼此垂直堆叠在顶部上)。因此，绝缘芯片与另外的半导体芯片可以以“芯片堆叠(chip-on-chip)”的结构彼此连接，例如经由一个或多个接合线电连接。
一个或多个电子芯片可以是半导体芯片、特别是管芯。在一个实施例中，所述至少一个电子芯片被配置成功率半导体芯片，所述功率半导体芯片特别地包括由二极管和晶体管、更特别地是绝缘栅双极型晶体管所组成的组中的至少一种。在一个实施例中，设备被配置成功率模块。例如，一个或多个电子芯片可以用作半导体芯片，以用于例如在汽车领域的功率应用。在一个实施例中，至少一个电子芯片可以包括用于RF功率应用的逻辑IC或电子芯片。在一个实施例中，电子芯片(多个)可以用作在微机电系统(MEMS)中的一个或多个传感器或致动器，例如用作压力传感器或加速度传感器。
作为用于电子芯片的衬底或晶圆，可以使用半导体衬底，优选硅衬底。替代地，可以提供二氧化硅或另一种绝缘体衬底。也可实施锗衬底或III-V族半导体材料。例如，示例性实施例可以用GaN或SiC技术实现。
从结合附图的以下说明与所附权利要求中，上述以及其他目标、特征与优点将变得明显，在所述附图中相似的部分或元件由相似的附图标记表示。
附图说明
附图示出示例性实施例，所述附图被包括以提供对示例性实施例的进一步理解并且组成本说明书的一部分。
在附图中：
图1示出绝缘芯片的剖视图，根据示例性实施例，所述绝缘芯片通过用电绝缘层直接涂覆芯片的半导体和金属表面材料而被机械地和电密封。
图2示出具有暴露的垫的绝缘芯片的剖视图，其中根据示例性实施例，芯片的所有半导体表面都由电绝缘层密封包围，仅仅暴露所述垫。
图3示出包封前的根据示例性实施例的具有并排安装的半导体芯片的半成封装体的剖视图。
图4示出包封前的根据另一个示例性实施例的具有以“芯片堆叠”的结构安装的半导体芯片的半成封装体的剖视图。
图5至图9示出根据另一个示例性实施例的实施以批量结构制造多个绝缘芯片的方法期间所得到的结构。
图10示出在通过在共同步骤中去除包封材料的材料与密封的电绝缘层的材料来暴露芯片垫之前，根据示例性实施例的半成封装体。
图11示出在通过在共同激光烧蚀步骤中去除包封材料的材料与电绝缘层的材料来暴露芯片垫之后图10的半成封装体。
图12示出根据示例性实施例的封装体的剖视图，所述封装体由根据图10与图11的制造方法得到。
图13示出根据本发明的示例性实施例的具有半桥功能的封装体的剖视图。
图14示出根据本发明的另一个示例性实施例的封装体的剖视图。
图15至图26示出根据另一个示例性实施例的实施以批量架构制造多个封装体的方法期间所得到的结构。
具体实施方式
附图中的图示是示意性的并且并非按照比例绘制。
在参照图更具体描述示例性实施例之前，将总结一些总体考虑，在此基础上的示例性实施例已被开发出来。
根据示例性实施例，隔离的芯片(例如由聚对二甲苯层或任意其他合适的介电膜覆盖)可以在封装体或模块(比如BLADE壳体，即层合在电路板中)中实现。在一个实施例中，绝缘层并且因此芯片垫仅仅在上部封装体层或包封材料打开期间被打开(例如通过激光步骤)。完成的封装体于是包括周向完全隔离的或密封绝缘的芯片，仅仅除了接触垫(多个)的例外。
这种结构允许芯片与芯片表面的限定的并且可靠的绝缘。这也保护封装体防止沿芯片-包封体(例如塑料包封体)交界的不期望的爬电电流以及电压诱导的劣化，特别是在这个交界的层离的情境下(例如在湿度的影响下)。
根据本发明的示例性实施例，这能够通过由电绝缘层(尤其是由聚对二甲苯制成的)对半导体芯片的整个表面覆盖实现，其中，获得的绝缘芯片可以嵌入在封装体内(比如在印刷电路板或在BLADE封装体内的嵌入)。有利的是，芯片的接触垫对包封材料和电绝缘层的暴露是在单个共同步骤内实现的(例如通过激光烧蚀，在所述激光烧蚀中同一激光束首先穿透包封材料的一部分，然后穿透电绝缘层)。
所描述的结构能够以非常不同的封装体理念实现，比如BLADE封装体(比较图10至图12)、PCB中的嵌入的芯片、嵌入在塑料包封体内的芯片等等。有利的是，封装体至芯片垫的开口能够通过处理、比如激光烧蚀实现。聚对二甲苯涂覆的半导体芯片能够实施在每个标准封装体中，例如以并排的配置(参见图3)或以堆叠的配置(参见图4)来实施，通过接合线结构(参见图14)、通过线夹结构、通过倒装芯片结构等来实施。
以这样的封装技术，可例如在功率电子装置中实现半桥电路，其中，实现了相邻芯片之间的电隔离、相邻芯片(例如通过线夹或接合线)之间的信号垫，同时提供限定的电连接。
在所描述的理念下，还可基于磁性传感器实现电流传感器。为了这个目的，传感器芯片与承载将被检测的电流的导电迹线之间的电隔离是有利的。
更一般地，所描述的封装体技术与每个封装体结构均兼容，在每个封装体结构内，至少一个半导体芯片应对于环境(比如相邻的芯片和/或迹线和/或接触部)可靠地隔离。
根据本发明的另一个示例性实施例，如上述的绝缘芯片可以有利地以基于反腔形成结构的芯片嵌入理念实现。
将半导体芯片安装在安装基座上的传统方法提供了一种限定安装基座上的腔的环状结构，并且随后将半导体芯片安装在各自的腔内。这样一种腔具有补偿芯片高度或芯片体积的功能，以避免在安装期间玻璃纤维或类似物与芯片边缘接触而可能导致可靠性问题。然而，对腔的精确制造以及将芯片精密安装在安装基座上与在腔内都是难处理的并且涉及在管芯附接质量方面的可靠性问题。
相对于此并为克服所提到的缺点，根据一个示例性实施例，管芯附接能够在平面的铜表面上并且在环状包围结构的形成之前实施。后者仅仅在绝缘芯片的安装之后形成，然后没有不准确性地限界芯片容纳腔。这在处理与装置工作方面上更加简单，并且更有效率、更加安全、价格更低。示例性实施例的要点是首先实施管芯附接，此后执行用于腔形成的铜沉积。在图15至图26中示出相应的实施例。
为防止半导体芯片受电、化学和/或机械劣化或损害，并且用于钝化半导体芯片并且将半导体芯片从用于形成侧向包围结构的电解槽和其他化学制品隔离开，能够例如用介电与保护绝缘层覆盖在其六个表面中的五个上。例如，这在锯切与在锯切箔上扩展之后能够实现。优选地，半导体芯片的背侧由锯切箔保护并且将不被覆盖。在芯片的背侧上，可提供另外的可焊接或可烧结背侧(比如具有银结构的多层布置)或扩散焊接材料的贮存部(比如AuSn、SnAg)。
可以使用引线框架作为安装基座。这样的引线框架可以是未经处理的并且可以具有较低且均匀粗糙度深度的表面(例如可以用400nm的最大粗糙度深度被轧制)，并且可以没有干扰的氧化物(例如抗变色层，例如苯并三唑)以及有机污染物。在这个表面上，能够实施管芯附接。在管芯附接之后，芯片仍然在六个表面的五个上由绝缘层保护。背侧通过管芯附接媒介导电连接至安装基座或引线框架，并且也被保护。之后，能够实施材料沉积(尤其是铜沉积)直至芯片完全周向嵌入在沉积的材料中，并且仅仅在其顶部上未包封。所述保护绝缘层有利地防止半导体芯片的表面/侧壁与沉积步骤期间所使用的化学制品(比如铜电解液)之间的任何非期望的直接接触。因此，提供有有效的保护以防止机械与化学损害。在侧壁上，它还起到半导体材料(比如硅)与沉积的铜之间的机械缓冲的作用。例如由于栅极垫与发射极垫还彼此隔离并且由保护绝缘层保护，因此在铜沉积期间与之后，任何静电放电损害都能够被安全避免。
在对于板状的(例如铜)安装基座的用于侧向包围结构形成的电镀之后，安装基座能够被进一步处理并且被图案化，以用于完成封装步骤。这可以涉及将形成的布置放置在环状包围结构内，特别是以一种方式来得到具有平面的顶部表面的结构，以提供适当的基础来用于在所述布置的一个或两个相反的主表面上进行一个或多个层的后续层合。非常有利的是，包围半导体芯片的大部分表面的介电保护层可以配置成能够使得用于钻削在一个或多个层合层中的通路孔的用于激光通孔形成的激光束还能够局部去除部分保护绝缘层连同在其上的层合层的材料。因此，基本上不存在额外的用于暴露绝缘芯片的芯片垫的工作。对于所提到的目的，一种特别适合的材料是聚对二甲苯。作为聚对二甲苯的替代物，可使用另一种介电材料，所述介电材料能够被适当地沉积，具有较高击穿强度以及抗扩散的稳固性。
所描述的实施例的优点是在管芯附接期间的稳固处理以及使用公知的用于封装体形成的步骤的可能性。此外，所述处理对于电镀铜层的厚度(芯片边缘由保护绝缘层保护)的非精确性以及公差是显著更能容忍的。此外，芯片表面在安装基座(比如引线框架)的粗糙化步骤期间被保护，该粗糙化步骤对提高层合体的粘合性有利。这允许在前侧使用更薄的铜层，从而降低成本并且提高紧凑性。
作为铜的替代物，还可使用铜合金或不同的材料(比如镍、铁、铝等)用于沉积。除了所描述的铜垫作为安装基座，也可使用其他材料(比如金属片，比如涂覆的钼、层合体等等)，尤其是作为用于后续电镀步骤的基底。
根据本发明的示例性实施例，保护层被沉积在半导体芯片的表面(例如在六个侧面中的五个侧面上)上，用于防止后者关于机械的、特别是化学的损害。这个保护层的材料能够被设置成通过激光可图案化。有利的是，保护层可以用作芯片周围的屏障和缓冲器，以使芯片在安装在载体上之后周向地嵌上镀层(例如功能类似于类-耐电镀抗蚀剂)。这样的特征可以在下文参照图15至图26详细描述的步骤中实现。
图1示出了根据一个示例性实施例的电密封的绝缘芯片100的剖视图，所述芯片100由电绝缘层104密封包围。
绝缘芯片100包括半导体芯片102，例如包括用于半桥的晶体管或二极管的功率半导体芯片。半导体芯片102是裸的、未封装的半导体芯片，所述半导体芯片由其内具有集成电路与具有芯片垫106的硅体组成。半导体芯片102能够通过单片化(例如通过锯切)经处理的半导体晶圆直接获得。电绝缘层104——其实施为介电材料、比如聚对二甲苯的共形沉积的薄膜——以均匀的厚度并且没有中断地、连续地并且完全周向地涂覆半导体芯片102的整个包围表面。换言之，半导体芯片102的包括垫106的整个外部表面由电绝缘层104覆盖。因此，通过相对于电子外围设备密封半导体芯片102的介电壳体或壁，使绝缘芯片100的外部与内部之间的电的流动失能。
因此，绝缘芯片100具有外部表面，所述外部表面由电绝缘层104的连续的一致的膜覆盖。优选地，电绝缘聚合物的薄层沉积在未封装的半导体芯片102上，所述半导体芯片102通过化学气相沉积(CVD)配备有垫106。因此图1示出由隔离层、优选聚对二甲苯完全覆盖的半导体管芯。
绝缘芯片100能够嵌入包封材料内，并且通路孔能够在共同步骤内(参见图11)穿过包封材料和电绝缘层104形成，以因此选择性地在芯片垫106的位置处并限定于芯片垫106的位置处打开电绝缘层104。
图1中示出的绝缘芯片100尤其也能够用于以下处理路径：根据图1的完全绝缘芯片100能够安装在芯片载体上(例如通过管芯接合)。只有就在形成至绝缘芯片100的通路接触部之前(例如通过引线接合或线夹接合)，通过选择性地去除覆盖垫106的电绝缘层104的材料来打开绝缘芯片100的电接触垫106(例如通过激光烧蚀)。
图2示出根据示例性实施例的具有暴露的垫106的绝缘芯片100的剖视图。半导体芯片102的整个半导体表面由电绝缘层104密封覆盖。换言之，绝缘芯片100的整个外部表面由电绝缘层104形成，其中，垫106通过也贡献于绝缘芯片100的外部表面而形成了唯一的例外。
因此，根据图2的绝缘芯片100与根据图1的绝缘芯片100之间的区别是：根据图2，通路孔200通过激光烧蚀(参见附图标记202)形成，以选择性地在芯片垫106的各位置处去除电绝缘层104的材料。换言之，尽管完全地覆盖半导体芯片102的整个半导体表面，但电绝缘层104仅仅在芯片垫106的位置处被中断。因此，仅除去由垫106限定的表面部分之外，半导体芯片102的包围表面由电绝缘层104覆盖。因此，图2示出由隔离层覆盖的半导体管芯，但使接触部打开(例如通过激光烧蚀)，以使得根据图2的绝缘芯片100能够通过引线接合被直接进一步处理(参见图3与图4)。
在图2的配置中，绝缘芯片100的电接触垫106被打开(例如通过激光烧蚀、等离子处理或化学处理)，使得根据图2的绝缘芯片100能够被用作用于非常不同的安装步骤的基底，所述非常不同的安装步骤比如引线接合(比较图3、图4或图14)、倒装芯片处理、线夹处理等等。根据图2的绝缘芯片100能够以很多不同的封装结构实现，比如BGA(Ball GridArray：球栅阵列)、QFN(Quad Flat No Leads Package：方形扁平无引线封装)、QFP(QuadFlat Package：方形扁平封装)、SOT(Small Outline Transistor：小外形晶体管)等等。绝缘芯片100能够形成单个芯片封装体或多芯片封装体的基底。本发明的示例性实施例也可以依据ISOFACE技术实现(特别是提供电镀隔离的高侧开关以及输入集成电路)。
图3示出包封前的根据示例性实施例的，具有并排安装的半导体芯片102、300的半成封装体的剖视图。
在图3中示出的半成(由于还没有包封)封装体包括根据图2的绝缘芯片100、另外的半导体芯片300(在所示出的实施例中是没有电绝缘层104的裸管芯)、以及将绝缘芯片100的暴露的垫106与另外的半导体芯片102的垫106电连接的接合线302。图3还示出绝缘芯片100的另外的垫106与另外的半导体芯片300的另外的垫106能够通过另外的结合线302被连接至电子环境(未示出)。
根据图3的半成封装体还包括安装基座304(即任意衬底或芯片载体，例如引线框架或有机衬底)，绝缘芯片100与另外的半导体芯片300通过接合线互连以并排结构安装在所述安装基座304上。
为基于根据图3的半成封装体而得到根据示例性实施例的封装体，半成封装体能够例如通过层合(如在图13中所示出的)或通过模封(如在图14中所示出的)被包封(以用于嵌入绝缘芯片100和另外的半导体芯片300)。在包封之后，电绝缘层104提供绝缘芯片100与另外的半导体芯片300之间的可靠的电断开。
图4示出包封前根据另一个示例性实施例的，以半导体芯片102、300“芯片堆叠”的架构安装的半成封装体的剖视图。
相对于图3，图4的实施例示出一种配置，在该配置中，另外的半导体芯片300安装在安装基座304上，并且绝缘芯片100转而安装在另外的半导体芯片102上。电绝缘层104提供对所示出的堆叠管芯配置中的在直接连接布置的绝缘芯片100与另外的半导体芯片300之间的可靠电断开。
为基于根据图4的半成封装体而得到根据示例性实施例的封装体，所述半成封装体能够例如通过层合(如在图13中所示出的)或通过模封(如在图14中所示出的)被包封(以用于嵌入绝缘芯片100与另外的半导体芯片300)。在包封之后，电绝缘层104提供绝缘芯片100与另外的半导体芯片300之间的可靠的电断开。
图5至图9示出在实施方法期间所得到的结构，所述方法是根据另一个示例性实施例以批量架构制造多个绝缘芯片100的方法。所描述的方法的目标是根据图1同时制造多个绝缘芯片100。
为得到在图5中示出的结构520，多个裸半导体芯片102安装在或放置在辅助载体500上。因此，半导体芯片102在从半导体晶圆切割之后，被安装在可以是切割箔的辅助载体500上。
为得到在图6中示出的结构620，电绝缘材料的、后来形成电绝缘层104的一部分的第一部分被同时沉积在所有安装的半导体芯片102的表面的暴露部分上。这个沉积步骤能够通过CVD工艺实现，通过所述CVD工艺，电绝缘材料、比如聚对二甲苯从气相沉积在半导体芯片102的暴露的表面上以及辅助载体500的暴露的表面上。
为得到在图7中所示出的结构720，结构620被翻转或枢转180°以因此将半导体芯片102的已经被电绝缘材料覆盖的(根据图6的上)表面附接到另外的辅助载体700上。这个步骤能够被表示为再层合。换言之，半导体芯片102的由之前沉积的电绝缘材料覆盖的表面部分被安装在所述另外的辅助载体700上。因此，执行对切割块(dice)的翻转，以用于再层合在另外的辅助载体700(例如箔或任何其他载体)上，以准备结构720来用于后续的背侧涂覆。在所述附接之后，辅助载体500从半导体芯片102被去除，以因此暴露半导体芯片102的(根据图7的上)表面部分，所述半导体芯片102的表面部分之前已经由辅助载体500覆盖。
为得到在图8中所示出的结构820，电绝缘材料的、后来形成电绝缘层104的第二部分沉积在被安装的半导体芯片102的目前暴露的表面部分上，所述表面部分在沉积电绝缘材料的第一部分期间已经由辅助载体500覆盖。因此，实施了对半导体芯片102的背侧的涂覆，使得半导体芯片102的整个表面(包括垫106)最后被包封以层型电绝缘层104。
为得到在图9中示出的该批密封的绝缘芯片100，另外的辅助载体700从绝缘芯片100被分离或去除。因此，所描述的方法同时在多个半导体芯片102上实施，因此以在单片化(例如锯切)之后在晶圆级别上实施的快速且简单的步骤制造出大量半导体芯片102。
参照图5至图9所描述的处理流程的变动当然是可能的。例如，可在半导体芯片102的背侧上开始沉积，或在没有再层合的情况下实施沉积的一部分(例如在一个表面上或在侧表面上)。
图10示出在暴露芯片垫106之前，根据示例性实施例的半成封装体(通过在共同步骤内去除包封材料1000与电绝缘层104的材料)。
对于制造根据图10的半成封装体，一个绝缘芯片100(例如根据图5至图9制造的)由包封材料1000包封。在所示出的实施例中，包封材料1000是由安装基座1002(绝缘芯片100的底部被安装在所述安装基座1002上)与覆盖物1004(覆盖绝缘芯片100的顶部)所组成的层合体。安装基座1002能够由导电材料(例如铜片，例如具有大约200μm的厚度)制成。覆盖物1004能够由电绝缘材料(例如有或没有用于容纳绝缘芯片100的预成型腔的预浸箔)制成。绝缘芯片100可以例如通过粘合或焊接安装在安装基座1002上。半导体芯片102可以具有在30μm至200μm范围内、例如60μm的(根据图10垂直的)厚度。安装基座1002、绝缘芯片100以及覆盖物1004能够通过层合彼此连接，即通过以热支持而将它们按压在一起。
因此，绝缘芯片100能够嵌入在层合体内(例如根据PCB工艺或BLADE工艺)。
图11示出通过在共同步骤内去除包封材料1000的材料与电绝缘层104的材料来暴露芯片垫106之后的图10的半成封装体。
因此，共同通路孔1100通过激光烧蚀(参见附图标记1110)形成，以延伸穿过包封材料1000和电绝缘层104。换言之，通路孔1100在共同步骤内形成以因此暴露芯片垫106。非常有利的是，包封材料1000与电绝缘层104的开口在同一过程中在这里以同一激光束实现。这将半导体芯片102的高度可靠的电绝缘与芯片垫106的简单且快速的可接触性结合起来。
图12示出根据示例性实施例的由根据图10与图11的制造方法得到的封装体1200的剖视图。
为得到基于图11的半成封装体的封装体1200，共同通路孔1100由导电材料填充(例如使用电镀过程)，以由此制造通孔1202，所述通孔1202在通路孔1100内接触垫106。此外，图案化的导电层1204(比如图案化的铜箔)形成为在包封材料1000上(在表面电介质上)的表面布线，并且电耦接至形成通孔1202的导电材料。通孔填充与导体线路的形成完成了封装体1200的制造步骤。
在根据图12的配置中，电绝缘层104被布置用于将半导体芯片102相对于封装体1200的一个或多个可能的另外的半导体芯片(未示出)、导电层1204、以及封装体1200的一个或多个可能的导电接触部(未示出)电绝缘。这确保了半导体芯片102相对于电子外围设备的可靠的电断开，并且因此确保了有效的保护以防止爬电电流与击穿放电。当封装体1200被配置用于较高电流或较高电压应用——比如基于磁性检测的电流传感器应用、半桥应用等等时，这是特别有利的。
在BLADE处理方面，全层包封(full-layer-encapsulated)的绝缘芯片100能够粘附在导电安装基座1002(比如引线框架或印刷电路板)上，并且能够与覆盖物1004(比如印刷电路板材料)层合。通过激光工艺，以通路孔1110形式的接触部穿入包封材料1000内，以因此暴露芯片垫106。通路孔1110能够用导电材料、比如铜电镀填充。
这种实施例的一个非常有利的影响是，该通路孔形成步骤同时去除包封材料1000的材料以及电绝缘层104的材料，特别是唯一地并且就在需要用于获得到接触芯片垫106的接触的位置处。所产生的封装体1200于是包括完全嵌入的半导体芯片102，所述半导体芯片102除了它的芯片垫106之外完全相对于环境电绝缘。
进一步有利的是，作为上部芯片金属化的基础的通路孔形成能够被优选地实施，以使得在形成电绝缘层104与覆盖物1004的电绝缘材料内的开口之后，激光自动停止在金属化上(即芯片垫106)。为了这个目的，铜作为用于芯片垫106的材料是非常适合的。
图13示出根据本发明的另一个示例性实施例的封装体1200的剖视图。
封装体1200提供了一种电子半桥功能。在此实施例中，绝缘芯片100与传统的裸半导体芯片300都嵌入在包封材料1000内。例如，绝缘芯片100可以粘合至安装基座1002，而半导体芯片300可以使用导电互连1300组装在安装基座1002上。安装基座1002可以例如是基座衬底、比如金属箔或片。安装基座1002在基于磁场检测的电流传感器的情况下也可以是载流轨(current carrying rail)。接地部在图13中用附图标记1302表示。图13的细节图1350示出绝缘芯片100周围的扩大视图。从细节图1350可知，即使在覆盖物1004从电绝缘层104层离的情况下，也实现了安全的爬电距离1。安全的隔离距离d由电绝缘层104的厚度(例如10μm)限定。
尽管在图中未示出，根据图13的顶部表面或封装体1200能够安装在印刷电路板(PCB)上，例如通过焊球(未示出)安装。
在根据图13的封装体1200的操作期间，可能的电流流动路径用附图标记1390表示，并且从在顶部表面处的导电层1204延伸，穿过通孔1202中的一个，沿着导电安装基座1002，经由导电互连1300，穿过另外的半导体芯片300，穿过通孔1202中的另一个，然后返回至在顶部表面处的导电层1204的另一部分。因此，导电安装基座1002可以有助于电流流动并且可以同时作为用于去除在封装体1200的操作期间由芯片100、300所生成的热的散热器而起作用。
图14示出根据本发明的又一示例性实施例的封装体1200的剖视图。封装体1200示出引线接合架构的示例，通过引线接合架构，根据图2的绝缘芯片100嵌入在作为包封材料1000的模封材料(mold compound)内。
根据图14，封装体1200还包括实施为引线框架的芯片载体1400，所述芯片载体1400承载绝缘芯片100。绝缘芯片100通过粘结材料1402安装在芯片载体1400上。提供有接合线302，以用于将芯片垫106中相应的一个与芯片载体1400中相应的引线电连接。
所描述的布置然后被插入在下模封模与上模封模(未示出)之间。液体模封材料被引入至由下模封模与上模封模之间所限定的腔室内，然后被固化。所以，包封材料1000以模封材料的形式得到，所述包封材料1000包封绝缘芯片100、结合线302、以及芯片载体1400的一部分。
在一个配置中，根据图14的封装体1200在封装体1200的左手侧与右手侧上具有引线框架1400的引线，所述引线与包封材料1000的侧壁齐平。这样一种配置能够依照QFN(Quad Flat No Lead：四方扁平无引线)封装技术实现。
在另一个配置中，根据图14的封装体1200在封装体1200的左手侧与右手侧上具有引线框架1400的引线，所述引线侧向延伸至包封材料1000的侧壁之外，因此形成根据图14示出为虚线的鸥翼状的自由端。这样一种配置能够依照SO(Small Outline：小外形)或QFP封装技术实现。
图15至图26示出在实施方法期间所得到的结构，所述方法是根据本发明的另一个示例性实施例以批量架构制造多个封装体1200的方法。
在图15中示出的结构是经处理的半导体晶圆1500，所述半导体晶圆1500包括具有集成电路元件(比如SFET或IGBT，未示出)的多个半导体芯片102。
为得到在图16中所示出的结构，半导体晶圆1500被变薄并且在锯切框架上被锯切(参见附图标记1600)。从细节图1610可知，半导体晶圆1500包括多个布置成行与列的半导体芯片102。
为得到在图17中所示出的结构，如在图16中示出的半导体晶圆1500经受涂覆步骤，以用于在所有半导体芯片102的所有暴露的表面上形成电绝缘层104。因此，得到了介电涂覆的半导体晶圆1700。
为能够在锯切的半导体芯片102的下部主表面仍附接在柔性箔上的情况下使涂覆材料可靠地沉积在锯切的半导体芯片102的整个上部主表面和四个垂直侧表面上，所述锯切的半导体晶圆1700能够在涂覆步骤期间扩展。这能够通过在涂覆步骤期间相应地弯曲柔性箔以增加相邻的半导体芯片102之间的间隔来实现。这可以防止不期望的遮蔽效应，并且可以因此降低要被涂覆的半导体芯片102的提到的五个表面的不完整的涂覆的风险。
随后，各自形成的绝缘芯片100从柔性箔释放，并且如在以下图中所示出的那样被进一步处理。
为得到在图18中示出的结构，提供有安装基座1002、比如平面的或轧制的铜片或引线框架。
为得到在图19中示出的结构，根据图17得到的绝缘芯片100被直接安装在平面的安装基座1002上。鉴于安装基座1002的平面性，这是一个非常简单的步骤。换言之，安装基座1002最初有利地不含任何腔，所述腔仅仅在其后通过增添工艺形成(比较图21)。这具有的显著优点是省去了通过削减工艺(特别是涉及光刻)用于制造具有高度可靠性的腔的巨大工作。
仍然参考图19，大致长方体的半导体芯片102的五个大致矩形的表面由电绝缘层104完全覆盖。只有半导体芯片102的第六个大致矩形的表面——更具体地根据图19被布置为底部表面——没有电绝缘层104。与此相比，它可以是暴露的或可以用锯切框架箔或用导电耦接结构覆盖。
将半导体芯片102接合至安装基座1002可以例如通过焊接(例如通过软焊接或金锡焊接)或通过烧结实现。
为得到在图20中示出的结构，安装基座1002的上部与下部主表面(优选地由铜制成)可以被粗糙化来为后续的电镀沉积步骤做准备(参见粗糙表面2000，如在细节2010、2020中示出的那样)。更一般地，安装基座1002的暴露的表面能够被进行预处理以用于后续的电镀。这样一种预处理可以是所示出的粗糙化步骤，或者可以额外地或替代地涉及表面的清洁。
为得到在图21中所示出的结构，仅仅在完成安装步骤之后，形成了与安装基座1002由同一材料(这里是铜)制成的侧向包围结构2100。作为在安装基座1002上存在已经安装的绝缘芯片100的结果，一个腔被限界，绝缘芯片100侧向嵌入在所述腔内。从图21可知，侧向包围结构2100与绝缘芯片100垂直齐平(即在同一高度水平并且形成共同平面的表面)。非常有利的是，侧向包围结构在安装基座1002上的形成是由以电镀形式的增添步骤实现的。与侧向包围结构2100形成的同时，电镀步骤在安装基座1002的主表面上还形成一个反结构2102，所述安装基座1002的主表面与安装基座1002的布置有侧向包围结构2100的另一主表面相反。因此，实施了安装基座1002(这里实施为铜片)的双侧电镀涂覆(铜镀)。结构2100、2102中的每个的垂直厚度d能够是例如150μm。结构2100、2102能够通过将在图20中示出的结构浸渍在电镀池中并且通过施加电流形成。在该步骤和其他步骤期间，聚对二甲苯的电绝缘层104相对于环境从机械与化学的角度保护半导体芯片102。半导体芯片102的硅材料不得与电化学以及铜材料直接接触，因为这可能会破坏半导体芯片102。因此，电绝缘层104的聚对二甲苯材料对于环境中的恶劣条件也起到对半导体芯片102的强大的钝化处理的作用。
图22示出了对通过条带连接部结构(bar and web structure)2200连接的多个部件的布置的三维视图，所述多个部件中的一个在图21中被示出。因此，制造步骤能够以批量实施。为了对各自部件的单个化，例如通过冲切来断开连接部2202就足以。
为得到在图23中示出的结构，图22的布置例如通过冲切被单个化成多个半成封装体2300。
为得到在图24中示出的结构，在安装基座1002上的侧向包围结构2100与绝缘芯片100——即如在图23中所示出的半成封装体2300——被插入至侧向包围环状结构2400(例如由FR4材料制成，所述FR4材料可以包括固化树脂与玻璃纤维)中，所述侧向包围环状结构2400与侧向包围结构2100以及绝缘芯片100垂直齐平。换言之，单个化的半成封装体2300被插入至框架结构的腔内。根据图24的具有例如1.2mm的厚度D的结构是非常紧凑的。环状结构2400可以是具有冲压的贯通孔的印刷电路板，在批量制造步骤中半成封装体2300可以被插入在所述贯通孔中。
为得到在图25中示出的结构，两个顶层2500、2502在绝缘芯片100以及侧向包围结构2100以及侧向包围环状结构2400的顶部表面上被布置为平面片或箔。相应地，两个底部层2504、2506在反结构2102以及侧向包围环状结构2400的底部表面上被布置为平面片或箔。为连接，如此得到的夹层结构或层堆叠的元件通过施加机械压力和热能通过层合彼此连接。层2500、2504是电绝缘的，而层2502、2506是导电的(例如由铜制成)。参照图25所描述的步骤通过层合形成了半成封装体2300的包封。层2500、2504可以是富树脂预浸层，即其内具有玻璃纤维的未固化树脂。在层合期间，部分树脂流入半成封装体2300与环状结构2400之间的侧向凹部2450(比较图24)内，并且因此填充了空的间隙。
为得到在图26中示出的封装体1200，垂直互连结构2600在图25中示出的结构的顶部部分内形成，从而垂直延伸穿过电绝缘顶层2500并且穿过电绝缘层104，以用于提供与芯片垫106的电连接。更具体地，形成垂直互连结构2600包括在共同步骤内激光钻削共同通路孔(参见在图11中的附图标记1100)，所述共同通路孔延伸穿过电绝缘顶层2500与电绝缘层104，以因此暴露芯片垫106。因此，电绝缘层104有利地由可通过激光钻削去除的材料、比如聚对二甲苯制成。随后，共同通路孔用导电材料、比如铜填充。图26示出了半导体芯片102通过相应形成的激光通孔被电接触。
作为参照图15至图26所描述的制造步骤的结果，得到了根据本发明的示例性实施例的在图26中示出的封装体1200。封装体1200包括上述绝缘芯片100以及包封绝缘芯片100的包封材料1000。当在图26中示出的封装体1200与多个其他封装体1200以批量步骤制造时(例如当将具有冲压的贯通孔的印刷电路板用作环状结构2400时，其中半成封装体2300插入在这些贯通孔中)，这样一种结构首先需要例如通过锯切被单个化成单独的封装体1200。
包封材料1000的覆盖物1004包括由铜组成的侧向包围结构2100，所述侧向包围结构2100限界腔，绝缘芯片100与侧向包围结构2100垂直齐平嵌入在所述腔中。覆盖物1004还包括覆盖绝缘芯片100的顶部表面的两个描述的顶层2500、2502。所述两个顶层2500、2502还覆盖侧向包围结构2100的顶部表面。两个顶层2500、2502包括下部电绝缘顶层2500，所述下部电绝缘顶层2500直接覆盖绝缘芯片100的顶部表面，并且由垂直互连结构2600穿透，所述垂直互连结构2600提供与芯片垫106的电连接。此外，两个顶层2500、2502包括上部导电层2502，所述上部导电层2502直接覆盖下部层2500，并且连接至垂直互连结构2600。侧向包围结构2100由比如铜的导电材料制成，并且由电绝缘环状结构2400侧向包围，所述电绝缘环状结构2400与侧向包围结构2100齐平。
应该注意的是，术语“包括”不排除其他元件或特征，并且“一”或“一个”不排除多个。并且可以组合与不同实施例关联的所描述的元件。还应该注意的是，附图标记不应被解释为限制权利要求的范围。此外，本申请的范围并非旨在被限定于在本说明书中的工艺、机器、制造、组成、方式、方法以及步骤的特定实施例。相应地，所附权利要求旨在其范围内包括此类工艺、机器、制造、组成、方式、方法或步骤。

Claims (39)

1.一种绝缘芯片(100)，包括：
包括至少一个芯片垫(106)的半导体芯片(102)；
包围所述半导体芯片(102)的至少一部分的电绝缘层(104)。
2.根据权利要求1所述的芯片(100)，其中，所述半导体芯片(102)的整个包围表面和所述至少一个芯片垫(106)由所述电绝缘层(104)覆盖。
3.根据权利要求1所述的芯片(100)，其中，所述半导体芯片(102)的仅除了围绕所述至少一个垫(106)的至少一个表面部分之外的包围表面由所述电绝缘层(104)覆盖。
4.根据权利要求1所述的芯片(100)，其中，所述半导体芯片(102)的五个侧表面由所述电绝缘层(104)覆盖，并且所述半导体芯片(102)的第六侧表面没有所述电绝缘层(104)。
5.根据权利要求1所述的芯片(100)，其中，所述电绝缘层(104)由聚合物材料、特别是聚对二甲苯制成。
6.根据权利要求1所述的芯片(100)，其中，所述电绝缘层(104)由能够通过激光钻削去除的材料制成。
7.一种制造绝缘芯片(100)的方法，所述方法包括：
提供包括至少一个芯片垫(106)的半导体芯片(102)；
用电绝缘层(104)包围所述半导体芯片(102)的至少一部分。
8.根据权利要求7所述的方法，其中，所述包围包括：
将所述半导体芯片(102)放置在辅助载体(500)上，以及
将所述电绝缘层(104)的电绝缘材料的第一部分沉积在被放置在所述辅助载体(500)上的所述半导体芯片(102)的暴露的表面上。
9.根据权利要求8所述的方法，其中，所述包围还包括：
将所述半导体芯片(102)的被沉积的电绝缘材料覆盖的表面部分放置在另一辅助载体(700)上；
去除所述辅助载体(500)；以及
将所述电绝缘层(104)的所述电绝缘材料的第二部分沉积在被放置在所述另一辅助载体(700)上的所述半导体芯片(102)的暴露的表面上，所述暴露的表面在沉积所述电绝缘材料的第一部分期间已经由所述辅助载体(500)覆盖。
10.根据权利要求7所述的方法，其中，所述方法同时在多个半导体芯片(102)上实施。
11.一种封装体(1200)，包括：
根据权利要求1所述的绝缘芯片(100)；
包封所述绝缘芯片(100)的至少一部分的包封材料(1000)。
12.根据权利要求11所述的封装体(1200)，所述封装体(1200)包括至少一个导电通孔(1202)，所述至少一个导电通孔(1202)电耦接至所述至少一个芯片垫(106)，其中，所述至少一个导电通孔(1202)中的每个均延伸穿过相应的共同通路孔(1100)，所述共同通路孔(1100)延伸穿过所述包封材料(1000)和所述电绝缘层(104)。
13.根据权利要求11所述的封装体(1200)，其中，所述包封材料(1000)包括层合体、特别是印刷电路板层合体。
14.根据权利要求11所述的封装体(1200)，其中，所述包封材料(1000)包括模封材料，特别是塑料模封材料。
15.根据权利要求11所述的封装体(1200)，其中，所述包封材料(1000)包括安装基座(1002)并且包括覆盖所述绝缘芯片(100)的顶部的覆盖物，所述绝缘芯片(100)的底部安装在所述安装基座(1002)上。
16.根据权利要求15所述的封装体(1200)，其中，所述覆盖物(1004)包括侧向包围结构(2100)，所述侧向包围结构(2100)特别地至少部分地由导电材料制成，所述侧向包围结构(2100)限界出腔，所述绝缘芯片(100)嵌入在所述腔中，特别地所述侧向包围结构(2100)与所述绝缘芯片(100)垂直齐平。
17.根据权利要求15所述的封装体(1200)，其中，所述覆盖物(1004)包括覆盖所述绝缘芯片(100)的顶部表面的至少一个顶层(2500、2502)。
18.根据权利要求16所述的封装体(1200)，其中，所述至少一个顶层(2500、2502)还覆盖所述侧向包围结构(2100)的顶部表面。
19.根据权利要求17所述的封装体(1200)，其中，所述至少一个顶层(2500、2502)包括下部电绝缘顶层(2500)，所述下部电绝缘顶层(2500)直接覆盖所述绝缘芯片(100)的所述顶部表面并且由至少一个垂直互连结构穿透(2600)，所述垂直互连结构(2600)提供与所述至少一个芯片垫(106)的电连接。
20.根据权利要求19所述的封装体(1200)，其中，所述至少一个顶层(2500、2502)包括上部导电层(2502)，所述上部导电层(2502)直接覆盖所述下部层(2500)并且连接至所述至少一个垂直互连结构(2600)。
21.根据权利要求15所述的封装体(1200)，其中，所述绝缘芯片(100)的直接布置在所述安装基座(1002)上的表面为以下组中的至少一种情况：
没有所述电绝缘层(104)；以及
电耦接至所述安装基座(1002)。
22.根据权利要求16所述的封装体(1200)，其中，所述侧向包围结构(2100)由特别是电绝缘的、环状结构(2400)侧向包围，特别地由与所述侧向包围结构(2100)齐平的环状结构(2400)侧向包围。
23.根据权利要求16所述的封装体(1200)，所述封装体(1200)包括在所述安装基座(1002)的主表面上的反结构(2102)，所述安装基座(1002)的所述主表面与所述安装基座(1002)的布置有所述侧向包围结构(2100)的另一主表面相反。
24.根据权利要求17所述的封装体(1200)，所述封装体(1200)包括构成所述封装体(1200)的主表面的至少一个底部层(2504、2506)，所述封装体(1200)的所述主表面与所述封装体(1200)的由所述至少一个顶层(2500、2502)构成的另一主表面相反。
25.一种制造封装体(1200)的方法，所述方法包括：
通过根据权利要求7所述的方法制造绝缘芯片(100)；
通过包封材料(1000)包封所述绝缘芯片(100)的至少一部分。
26.根据权利要求25所述的方法，其中，所述方法还包括在共同步骤中形成至少一个共同通路孔(1100)，所述共同通路孔(1100)延伸穿过所述包封材料(1000)和所述电绝缘层(104)，以暴露所述至少一个芯片垫(106)。
27.根据权利要求26所述的方法，其中，所述方法还包括用导电材料填充、特别是电镀地填充所述至少一个共同通路孔(1100)。
28.根据权利要求26所述的方法，其中，所述至少一个共同通路孔(1100)的所述形成包括由激光烧蚀、等离子体处理和化学处理所组成的组中的至少一种。
29.根据权利要求25所述的方法，其中，所述方法包括将所述绝缘芯片(100)安装在安装基座(1002)上，特别地是安装在平面的安装基座(1002)上，更特别地是安装在最初在所述绝缘芯片(100)的安装位置处没有腔的安装基座(1002)上。
30.根据权利要求29所述的方法，其中，所述方法包括在所述安装之后形成侧向包围结构(2100)，所述侧向包围结构(2100)特别地与所述安装基座(1002)由同一种材料制成，所述侧向包围结构(2100)限定出腔，所述绝缘芯片(100)嵌入在所述腔中，所述侧向包围结构(2100)特别地与所述绝缘芯片(100)垂直齐平。
31.根据权利要求30所述的方法，其中，将所述侧向包围结构(2100)形成在所述安装基座(1002)上由材料增添步骤实现，特别是通过电镀步骤实现。
32.根据权利要求30所述的方法，其中，所述方法还包括将所述安装基座(1002)上的所述侧向包围结构(2100)和所述绝缘芯片(100)插入至侧向包围环状结构(2400)内，特别地是插入至与所述侧向包围结构(2100)和所述绝缘芯片(100)齐平的环状结构(2400)内。
33.根据权利要求31所述的方法，其中，所述方法还包括将至少一个顶层(2500、2502)连接至所述绝缘芯片(100)和所述侧向包围结构(2100)的顶部表面，特别是通过层合来连接。
34.根据权利要求33所述的方法，其中，所述方法还包括：
用电绝缘顶层(2500)形成所述至少一个顶层(2500、2502)，所述电绝缘顶层(2500)直接覆盖所述绝缘芯片(100)的所述顶部表面；以及
形成至少一个垂直互连结构(2600)，所述垂直互连结构(2600)垂直延伸穿过所述电绝缘顶层(2500)以及穿过所述电绝缘层(104)，以用于提供与所述至少一个芯片垫(106)的电连接。
35.根据权利要求34所述的方法，其中，形成至少一个垂直互连结构(2600)包括：
在共同步骤中形成、特别地是通过激光钻削形成至少一个共同通路孔(1100)，所述至少一个共同通路孔(1100)延伸穿过所述电绝缘顶层(2500)和所述电绝缘层(104)，以暴露所述至少一个芯片垫(106)；以及
用导电材料填充所述至少一个共同通路孔(1100)。
36.根据权利要求25所述的方法，其中，所述方法包括将多个封装体(1200)至少部分地以批量步骤制造作为连续结构，所述连续结构随后被单个化成单独的封装体(1200)。
37.一种封装体(1200)，包括：
根据权利要求1所述的绝缘芯片(100)；
另一半导体芯片(300)；
至少一个接合线(302)，其将所述绝缘芯片(100)与所述另一半导体芯片(102)电连接。
38.根据权利要求37所述的封装体(1200)，所述封装体包括安装基座(304)，所述绝缘芯片(100)与所述另一半导体芯片(102)彼此分离地安装在所述安装基座(304)上。
39.根据权利要求38所述的封装体(1200)，其中，所述绝缘芯片(100)与所述另一半导体芯片(102)一个安装在另一个之上。
CN201610528086.4A 2015-07-06 2016-07-06 绝缘管芯 Pending CN106571347A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE102015110853 2015-07-06
DE102015110853.4 2015-07-06
DE102015122294.9A DE102015122294B4 (de) 2015-07-06 2015-12-18 Isolierter Die
DE102015122294.9 2015-12-18

Publications (1)

Publication Number Publication Date
CN106571347A true CN106571347A (zh) 2017-04-19

Family

ID=58010495

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610528086.4A Pending CN106571347A (zh) 2015-07-06 2016-07-06 绝缘管芯

Country Status (3)

Country Link
CN (1) CN106571347A (zh)
DE (2) DE102015122294B4 (zh)
WO (1) WO2017102230A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325252A (zh) * 2021-11-18 2022-04-12 北京卫星制造厂有限公司 绝缘防护方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7244531B2 (ja) * 2018-03-12 2023-03-22 ユマテック ゲーエムベーハー 導体要素用モールドを用いたプリント回路基板の製造方法
CN113163572A (zh) * 2020-01-22 2021-07-23 奥特斯(中国)有限公司 具有覆盖有超薄过渡层的部件的部件承载件

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113283A1 (en) * 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching
US20080173988A1 (en) * 2007-01-23 2008-07-24 Infineon Technologies Ag Gas phase precipitated polymers as highly insulating chip backside layer
US20080265383A1 (en) * 2007-04-30 2008-10-30 Infineon Technologies Ag Workpiece with Semiconductor Chips, Semiconductor Device and Method for Producing a Workpiece with Semiconductor Chips
CN101582396A (zh) * 2008-05-05 2009-11-18 英飞凌科技股份有限公司 半导体器件及半导体器件的制造
US20100013103A1 (en) * 2008-07-18 2010-01-21 Tdk Corporation Semiconductor embedded module and method for producing the same
US20100132994A1 (en) * 2008-12-02 2010-06-03 Raymond Albert Fillion Apparatus and method for reducing pitch in an integrated circuit
CN102280426A (zh) * 2010-06-11 2011-12-14 卡西欧计算机株式会社 半导体器件及其制造方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN103715108A (zh) * 2012-10-02 2014-04-09 新科金朋有限公司 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7338836B2 (en) * 2003-11-05 2008-03-04 California Institute Of Technology Method for integrating pre-fabricated chip structures into functional electronic systems

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040113283A1 (en) * 2002-03-06 2004-06-17 Farnworth Warren M. Method for fabricating encapsulated semiconductor components by etching
US20080173988A1 (en) * 2007-01-23 2008-07-24 Infineon Technologies Ag Gas phase precipitated polymers as highly insulating chip backside layer
US20080265383A1 (en) * 2007-04-30 2008-10-30 Infineon Technologies Ag Workpiece with Semiconductor Chips, Semiconductor Device and Method for Producing a Workpiece with Semiconductor Chips
CN101582396A (zh) * 2008-05-05 2009-11-18 英飞凌科技股份有限公司 半导体器件及半导体器件的制造
US20100013103A1 (en) * 2008-07-18 2010-01-21 Tdk Corporation Semiconductor embedded module and method for producing the same
US20100132994A1 (en) * 2008-12-02 2010-06-03 Raymond Albert Fillion Apparatus and method for reducing pitch in an integrated circuit
CN102280426A (zh) * 2010-06-11 2011-12-14 卡西欧计算机株式会社 半导体器件及其制造方法
CN102832181A (zh) * 2011-06-13 2012-12-19 矽品精密工业股份有限公司 芯片尺寸封装件
CN103715108A (zh) * 2012-10-02 2014-04-09 新科金朋有限公司 半导体装置和将密封剂沉积在嵌入式wlcsp中的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325252A (zh) * 2021-11-18 2022-04-12 北京卫星制造厂有限公司 绝缘防护方法

Also Published As

Publication number Publication date
DE102015122294B4 (de) 2021-04-22
DE102015122294A1 (de) 2017-04-06
WO2017102230A1 (en) 2017-06-22
DE202015009284U1 (de) 2017-01-20

Similar Documents

Publication Publication Date Title
US9978720B2 (en) Insulated die
US10074614B2 (en) EMI/RFI shielding for semiconductor device packages
KR101484494B1 (ko) 반도체 디바이스 및 사전에 제조된 커넥터를 패키징하는 방법
US10490478B2 (en) Chip packaging and composite system board
CN104882417B (zh) 集成无源倒装芯片封装
US8597983B2 (en) Semiconductor device packaging having substrate with pre-encapsulation through via formation
US8785255B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
CN104051377A (zh) 功率覆盖结构及其制作方法
US8435837B2 (en) Panel based lead frame packaging method and device
CN104465544A (zh) 半导体装置及其制造方法
JP2011525618A (ja) センサチップを有する半導体チップ装置及びその製造方法
CN103889168A (zh) 承载电路板、承载电路板的制作方法及封装结构
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN106571347A (zh) 绝缘管芯
KR20160029037A (ko) 적어도 부분적으로 유전체 층에 의해 둘러싸이는 복수의 금속 코어들을 갖는 상호 연결들을 포함하는 상호 연결 시스템
CN106935517B (zh) 集成无源器件的框架封装结构及其制备方法
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
US20190148566A1 (en) Semiconductor Sensor Device and Method for Fabricating the Same
CN101853818B (zh) 具有凹穴的封装基板结构及其制作方法
TWI757267B (zh) 具有整合式電磁干擾屏蔽之積體電路封裝體
CN105244327A (zh) 电子装置模块及其制造方法
TW201423945A (zh) 使用無電鍍之ｚ型連接
JP3105437B2 (ja) 半導体素子パッケージ及びその製造方法
CN103681359A (zh) 层叠封装结构及其制作方法
JP5150720B2 (ja) 電子アッセンブリーの製造方法並びに電子アッセンブリー

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170419