CN102280426A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN102280426A
CN102280426A CN2011101647072A CN201110164707A CN102280426A CN 102280426 A CN102280426 A CN 102280426A CN 2011101647072 A CN2011101647072 A CN 2011101647072A CN 201110164707 A CN201110164707 A CN 201110164707A CN 102280426 A CN102280426 A CN 102280426A
Authority
CN
China
Prior art keywords
pattern
distribution
pad
electrode
via hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101647072A
Other languages
English (en)
Inventor
胁坂伸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN102280426A publication Critical patent/CN102280426A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件，包括：半导体芯片(1)，所述半导体芯片(1)包括模式设置端子(15d，15e，15f)以及分别连接至所述模式设置端子(15d，15e，15f)的模式设置配线(20d，20e，20f)；密封层(43)，所述密封层(43)覆盖所述半导体芯片(1)并且还覆盖第一模式设置配线的焊盘，所述第一模式设置配线是模式设置配线(20d，20e，20f)中的一个，所述密封层(43)包括形成在第二模式设置配线的焊盘上方的模式设置过孔，所述第二模式设置配线是所述模式设置配线中的一个并且与所述第一模式设置配线不同；模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内，以连接至所述第二模式设置配线；以及模式设置导电图案，所述模式设置导电图案连接至所述模式设置掩埋导体并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层(43)上。

Description

半导体器件及其制造方法
技术领域
本发明涉及一种半导体器件及其制造方法。
背景技术
例如，如在日本专利申请特许公开No.2008-47734中所述，常规半导体芯片通过内建工艺而掩埋在叠置的绝缘膜之间。内建工艺是通过重复例如形成绝缘膜、形成过孔以及形成导电图案的一种生成多层结构的方法。端子被设置在半导体芯片中，并且这些端子经由例如配线而连接至凸起。
与此同时，相同半导体芯片可以用来制造诸如功能、用途、形式以及格式的模式不同的半导体器件的姐妹产品。
如果被设置在半导体芯片中的端子是模式设置端子，则例如根据模式设置端子是处于接地电压设置状态还是处于未被连接状态(电浮置状态)而被设置成改变半导体芯片的模式。在这种设置中，模式不同的半导体器件的姐妹产品通过将从模式设置端子到凸起的配线切换至断开状态或导通状态来生成。例如，如果模式设置端子和凸起之间的配线未在半导体器件的制造中形成，则模式设置端子和凸起可以处于断开状态。另一方面，如果形成模式设置端子和凸起之间的配线，则从模式设置端子到凸起之间的配线可以处于导通状态。
为了生成模式不同的半导体器件的姐妹产品，必须针对每种模式来设计配线图案。因此，必须重新设计配线图案以获得新的半导体器件模式。例如，必须针对每种模式来制造用于导电图案形成的划线板和掩模。
发明内容
根据本发明的半导体器件，包括：
半导体芯片，所述半导体芯片包括模式设置端子以及分别连接至所述模式设置端子的模式设置配线；
密封层，所述密封层覆盖所述半导体芯片并且还覆盖第一模式设置配线的焊盘，所述第一模式设置配线是模式设置配线中的一个，所述密封层包括形成在第二模式设置配线的焊盘上方的模式设置过孔，所述第二模式设置配线是所述模式设置配线中的一个并且与所述第一模式设置配线不同；
模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内，以连接至所述第二模式设置配线；以及
模式设置导电图案，所述模式设置导电图案连接至所述模式设置掩埋导体并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层上。
根据本发明的半导体器件制造方法，包括：
在半导体芯片上形成密封层，所述半导体芯片包括模式设置端子和分别连接至所述模式设置端子的模式设置配线，所述密封层被形成为覆盖第一模式设置配线的焊盘和第二模式设置配线的焊盘，所述第一模式设置配线是所述模式设置配线中的一个，所述第二模式设置配线是所述模式设置配线中的一个并且不同于所述第一模式设置配线；
在所述第二模式设置配线的所述焊盘上方的所述密封层中形成模式设置过孔；以及
形成模式设置导电图案，所述模式设置导电图案通过所述模式设置过孔连接至所述第二模式设置配线的所述焊盘并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层上。
根据本发明的另一半导体器件，包括：
半导体芯片，所述半导体芯片包括模式设置端子和模式设置配线，所述模式设置配线至少包括第一焊盘和第二焊盘，并且连接至所述模式设置端子；
密封层，所述密封层覆盖所述半导体芯片并且还覆盖所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个，所述密封层包括形成在所述模式设置配线的所述第一焊盘和所述第二焊盘中的另一焊盘上方的模式设置过孔；
模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内，以连接至所述模式设置配线的另一焊盘；以及
被设置在所述密封层上的模式设置导电图案，
其中第一模式设置导电图案被设置在所述模式设置配线的一个焊盘上方的所述密封层上，所述第一模式设置导电图案是所述模式设置导电图案中的一个，并且第二模式设置导电图案连接至所述模式设置掩埋导体，所述第二模式设置导电图案是所述模式设置导电图案中的一个并且不同于所述第一模式设置导电图案。
根据本发明的另一半导体器件制造方法，包括：
在半导体芯片上形成密封层，所述半导体芯片包括模式设置端子和模式设置配线，所述模式设置配线至少包括第一焊盘和第二焊盘，并且被连接至所述模式设置端子，所述密封层被形成为覆盖所述模式设置配线的所述第一焊盘和所述第二焊盘；
在所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个上方形成模式设置过孔；以及
在所述密封层上形成模式设置导电图案，
其中形成所述模式设置导电图案，使得第一模式设置导电图案被设置在所述另一焊盘上的所述密封层上，所述另一焊盘是所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个并且不同于所述一个焊盘，并且使得第二模式设置导电图案通过所述模式设置过孔而连接至所述模式设置配线中的所述一个焊盘，所述第一模式设置导电图案是所述模式设置导电图案中的一个，所述第二模式设置导电图案是所述模式设置导电图案中的一个并且不同于所述第一模式设置导电图案。
本发明的其它目的和优点将在下面的描述中得以阐述，并且，一部分通过该描述变得显而易见，或通过实践本发明来获知。利用这里特别指出的手段和组合，可以实现并获得本发明的目的和优点。
附图说明
并入并且构成说明书一部分的附图示出了本发明的实施例，并且与上面的概括描述和下面的实施例的具体描述一起用来解释本发明的原理。
图1是示出了根据本发明的第一实施例的半导体器件的截面图；
图2是示出了根据第一实施例的半导体芯片的截面图；
图3是示出了根据第一实施例的半导体芯片的配线图案的平面图；
图4是示出了根据第一实施例的半导体器件的配线图案的平面图；
图5是示出了图4中所示的部分A的第一示例的放大图；
图6是示出了图4中所示的部分A的第二示例的放大图；
图7是示出了图4中所示的部分A的第三示例的放大图；
图8是示出了图4中所示的部分A的第四示例的放大图；
图9是示出了图4中所示的部分A的第五示例的放大图；
图10是示出了图4中所示的部分A的第六示例的放大图；
图11是示出了图4中所示的部分A的第七示例的放大图；
图12是在根据第一实施例的半导体器件的制造方法的一个步骤中的截面图；
图13是图12之后的步骤中的截面图；
图14是图13之后的步骤中的截面图；
图15是图14之后的步骤中的截面图；
图16是图15之后的步骤中的截面图；
图17是图16之后的步骤中的截面图；
图18是图17之后的步骤中的截面图；
图19是图18之后的步骤中的截面图；
图20是图19之后的步骤中的截面图；
图21是是示出了根据本发明的第二实施例的半导体芯片的配线图案的平面图；
图22是示出了根据第二实施例的半导体器件的配线图案的平面图；
图23是示出了图22中所示的部分B的第一示例的放大图；
图24是示出了图22中所示的部分B的第二示例的放大图；
图25是示出了图22中所示的部分B的第三示例的放大图；
图26是示出了图22中所示的部分B的第四示例的放大图；
图27是示出了图22中所示的部分B的第五示例的放大图；
图28是示出了图22中所示的部分B的第六示例的放大图；
图29是示出了图22中所示的部分B的第七示例的放大图；
图30是示出了图22中所示的部分B的第八示例的放大图；
图31是示出了根据变型1的半导体器件的截面图；
图32是示出了根据变型1的半导体芯片的截面图；
图33是示出了根据变型2的半导体器件的截面图；
图34是示出了根据变型2的半导体芯片的截面图；
图35是示出了根据变型3的半导体器件的截面图；
图36是示出了根据变型3的半导体芯片的截面图；
图37是图15之后的变化步骤中的截面图；以及
图38是图37之后的步骤中的截面图。
具体实施方式
下面将参考附图来解释本发明的实施例。尽管对下面描述的实施例给出了技术上优选执行本发明的各种限制，但是本发明的范围不限于下面的实施例和示出的示例。
第一实施例
(1)半导体器件的配置
图1是示出了半导体器件40的示意性截面图。如图1中所示，将包括管芯的半导体芯片1掩埋在半导体器件40中，所述管芯通过切割晶圆来获得。
图2是示出了半导体芯片1被掩埋之前的截面图。该半导体芯片1是所谓的芯片尺寸封装(CSP)。半导体芯片1包括例如半导体衬底11、端子15、钝化膜16、绝缘膜18、配线20、柱形电极24以及保护层25。尽管在图1的截面图中示出了两端子、两配线20以及两电极24，但是对端子15、配线20以及电极24的数量没有限制。
半导体衬底11由诸如硅的半导体材料制成。半导体衬底11在其主表面12的表面层中具有集成电路区14。在集成电路区14中形成诸如晶体管的集成电路。半导体衬底11的主表面(在其中设置端子15的表面)12覆盖有钝化膜16。钝化膜16包含诸如氧化硅或氮化硅的绝缘材料。钝化膜16覆盖有绝缘膜18。绝缘膜18包含环氧树脂、聚酰亚胺树脂或一些其它树脂。例如可以将聚酰亚胺(PI)、聚苯并恶唑(PBO)、环氧材料、苯酚材料或硅塑料材料，或这些材料的复合材料用于绝缘膜18。端子15是用于向半导体衬底11中的电路输入或输出例如信号或预定电压的端子。
开口17形成在钝化膜16中与端子15交叠的位置。开口19形成在绝缘膜18中与端子15交叠的位置。端子15位于开口17和19中，并且端子15未部分或完全覆盖有钝化膜16和绝缘膜18。可以不形成绝缘膜18。
配线20形成在绝缘膜18上(当不存在绝缘膜18时位于钝化膜16上)。配线20具有基部21和导电层22。基部21形成在绝缘膜18上，并且导电层22形成在基部21上。通过对将作为电镀种子的种子层构图成预定的形状来获得基部21。在端子15上叠置基部21的一部分，并且基部21经由开口17和19连接至端子15。基部21由导体制成。例如，基部21是铜(Cu)薄膜、钛(Ti)薄膜、铜被叠置到钛上的薄膜或一些其它金属薄膜。导电层22由镀铜或一些其它电镀金属制成。当在平面中观察时，导电层22被构图成预定的形状。导电层22的平面形状基本上与基部21的平面形状相同。导电层22比基部21更厚。配线20不必是基部21和导电层22的叠置体。例如，配线20可以是单个导电层或两个或更多个导电层的叠置体。
配线20的一部分是焊盘23。电极24形成在焊盘23上。电极24是圆柱形柱电极，并且优选具有大约50μm至150μm的高度。电极24由铜或一些其它金属制成。电极24的高度(厚度)要大于导电层22的厚度。电极24用于在后面描述的密封层43中形成过孔44时保护配线20免受激光67的影响。另外，电极24能够减弱在后面描述的突起51连接到电路板时由于半导体器件40和电路板之间的热膨胀吸收的差异而在半导体器件40和外部电路板之间引起的应力。因此，抑制了半导体器件40和电路板之间的连接部分的间隔。
保护层25形成在绝缘膜18上，并且配线20覆盖有保护层25。尽管电极24的顶表面未覆盖有保护层25，但是电极24的外围表面覆盖有保护层25并受保护层25保护。保护层25的正表面被设置成与电极24的顶表面平齐或比电极24的顶表面稍高。当集成电路区不包括诸如光传感器的任何光接收元件时，保护层25优选具有光阻挡效果以防止外部光进入集成电路区14。
保护层25包含环氧树脂、聚酰亚胺树脂或一些其它绝缘树脂。保护层25优选由其中填充剂(例如，玻璃填充剂)被混合进绝缘树脂(例如，环氧树脂或聚酰亚胺树脂)的纤维增强树脂来制成。
如图1所示，除了半导体芯片1之外，半导体器件40包括基板41、密封层43、掩埋导体45、导电图案46、外涂层48和49以及突起51。
基板41包括玻璃纤维增强环氧树脂(包括玻璃纤维环氧树脂)、碳纤维增强环氧树脂(包括碳纤维环氧树脂)、玻璃纤维增强聚酰亚胺树脂(包括玻璃纤维聚酰亚胺树脂)、碳纤维增强聚酰亚胺树脂(包括碳纤维聚酰亚胺树脂)以及一些其它纤维增强树脂中的至少一种。
半导体芯片1被安装在基板41的正表面，并且外涂层48形成在基板41的背表面上。外涂层48由树脂材料制成的阻焊膜。
半导体衬底11和基板41通过介入粘结层42使得半导体芯片1的半导体衬底11的背表面13(与主表面12相对)面向基板41的正表面而结合在一起。
密封层43围绕半导体芯片1形成在基板41以及除了过孔44之外的半导体芯片1上。整个半导体芯片1覆盖有密封层43。半导体衬底11、钝化膜16、绝缘膜18以及保护层25形成的叠置体的侧表面受密封层43的保护。电极24的正表面的一部分和保护层25的正表面受密封层43的保护。
密封层43包括玻璃纤维增强环氧树脂(包括玻璃纤维环氧树脂)、碳纤维增强环氧树脂(包括碳纤维环氧树脂)、玻璃纤维增强聚酰亚胺树脂(包括玻璃纤维聚酰亚胺树脂)、碳纤维增强聚酰亚胺树脂(包括碳纤维聚酰亚胺树脂)以及一些其它纤维增强树脂中的至少一种。
过孔44形成在密封层43中。过孔44位于电极24上方并且与电极24交叠。掩埋导体45掩埋在过孔44中，并且掩埋导体45和电极24彼此导通。
导电图案46形成在密封层43上。导电图案46包括铜(Cu)薄膜、钛(Ti)薄膜、铜被叠置到钛上的薄膜或一些其它导电薄膜中的至少一种。当从平面观察时，将导电图案46构图成预定的形状。导电图案46的一部分与掩埋导体45的正表面交叠，并且导电图案46导通至掩埋导体45。导电图案46的一部分是焊盘47。
外涂层49形成在除了焊盘47的导电图案46以及密封层43上。导电图案46覆盖有外涂层49。外涂层49是树脂材料制成的阻焊膜。开口50形成在外涂层49中与导电图案46的焊盘47交叠的位置。焊盘47位于开口50内，并且焊盘47未覆盖有外涂层49。突起51形成在开口50内的焊盘47上。突起51可以是焊球，并且其表面可以涂覆有金。端子15经由配线20、电极24、掩埋导体45以及导电图案46导通至突起51。通过重复绝缘膜的形成、绝缘膜的钻孔以及导电图案的形成(内建工艺)可以将绝缘膜叠置在密封层43和外涂层49之间，并且导电图案46可以形成在这些绝缘膜之间。
将参考图3来描述设置在半导体芯片1中的端子15、配线20、焊盘23以及电极24的种类。图3是半导体芯片1的平面图。在图3中，出于清楚起见未示出保护层25。
端子15被划分为信号端子15a、接地电压端子15b、电源电压端子15c、模式设置第一端子15d、模式设置第二端子15e以及模式设置第三端子15f。端子15a至15f沿着半导体衬底11的主表面12的外围边缘来设置。
信号端子15a是在半导体芯1操作时用于输入或输出信号的端子。
接地电压端子15b被设置至接地电压的端子。
电源电压端子15c是用于输入或输出被设置至预定的正电压或负电压的端子。
模式设置端子15d至15f用于确定半导体芯片1的模式，例如功能、用途、类型以及格式(format)。例如，模式设置端子15d至15f处于预定电压设置状态并且供应有诸如接地电压的预定电压的半导体芯片1的模式不同于模式设置端子15d至15f处于未被连接状态的半导体芯片1的模式。所述未被连接状态指的是在端子未导通至电压源时产生的电浮置状态。如示例1至4中所示，根据相应模式设置端子15d至15f的未被连接状态以及预定电压设置状态的组合来确定半导体芯片1的模式。
(示例1)
模式设置端子15d至15f用于设置半导体芯片1的通电重置之后的初始时钟。通过模式设置端子15d至15f的未被连接状态和预定电压设置状态的组合来确定半导体芯片1的通电重置之后的初始时钟设置的关系。
(示例2)
模式设置端子15d至15f用于设置存储器总线宽度。当模式设置端子15d至15f处于预定电压设置状态时的存储器总线宽度(例如，32位)不同于模式设置端子15d至15f处于未被连接状态时的存储器总线宽度(例如，64位)。
(示例3)
模式设置端子15d至15f用于设置数据对齐。当模式设置端子15d至15f处于预定电压设置状态时的数据对齐(例如，大尾)不同于模式设置端子15d至15f处于未被连接状态时的数据对齐(例如，小尾)。
(示例4)
模式设置端子15d至15f用于设置半导体芯片1的操作模式。当模式设置端子15d至15f处于预定电压设置状态时的操作模式(例如，装运(shipment)前的测试模式)不同于模式设置端子15d至15f处于未被连接状态时的操作模式(例如，正常操作模式)。
由模式设置端子15d至15f设置的模式不限于示例1至4。由模式设置端子15d至15f设置的模式可以是示例1至4的组合。尽管总共设置了三个模式设置端子15d至15f，但是可以设置四个或更多个模式设置端子，或可以设置一个或两个模式设置端子。
配线20被划分为信号配线20a、接地电压配线20b、电源电压配线20c、模式设置第一配线20d、模式设置第二配线20e以及模式设置第三配线20f。信号配线20a、接地电压配线20b、电源电压配线20c、模式设置配线20d至20f分别连接至信号端子15a、接地电压端子15b、电源电压端子15c以及模式设置端子15d至15f。在这里，一个信号端子15a连接至一个信号配线20a。两接地电压端子15b，15b连接至一个接地电压配线20b。一个电源电压端子15c连接至一个电源电压配线20c。
焊盘23被划分为信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c、模式设置第一配线焊盘23d、模式设置第二配线焊盘23e以及模式设置第三配线焊盘20f。信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c、模式设置配线焊盘23d至23f分别设置在信号配线20a、接地电压配线20b、电源电压配线20c以及模式设置配线20d至20f。
电极24被划分为信号电极24a、接地电压电极24b、电源电压电极24c、模式设置第一电极24d、模式设置第二电极24e以及模式设置第三电极24f。信号电极24a、接地电压电极24b、电源电压电极24c、模式设置电极23d至23f分别形成在并且从而导通至信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c以及模式设置配线焊盘23d至23f。
在本实施例中，接地电压电极24b和电源电压电极24c是预定电压电极。
参考图4至11来描述设置在半导体器件40中的过孔44、掩埋导体45、导电图案46以及焊盘47的种类。图4是半导体器件40的平面图。图5至图11示出了图4中示出的部分A的放大形式的平面图。图5至图11中示出了半导体芯片1的相应模式，并且图5至图11中的半导体芯片1的模式彼此不同。在图4至图11中，出于清楚起见未示出外涂层49和突起51。
导电图案46被划分为信号导电图案46a、作为接地电压导电图案的模式设置导电图案46b以及预定电压导电图案46c。作为导电图案46的一部分或全部的焊盘47被划分为信号焊盘47a、接地电压第二焊盘47b以及还作为焊盘的预定电压导电图案46c。作为电源电压导电图案(还作为焊盘)的预定电压导电图案46c与其它导电图案46相比不具有线性部分，但是还用作连接至电源电压掩埋导体45c的电源电压导电图案。信号导电图案46a的线宽小于信号焊盘47a的直径，并且模式设置导电图案46b的线宽小于接地电压第二焊盘47b的直径。有助于导电图案46的详细绘制/布局，并且焊盘47与突起51的接触区域很大，使得焊盘47能够与突起51彼此很好地进行连接。
同样如图4所示，信号焊盘47a沿着密封层43的正表面的外围边缘布置。信号焊盘47a的面积大于端子15的面积。然而，为了导电图案46的布局的方便，信号焊盘47a优选位于导线芯片1的外侧的上方，而不是在半导体芯片1上方。例如径向设置信号导电图案46a，并且将一个导电焊盘47a设置在一个信号导电图案46a的外围外端中。另外，一个信号电极24a布置在一个信号导电图案46a的外围内端下方。
在信号焊盘47a的布置内侧，沿圆周交替布置接地电压第二焊盘47b和预定电压导电图案46c。接地电压第二焊盘47b位于接地电压电极24b上，并且预定电压导电图案46c位于电源电压电极24c上。
模式设置导电图案46b形成为预定的形状(参见图4)，并且所有的接地电压第二焊盘47b导通至一个模式设置导电图案46b。模式设置导电图案46b横穿模式设置电极24d至24f上方。
过孔44被划分为信号过孔44a、接地电压过孔44b、电源电压过孔44c、模式设置第一过孔44d、模式设置第二过孔44e以及模式设置第三过孔44f(参见图5至图11)。掩埋导体45被划分为信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c、模式设置第一掩埋导体45d、模式设置第二掩埋导体45e以及模式设置第三掩埋导体45f(参见图5至图11)。
在本实施例中，接地电压过孔44b是预定电压过孔，并且接地电压掩埋导体45b是预定电压掩埋导体。
信号掩埋导体45a中的每一个在其下端连接至信号电极中的每一个，并且在其上端连接至信号导电图案46a中的每一个。接地电压掩埋导体45b中的每一个在其下端连接到接地电压电极24b中的每一个，并且在其上端连接到接地电压第二焊盘47b中的每一个。电源电压掩埋导体45c中的每一个在其下端连接到电源电压电极24c中的每一个，并且在其上端连接到预定电压导电图案46c中的每一个。
存在在模式设置第一电极24d上存在模式设置第一过孔44d和模式设置第一掩埋导体45d二者的情况(参见图7、图9以及图11)，存在在模式设置第一电极24d上不存在上述二者的情况(参见图5、图6、图8以及图10)。存在在模式设置第二电极24e上存在模式设置第二过孔44e和模式设置第二掩埋导体45e二者的情况(参见图8、图10以及图11)，存在在模式设置第二电极24e上不存在二者的情况(图5、图6、图7以及图8)。存在在模式设置第三电极24f上存在模式设置第三过孔44f和模式设置第三掩埋导体45f二者的情况(参见图6、图9以及图10)，存在在模式设置第三电极24f上不存在上述二者的情况(参见图5、图7、图8以及图11)。
(A)在模式设置第一电极24d上存在模式设置第一过孔44d和模式设置第一掩埋导体45d二者(参见图7、图9以及图11)
模式设置导电图案46b连接至模式设置第一掩埋导体45d，并且模式设置第一掩埋导体45d连接至模式设置第一电极24d。因此，模式设置第一掩埋导体45d、模式设置第一电极24d、模式设置第一配线20d以及模式设置第一端子15d处于预定电压设置状态。
(B)在模式设置第一电极24d上不存在模式设置第一过孔44d和模式设置第一掩埋导体45d二者(参见图5、图6、图8以及图10)
因为不存在模式设置第一过孔44d和模式设置第一掩埋导体45d，所以模式设置导电图案46b和模式设置第一电极24d彼此绝缘。因此，模式设置第一电极24d、模式设置第一配线20d以及模式设置第一端子15d处于未被连接状态(电浮置状态)。
(C)在模式设置第二电极24e上存在模式设置第二过孔44e和模式设置第二掩埋导体45e二者(参见图8、图10以及图11)
模式设置导电图案46b连接至模式设置第二掩埋导体45e，并且模式设置第二掩埋导体45e连接至模式设置第二电极24e。因此，模式设置第二掩埋导体45e、模式设置第二电极24e、模式设置第二配线20e以及模式设置第二端子15e处于预定电压设置状态。
(D)在模式设置第二电极24e上不存在模式设置第二过孔44e和模式设置第二掩埋导体45e二者(参见图5、图6、图7以及图9)
因为模式设置第二过孔44e和模式设置第二掩埋导体45e不存在，所以模式设置导电图案46b和模式设置第二电极24e彼此绝缘。因此，模式设置第二电极24e、模式设置第二配线20e以及模式设置第二端子15e处于未被连接状态(电浮置状态)。
(E)在模式设置第三电极24f上存在模式设置第三过孔44f和模式设置第三掩埋导体45f二者(参见图6、图9以及图10)
模式设置导电图案46b连接至模式设置第三掩埋导体45f，并且模式设置第三掩埋导体45f连接至模式设置第三电极24f。因此，模式设置第三掩埋导体45f、模式设置第三电极24f、模式设置第三配线20f以及模式设置第三端子15f处于预定电压设置状态。
(F)在模式设置第三电极24f上不存在模式设置第三过孔44f和模式设置第三掩埋导体45f二者(参见图5、图7、图8以及图11)
因为模式设置第三过孔44f和模式设置第三掩埋导体45f不存在，所以模式设置导电图案46b和模式设置第三电极24f彼此绝缘。因此，模式设置第三电极24f、模式设置第三配线20f以及模式设置第三端子15f处于未被连接状态(电浮置状态)。
如(A)至(F)中所示，选择性设置模式设置过孔44d至44f以及模式设置掩埋导体45d至45f，使得将模式设置端子15d至15f的状态设置成预定电压设置状态或电浮置状态。结果，选择性确定半导体芯片1的模式。因此，图5至图11中半导体芯片1的模式彼此不同。通过这种方式，根据图5至图11中所示的模式设置电极24d至24f的预定电压设置状态和未被连接状态的组合，半导体芯片1能够自动地从多种模式中设置为期望的模式。因为可以通过来自激光器的激光辐射的任意方式来对模式设置过孔44d至44f中每一个进行构图，所以无需特定的掩模。另外，当适当地形成模式设置过孔44d至44f中的每一个时，模式设置掩埋导体45d至45f中的每一个可以与信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c一起形成。因此，能够容易地形成模式设置掩埋导体45d至45f中的每一个。
模式设置第一过孔44d和模式设置第一掩埋导体45d的组合、模式设置第二过孔44e和模式设置第二掩埋导体45e的组合、以及模式设置第三过孔44f和模式设置第三掩埋导体45f的组合全部位于还作为焊盘的预定电压导电图案46c和接地电压第二焊盘47b之间或还作为焊盘的预定电压导电图案46c，46c之间。因此，模式设置导电图案可以连接至用于无冗余地供应预定电压的焊盘。
在图5至图11的每一个中，形成在密封层43上的导电图案46(信号导电图案46a和模式设置导电图案46b)在形状、位置、尺寸以及范围上基本相等，并且焊盘47(信号焊盘47a、接地电压第二焊盘47b、还用作焊盘的预定电压导电图案46c)在形状、位置、尺寸以及范围上基本相等。
当将上述半导体器件40安装到例如电路板上时，接地电压从电路板供应至模式设置导电图案46b以及接地电压第二焊盘47b，并且电源电压从电路板供应至预定电压导电图案46c。各种信号输入/输出至信号焊盘47a。因此，当半导体芯片1操作时，接地电压第二焊盘47b具有0伏的给定电压。为了更容易绘制，接地电压第二焊盘47b优选地位于信号焊盘47a的布置的内侧，但是接地电压第二焊盘47b并不是排它地位于图4中所示的位置。因此，接地电压第二焊盘47可以被设置在一些信号焊盘47a的位置，或可以被设置在预定电压导电图案46c的位置。因为模式设置导电图案46b可能相对较短，所以接地电压第二焊盘47b优选地位于信号焊盘47a的布置的内侧。然而，只要接地电压第二焊盘47b彼此导通，模式设置导电图案46b不限于图4中所示的形状。尽管预定电压导电图案46c既用作电源电压焊盘，又用作导电图案，但是除了例如如图23中所示的电源电压焊盘之外，可以设置线性导电图案。
尽管在上述实施例中模式设置导电图案是接地电压导电图案，但是模式设置导电图案可以是电源电压导电图案，而不是接地电压导电图案。在这种情况下，附图标记15b是电源电压端子，附图标记15c是接地电压端子，附图标记20b电源电压配线，附图标记20c是接地电压配线、附图标记23b是电源电压第一焊盘、附图标记23c是接地电压第一焊盘，附图标记24b是电源电压电极，附图标记24c是接地电压电极、附图标记44b是电源电压过孔，附图标记44c是接地电压过孔，附图标记45b是电源电压掩埋导体，附图标记45c接地电压掩埋导体，电源电压被施加至模式设置导电图案46b、接地电压被施加至预定电压导电图案46c，附图标记47b是电源电压第二焊盘，并且附图标记47c是接地电压第二焊盘。
(2)半导体器件制造方法
参考图12至图20来描述半导体器件40的制造方法。图12至图20按顺序示出了制造半导体器件40的工艺。
如图12所示，制备由纤维增强树脂制成的母板61。然后以矩阵形式将半导体芯片1安装在母板61的正表面62上。具体而言，每一个半导体芯片1的半导体衬底11的背表面13朝向母板61的正表面62，以通过粘结层42将每一个半导体芯片1的半导体衬底11的背表面13结合至母板61的正表面62上。
此外，如图13和14所示，密封层43形成在母板61的正表面62上，并且半导体芯片1覆盖有密封层43。结果，保护层25和电极24(信号电极24a、接地电压电极24b、电源电压电极24c、模式设置电极24d至24f)也覆盖有密封层43。
具体而言，密封层43由预浸材料64和66形成。预浸材料64和66由半固化(B阶段状态)片状纤维增强树脂制成。开口65形成在预浸材料64中，并且开口65被布置为矩阵形式。在预浸材料66中未形成开口。
为了形成密封层43，半导体芯片1布置在每一个预浸材料64的开口65以内，并且预浸材料64安装在母板61的正表面62上，并且预浸材料66安装在预浸材料64和半导体芯片1上。此外，热压板71布置在母板61的背表面上，并且热压板72布置在预浸材料66的正表面上。因此，在一个方向上施加压力以使得被加热的热压板71和72彼此更接近，从而预浸材料64和66变形并且被热固化。通过这种方式，由预浸材料64和66形成密封层43。或者，可以通过根据各种涂覆方法利用树脂涂覆母板61和半导体芯片1并且固化涂覆树脂来形成密封层43。
此外，如图15所示，激光器从存储器读取位置数据，并且施加激光67至密封层43以形成过孔43，在所述激光中关于用于形成对应于每一种模式的过孔44的位置的数据被预先存储在内部存储器中。与模式无关，常见激光67施加至对应于信号电极24a、接地电压电极24b、电源电压电极24c的电极24的位置。因此，通过激光辐射在密封层43中形成过孔44中的信号过孔44a、接地电压过孔44b、电源电压过孔44c。使得信号过孔44a、接地电压过孔44b、电源电压过孔44c可以到达信号电极24a、接地电压电极24b、电源电压电极24c。与此同时，根据模式激光67选择性施加至模式设置电极24d至24f，并且在密封层43中选择性形成模式设置过孔44d至44f，以产生图5至图11中所示的图案的一个。也就是说，确定半导体芯片1的模式，待形成的模式设置过孔根据所确定的模式选自模式设置过孔44d至44f。如果不能形成所有的模式设置过孔44d至44f，则能够不形成所有的模式设置过孔44d至44f。
此外，如图16所示，填充过孔。也就是说，掩埋导体45形成并且掩埋在过孔44中。可以通过电镀方法或通过在过孔44中掩埋导电浆料的方法来形成掩埋导体45。可以通过一些其它方法来形成掩埋导体45。
在这种情况下，信号掩埋导体45a、接地电压掩埋导体45b以及电源电压掩埋导体45c分别掩埋在过孔44中的信号过孔44a、接地电压过孔44b、电源电压过孔44c中。此时，模式设置掩埋导体45d至45f选择性掩埋模式设置过孔44d至44f(参加图5至图11)。也就是说，在模式设置过孔44d至44f中，尽管模式设置掩埋导体45d至45f掩埋在利用其形成模式设置掩埋导体45d至45f的孔下方，但是模式设置掩埋导体45d至45f未掩埋在未利用其形成模式设置掩埋导体45d至45f的孔下方。
此外，如图17所示，导电图案46(信号导电图案46a、模式设置导电图案46b以及预定电压导电图案46c)以及焊盘47(信号焊盘47a、接地电压第二焊盘47b以及预定电压导电图案46c)形成在密封层43的正表面上。通过诸如全添加工艺、半添加工艺或减去工艺的方法来形成导电图案46和焊盘47。
在形成导电图案46和焊盘47中，信号导电图案46a的端部布置在信号掩埋导体45a上，接地电压第二焊盘布置在接地电压掩埋导体45b上，并且预定电压导电图案46c布置在电源电压掩埋导体45c上。
此外，在形成导电图案46和焊盘47中，布置模式设置导电图案46b，使得模式设置导电图案46b横穿所有的模式设置电极24d至24f上方。结果，当形成模式设置第一过孔44d和模式设置第一掩埋导体45d时，模式设置导电图案46b通过模式设置第一掩埋导体45d导通至模式设置第一电极24d(参见图7、图9和图11)。当形成模式设置第二过孔44e和模式设置第二掩埋导体45e时，模式设置导电图案46b通过模式设置第二掩埋导体45e导通至模式设置第二电极24e(参见图8、图10和图11)。当形成模式设置第三过孔44f和模式设置第三掩埋导体45f时，模式设置导电图案46b通过模式设置第三掩埋导体45f导通至模式设置第三电极24f(参见图6、图9和图10)。在图5至图11的每一个当中，可以使用相同的标线片和掩模来形成导电图案46(信号导电图案46a、模式设置导电图案46b、预定电压导电图案46c)以及焊盘47(信号焊盘47a、接地电压第二焊盘47b、以及预定电压导电图案46c)。
此外，如图18所示，对外涂层49进行构图，以利用外涂层49覆盖导电图案46、焊盘47以及密封层43，并且通过外涂层49的开孔50暴露导电图案46的一部分(焊盘47)。在形成外涂层49的同时，在母板61的背表面63上还形成外涂层48。
此外，如图19所示，在每个开口50内诸如焊球的突起51形成在焊盘47上。可以不形成突起51，或可以在后述的切片工艺之后形成突起51。
此外，如图20所示，以栅格形式切割且针对每个半导体芯片1划分母板61、密封层43以及外涂层48和49。结果，完成半导体器件40。所划分的母板61是基板41。当一个半导体器件40包括多个半导体芯片1时，针对每个半导体芯片1组划分母板61、密封层43以及外涂层48和49，而不是针对每个半导体芯片1划分母板61、密封层43以及外涂层48和49。
如上所述，根据本实施例，通过是否形成模式设置过孔44d至44f生成半导体芯片1的模式不同的半导体器件40的姐妹产品。也就是说，通过是否形成模式设置过孔44d至44f来选择半导体芯片1的模式。不通过是否改变例如划线板和掩模而是通过是否施加激光67来确定是否形成模式设置过孔44d至44f。
因此，当使用相同的半导体芯片1来制造半导体芯片1的模式不同的半导体器件40的姐妹产品(多种半导体器件40)时，不需要针对每种模式设计导电图案46(信号导电图案46a、模式设置导电图案46b、预定电压导电图案46c)以及焊盘47(信号焊盘47a、接地电压第二焊盘47b、以及预定电压导电图案46c)。
另外，即使如果半导体芯片1的模式不同，导电图案46在形状、位置、尺寸以及范围上相等，使得无需针对每种模式的导电图案46的检查工艺而重新生成程序。
结果，可以降低制造成本。
第二实施例
(1)半导体器件的配置
图21是根据第二实施例的半导体芯片1的平面图。图22是根据第二实施例的半导体器件40的平面图。图23至图30是以放大形式示出了图22中的部分B的平面图。在图23至图30中示出了半导体芯片1的相应模式，并且图23至图30中的半导体芯片1的模式彼此不同。在图21中，清楚起见，为未示出保护层25。在图22至图30中，为清楚起见未示出外涂层49和突起51。
将相同的附图标记赋予根据第二实施例的半导体器件40中的部件，所述根据第二实施例的半导体器件40中的部件对应于根据第一实施例的半导体器件40中的那些部件。在下面将描述根据第二实施例的半导体器件40和根据第一实施例的半导体器件40之间的差异。除了在下面描述的点之外，以类似的方式来设置根据第二实施例的半导体器件40中的部件，所述根据第二实施例的半导体器件40中的部件对应于根据第一实施例的半导体器件40中的那些部件。
在上述第一实施例中，根据预定电压设置状态(接地电压设置状态或电源电压设置状态)和相应的模式设置端子15d至15f的未被连接状态的组合来确定半导体芯片1的模式。另一方面，在第二实施例中，根据模式设置端子15d至15f是处于第一预定电压设置状态还是第二预定电压设置状态来确定半导体芯片1的模式，所述第一预定电压设置状态是其中施加接地电压的接地电压设置状态，所述第二预定电压设置状态是其中施加不同于接地电压的正的或负的电源电压的电源电压设置状态。在下面将具体描述这些。
如图21所示，端子15被划分为信号端子15a、接地电压端子15b、电源电压端子15c、模式设置第一端子15d、模式设置第二端子15e以及模式设置第三端子15f。这与第一实施例类似。
配线20被划分为信号配线20a、接地电压配线20b、电源电压配线20c、模式设置第一配线20d、模式设置第二配线20e以及模式设置第三配线20f。这与第一实施例类似。
焊盘23被划分为信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c、模式设置第一配线焊盘23d1、23d2、23e1、23e2、23f1以及23f2。信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c与第一实施例的类似。模式设置第一配线第一焊盘23d1和模式设置第一配线第二焊盘23d2设置在模式设置第一配线20d中。模式设置第二配线第一焊盘23e 1和模式设置第二配线第二焊盘23e2设置在模式设置第二配线20e中。模式设置第三配线第一焊盘23f1和模式设置第三配线第二焊盘23f2设置在模式设置第三配线20f中。
电极24被划分为信号电极24a、接地电压电极24b、电源电压电极24c、模式设置第一电极24d1和24d2、模式设置第二电极24e1和24e2、以及模式设置第三电极24f1和24f2。信号电极24a、接地电压电极24b、电源电压电极24c与第一实施例的类似。模式设置电极24d1、24d2、24e1、24e2、24f1以及24f2形成在并且导通至模式设置配线焊盘23d1、23d2、23e1、23e2、23f1以及23f2。
在本实施例中，接地电压电极24b和电源电压电极24c是预定电压电极。
如图22至图30所示，导电图案46被划分为信号导电图案46a、作为接地电压导电图案的模式设置第一导电图案46b*以及作为电源电压导电图案的模式设置第二导电图案46c*。焊盘47被划分为信号焊盘47a、接地电压第二焊盘47b以及电源电压第二焊盘47c。
在本实施例中，模式设置第一导电图案46b*和模式设置第二导电图案46c*是模式设置导电图案。
信号导电图案46a、模式设置第一导电图案46b*、信号焊盘47a以及接地电压第二焊盘47b的功能与第一实施例的类似。但是，模式设置第一导电图案46b*的形状与第一实施例的不同(参见图4和图22)。
模式设置第一导电图案46*横穿模式设置电极24d1、24e1以及24f1上方。接地电压第二焊盘47b和电源电压第二焊盘47c被交替地沿圆周布置在信号焊盘47a的布置的内侧。电源电压第二焊盘47c连接至模式设置第二导电图案46c*。模式设置第二导电图案46c*，46c*，46c*分别形成在模式设置电极24d2、24e2以及24f2上，并且连接至模式设置电极24d2、24e2以及24f2。
在图23至图30的每一个中，形成在密封层43上的导电图案46(信号导电图案46a、模式设置第一导电图案46b*以及模式设置第二导电图案46c*)在形状、位置、尺寸以及范围上基本上相等，并且焊盘(信号焊盘47a、接地电压第二焊盘47b以及电源电压第二焊盘47c)在形状、位置、尺寸以及范围上基本上相等。
过孔44被划分为信号过孔44a、接地电压过孔44b、电源电压过孔44c、模式设置第一过孔44d1和44d2、模式设置第二过孔44e1和44e2、以及模式设置第三过孔44f1和44f2(参见图23至图30)。掩埋导体45被划分为信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c、模式设置第一掩埋导体45d1和45d2、模式设置第二掩埋导体45e1和45e2、以及模式设置第三掩埋导体45f1和45f2(参见图23至图30)。
在本实施例中，接地电压过孔44b和电源电压过孔44c是预定电压过孔，并且接地电压掩埋导体45b和电源电压掩埋导体45c是预定电压掩埋导体。
信号过孔44a、接地电压过孔44b、电源电压过孔44c、信号掩埋导体45a、接地电压掩埋导体45b以及电源电压掩埋导体45c与第一实施例的类似。
存在以下情况：在模式设置第一电极24d1上存在模式设置第一过孔44d1和模式设置第一掩埋导体45d1，并且在模式设置第一电极24d2上不存在模式设置第一过孔44d2和模式设置第一掩埋导体45d2(参见图23、图25以及图26)。还存在以下情况：在模式设置第一电极24d1上不存在模式设置第一过孔44d1和模式设置第一掩埋导体45d1，并且在模式设置第一电极24d2上存在模式设置第一过孔44d2和模式设置第一掩埋导体45d2(参见图24、图28、图29以及图30)。
存在以下情况：在模式设置第二电极24e1上存在模式设置第二过孔44e1和模式设置第二掩埋导体45e1，并且在模式设置第二电极24e2上不存在模式设置第二过孔44e2和模式设置第二掩埋导体45e2(参见图23、图24、图26以及图28)。还存在以下情况：在模式设置第二电极24e1上不存在模式设置第二过孔44e1和模式设置第二掩埋导体45e1，并且在模式设置第二电极24e2上存在模式设置第二过孔44e2和模式设置第二掩埋导体45e2(参见图25、图27、图29以及图30)。
存在以下情况：在模式设置第三电极24f1上存在模式设置第三过孔44f1和模式设置第三掩埋导体45f1，并且在模式设置第三电极24f2上不存在模式设置第三过孔44f2和模式设置第三掩埋导体45f2(参见图23、图24、图25以及图29)。还存在以下情况：在模式设置第三电极24f1上不存在模式设置第三过孔44f1和模式设置第三掩埋导体45f1，并且在模式设置第三电极24f2上存在模式设置第三过孔44f2和模式设置第三掩埋导体45f2(参见图26、图27、图28以及图30)。
(A)模式设置第一端子15d处于第一预定电压设置状态
在模式设置第一电极24d1上存在模式设置第一过孔44d1和模式设置第一掩埋导体45d1，并且在模式设置第一电极24d2上不存在模式设置第一过孔44d2和模式设置第一掩埋导体45d2(参见图23、图25、图26以及图27)。
在模式设置第一电极24d1和24d2中，模式设置第一电极24d1用作特定模式设置电极，并且模式设置第一电极24d2不用作特定模式设置电极。也就是说，模式设置第一电极24d1连接至模式设置第一掩埋导体45d1，模式设置第一掩埋导体45d1连接至模式设置第一导电图案46b*，并且模式设置第一电极24d1和模式设置第一导电图案46b*通过模式设置第一掩埋导体45d1彼此导通。另一方面，由于不存在模式设置第一过孔44d2和模式设置第一掩埋导体45d2，所以模式设置第一电极24d2和模式设置第二导电图案46c*彼此绝缘。因此，模式设置第一端子15d经由接地电压第二焊盘47b、模式设置第一导电图案46b*、模式设置第一掩埋导体45d1、模式设置第一电极24d1以及模式设置第一配线20d被设置为处于第一预定电压设置状态。
(B)模式设置第一端子15d处于第二预定电压设置状态
在模式设置第一电极24d1上不存在模式设置第一过孔44d1和模式设置第一掩埋导体45d1，并且在模式设置第一电极24d2上存在模式设置第一过孔44d2和模式设置第一掩埋导体45d2(参见图24、图28、图29以及图30)。
在模式设置第一电极24d1和24d2中，模式设置第一电极24d2用作特定模式设置电极，并且模式设置第一电极24d1不用作特定模式设置电极。也就是说，模式设置第一电极24d2连接至模式设置第一掩埋导体45d2，模式设置第一掩埋导体45d2连接至模式设置第二导电图案46c*，并且模式设置第一电极24d2和模式设置第二导电图案46c*通过模式设置第一掩埋导体45d2彼此导通。另一方面，由于不存在模式设置第一过孔44d1和模式设置第一掩埋导体45d1，所以模式设置第一电极24d1和模式设置第一导电图案46b*彼此绝缘。因此，模式设置第一端子15d经由电源电压第二焊盘47c、模式设置第二导电图案46c*、模式设置第一掩埋导体45d2、模式设置第一电极24d2以及模式设置第一配线20d被设置为处于第二预定电压设置状态。
(C)模式设置第二端子15e被设置为处于第一预定电压设置状态
在模式设置第二电极24e1上存在模式设置第二过孔44e1和模式设置第二掩埋导体45e1，并且在模式设置第二电极24e2上不存在模式设置第二过孔44e2和模式设置第二掩埋导体45e2(图23、图24、图26以及图28)。
在模式设置第二电极24e1和24e2中，模式设置第二电极24e1用作特定模式设置电极，并且模式设置第二电极24e2不用作特定模式设置电极。也就是说，模式设置第二电极24e1连接至模式设置第二掩埋导体45e1，模式设置第二掩埋导体45e1连接至模式设置第一导电图案46b*，并且模式设置第二电极24e1和模式设置第一导电图案46b*通过模式设置第二掩埋导体45e1彼此导通。另一方面，由于不存在模式设置第二过孔44e2和模式设置第二掩埋导体45e2，所以模式设置第二电极24e2和模式设置第二导电图案46c*彼此绝缘。因此，模式设置第二端子15e经由接地电压第二焊盘47b、模式设置第一导电图案46b*、模式设置第二掩埋导体45e1、模式设置第二电极24e1以及模式设置第二配线20e而被设置为处于第一预定电压设置状态。
(D)模式设置第二端子15e被设置为处于第二预定电压设置状态
在模式设置第二电极24e1上不存在模式设置第二过孔44e1和模式设置第二掩埋导体45e1，并且在模式设置第二电极24e2上存在模式设置第二过孔44e2和模式设置第二掩埋导体45e2(图25、图27、图29以及图30)。
在模式设置第二电极24e1和24e2中，模式设置第二电极24e2用作特定模式设置电极，并且模式设置第二电极24e1不用作特定模式设置电极。也就是说，模式设置第二电极24e2连接至模式设置第二掩埋导体45e2，模式设置第二掩埋导体45e2连接至模式设置第二导电图案46c*，并且模式设置第二电极24e2和模式设置第二导电图案46c*通过模式设置第二掩埋导体45e2彼此导通。另一方面，由于不存在模式设置第二过孔44e1和模式设置第二掩埋导体45e1，所以模式设置第二电极24e1和模式设置第一导电图案46b*彼此绝缘。因此，模式设置第二端子15e经由电源电压第二焊盘47c、模式设置第二导电图案46c*、模式设置第二掩埋导体45e2、模式设置第二电极24e2以及模式设置第二配线20e而被设置为处于第二预定电压设置状态。
(E)模式设置第三端子15f被设置为处于第一预定电压设置状态
在模式设置第三电极24f1上存在模式设置第三过孔44f1和模式设置第三掩埋导体45f1，并且在模式设置第三电极24f2上不存在模式设置第三过孔44f2和模式设置第三掩埋导体45f2(图23、图24、图25以及图29)。
在模式设置第三电极24f1和24f2中，模式设置第三电极24f1用作特定模式设置电极，并且模式设置第三电极24f2不用作特定模式设置电极。也就是说，模式设置第三电极24f1连接至模式设置第三掩埋导体45f1，模式设置第三掩埋导体45f1连接至模式设置第一导电图案46b*，并且模式设置第三电极24f1和模式设置第一导电图案46b*通过模式设置第三掩埋导体45f1彼此导通。另一方面，由于不存在模式设置第三过孔44f2和模式设置第三掩埋导体45f2，所以模式设置第三电极24f2和模式设置第二导电图案46c*彼此绝缘。因此，模式设置第三端子15f经由接地电压第二焊盘47b、模式设置第一导电图案46b*、模式设置第三掩埋导体45f1、模式设置第二电极24f1以及模式设置第二配线20f而被设置为处于第一预定电压设置状态。
(F)模式设置第三端子15f被设置为处于第二预定电压设置状态
在模式设置第三电极24f1上不存在模式设置第三过孔44f1和模式设置第三掩埋导体45f1，并且在模式设置第三电极24f2上存在模式设置第三过孔44f2和模式设置第三掩埋导体45f2(图26、图27、图28以及图30)。
在模式设置第三电极24f1和24f2中，模式设置第三电极24f2用作特定模式设置电极，并且模式设置第三电极24f1不用作特定模式设置电极。也就是说，模式设置第三电极24f2连接至模式设置第三掩埋导体45f2，模式设置第三掩埋导体45f2连接至模式设置第二导电图案46c*，并且模式设置第一电极24d2和模式设置第二导电图案46c*通过模式设置第三掩埋导体45f2彼此导通。另一方面，由于不存在模式设置第三过孔44f1和模式设置第三掩埋导体45f1，所以模式设置第三电极24f1和模式设置第一导电图案46b*彼此绝缘。因此，模式设置第三端子15f经由电源电压第二焊盘47c、模式设置第二导电图案46c*、模式设置第三掩埋导体45f2、模式设置第二电极24f2以及模式设置第三配线20f而被设置为处于第二预定电压设置状态。
如(A)至(F)中所示，选择性设置模式设置过孔44d1、44d2、44e1、44e2、44f1以及44f2，使得模式设置端子15d至15f的状态被设置成第一预定电压设置状态或第二预定电压设置状态。结果，选择性确定半导体芯片1的模式。因此，图23至图30中的半导体芯片1的模式可以彼此不同。
当将根据第二实施例的半导体器件40安装到例如电路板上时，接地电压从电路板供应至接地电压第二焊盘47b，并且具有不同于接地电压的正的和/或负的电势的电源电压从电路板供应至模式设置第二导电图案46c*。将各种信号输入/输出至信号焊盘47a。因此，当半导体芯片1操作时，接地电压第二焊盘47b具有0伏的给定电压。第二焊盘47b可以不用于接地电压，并且可以向第二焊盘47b输入电平不同于接地电压和电源电压的恒定电压。在这种情况下，包括焊盘47、导电图案46、掩埋导体45、电极24、配线20以及端子15的导电图案组中的一个设计用于接地电压，并且将接地电压从电路板供应至导电图案组中设计用于接地电压的焊盘47。
尽管在模式设置第一配线20d中设置两个焊盘(模式设置第一配线第一焊盘23d1和模式设置第一配线第二焊盘23d2)，但是可以设置两个或更多个焊盘。在这种情况下，模式设置电极被设置在包括模式设置第一配线第一焊盘23d1和模式设置第一配线第二焊盘23d2的三个或更多个模式设置焊盘中的每一个上，使得模式设置电极的数量为三个或更多个，包括模式设置第一电极24d1和24d2。另外，不仅接地电压电极24b和电源电压电极24c，而且其它的预定电压电极穿过保护层25，并且在半导体芯片1中设置导通至其它预定电压电极的端子15和配线20。因此，还存在包括接地电压电极24b和电源电压电极24c的三种或更多种预定电压电极。此外，除了模式设置第一导电图案46b*和模式设置第二导电图案46c*之外，在密封层43的正表面上形成其它的模式设置第二导电图案(与电源电压和接地电压不同的恒定电压输入至其它模式设置第二导电图案)，并且存在包括模式设置第一导电图案46b*和模式设置第二导电图案46c*的三种或更多种模式设置预定电压导电图案。这些模式设置导电图案形成在密封层43的正表面上，以分别与包括接地电压电极24b和电源电压电极24c的三种或更多种预定电压导电电极交叠。在密封层43中形成包括接地电压过孔44b和电源电压过孔44c的三种或更多种预定电压过孔，并且这些预定电压过孔分别通过包括接地电压电极24b和电源电压电极24c的三种或更多种预定电压电极到达密封层43的正表面。预定电压掩埋导体分别掩埋在这些预定电压过孔中，并且三种或更多种预定电压电极分别通过预定电压掩埋导体导通至三种或更多种模式设置导电图案。另外，模式设置导电图案形成在密封层43的正表面上，以分别与包括模式设置第一电极24d1和24d2的三种或更多种模式设置电极交叠。模式设置过孔形成在包括模式设置第一电极24d1和24d2的三种或更多种模式设置电极中的一个上的密封层43中，并且模式设置掩埋导体掩埋在该模式设置过孔中。因此，包括模式设置第一电极24d1和24d2的三个或更多个模式设置电极中的一个通过模式设置掩埋导体导通至包括模式设置第一导电图案46b*和模式设置第二导通图案46c*。
同样应用至在模式设置第二配线20e中设置三个或更多个焊盘的情况。同样应用至在模式设置第三配线20f中设置三个或更多个焊盘的情况。
如根据第一实施例的(示例1)至(示例4)中所示，模式包括例如在半导体芯片1的通电复位之后的初始时钟设置、存储器总线宽度设置、数据对齐设置以及半导体芯片1的操作模式设置。
(2)半导体器件制造方法
描述根据第二实施例的半导体器件40的制造方法。
根据第二实施例的方法从将半导体芯片1安装到母板61的正表面62的步骤到形成密封层43的步骤与根据第一实施例的方法类似(参见图12至图14)。
此外，如图15中所示，激光67施加至密封层43以形成过孔。激光67施加至电极24的对应于信号电极24a、接地电压电极24b、电源电压电极24c的一部分。因此，通过施加激光在密封层43中形成过孔44中的信号过孔44a、接地电压过孔44b以及电源电压过孔44c，使得信号过孔44a、接地电压过孔44b以及电源电压过孔44c可以分别到达信号电极24a、接地电压电极24b、电源电压电极24c。
与此同时，激光器从存储器读取位置数据，并且施加激光67至模式设置第一电极24d1和模式设置第一电极24d2中的一个上的密封层43，以在密封层43中形成模式设置第一过孔44d1和模式设置第一过孔44d2中的一个，其中关于用于形成对应于每种模式的过孔44的位置(密封层43的辐射点)的数据预先存储在激光器中。激光器还施加激光67至模式设置第二电极24e1和模式设置第二电极24e2中的一个上的密封层43，以在密封层43中形成模式设置第二过孔44e1和模式设置第二过孔44e2中的一个。激光器还施加激光67至模式设置第三电极24f1和模式设置第三电极24f2中的一个上的密封层43，以在密封层43中形成模式设置第三过孔44f1和模式设置第三过孔44f2中的一个(参见图23至30)。
此外，如图16中所示，信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c分别掩埋在过孔44中的信号过孔44a、接地电压过孔44b以及电源电压过孔44c中。
当形成模式设置第一过孔44d1时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第一掩埋导体45d1掩埋模式设置第一过孔44d1(参见图23、图25、图26以及图27)。
当形成模式设置第一过孔44d2时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第一掩埋导体45d2掩埋模式设置第一过孔44d2(参见图24、图28、图29以及图30)。
当形成模式设置第二过孔44e1时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第二掩埋导体45e1掩埋模式设置第一过孔44e1(参见图23、图24、图26以及图28)。
当形成模式设置第二过孔44e2时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第二掩埋导体45e2掩埋模式设置第一过孔44e2(参见图25、图27、图29以及图30)。
当形成模式设置第三过孔44f1时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第三掩埋导体45f1掩埋模式设置第三过孔44f1(参见图23、图24、图25以及图29)。
当形成模式设置第三过孔44f2时，在形成信号掩埋导体45a、接地电压掩埋导体45b、电源电压掩埋导体45c的同时，模式设置第三掩埋导体45f2掩埋模式设置第三过孔44f2(参见图26、图27、图28以及图30)。
当选择模式设置第一过孔44d1和模式设置第一掩埋导体45d1的组或模式设置第一过孔44d2和模式设置第一掩埋导体45d2的组，选择模式设置第二过孔44e1和模式设置第二掩埋导体45e1的组或模式设置第二过孔44e2和模式设置第二掩埋导体45e2的组，以及选择模式设置第三过孔44f1和模式设置第三掩埋导体45f1的组或模式设置第三过孔44f2和模式设置第三掩埋导体45f2的组时，通过2的三次方获得8种组合。因此，可以最大设置8种模式。如上所述，当一个模式设置配线20的焊盘数量为M并且模式设置配线20的种类数量为N，获得N×M种组合。在这里，M可以是等于或大于2的整数，并且N可以是等于或大于1的整数。
此外，如图17所示，通过诸如全添加工艺、半添加工艺或减去工艺的方法在密封层43的正表面上形成导电图案46(信号导电图案46a，模式设置第一导电图案46b*以及模式设置第二导电图案46c*)以及焊盘47(信号焊盘47a，接地电压第二焊盘47b以及电源电压第二焊盘47c)。
在形成导电图案46和焊盘47中，信号导电图案46a的端部被设置在信号嵌入导体45a上，模式设置第一导电图案46b*的一部分(接地电压第二焊盘47b)被设置在接地电压嵌入导体45b上，并且模式设置第二导电图案46c*的一部分(电源电压第二焊盘47c)被设置在电源电压嵌入导体45c上。
另外，在形成导电图案46和焊盘47中，布置模式设置导电图案46b*，使得模式设置第一导电图案46b*的一部分可以与模式设置电极24d1、24e1以及24f1交叠。结果，当形成模式设置第一过孔44d1和模式设置第一掩埋导体45d1时，模式设置第一导电图案46b*通过模式设置第一掩埋导体45d1导通至模式设置第一电极24d1(参见图23、图25、图26以及图27)。当形成模式设置第二过孔44e1和模式设置第二掩埋导体45e1时，模式设置第一导电图案46b*通过模式设置第二掩埋导体45e1导通至模式设置第二电极24e1(参见图23、图24、图26和图28)。当形成模式设置第三过孔44f1和模式设置第三掩埋导体45f1时，模式设置第一导电图案46b*通过模式设置第三掩埋导体45f1导通至模式设置第三电极24f1(参见图23、图24、图25和图29)。
此外，在形成导电图案46和焊盘47中，布置模式设置第二导电图案46c*，46c*，46c*，使得模式设置第二导电图案46c*，46c*，46c*可以分别与模式设置电极24d2、24e2以及24f2交叠。结果，当形成模式设置第一过孔44d2和模式设置第一掩埋导体45d2时，模式设置第二导电图案46c*通过模式设置第一掩埋导体45d2导通至模式设置第一电极24d2(参见图24、图28、图29以及图30)。当形成模式设置第二过孔44e2和模式设置第二掩埋导体45e2时，模式设置第二导电图案46c*通过模式设置第二掩埋导体45e2导通至模式设置第二电极24e2(参见图25、图27、图29和图30)。当形成模式设置第三过孔44f2和模式设置第三掩埋导体45f2时，模式设置第二导电图案46c*通过模式设置第三掩埋导体45f2导通至模式设置第三电极24f2(参见图26、图27、图28和图30)。
在图23至图30的每一个当中，也就是说，在每一种模式中，可以使用相同的划线板和掩模来形成导电图案46(信号导电图案46a，模式设置第一导电图案46b*以及模式设置第二导电图案46c*)以及焊盘47(信号焊盘47a，接地电压第二焊盘47b以及电源电压第二焊盘47c)。
另外，根据第二实施例的方法从形成外涂层48和49的步骤至划分的步骤(图18至图20)与根据第一实施例的方法类似。
如上所述，根据本实施例，根据待制造的半导体芯片1的模式，选择并且形成模式设置第一过孔44d1和模式设置第一过孔44d2中的一个，选择并且形成模式设置第二过孔44e1和模式设置第二过孔44e2中的一个，选择并且形成模式设置第三过孔44f1和模式设置第三过孔44f2中的一个。通过这种方式，生成半导体芯片1的模式不同的半导体器件40的姐妹产品。
是否形成模式设置过孔44d1、44d2、44e1、44e2、44f1以及44f2通过是否施加激光67来确定，并且无需针对每种模式使用例如不同的划线板和掩模。
因此，当将相同的半导体芯片1用来制造半导体芯片1的模式不同的半导体器件40(多种半导体器件40)的姐妹产品时，无需针对导电图案46(信号导电图案46a，模式设置第一导电图案46b*以及模式设置第二导电图案46c*)以及焊盘47(信号焊盘47a，接地电压第二焊盘47b以及电源电压第二焊盘47c)进行逐模式的掩模设计。通过激光形成模式设置过孔。因此，无需例如针对每种模式使用不同的划线板和掩模。
变型1
图31是根据变型1的半导体器件40A的截面图。图32是根据变型1的半导体芯片1A的截面图。在第一和第二实施例中图2中所示的半导体芯片1被用来制造图1中所示的半导体器件40时，在变型1中图32中所示的半导体芯片1A用来制造图31中所示的半导体器件40A。下面描述根据变型1的半导体器件40A和根据第一和第二实施例的半导体器件40之间的差异。将相同的附图标记赋予根据变型1的半导体器件40A中的部件，所述根据变型1的半导体器件40A中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
如图31和图32所示，在半导体芯片1A中未设置在根据第一实施例的半导体芯片1中设置的柱形电极24。开口26形成在保护层25中。开口26位于焊盘23上并且与焊盘23交叠。
如图32所示，在掩埋半导体芯片1A之前暴露焊盘23。焊盘23(信号焊盘23、接地电压第一焊盘23b、电源电压第一焊盘23c、模式设置配线焊盘23d至23f，23d1，23d2，23e1，23e2，23f1以及23f2)用于半导体芯片1A的电极。
如图31所示，在掩埋半导体芯片1A之后在开口26中掩埋密封层43的一部分。形成在密封层43中的过孔44通过开口26到达焊盘23。因此，掩埋在过孔44中的掩埋导体45连接至焊盘23。
保护层25的厚度小于第一实施例的。
除了以下描述的点之外，以类似的方式设置根据变型1的半导体器件40A中的部件，所述根据变型1的半导体器件40A中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
通过使用半导体芯片1A的半导体器件40A的制造程序与通过使用第一和第二实施例的半导体芯片1的半导体器件40的制造程序相同。当在半导体器件40A的制造工艺期间预浸材料64和66(参加图13)被加热和施压时，预浸材料64和66被部分掩埋在开口26中。当在半导体器件40A的制造工艺期间通过施加激光67(参加图15)来形成过孔44时，过孔44延伸至焊盘23以暴露焊盘23。当在半导体器件40A的制造工艺期间将掩埋导体45掩埋在过孔44中，使得掩埋导体45接触并且导通至焊盘23。
当在第一实施例中不存在电极24时，毋庸置疑，与根据第一实施例的制造方法一样在密封层43中选择性形成模式设置过孔44d至44f。或者，当在第二实施例中不存在电极24时，毋庸置疑，与根据第二实施例的制造方法一样在密封层43中形成模式设置第一过孔44d1和模式设置第一过孔44d2中的一个，在密封层43中形成模式设置第二过孔44e1和模式设置第二过孔44e2中的一个，在密封层43中形成模式设置第三过孔44f1和模式设置第三过孔44f2中的一个。
尽管在上述解释中在形成过孔44之前在保护层25中形成开口26，但是开口26可以不在形成过孔44之前在保护层25中形成。在这种情况下，在掩埋半导体芯片1A之前，焊盘23覆盖有保护层25并且未暴露。当通过使用其中未形成开口26的半导体芯片1A来制造半导体器件40A时，由于不存在电极24的原因保护层25较薄。因此，通过激光过孔44形成在密封层43和保护层25中，使得过孔44从密封层43的正表面到达焊盘23。
变型2
图33是根据变型2的半导体器件40B的截面图。图34是根据变型2的半导体芯片1B的截面图。在变型2中，通过使用图34中所示的半导体芯片1B来制造图33中所示的半导体器件40B。下面描述根据变型2的半导体器件40B和根据第一和第二实施例的半导体器件40之间的差异。将相同的附图标记赋予根据变型2的半导体器件40B中的部件，所述根据变型2的半导体器件40B中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
如图33和图34所示，在半导体芯片1B中未设置根据第一实施例设置在半导体芯片1中的电极24和保护层25。如图34所示，在掩埋半导体芯片1B之前，暴露配线20和焊盘23。焊盘23(信号焊盘23a、接地电压第一焊盘23b、电源电压第一焊盘23c、模式设置配线焊盘23d至23f，23d1，23d2，23e1，23e2，23f1以及23f2)用于半导体芯片1B的电极。
如图33所示，在掩埋半导体芯片1B之后，在绝缘膜18上叠置密封层43的一部分。并且配线20覆盖有密封层43。形成在密封层43中的过孔44到达焊盘23。因此，掩埋在过孔44中的掩埋导体45连接至焊盘23。
除了以下描述的点之外，以类似的方式设置根据变型2的半导体器件40B中的部件，所述根据变型2的半导体器件40B中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
通过使用半导体芯片1B的半导体器件40B的制造程序与通过使用第一和第二实施例的半导体芯片1的半导体器件40的制造程序相同。当在半导体器件40B的制造工艺期间预浸材料64和66(参加图13)被加热和施压时，配线20和保护层25覆盖有预浸材料64和66。当在半导体器件40B的制造工艺期间通过施加激光67(参加图15)来形成过孔44时，过孔44延伸至焊盘23以暴露焊盘23。在半导体器件40B的制造工艺期间将掩埋导体45掩埋在过孔44中，使得掩埋导体45接触焊盘23。
当在第一实施例中不存在电极24和保护层25时，毋庸置疑，与根据第一实施例的制造方法一样在密封层43中选择性形成模式设置过孔44d至44f。或者，当在第二实施例中不存在电极24和保护层25时，毋庸置疑，与根据第二实施例的制造方法一样，在密封层43中形成模式设置第一过孔44d1和模式设置第一过孔44d2中的一个，在密封层43中形成模式设置第二过孔44e1和模式设置第二过孔44e2中的一个，在密封层43中形成模式设置第三过孔44f1和模式设置第三过孔44f2中的一个。
变型3
图35是根据变型3的半导体器件40C的截面图。图36是根据变型3的半导体芯片1C的截面图。在变型3中，通过使用图36中所示的半导体芯片1C来制造图35中所示的半导体器件40C。下面描述根据变型3的半导体器件40C和根据第一和第二实施例的半导体器件40之间的差异。将相同的附图标记赋予根据变型3的半导体器件40C中的部件，所述根据变型3的半导体器件40C中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
如图35和图36所示，在半导体芯片1C中未设置根据第一实施例设置在半导体芯片1中的保护层25。如图36所示，在掩埋半导体芯片1C之前，暴露配线20、焊盘23和电极24。
如图35所示，在掩埋半导体芯片1C之后，在绝缘膜18上叠置密封层43的一部分。并且配线20和电极24覆盖有密封层43。通过密封层43保护电极24的侧表面。形成在密封层43中的过孔44到达电极24。因此，掩埋在过孔44中的掩埋导体45连接至电极24。
除了以下描述的点之外，以类似的方式设置根据变型3的半导体器件40C中的部件，所述根据变型3的半导体器件40C中的部件对应于根据第一和第二实施例的半导体器件40中的那些部件。
通过使用半导体芯片1C的半导体器件40C的制造程序与通过使用第一和第二实施例的半导体芯片1结构(删除了保护层25)的半导体器件40的制造程序相同。当在半导体器件40C的制造工艺期间预浸材料64和66(参加图13)被加热和施压时，形成密封层43，使得配线20和电极24的正表面和侧表面覆盖有预浸材料64和66。
在上述实施例和变型中，可以通过在图15中所示的形成过孔44之后的步骤来形成导电图案46。
也就是说，如图37所示，在通过密封层43的过孔44暴露的半导体芯片1的电极24的上表面和密封层43的全部上表面上形成基础金属层形成膜461a。在这种情况下，基础金属层形成膜461a可以仅是通过化学电镀形成的铜层，或可以仅是通过溅射形成的铜层，或可以仅是通过在溅射形成的例如钛上溅射薄膜层形成的铜层。
然后在基础金属层形成膜461a上构图/形成抗镀膜462。在这种情况下，在抗镀膜462的对应于形成上金属层463的区域的部分中形成开口464。此外，使用基础金属层形成膜461a作为电镀电流路径来执行电解电镀铜，从而在抗镀膜462中的开口464以内在基础金属层形成膜461a的上表面上形成上金属层463。
然后，释放抗镀膜462。此外，使用上金属层463作为掩模，蚀刻并且去除位于除了上金属层463下方的区域之外的基础金属层形成膜461a。因此，如图38所示，基础金属层461a保留在紧上金属层463正下方的区域。通过这种方式，连接至通过密封层43的过孔44暴露的半导体芯片1的电极24的上表面的导电图案46可以通过上金属层463以及通过保留在上金属层463正下方区域中的基础金属层461来形成。
因此，在形成导电图案46之后，程序进一步返回到如图18所示的对外涂层48进行构图的步骤。
当通过上述方法形成导电图案46时，连接至通过密封层43的过孔44暴露的半导体芯片1的电极24的上表面的导电图案46可以基本上形成在密封层43的过孔44中以及密封层43的上表面上。因此，无需在单独的步骤中形成嵌入导体45和导电图案46。
当在第一实施例中不存在保护层25时，毋庸置疑，与根据第一实施例的制造方法一样，在密封层43中选择性形成模式设置过孔44d至44f。或者，当在第二实施例中不存在保护层25时，毋庸置疑，与根据第二实施例的制造方法一样，形成模式设置第一过孔44d1和模式设置第一过孔44d2中的一个，在密封层43中形成模式设置第二过孔44e1和模式设置第二过孔44e2中的一个，在密封层43中形成模式设置第三过孔44f1和模式设置第三过孔44f2中的一个。
对于本领域技术人员来说，其它优点和变型将是很容易想到的。因此，本发明就其更宽泛的方面来说并不限于这里所示出和所描述的特定细节和示意性实施例。因此，在不偏离由所附权利要求及其等同物所限定的一般发明概念的精神或范围的情况下，可以对本发明作出各种变型。

Claims (34)

1.一种半导体器件，其特征在于，包括：
半导体芯片(1)，所述半导体芯片(1)包括模式设置端子(15d，15f)以及分别连接至所述模式设置端子(15d，15e，15f)的模式设置配线(20d，20f)；
密封层，所述密封层覆盖所述半导体芯片和第一模式设置配线的焊盘，所述第一模式设置配线是所述模式设置配线(20d，20e，20f)中的一个，所述密封层(43)包括形成在第二模式设置配线的焊盘上方的模式设置过孔，所述第二模式设置配线是所述模式设置配线中的一个并且与所述第一模式设置配线不同；
模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内并且被设置成连接至所述第二模式设置配线；以及
模式设置导电图案(46b)，所述模式设置导电图案(46b)连接至所述模式设置掩埋导体并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层上。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一模式设置配线和连接至所述第一模式设置配线的所述模式设置端子被设置为未被连接状态，以及
所述第二模式设置配线和连接至所述第二模式设置配线的所述模式设置端子经由所述模式设置掩埋导体和所述模式设置导电图案而被设置为预定电压设置状态。
3.根据权利要求2所述的半导体器件，其特征在于，所述预定电压是接地电压和不同于所述接地电压的电源电压中的一个。
4.根据权利要求3所述的半导体器件，其特征在于，所述模式设置导电图案是接地电压导电图案和电源电压导电图案中的一个。
5.根据权利要求2所述的半导体器件，其特征在于，所述模式设置导电图案连接至凸起(51)，并且所述预定电压经由所述凸起施加至所述模式设置导电图案。
6.根据权利要求1所述的半导体器件，其特征在于，第一模式设置电极和所述密封层介于所述第一模式设置配线的所述焊盘和位于所述第一模式设置配线的所述焊盘上方的所述模式设置导电图案之间，所述第一模式设置电极是模式设置电极(24d，24f)中的一个，并且
第二模式设置电极和所述模式设置掩埋导体介于所述第二模式设置配线的所述焊盘和位于所述第二模式设置配线的所述焊盘上方的所述模式设置导电图案之间，所述第二模式设置电极是所述模式设置电极(24d，24f)中的一个并且不同于所述第一模式设置电极。
7.根据权利要求1所述的半导体器件，其特征在于，所述半导体芯片包括端子(15)以及分别连接至所述端子(15)的配线(20)，
所述密封层包括分别形成在所述配线的焊盘(23)上方的过孔(44)，
掩埋导体(45)分别形成在所述过孔以内，并且
分别连接至所述掩埋导体(45)的导电图案(46)被设置在所述密封层上。
8.根据权利要求7所述的半导体器件，其特征在于，当从所述导电图案上方观察时，所述模式设置过孔和所述模式设置掩埋导体被设置在所述模式设置导电图案的焊盘(47b)和所述导电图案中的一个导电图案的焊盘(46c)之间，或者被设置在所述导电图案中的任意两个导电图案的两个焊盘之间。
9.根据权利要求1所述的半导体器件，其特征在于，均对应于在所述模式设置端子中设置的电压状态并且被设置成彼此不同的模式包括所述半导体芯片的通电复位之后的初始时钟设置、存储器总线宽度设置、数据对齐设置以及所述半导体芯片的操作模式设置。
10.一种半导体器件制造方法，其特征在于，包括：
在半导体芯片(1)上形成密封层(43)，所述半导体芯片(1)包括模式设置端子(15d，15e，15f)和分别连接至所述模式设置端子的模式设置配线(20d，20e，20f)，所述密封层被形成为覆盖第一模式设置配线的焊盘和第二模式设置配线的焊盘，所述第一模式设置配线是所述模式设置配线中的一个，所述第二模式设置配线是所述模式设置配线中的一个并且不同于所述第一模式设置配线；
在所述第二模式设置配线的所述焊盘上方的所述密封层(43)中形成模式设置过孔；以及
形成模式设置导电图案(46b)，所述模式设置导电图案(46b)通过所述模式设置过孔连接至所述第二模式设置配线的所述焊盘并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层上。
11.根据权利要求10所述的半导体器件制造方法，其特征在于，还包括：
在所述模式设置过孔以内形成模式设置掩埋导体，以连接至所述第二模式设置配线的所述焊盘；以及
形成模式设置导电图案(46b)，所述模式设置导电图案(46b)连接至在所述第二模式设置配线的所述焊盘上方的所述模式设置掩埋导体，并且被设置在所述第一模式设置配线的所述焊盘上方的所述密封层上。
12.根据权利要求10所述的半导体器件制造方法，其特征在于，激光被施加至所述第二模式设置配线的所述焊盘上方的所述密封层，以形成所述模式设置过孔。
13.根据权利要求10所述的半导体器件制造方法，其特征在于，所述第一模式设置配线和连接至所述第一模式设置配线的所述模式设置端子被设置为未被连接状态，以及
所述第二模式设置配线和连接至所述第二模式设置配线的所述模式设置端子经由所述模式设置掩埋导体和所述模式设置导电图案被设置为预定电压设置状态。
14.根据权利要求13所述的半导体器件制造方法，其特征在于，所述预定电压是接地电压和不同于所述接地电压的电源电压中的一个。
15.根据权利要求13所述的半导体器件制造方法，其特征在于，还包括形成用来施加所述预定电压的凸起(51)，以连接至所述模式设置导电图案。
16.根据权利要求14所述的半导体器件制造方法，其特征在于，所述导电图案是接地电压导电图案和电源电压导电图案中的一个。
17.根据权利要求10所述的半导体器件制造方法，其特征在于，所述半导体芯片包括第一模式设置电极和第二模式设置电极，所述第一模式设置电极形成在所述第一模式设置配线的所述焊盘上，所述第二模式设置电极形成在所述第二模式设置配线的所述焊盘上，所述第一模式设置电极是模式设置电极中的一个，所述第二模式设置电极是所述模式设置电极中的一个并且不同于所述第一模式设置电极，并且
所述密封层形成在所述第一模式设置电极和所述第二模式设置电极上。
18.根据权利要求10所述的半导体器件制造方法，其特征在于，所述半导体芯片包括端子(15)以及分别连接至所述端子(15)的配线(20)，
在分别设置在所述配线(20)的焊盘(23)上方的所述密封层中形成过孔(44)，
形成分别设置在所述过孔(44)以内的掩埋导体(45)，以及
在所述密封层上形成分别连接至所述掩埋导体(45)的导电图案(46)。
19.根据权利要求17所述的半导体器件制造方法，其特征在于，当从所述导电图案上方观察时，所述模式设置过孔和所述模式设置掩埋导体被布置在所述模式设置导电图案的焊盘(47b)和所述导电图案中的一个导电图案的焊盘(46b)之间，或被布置在所述导电图案中的任意两个导电图案的焊盘之间。
20.一种半导体器件，其特征在于，包括：
半导体芯片(1)，所述半导体芯片(1)包括模式设置端子和模式设置配线，所述模式设置配线至少包括第一焊盘和第二焊盘，并且连接至所述模式设置端子；
密封层，所述密封层覆盖所述半导体芯片和所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个，所述密封层包括形成在所述模式设置配线的所述第一焊盘和所述第二焊盘中的另一焊盘上方的模式设置过孔；
模式设置掩埋导体，所述模式设置掩埋导体被设置在所述模式设置过孔以内并且被设置成连接至所述模式设置配线的所述另一焊盘；以及
被设置在所述密封层上的模式设置导电图案(46b，46c)，
其中第一模式设置导电图案被设置在所述模式设置配线的一个焊盘上方的所述密封层上，所述第一模式设置导电图案是所述模式设置导电图案中的一个，并且第二模式设置导电图案连接至所述模式设置掩埋导体，所述第二模式设置导电图案是所述模式设置导电图案中的一个并且不同于所述第一模式设置导电图案。
21.根据权利要求20所述的半导体器件，其特征在于，第一预定电压和不同于所述第一预定电压的第二预定电压中的一个被施加至所述第一模式设置导电图案，所述第一预定电压和所述第二预定电压中的另一个被施加至所述第二模式设置导电图案，以及
所述第一预定电压和所述第二预定电压中的另一个经由所述模式设置配线、所述另一焊盘、所述模式设置掩埋导体以及所述第二模式设置导电图案而被施加至所述模式设置端子。
22.根据权利要求21所述的半导体器件，其特征在于，所述第一预定电压是接地电压，并且所述第二预定电压是不同于所述接地电压的电源电压。
23.根据权利要求20所述的半导体器件，其特征在于，第一模式设置电极和所述密封层介于所述模式设置配线的一个焊盘和所述第一模式设置导电图案之间，所述第一模式设置电极是模式设置电极中的一个，以及
第二模式设置电极和所述模式设置掩埋导体介于所述模式设置配线的另一焊盘和所述第二模式设置导电图案之间，所述第二模式设置电极是模式设置电极(24d1，24d2，24e1，24e2，24f1，24f2)中的一个并且不同于所述第一模式设置电极。
24.根据权利要求20所述的半导体器件，其特征在于，所述半导体芯片包括端子(15)以及分别连接至所述端子(15)的配线(20)，
所述密封层包括分别形成在所述配线(20)的焊盘上方的过孔(44)，
掩埋导体(45)分别形成在所述过孔(44)以内，并且
分别连接至所述掩埋导体(45)的导电图案(46)被设置在所述密封层上。
25.根据权利要求21所述的半导体器件，其特征在于，所述模式设置导电图案连接至凸起(51)，并且所述另一预定电压经由所述凸起(51)而被施加至所述模式设置导电图案。
26.根据权利要求20所述的半导体器件，其特征在于，均对应于在所述模式设置端子中设置的电压状态并且被设置成彼此不同的模式包括所述半导体芯片的通电复位之后的初始时钟设置、存储器总线宽度设置、数据对齐设置以及所述半导体芯片的操作模式设置。
27.一种半导体器件制造方法，其特征在于，包括：
在半导体芯片(1)上形成密封层(43)，所述半导体芯片(1)包括模式设置端子和模式设置配线，所述模式设置配线至少包括第一焊盘和第二焊盘，并且被连接至所述模式设置端子，所述密封层被形成为覆盖所述模式设置配线的所述第一焊盘和所述第二焊盘；
在所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个上方形成模式设置过孔；以及
在所述密封层上形成模式设置导电图案(46b，46c)，
其中形成所述模式设置导电图案，使得第一模式设置导电图案被设置在所述另一焊盘上的所述密封层上，所述另一焊盘是所述模式设置配线的所述第一焊盘和所述第二焊盘中的一个并且不同于所述一个焊盘，并且使得第二模式设置导电图案通过所述模式设置过孔而连接至所述模式设置配线中的所述一个焊盘，所述第一模式设置导电图案是所述模式设置导电图案中的一个，所述第二模式设置导电图案是所述模式设置导电图案中的一个并且不同于所述第一模式设置导电图案。
28.根据权利要求26所述的半导体器件制造方法，其特征在于，还包括：
在所述模式设置过孔以内形成模式设置掩埋导体，以连接至所述模式设置配线的所述一个焊盘；并且
其中形成所述模式设置导电图案，使得所述第二模式设置导电图案连接至所述模式设置配线的所述一个焊盘上方的所述模式设置掩埋导体。
29.根据权利要求27所述的半导体器件制造方法，其特征在于，激光被施加至所述模式设置配线的所述一个焊盘上方的所述密封层，以形成所述模式设置过孔。
30.根据权利要求27所述的半导体器件制造方法，其特征在于，所述第一模式设置导电图案是第一预定电压和不同于所述第一预定电压的第二预定电压中的一个被施加至其上的导电图案，并且所述第二模式设置导电图案是所述第一预定电压和所述第二预定电压中的另一个被施加至其上的导电图案。
31.根据权利要求30所述的半导体器件制造方法，其特征在于，所述第一预定电压是接地电压，并且所述第二预定电压是不同于所述接地电压的电源电压。
32.根据权利要求30所述的半导体器件制造方法，其特征在于，还包括形成用来施加所述另一预定电压的凸起，以连接至所述模式设置导电图案。
33.根据权利要求27所述的半导体器件制造方法，其特征在于，还包括：
在所述模式设置配线的所述另一焊盘上形成第一模式设置电极，并且在所述模式设置配线的所述一个焊盘上形成第二模式设置电极，所述第一模式设置电极是模式设置电极(24d1，24d2，24e1，24e2，24f1，24f2)中的一个，所述第二模式设置电极是所述模式设置电极中的一个并且不同于所述第一模式设置电极，并且
其中所述第一模式设置电极保持覆盖有所述密封层，并且所述模式设置过孔形成在所述第二模式设置电极上方的所述密封层中，并且然后所述模式设置掩埋导体形成在所述模式设置过孔中。
34.根据权利要求27所述的半导体器件制造方法，其特征在于，所述半导体芯片包括端子(15)以及分别连接至所述端子(15)的配线(20)，
在分别设置在所述配线(20)的焊盘(23)上方的所述密封层中形成过孔(44)，
形成分别设置在所述过孔(44)以内的掩埋导体(45)，以及
在所述密封层上形成分别连接至所述掩埋导体(45)的导电图案(46)。
CN2011101647072A 2010-06-11 2011-06-10 半导体器件及其制造方法 Pending CN102280426A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010133868A JP2011258867A (ja) 2010-06-11 2010-06-11 半導体装置及びその製造方法
JP133868/2010 2010-06-11

Publications (1)

Publication Number Publication Date
CN102280426A true CN102280426A (zh) 2011-12-14

Family

ID=45095580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101647072A Pending CN102280426A (zh) 2010-06-11 2011-06-10 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US20110304043A1 (zh)
JP (1) JP2011258867A (zh)
CN (1) CN102280426A (zh)
BR (1) BRPI1103208A2 (zh)
RU (1) RU2011123947A (zh)
TW (1) TW201218328A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571347A (zh) * 2015-07-06 2017-04-19 英飞凌科技股份有限公司 绝缘管芯
CN110010583A (zh) * 2015-04-28 2019-07-12 东芝存储器株式会社 半导体装置
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JP2018060934A (ja) * 2016-10-06 2018-04-12 矢崎総業株式会社 カスタムｉｃ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CN101393877A (zh) * 2007-09-18 2009-03-25 新光电气工业株式会社 制造半导体器件的方法
US20090243097A1 (en) * 2008-03-31 2009-10-01 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
CN101393877A (zh) * 2007-09-18 2009-03-25 新光电气工业株式会社 制造半导体器件的方法
US20090243097A1 (en) * 2008-03-31 2009-10-01 Casio Computer Co., Ltd. Semiconductor device having low dielectric constant film and manufacturing method thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110010583A (zh) * 2015-04-28 2019-07-12 东芝存储器株式会社 半导体装置
CN110010583B (zh) * 2015-04-28 2023-11-21 铠侠股份有限公司 半导体装置
CN106571347A (zh) * 2015-07-06 2017-04-19 英飞凌科技股份有限公司 绝缘管芯
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Also Published As

Publication number Publication date
RU2011123947A (ru) 2012-12-20
TW201218328A (en) 2012-05-01
BRPI1103208A2 (pt) 2014-01-07
JP2011258867A (ja) 2011-12-22
US20110304043A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
US10056360B2 (en) Localized redistribution layer structure for embedded component package and method
CN103199078B (zh) 具有一体化结构组件的多层电子支撑结构
KR100248682B1 (ko) 반도체 장치 및 반도체 칩 설치 방법
KR100877018B1 (ko) 반도체 장치 및 그 장착 구조물
US10204852B2 (en) Circuit substrate and semiconductor package structure
US9277657B2 (en) Wiring board
CN102280426A (zh) 半导体器件及其制造方法
JP2007523482A (ja) 半導体チップの積層を備えた半導体素子、および、その製造方法
US20110204511A1 (en) System and Method for Improving Reliability of Integrated Circuit Packages
KR20170004917A (ko) 칩 패키지
TW200527612A (en) Manufacturing method of semiconductor device, semiconductor device, circuit substrate and electronic equipment
CN101548378A (zh) 半导体器件及其制造方法
JP5017872B2 (ja) 半導体装置及びその製造方法
US20110108983A1 (en) Integrated Circuit
US20040253767A1 (en) Thermally enhanced component substrate
KR20000016676A (ko) 비아를 갖는 배선 기판
CN101399249A (zh) 绝缘配线基板及其制造方法和使用了该基板的半导体封装
US8486825B2 (en) Methods of forming semiconductor device packages including a semiconductor device and a redistribution element, methods of forming redistribution elements and methods for packaging semiconductor devices
US7632707B2 (en) Electronic device package and method of manufacturing the same
CN101351876B (zh) 用于集成电路封装的具有最大化可用面积的条带及其位置识别方法
KR101669535B1 (ko) 보강 패턴부를 가지는 반도체 기판
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
JP2008235783A (ja) 電子装置
CN102931168A (zh) 封装基板及其制造方法
US6541853B1 (en) Electrically conductive path through a dielectric material

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120314

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120314

Address after: Tokyo, Japan, Japan

Applicant after: Casio Computer Co Ltd

Address before: Tokyo, Japan, Japan

Applicant before: CASIO Computer Co., Ltd.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111214