RU2011123947A - Полупроводниковое устройство и способ его производства - Google Patents

Полупроводниковое устройство и способ его производства Download PDF

Info

Publication number
RU2011123947A
RU2011123947A RU2011123947/08A RU2011123947A RU2011123947A RU 2011123947 A RU2011123947 A RU 2011123947A RU 2011123947/08 A RU2011123947/08 A RU 2011123947/08A RU 2011123947 A RU2011123947 A RU 2011123947A RU 2011123947 A RU2011123947 A RU 2011123947A
Authority
RU
Russia
Prior art keywords
mode
setting
connecting line
semiconductor device
sealing layer
Prior art date
Application number
RU2011123947/08A
Other languages
English (en)
Inventor
Синдзи ВАКИСАКА
Original Assignee
Терамикрос, Инк.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Терамикрос, Инк. filed Critical Терамикрос, Инк.
Publication of RU2011123947A publication Critical patent/RU2011123947A/ru

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. Полупроводниковое устройство, отличающееся тем, что содержит:полупроводниковый чип (1), содержащий задающие режим клеммы (15d, 15f) и задающие режим соединительные линии (20d, 20f), соответственно соединенные с задающими режим клеммами (15d 15e, 15f);уплотняющий слой, покрывающий полупроводниковый чип и площадку первой задающей режим соединительной линией, которая является одной из задающих режим соединительных линий (20d, 20е, 20f), при этом уплотняющий слой (43) включает себя задающее режим переходное отверстие, сформированное над площадкой второй задающей режим соединительной линией, при этом вторая задающая режим соединительная линия является одной из задающих режим соединительных линий и отличается от первой задающей режим соединительной линии;задающий режим вложенный проводник, расположенный в задающем режим переходном отверстии и соединенный со второй задающей режим соединительной линией;задающую режим проводящую дорожку (46b), соединенную с задающим режим вложенным проводником и расположенную на уплотняющем слое над площадкой первой задающей режим соединительной линии.2. Полупроводниковое устройство по п.1, отличающееся тем, что первая задающая режим соединительная линия и задающая режим клемма, соединенная с первой задающей режим соединительной линией находятся в не соединенном состоянии, ивторая задающая режим соединительная линия и задающая режим клемма, соединенная со второй задающей режим соединительной линией, находятся в состоянии заранее определенного напряжения через вложенный проводник и задающую режим проводящую дорожку.3. Полупроводниковое устройство по п.2, отличающееся тем, что заранее опреде

Claims (34)

1. Полупроводниковое устройство, отличающееся тем, что содержит:
полупроводниковый чип (1), содержащий задающие режим клеммы (15d, 15f) и задающие режим соединительные линии (20d, 20f), соответственно соединенные с задающими режим клеммами (15d 15e, 15f);
уплотняющий слой, покрывающий полупроводниковый чип и площадку первой задающей режим соединительной линией, которая является одной из задающих режим соединительных линий (20d, 20е, 20f), при этом уплотняющий слой (43) включает себя задающее режим переходное отверстие, сформированное над площадкой второй задающей режим соединительной линией, при этом вторая задающая режим соединительная линия является одной из задающих режим соединительных линий и отличается от первой задающей режим соединительной линии;
задающий режим вложенный проводник, расположенный в задающем режим переходном отверстии и соединенный со второй задающей режим соединительной линией;
задающую режим проводящую дорожку (46b), соединенную с задающим режим вложенным проводником и расположенную на уплотняющем слое над площадкой первой задающей режим соединительной линии.
2. Полупроводниковое устройство по п.1, отличающееся тем, что первая задающая режим соединительная линия и задающая режим клемма, соединенная с первой задающей режим соединительной линией находятся в не соединенном состоянии, и
вторая задающая режим соединительная линия и задающая режим клемма, соединенная со второй задающей режим соединительной линией, находятся в состоянии заранее определенного напряжения через вложенный проводник и задающую режим проводящую дорожку.
3. Полупроводниковое устройство по п.2, отличающееся тем, что заранее определенное напряжение является одним из напряжения земли,и напряжения питания, отличающегося от напряжения земли.
4. Полупроводниковое устройство по п.3, отличающееся тем, что задающая режим проводящая дорожка является одной из проводящей дорожки заземления и проводящей дорожки напряжения питания.
5. Полупроводниковое устройство по п.2, отличающееся тем, что задающая режим проводящая дорожка соединена с контактным столбиком (51), и заранее определенное напряжение подается на задающую режим проводящую дорожку через контактный столбик.
6. Полупроводниковое устройство по п.1, отличающееся тем, что между площадкой первой задающей режим соединительной линии и задающей режим проводящей дорожкой, расположенной над площадкой первой задающей режим соединительной линии, вставлены первый задающий режим электрод, являющийся одним из задающих режим электродов (24d, 24f), и уплотняющий слой, и
между площадкой второй задающей режим соединительной линии и задающей режим проводящей дорожкой, расположенной над площадкой второй задающей режим соединительной линии, вставлены второй задающий режим электрод, являющийся одним из задающего режим электрода (24d, 24f) и отличный от первого задающего режим электрода, и задающий режим вложенный проводник.
7. Полупроводниковое устройство по п.1, отличающееся тем, что полупроводниковый чип содержит клеммы (15) и соединительные линии (20), соответственно соединенные с клеммами (15),
уплотняющий слой содержит переходные отверстия (44), соответственно сформированные над площадками (23) соединительных линий,
вложенные проводники (45) соответственно сформированные внутри переходных отверстий, и
проводящие дорожки (46), соответственно соединенные с вложенными проводниками (45) и расположенные на уплотняющем слое.
8. Полупроводниковое устройство по п.7, отличающееся тем, что если смотреть сверху, проводящие дорожки, задающее режим переходное отверстие и задающий режим вложенный проводник расположены между площадкой (47b) задающей режим проводящей дорожки и площадкой (46с) одной из проводящих дорожек или между двумя площадками любых двух проводящих дорожек.
9. Полупроводниковое устройство по п.1, отличающееся тем, что режимы, каждый их которых соответствует состоянию напряжения, заданного на задающих режим клеммах и отличающиеся друг от друга, включают в себя начальную установку тактового генератора после сброса при включении питания полупроводникового чипа, задание ширины шины памяти, задание формата данных, и задание рабочего режима полупроводникового чипа.
10. Способ производства полупроводникового устройства, отличающийся тем, что содержит этапы, при которых:
формируют уплотняющий слой (43) на полупроводниковом чипе (1), который содержит задающие режим клеммы (15d, 15e, 15f) и задающие режим соединительные линии (20d, 20e, 20f), соответственно соединенные с задающими режим клеммами, при этом уплотняющий слой формируют для покрытия площадки первой задающей режим соединительной линии, которая является одной из задающих режим соединительных линий, и площадки второй задающей режим соединительной линии, которая является одной из задающих режим соединительных линий и которая отличается от первой задающей режим соединительной линии;
формируют задающее режим переходное отверстие в уплотняющем слое (43) над площадкой второй задающей режим соединительной линии; и
формируют задающую режим проводящую дорожку (46b), которая соединена с площадкой второй задающей режим соединительной линии через задающее режим переходное отверстие и которая расположена на уплотняющем слое над площадкой первой задающей режим соединительной линии.
11. Способ производства полупроводникового устройства по п.10, отличающийся тем, что дополнительно содержит этапы, на которых:
формируют задающий режим вложенный проводник в задающем режим переходном отверстии для соединения с площадкой второй задающей режим соединительной линии и
формируют задающую режим проводящую дорожку (46b), которая соединена с задающим режим вложенным проводником над площадкой второй задающей режим соединительной линии и которая расположена на уплотнительном слое над площадкой первой задающей режим соединительной линии.
12. Способ производства полупроводникового устройства по п.10, отличающийся тем, что на уплотняющий слой над площадкой второй задающей режим соединительной линии направляют лазерное излучение для формирования задающего режим переходного отверстия.
13. Способ производства полупроводникового устройства по п.10, отличающийся тем, что первая задающая режим соединительная линия и задающая режим клемма, соединенная с первой задающей режим соединительной линией находятся в неподсоединенном состоянии, и
вторая задающая режим соединительная линия и задающая режим клемма, соединенная со второй задающей режим соединительной линией, находятся в состоянии заранее определенного напряжения через задающий режим вложенный проводник и задающую режим проводящую дорожку.
14. Способ производства полупроводникового устройства по п.13, отличающийся тем, что заранее определенным напряжением является одно из напряжения земли и напряжения питания, отличающегося от напряжения земли.
15. Способ производства полупроводникового устройства по п.13, отличающийся тем, что дополнительно содержит этап, при котором формируют контактный столбик (51) для соединения с задающей режим проводящей дорожкой, используемый для подачи заранее определенного напряжения.
16. Способ производства полупроводникового устройства по п.14. отличающийся тем, что задающая режим проводящая дорожка является одной из проводящей дорожки заземления и проводящей дорожки напряжения питания.
17. Способ производства полупроводникового устройства по п.10, отличающийся тем, что полупроводниковый чип включает в себя первый задающий режим электрод, сформированный на площадке первой задающей режим соединительной линии, и второй задающий режим электрод, сформированный на площадке второй задающей режим соединительной линии, при этом первый задающий режим электрод является одним из задающих режим электродов, второй задающий режим электрод является одним из задающих режим электродов и отличается от первого задающего режим электрода, и
уплотняющий слой формируют на первом задающем режим электроде и на втором задающем режим электроде.
18. Способ производства полупроводникового устройства по п.10. отличающийся тем, что полупроводниковый чип содержит клеммы (15) и соединительные линии (20), соответственно соединенные с клеммами (15),
формируют переходные отверстия (44) в уплотняющем слое, над площадками (23) соединительных линий (20),
формируют вложенные проводники (45) для размещения в переходных отверстиях (44),
формируют на уплотняющем слое проводящие дорожки (46), соответственно соединенные с вложенными проводниками (45).
19. Способ производства полупроводникового устройства по п.17, отличающийся тем, что если смотреть сверху, проводящие дорожки, задающее режим переходное отверстие и задающий режим вложенный проводник расположены между площадкой (47b) задающей режим проводящей дорожки и площадкой (46b) одной из проводящих дорожек или между площадками любых двух проводящих дорожек.
20. Полупроводниковое устройство, отличающееся тем, что содержит:
полупроводниковый кристалл (1), содержащий задающую режим клемму и задающую режим соединительную линию, при этом задающая режим линия содержит по меньшей мере первую площадку и вторую площадку и соединена с задающей режим клеммой;
уплотняющий слой, покрывающий полупроводниковый чип и одну из первой площадки и второй площадки задающей режим соединительной линии, при этом уплотняющий слой включает в себя задающее режим переходное отверстие, сформированное над другой из первой площадки и второй площадки задающей режим соединительной линии;
задающий режим вложенный проводник, расположенный внутри задающего режим переходного отверстия и который выполнен для соединения с другой площадкой задающей режим соединительной линии; и
задающие режим проводящие дорожки (46b, 46c) выполненные на уплотняющем слое,
в котором первая задающая режим проводящая дорожка, являющаяся одной из задающих режим проводящих дорожек, выполнена на уплотняющем слое над одной площадкой задающей режим проводящей линии, а вторая задающая режим проводящая дорожка, являющаяся одной из задающих режим проводящих дорожек, и отличающаяся от первой задающей режим проводящей дорожки, соединена с задающим режим вложенным проводником.
21. Полупроводниковое устройство по п.20, отличающееся тем, что одно из первого заранее определенного напряжения и второго заранее определенного напряжения, отличающегося от первого заранее определенного напряжения, подается на первую задающую режим проводящую дорожку, а другое из первого заранее определенного напряжения и второго заранее определенного напряжения подается на вторую задающую режим проводящую дорожку, и
другое из первого заранее определенного напряжения и второго заранее определенного напряжения подается на задающую режим клемму через задающую режим соединительную линию, другую площадку, задающий режим вложенный проводник и вторую задающую режим проводящую дорожку.
22. Полупроводниковое устройство по п.21, отличающееся тем, что первое заранее определенное напряжение является напряжением земли, а второе заранее определенное напряжение является напряжением питания, отличающимся от напряжения земли.
23. Полупроводниковое устройство по п.20, отличающееся тем, что первый задающий режим электрод, являющийся одним из задающих режим электродов, и уплотняющий слой вставлены между одной площадкой задающей режим соединительной линии и первой задающей режим проводящей дорожкой, и
второй задающий режим электрод и задающий режим вложенный проводник вставлены между другой площадкой задающей режим соединительной линии и второй задающей режим проводящей дорожкой, при этом второй задающий режим электрод является одним из задающих режим электродов (24d1, 24d2, 24e1, 24e2, 24f1, 24f2) и отличается от первого задающего режим электрода.
24. Полупроводниковое устройство по п.20, отличающееся тем, что полупроводниковый чип содержит клеммы (15) и соединительные линии (20), соответственно соединенные с клеммами (15),
уплотняющий слой содержит переходные отверстия (44), соответственно сформированные над площадками соединительных линий (20),
вложенные проводники (45) соответственно сформированы внутри переходных отверстий (44), и
проводящие дорожки (46) соответственно соединены с вложенными проводниками (45) и выполнены на уплотняющем слое.
25. Полупроводниковое устройство по п.21, отличающееся тем, что задающая режим проводящая дорожка соединена с контактным столбиком (51) и другое заранее определенное напряжение подается на задающую режим проводящую дорожку через контактный столбик (51).
26. Полупроводниковое устройство по п.20, отличающееся тем, что режимы, каждый их которых соответствует состоянию напряжения, заданного на задающих режим клеммах и отличающиеся друг от друга, включают начальную установку тактового генератора после сброса полупроводникового кристалла по подаче питания, задание ширины шины памяти, задание формата данных, и задание рабочего режима полупроводникового чипа.
27. Способ производства полупроводникового устройства дополнительно, отличающийся тем, что содержит этапы, при которых:
формируют уплотняющий слой (43) на полупроводниковом чипе (1), который содержит задающую режим клемму и задающую режим соединительную линию, включающую в себя по меньшей мере первую площадку и вторую площадку, и соединенную с задающей режим клеммой, при этом уплотняющий слой формируют для покрытия первой площадки и второй площадки задающей режим соединительной линии;
формируют задающее режим переходное отверстие над одной из первой площадки и второй площадки задающей режим соединительной линии и
формируют задающие режим проводящий дорожки (46b, 46c) на уплотняющем слое,
при котором задающие режим проводящие дорожки формируют так, что первая задающая режим проводящая дорожка выполнена на уплотняющем слое над другой площадкой, которая является одной из первой площадки и второй площадки задающей режим соединительной линии и которая отличается от одной площадки, и так, что вторая задающая режим проводящая дорожка соединена с одной площадкой задающей режим соединительной линии через задающее режим переходное отверстие, при этом первая задающая режим проводящая дорожка является одной из задающих режим проводящих дорожек и отличается от первой задающей режим проводящей дорожки.
28. Способ производства полупроводникового устройства по п.26, отличающийся тем, что дополнительно содержит этап, при котором:
формируют задающий режим вложенный проводник в задающем режим переходном отверстии для соединения с одной площадкой задающей режим соединительной линии,
при этом задающие режим проводящие дорожки формируют так, что вторая задающая режим проводящая дорожка соединена с задающим режим вложенным проводником над одной площадкой задающей режим соединительной линии.
29. Способ производства полупроводникового устройства по п.27, отличающийся тем, что на уплотняющий слой над одной площадкой задающей режим соединительной линии направляют лазерное излучение для формирования задающего режим переходного отверстия.
30. Способ производства полупроводникового устройства по п.27, отличающийся тем, что первая задающая режим проводящая дорожка является проводящей дорожкой, на которую подается одно из первого заранее определенного напряжения и второго заранее определенного напряжения, отличного от первого заранее определенного напряжения, а вторая задающая режим проводящая дорожка является проводящей дорожкой, на которую подается другое из первого заранее определенного напряжения и второго заранее определенного напряжения.
31. Способ производства полупроводникового устройства по п.30, отличающийся тем, что первое заранее определенное напряжение является напряжением земли, а второе заранее определенное напряжение является напряжением питания, отличающимся от напряжения земли.
32. Способ производства полупроводникового устройства по п.30, отличающийся тем, что дополнительно содержит этап, при котором формируют контактный столбик, соединенный с задающей режим проводящей дорожкой для подачи другого заранее определенного напряжения.
33. Способ производства полупроводникового устройства по п.27, отличающийся тем, что дополнительно этап, на котором:
на другой площадке задающей режим соединительной линии формируют первый задающий режим электрод, который является одним из задающих режим электродов (24d1, 24d2, 24e1, 24e2, 24f1, 24f2), и на одной площадке задающей режим соединительной линии формируют второй задающий режим электрод, который является одним из задающих режим электродов и отличается от первого задающего режим электрода, и
при котором первый задающий режим электрод остается покрытым уплотняющим слоем, и в уплотняющем слое формирую переходное отверстие над вторым задающим режим электродом и затем в этом задающем режим переходном отверстии формируют задающий режим вложенный проводник.
34. Способ производства полупроводникового устройства по п.27, отличающийся тем, что полупроводниковый кристалл содержит клеммы (15) и соединительные линии (20), соответственно соединенные с клеммами (15),
формируют переходные отверстия (44) в уплотняющем слое, над площадками (23) соединительных линий (20),
формируют вложенные проводники (45) для размещения в переходных отверстиях, и
формируют на уплотняющем слое проводящие дорожки (46), соответственно соединенные с вложенными проводниками (45).
RU2011123947/08A 2010-06-11 2011-06-10 Полупроводниковое устройство и способ его производства RU2011123947A (ru)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-133868 2010-06-11
JP2010133868A JP2011258867A (ja) 2010-06-11 2010-06-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
RU2011123947A true RU2011123947A (ru) 2012-12-20

Family

ID=45095580

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011123947/08A RU2011123947A (ru) 2010-06-11 2011-06-10 Полупроводниковое устройство и способ его производства

Country Status (6)

Country Link
US (1) US20110304043A1 (ru)
JP (1) JP2011258867A (ru)
CN (1) CN102280426A (ru)
BR (1) BRPI1103208A2 (ru)
RU (1) RU2011123947A (ru)
TW (1) TW201218328A (ru)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
DE102015122294B4 (de) * 2015-07-06 2021-04-22 Infineon Technologies Ag Isolierter Die
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
JP2018060934A (ja) * 2016-10-06 2018-04-12 矢崎総業株式会社 カスタムｉｃ
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP5064158B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置

Also Published As

Publication number Publication date
BRPI1103208A2 (pt) 2014-01-07
JP2011258867A (ja) 2011-12-22
CN102280426A (zh) 2011-12-14
TW201218328A (en) 2012-05-01
US20110304043A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
RU2011123947A (ru) Полупроводниковое устройство и способ его производства
CN106663660B (zh) 半导体装置
ATE529865T1 (de) Nanoröhrchen-geräte mit zwei anschlüssen sowie entsprechende systeme und herstellungsverfahren dafür
CN102760724B (zh) 一种联合封装的功率半导体器件
TW200509331A (en) Semiconductor chip package and method for making the same
CN104916645A (zh) 半导体装置及半导体装置的制造方法
US9853446B2 (en) Integrated circuit (IC) package comprising electrostatic discharge (ESD) protection
DE602006014412D1 (de) Verpackung von integrierten Schaltungen
CN103189973B (zh) 使用背面接近的集成电路芯片定制
JP4588765B2 (ja) 複数電圧用の分割型薄膜キャパシタ
US20230411385A1 (en) Package with embedded capacitors
CN103117263A (zh) 一种集成电路封装
CN101557100A (zh) 双向、反向阻断电池开关
WO2007070533A3 (en) Electrical microfilament to circuit interface
TW200603381A (en) Semiconductor device and electronic device
TW200608564A (en) Method of manufacturing active matrix substrate, active matrix substrate, electro-optical device, and electronic apparatus
TW200514484A (en) Substrate for electrical device and methods of fabricating the same
CN104253106A (zh) 具有局部过孔的金属-绝缘体-金属管芯上电容器
TW200731478A (en) Integrated circuit having second substrate to facilitate core power and ground distribution
TW200620585A (en) Semiconductor package structure and method for fabricating the same
JP3669889B2 (ja) 半導体集積回路装置
US9209133B2 (en) Semiconductor apparatus
CN106788370B (zh) 电子器件
CN205092236U (zh) 内置可编程电路的芯片
CN102163577A (zh) 半导体器件和半导体器件的制造方法

Legal Events

Date Code Title Description
FA94 Acknowledgement of application withdrawn (non-payment of fees)

Effective date: 20130527