CN103189973B - 使用背面接近的集成电路芯片定制 - Google Patents

使用背面接近的集成电路芯片定制 Download PDF

Info

Publication number
CN103189973B
CN103189973B CN201180053068.0A CN201180053068A CN103189973B CN 103189973 B CN103189973 B CN 103189973B CN 201180053068 A CN201180053068 A CN 201180053068A CN 103189973 B CN103189973 B CN 103189973B
Authority
CN
China
Prior art keywords
substrate
programmable element
integrated circuit
back side
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180053068.0A
Other languages
English (en)
Other versions
CN103189973A (zh
Inventor
丹尼尔·W·佩里
时群·萨姆·顾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN103189973A publication Critical patent/CN103189973A/zh
Application granted granted Critical
Publication of CN103189973B publication Critical patent/CN103189973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

揭示了一种集成电路、一种用于制造集成电路产品的方法，以及用于定制集成电路的方法。在衬底的正面上形成集成电路元件，包含可编程元件，例如熔丝、PROM、RRAM、MRAM等。从衬底的正面到衬底的背面贯穿衬底形成通孔以建立从所述背面到所述可编程元件中的至少一些的传导路径。从所述背面对所述通孔中的至少一些施加编程刺激以对所述正面可编程元件中的至少一些进行编程。

Description

使用背面接近的集成电路芯片定制
技术领域
本文所述的各个实施例一般来说涉及半导体制作工艺、产品和装置的改善，且更特定来说，涉及用于制造可编程半导体集成电路的方法、用于对所述可编程半导体集成电路进行编程的方法，以及由此制成的集成电路产品。
背景技术
由于半导体集成电路产品变得越来越复杂，因此制造商要继续寻找一些方法来增加特定电路设计的可用性，而不必不断地重新设计具有共同元件的电路。举例来说，电路常常在单个芯片上具有可通过激活可编程元件来启用的不同电路元件，所述可编程元件例如熔丝、反熔丝、可编程只读存储器(PROM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。
同时，制造商正在寻求一些方法来在较小或更紧凑的封装中建构经封装的集成电路产品。已实现此目标的一种方法是将集成电路芯片或裸片彼此堆叠，其中信号在芯片间是通过每一芯片中的通孔以接触相邻芯片的导体来传导。(术语“通孔”在本文中用来表示在衬底穿孔中形成有导体的一种结构，其中导体部分在衬底的每一侧上露出，由此在衬底中形成贯通连接器)。通常，通孔采用预定样式，使得一个芯片的通孔样式与相邻芯片的通孔样式对准，这样当芯片堆叠时，芯片之间的电连接就得以建立。
这已导致三维方法的形成，包含多个芯片或裸片堆叠以及晶圆堆叠。包含穿硅通孔或TSV的多个衬底可以彼此堆叠以实现此种三维集成。明确地说，不同衬底的TSV可将信号从一个衬底传导到另一衬底，而不需使用(例如)导线或其它导体。
不过，通常，有数百或数千的集成电路建构在(例如)直径为12英寸的大半导体晶圆上。集成电路被图案化成芯片，这些芯片将从晶圆裂成多个单独的芯片或裸片。晶圆上的芯片中的每一者具有许多结合衬垫，最后会进行所述结合衬垫与所述集成电路的电连接。结合衬垫通常形成在芯片的正面(即，芯片中的上面形成有集成电路的晶体管的那一侧)。在许多情况下，芯片被制成比本来要大，以便容纳大量的结合衬垫。
结合衬垫还在制作期间用于对芯片上的集成电路进行测试，以及用于实现对可包含在芯片上的可编程元件的编程。在此期间，例如，如果发现特定电路不起作用，那么可从正面的结合衬垫来激活可编程元件，例如通过熔断熔丝或激活反熔丝，以移除非功能性电路或在其周围为信号重新选路。通常，编程是在制作和测试期间、在芯片组装到经堆叠、经安装或经封装的产品中之前完成的。
一旦芯片堆叠制作好，所述芯片堆叠会变成不可对芯片上的可编程元件进行寻址。例如，在相同芯片的堆叠中，熔断一个芯片上的特定层级处的熔丝将会导致所述堆叠中的其它芯片上的相同位置处的熔丝也被熔断。这个问题可以使用更复杂的金属化图案来解决，但是可以看出，整个结构的复杂性也明显增加，并且这个方法是不会进行的，因为制作中所使用的掩模组很昂贵。
此外，使用标准编程技术，可施加给编程信号的电压或电流的量受到限制，这是因为编程是从正面上的衬垫来进行，所述衬垫不一定会紧靠待编程的元件，并且编程信号可能是通过很长的信号路径导体来传导到可编程元件。这通常会导致不完全或无效的编程，因为施加指定的编程电压或电流可能不足以使对应的可编程元件改变状态。
系统芯片(SOC)产品使用熔丝和PROM来对功能性编程，实现冗余，或用于产品标识和序列化。预期三维(3D)产品对产品定制和/或冗余/修复方案的需求将会增加，这在I/O需求方面将会伴随着高价格。
因此，需要一种可用来实现装置编程的结构以及方法，其可容易地对芯片上的可编程元件进行编程并且允许使用较少的结合衬垫空间。
发明内容
揭示具有衬底的一种集成电路实施例的实例，所述衬底有正面和背面。至少一个可编程元件例如熔丝、反熔丝、PROM、RRAM、MRAM等位于正面上，且贯穿所述衬底的通孔使得可以从背面接近正面上的可编程元件，其中所述可编程元件可通过从背面选择性地施加到导体上的电压、电流或编程刺激来编程。衬底可为(例如)硅，且通孔可为(例如)TSV。
一种用于定制集成电路的方法的实施例的实例包含提供具有正面和背面的衬底。贯穿衬底来形成通孔以使得可以从背面接近正面上的可编程元件，例如熔丝、反熔丝、PROM、RRAM、MRAM等，且从背面对导体施加编程刺激以对可编程元件进行编程以建立集成电路的功能性，例如配置或修复。衬底可为硅，且通孔可为TSV。
一种用于定制集成电路的方法的实施例的另一实例包含提供具有正面和背面的衬底。贯穿衬底来形成通孔以使得可以从背面接近正面上的可编程元件，例如熔丝、反熔丝、PROM、RRAM、MRAM等。从背面对导体施加编程刺激以对可编程元件进行编程以使集成电路唯一化。衬底可为硅，且通孔和导体可为TSV。集成电路可(例如)通过创建所述集成电路的序列化或标识来唯一化。
一种用于制造集成电路产品的方法的实施例的实例包含在衬底的正面上形成集成电路元件，包含可编程元件，例如熔丝、PROM、RRAM、MRAM等。通孔是从衬底的正面穿过衬底延伸到衬底的背面来形成。在正面和背面上形成金属化迹线以建立从背面穿过通孔到达正面上的可编程元件中的至少一些可编程元件的传导路径。对背面的金属化迹线中的至少一些施加编程刺激以对正面的可编程元件中的至少一些进行编程。
揭示一种通过某工艺制造的集成电路产品的实例，所述工艺包含提供具有正面和背面的衬底，以及在衬底中形成通孔以提供从背面到正面上的可编程元件的电连接。对通孔进行布置，使得可通过从所述背面对通孔施加编程刺激来对可编程元件进行编程以建立所述集成电路的功能性。
一种集成电路的另一实例包含用于在衬底的正面上提供可编程元件的装置以及用于建立从衬底的正面延伸到背面的通孔的装置。所述通孔经过布置，以使得能够通过从背面对通孔施加编程刺激来对可编程元件进行编程以建立所述集成电路的功能性。
附图说明
图1是半导体芯片的一部分的剖切侧视图，说明了使用TSV从芯片的背面对正面的可编程元件进行编程。
图2是展示用于定制集成电路的方法中的步骤的流程图，所述集成电路具有在半导体芯片的正面上的元件，所述元件可使用背面的TSV触点来进行编程。
图3是展示用于制造一类集成电路产品的方法的流程图，该类集成电路产品具有在半导体芯片的正面上的元件，所述元件可使用背面的TSV触点来进行编程。
并且，图4是本文所述的类型的集成电路可并入其中的各种环境(包含无线通信系统)的说明。
在图式的各图中，相同的参考数字用以表示相同或相似的部分。
具体实施方式
现在参看图1，在图1中展示了一种集成电路结构的一个实施例10的实例，在这种集成电路结构中可实现背面TSV编程。请注意，尽管就穿硅通孔或TSV来描述说明性实施例10，但是不希望所述实例限于硅衬底或TSV，而是可同等地有利地以其它半导体工艺、材料等等来实践。举例来说，衬底14可以是任何适当的衬底材料，例如砷化镓、磷化铟、硅锗、铟镓砷、玻璃上硅、蓝宝石上硅、陶瓷上硅、玻璃、蓝宝石、陶瓷、层压物、双马来酰亚胺三嗪树脂(BT)、FR4、环氧树脂、环氧树脂共混物等等。另外，虽然在所说明实施例中描述了TSV，但是可使用与衬底材料相容的任何合适通孔。
词语“实例”或“示范性”用来表示“充当其余者的例子、示例、性质、或特征”。本文中描述为“实例”或“示范性”的任何实施例不一定被理解为比其它实施例优选或有利。
图1中说明的实施例10展示了半导体衬底14的剖切部分，所述半导体衬底可为硅，例如具有贯穿其的穿硅通孔或TSV16和18。每一TSV都包含导体，例如钨、铝、铜等，所述导体具有低电阻(通常小于1欧姆)以及高的电压和电流承载容量，形成于在衬底14的正面22与背面24之间延伸的相应衬底穿孔中。TSV还可用多晶硅导体来建构。
TSV可形成于可建立电传导路径的任何位置中。举例来说，TSV16和18经形成以使得能够建立从衬底14的背面24到衬底14的正面22上的可编程元件20的电传导路径，如下文更详细描述。应注意，术语“正面”和“背面”无意一定指示在实践中实际表面或衬底侧的方向或定向，而是仅意在识别图中所说明的表面或侧。术语“正面”在本文中指代晶圆接受标准装置工艺步骤(例如晶体管、有源和无源装置、金属层级Cu或Al侧面互连等的制作)的那一侧。术语“背面”在本文中指代与正面相对的那一侧。
存在用于形成TSV的许多种方法。在一种方法中，在其它工艺(例如有源装置制作和金属化工艺)之前，先贯穿衬底形成TSV。根据这种方法，通孔是从正面仅部分穿入衬底中来形成。稍后，从背面对衬底进行薄化或研磨以露出通孔。
根据另一种方法，在有源装置已制作好并且其它后端或结合工艺已完成之后，再来形成通孔。举例来说，在这种方法中，通孔是在晶圆已薄化之后再从晶圆的背面来形成。
根据又一种方法，在制作晶体管之后并且在制作布线或互连之前，形成TSV。因此，在衬底上形成晶体管和其它装置之后，可形成部分穿入衬底的TSV。接着，可执行薄化工艺以使TSV从晶圆的背面露出，从而完成TSV建构。应了解，在晶圆加工期间有很多时候都可以形成TSV，但是最终结果要使得能从晶圆的背面接近TSV，且根据本文描述的实施例，关于采用哪种TSV制作方法并无其它限制。
至少一个可编程元件或装置20形成于衬底14的正面。可编程元件20可为(例如)熔丝、反熔丝、可编程只读存储器(PROM)、电阻式随机存取存储器(RRAM)、磁性随机存取存储器(MRAM)等。请注意，本实施例中所涵盖的可编程元件20是以下类型的，即，会影响形成于衬底14中的集成电路的结构、功能性或配置，或者会使衬底自身唯一化，例如通过序列化设计、衬底堆叠中的3D层级标识等等来实现。可编程元件并不既定是可作为集成电路的正常操作的一部分来编程的类型的，所述可编程元件是所述集成电路的一部分。举例来说，功能性实例可包含启用用于高价部分的电路块、停用用于低价部分的电路块、制造性能较佳或较弱的部分、针对世界上的不同地区提供不同的功能性(例如)以遵守规章制度的要求，等等。
衬底14的正面22上的传导触点或衬垫26和28的一侧连接到可编程元件20且其另一侧连接到相应TSV16和18。衬垫26和28可以是形成于衬底14上的金属化迹线(例如铝、铜、钨等第一层级金属(Ml))的一部分。当然，衬垫26和28可在其它金属化层的加工期间形成。
以类似方式，衬底14的背面24上的平坦传导触点或衬垫30和32连接到相应TSV16和18以辅助建立到通孔和正面可编程元件的编程接触。衬垫30和32还可以是形成于衬底14上的金属化迹线或其它导体(例如掺杂多晶硅等)的一部分。在一些实施例中，可未必采用平坦传导触点或衬垫30和32，而是，可(例如)通过探针或钉子直接进行从衬底14的背面到TSV的编程接触。
在需要时，例如通过传导探针或触点36和38将来自电压、电流或其它编程刺激源34的编程刺激施加到背面衬垫30和32来对可编程元件20进行编程。关于可何时对可编程元件20进行编程基本上不存在限制，只要加工已进行到露出TSV的程度便可。举例来说，可编程元件可在个别芯片或裸片裂出之前、在芯片或裸片级期间、在组装之前，或在组装级之后被编程，如果传导探针或触点36和38仍可接近背面TSV衬垫的话。当然，可间接地接近TSV，例如通过插入件、来自另一芯片层级的中间布线、封装引脚，封装衬底或其它装置。
应理解，虽然在图1中只展示了单个可编程元件20，但是典型的可配置集成电路产品可具有数十到数百个可编程元件。实际上，本文描述的实施例的一个优点是借助可放置在衬底14的背面上的基本上任何地方的TSV，可采用几乎任何数目的可编程元件，仅受限于可用于容纳可编程元件的衬底14的正面空间。
此外，因为可从背面接近TSV，所以有可能减少正面上的结合衬垫的数目，这可导致芯片或裸片的尺寸减小。另外，一些可编程装置可允许处在禁用区(TSV周围的一般不允许存在电路的区域)中，从而进一步减小区域影响且减小最终集成电路的尺寸。
因此，根据本文描述的一个实施例，可使用穿硅通孔(TSV)从晶圆的背面接近可编程装置，例如熔丝、反熔丝、PROM、RRAM、MRAM等。与TSV的接触可以是与传导“钉子”的直接接触，或对于较大的接触区域使用晶圆的背面上的铜、铝、钨或其它传导材料的衬垫，如所示。
与在传统上用于可编程电路配置的正面输A/输出(I/O)衬垫相比，TSV具有大的电压和电流承载容量。这使得能够使用与在过去使用是受限的那些可编程装置不同类型的可编程装置。由于正面I/O衬垫的减少或不需要，可存在大几个数量级的数目的可编程元件。TSV放置比I/O放置更灵活，从而允许更容易地接近电路元件。TSV可放置在裸片上的几乎任何位置处，从而允许方便地接近所有电路和块。
通过使用利用TSV的背面编程来进行功能性配置，可以对预制的集成电路进行许多类型的修改。TSV可编程性将允许改变个别TSV的用途以支持产品定制或不同组件在“母裸片”上的堆叠(例如通过对母裸片进行编程以允许与不同的堆叠组件一起使用)。背面TSV触点可用以接近衬底中的熔丝或其它可编程元件以实现修复或冗余、启用或停用功能性、提供产品序列化、实现堆叠选项等等。作为许多实例之一，这使得能够支持多个DRAM供应商。
请注意，背面TSV触点可为牺牲的，即，仅用于编程。或者，背面TSV触点可用以确定堆叠产品中的TSV的功能性。此外，TSV以及其关联“禁用区”小于I/O衬垫。
现在另外参看图2，在图2中展示了用于使用此TSV方法定制集成电路的方法100的实施例。所述方法包含提供102具有正面和背面的衬底。贯穿衬底来形成104通孔以使得可以从衬底的背面接近以接触衬底的所述正面上的可编程元件，例如熔丝、反熔丝、PROM、RRAM、MRAM等。从衬底的背面对导体施加106编程刺激，例如电压或电流，来对可编程元件进行编程以建立集成电路的功能性、序列化或唯一化。功能性还可包含(例如)集成电路的修复。
现在另外参看图3，在图3中说明了用于制造集成电路产品的实施例150。方法150包含在衬底的正面上形成集成电路元件，所述集成电路元件包含可编程元件。形成154从衬底的正面穿过衬底延伸到衬底的背面的通孔(其可为TSV)。在衬底的背面上形成158金属化迹线以建立从衬底的背面穿过通孔到达至少可编程元件的传导路径。对背面的金属化迹线中的至少一些施加160编程刺激以对可编程元件中的至少一些进行编程。
取决于工艺，如由箭头155所指示，可在形成通孔之前或之后对衬底进行薄化156。举例来说，在一些工艺中，可先仅部分延伸到衬底中来形成通孔，之后再从背面对衬底进行后续的薄化以露出通孔。在其它工艺中，可先对衬底进行薄化，之后再建构通孔，所述通孔完全延伸穿过衬底以便可从衬底的背面接近。
现在另外参看图4，在图4中展示了示范性无线通信系统200，在所述系统中，可有利地采用本文描述的类型的集成电路的实施例。为进行说明，图4展示了远程单元220、222和224，以及两个基站228。当然，典型的无线通信系统可具有更多的远程单元和基站。远程单元220、222和224中的任一者以及基站228可包含本文描述的类型的集成电路。
图4展示了从基站228到远程单元220、222和224的前向链路信号230，以及从远程单元220、222和224到基站228的反向链路信号232。
在图4中，远程单元220被展示为移动电话，远程单元222被展示为便携式计算机，远程单元224则被展示为在无线本地环路系统中(例如在房屋229或其它结构中)的固定位置远程单元。举例来说，远程单元可为手机、手持式个人通信系统(PCS)单元、例如个人数据助理等便携式数据单元，或例如仪表读取设备等固定位置数据单元。虽然图4说明了可包含本文描述的类型的集成电路的某些示范性远程单元，但是所述集成电路不限于这些所说明的示范性远程单元。本文描述的类型的一个或一个以上集成电路可适合用于任何电子装置中。举例来说，所述电子装置还可为机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、便携式数据单元、固定位置数据单元等，如图4的框240中所示。其它合适的电子装置是歧管。
已相对于各种装置或元件描述了电连接、耦合和连接。连接和耦合可以是直接或间接的。第一与第二电装置之间的连接可以是直接电连接或可以是间接电连接。间接电连接可包含介入元件，所述介入元件可处理从第一电装置到第二电装置的信号。
虽然已在某种程度上具体地描述并说明了本发明，但是应理解，本揭示仅是举例为之，且在不脱离如下文所主张的本发明的精神和范围的情况下，可以对零件的组合和布置进行多种修改。

Claims (58)

1.一种集成电路，其包括：
衬底，其具有正面和背面；
在所述正面上的可编程元件；以及
贯穿所述衬底的多个通孔，所述多个通孔经配置以提供从所述背面到所述正面上的所述可编程元件的电连接，其中所述多个通孔耦合到所述背面上的牺牲触点，所述牺牲触点经配置以仅用于编程，且所述可编程元件经配置以通过从所述背面上的所述牺牲触点选择性地施加到所述多个通孔的编程刺激来编程。
2.根据权利要求1所述的集成电路，其中所述可编程元件是反熔丝。
3.根据权利要求1所述的集成电路，其中所述可编程元件是熔丝。
4.根据权利要求3所述的集成电路，其中所述熔丝是多晶硅熔丝。
5.根据权利要求3所述的集成电路，其中所述熔丝是金属熔丝。
6.根据权利要求1所述的集成电路，其中所述可编程元件是PROM。
7.根据权利要求1所述的集成电路，其中所述可编程元件是RRAM。
8.根据权利要求1所述的集成电路，其中所述可编程元件是MRAM。
9.根据权利要求1所述的集成电路，其进一步包括在所述背面上的传导层以方便连接到所述通孔。
10.根据权利要求9所述的集成电路，其中所述传导层是铜。
11.根据权利要求9所述的集成电路，其中所述传导层是钨。
12.根据权利要求9所述的集成电路，其中所述传导层是铝。
13.根据权利要求9所述的集成电路，其中所述传导层是金属化层。
14.根据权利要求1所述的集成电路，其中所述衬底是选自由以下各项组成的群组中的材料：砷化镓、磷化铟、硅锗、铟镓砷、玻璃上硅、蓝宝石上硅、陶瓷上硅、玻璃、蓝宝石、陶瓷、双马来酰亚胺三嗪树脂BT、FR4以及环氧树脂。
15.根据权利要求1所述的集成电路，其中所述衬底是硅衬底。
16.根据权利要求15所述的集成电路，其中所述通孔是形成于所述硅衬底中的TSV。
17.根据权利要求1所述的集成电路，其中所述集成电路集成到选自由以下各项组成的群组的装置中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
18.根据权利要求1所述的集成电路，其中所述可编程元件经配置以通过选择性地施加的编程刺激来编程以执行如下中的一者或多者：完成修复所述集成电路、在所述集成电路中产生冗余、配置所述集成电路的功能性、创建一个或更多序列化或标识以唯一化所述集成电路或启用将所述衬底集成为三维堆叠的选项。
19.一种用于定制集成电路的方法，其包括：
提供具有正面和背面的衬底；
形成贯穿所述衬底的多个通孔以提供从所述背面到所述正面上的可编程元件的电连接，其中形成所述多个通孔包括将所述多个通孔耦合到所述背面上的牺牲触点，所述牺牲触点仅用于编程；以及
从所述背面上的所述牺牲触点对所述多个通孔施加编程刺激来编程所述可编程元件以建立所述集成电路的功能性。
20.根据权利要求19所述的方法，其中所述可编程元件是熔丝。
21.根据权利要求19所述的方法，其中所述可编程元件是反熔丝。
22.根据权利要求19所述的方法，其中所述可编程元件是PROM。
23.根据权利要求19所述的方法，其中所述可编程元件是RRAM。
24.根据权利要求19所述的方法，其中所述可编程元件是MRAM。
25.根据权利要求19所述的方法，其中所述提供衬底包括提供硅衬底。
26.根据权利要求25所述的方法，其中所述形成通孔包括在所述硅衬底中形成TSV。
27.根据权利要求19所述的方法，其中所述集成电路的所述功能性包含如下中的一者或多者：所述集成电路的修复、所述集成电路中实现的冗余、用于启用或禁用功能或电路模块的一者或多者的配置或将所述衬底集成到三维堆叠。
28.根据权利要求19所述的方法，其中所述集成电路的所述功能性包含创建一个或更多序列化或标识以唯一化所述集成电路，或创建一个或更多序列化或标识以唯一化衬底三维堆叠中的衬底。
29.一种用于定制集成电路的方法，其包括：
提供具有正面和背面的衬底；
形成贯穿所述衬底的导体以提供从所述背面到位于所述正面上的可编程元件的电连接，其中形成所述导体包括将所述导体耦合到所述背面上的牺牲触点，所述牺牲触点仅用于编程；以及
从所述背面上的牺牲触点对所述导体施加编程刺激来编程所述可编程元件以使所述集成电路唯一化。
30.根据权利要求29所述的方法，其中所述可编程元件是熔丝。
31.根据权利要求29所述的方法，其中所述可编程元件是反熔丝。
32.根据权利要求29所述的方法，其中所述可编程元件是PROM。
33.根据权利要求29所述的方法，其中所述可编程元件是RRAM。
34.根据权利要求29所述的方法，其中所述可编程元件是MRAM。
35.根据权利要求29所述的方法，其中所述提供衬底包括提供硅衬底。
36.根据权利要求35所述的方法，其中所述形成通孔和形成导体包括在所述硅衬底中形成TSV。
37.根据权利要求29所述的方法，其中所述提供衬底包括提供选自由以下各项组成的群组中的材料的衬底：砷化镓、磷化铟、硅锗、铟镓砷、玻璃上硅、蓝宝石上硅、陶瓷上硅、玻璃、蓝宝石、陶瓷、双马来酰亚胺三嗪树脂BT、FR4以及环氧树脂。
38.根据权利要求29所述的方法，其中所述施加编程刺激以对所述可编程元件进行编程以使所述集成电路唯一化包括创建所述集成电路的一个或更多序列化或标识。
39.根据权利要求38所述的方法，其中所述施加编程刺激以对所述可编程元件进行编程以使所述集成电路唯一化包括创建一个或更多序列化或三维层级标识以唯一化衬底堆叠中的衬底。
40.一种用于制造集成电路产品的方法，其包括：
形成集成电路元件，所述集成电路元件包含位于衬底的正面上的一个或更多可编程元件；
形成贯穿所述衬底的多个通孔以建立从所述衬底的背面到所述正面上的一个或更多可编程元件中的至少一者的传导路径，其中所述多个通孔耦合到所述背面的触点，所述触点仅用于编程；以及
从所述背面上的牺牲触点对所述多个通孔中的至少一者施加至少一个编程刺激以对所述一个或更多可编程元件中的至少一个进行编程以建立所述集成电路产品的功能性。
41.根据权利要求40所述的方法，其中所述可编程元件是熔丝。
42.根据权利要求40所述的方法，其中所述可编程元件是反熔丝。
43.根据权利要求40所述的方法，其中所述可编程元件是PROM。
44.根据权利要求40所述的方法，其中所述可编程元件是RRAM。
45.根据权利要求40所述的方法，其中所述可编程元件是MRAM。
46.根据权利要求40所述的方法，其中所述衬底的材料选自由以下各项组成的群组：
砷化镓、磷化铟、硅锗、铟镓砷、玻璃上硅、蓝宝石上硅、陶瓷上硅、玻璃、蓝宝石、陶瓷、双马来酰亚胺三嗪树脂BT、FR4以及环氧树脂。
47.根据权利要求40所述的方法，其中所述衬底是硅衬底，且所述形成通孔包括在所述硅衬底中形成TSV。
48.根据权利要求40所述的方法，其中所述形成所述通孔包括形成所述通孔使之部分延伸到所述衬底的所述正面中且随后对所述衬底进行薄化以使所述通孔从所述背面露出。
49.根据权利要求40所述的方法，其中所述形成所述通孔包括对所述衬底进行薄化且随后形成所述通孔使之延伸穿过所述衬底。
50.一种用于制造集成电路产品的设备，其包括：
用于将编程刺激施加到贯穿形成于衬底的多个通孔的装置，所述衬底具有正面和背面，其中所述多个通孔耦合到所述背面的牺牲触点上，所述牺牲触点经配置以仅用于对位于所述正面上的可编程元件编程，且其中所述编程刺激是从所述背面上的所述牺牲触点被施加到所述多个通孔的；以及
用于用于使用施加到所述多个通孔的所述编程刺激来对所述正面上的可编程元件编程，其中所述多个通孔提供从所述背面到所述正面上的所述可编程元件的电连接。
51.根据权利要求50所述的设备，其中所述可编程元件是熔丝。
52.根据权利要求50所述的设备，其中所述可编程元件是反熔丝。
53.根据权利要求50所述的设备，其中所述可编程元件是PROM。
54.根据权利要求50所述的设备，其中所述可编程元件是RRAM。
55.根据权利要求50所述的设备，其中所述可编程元件是MRAM。
56.根据权利要求50所述的设备，其中所述衬底是硅衬底，且所述通孔形成于所述硅衬底中。
57.根据权利要求50所述的设备，其中所述衬底是选自由以下各项组成的群组中的材料：砷化镓、磷化铟、硅锗、铟镓砷、玻璃上硅、蓝宝石上硅、陶瓷上硅、玻璃、蓝宝石、陶瓷、双马来酰亚胺三嗪树脂BT、FR4以及环氧树脂。
58.根据权利要求50所述的设备，其中所述设备集成到选自由以下各项组成的群组的装置中：移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、计算机、手持式个人通信系统PCS单元、便携式数据单元，以及固定位置数据单元。
CN201180053068.0A 2010-11-04 2011-11-04 使用背面接近的集成电路芯片定制 Active CN103189973B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/939,439 US9431298B2 (en) 2010-11-04 2010-11-04 Integrated circuit chip customization using backside access
US12/939,439 2010-11-04
PCT/US2011/059245 WO2012061664A1 (en) 2010-11-04 2011-11-04 Integrated circuit chip customization using backside access

Publications (2)

Publication Number Publication Date
CN103189973A CN103189973A (zh) 2013-07-03
CN103189973B true CN103189973B (zh) 2016-08-10

Family

ID=45034170

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053068.0A Active CN103189973B (zh) 2010-11-04 2011-11-04 使用背面接近的集成电路芯片定制

Country Status (6)

Country Link
US (1) US9431298B2 (zh)
EP (1) EP2636058A1 (zh)
JP (1) JP5689977B2 (zh)
KR (2) KR101560691B1 (zh)
CN (1) CN103189973B (zh)
WO (1) WO2012061664A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130025985A (ko) * 2011-01-31 2013-03-13 에스케이하이닉스 주식회사 반도체 장치
US9040406B2 (en) 2013-03-14 2015-05-26 International Business Machines Corporation Semiconductor chip with power gating through silicon vias
US8754499B1 (en) 2013-03-14 2014-06-17 International Business Machines Corporation Semiconductor chip with power gating through silicon vias
CN104241248B (zh) * 2013-06-18 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种硅通孔结构
CN105632545B (zh) * 2015-03-27 2018-04-06 上海磁宇信息科技有限公司 一种3d内存芯片
US20180308042A1 (en) * 2017-04-25 2018-10-25 Walmart Apollo, Llc Product monitoring system and method using a multiple chip rfid tag
CN110069795A (zh) * 2018-01-23 2019-07-30 长芯半导体有限公司 快速定制芯片方法
KR102611127B1 (ko) 2019-08-02 2023-12-08 양쯔 메모리 테크놀로지스 씨오., 엘티디. 3차원 메모리 디바이스들 및 그 제조 방법들
US11145591B2 (en) * 2019-11-18 2021-10-12 International Business Machines Corporation Integrated circuit (IC) device integral capacitor and anti-fuse

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6168969B1 (en) * 1996-02-16 2001-01-02 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648131A (en) 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
JPH0287812A (ja) 1988-09-26 1990-03-28 Murata Mfg Co Ltd 圧電部品の製造方法
US5184043A (en) 1989-12-05 1993-02-02 Murata Manufacturing Co., Ltd. Piezoelectric resonator
JP3779524B2 (ja) 2000-04-20 2006-05-31 株式会社東芝 マルチチップ半導体装置及びメモリカード
DE10135812C1 (de) 2001-07-23 2002-10-24 Infineon Technologies Ag Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen
US6800930B2 (en) * 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7111149B2 (en) * 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
US7208776B2 (en) 2004-01-30 2007-04-24 Broadcom Corporation Fuse corner pad for an integrated circuit
ATE520486T1 (de) 2006-10-23 2011-09-15 Manfred Renkel Verfahren zur herstellung von feingussteilen durch schleuderguss
US7400033B1 (en) * 2006-12-29 2008-07-15 Intel Corporation Package on package design to improve functionality and efficiency
US7494846B2 (en) * 2007-03-09 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. Design techniques for stacking identical memory dies
US8044497B2 (en) 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US7518398B1 (en) 2007-10-04 2009-04-14 Xilinx, Inc. Integrated circuit with through-die via interface for die stacking
US7466028B1 (en) * 2007-10-16 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor contact structure
US7701252B1 (en) * 2007-11-06 2010-04-20 Altera Corporation Stacked die network-on-chip for FPGA
JP2009129498A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 半導体記憶装置
CN101952954A (zh) 2008-06-10 2011-01-19 松下电器产业株式会社 半导体装置、半导体装置的制造方法、半导体芯片和系统
US7816945B2 (en) 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US7839163B2 (en) * 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
US8332794B2 (en) * 2009-01-22 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Circuits and methods for programmable transistor array
JP2010225259A (ja) 2009-02-27 2010-10-07 Renesas Electronics Corp 半導体装置
EP2414801B1 (en) * 2009-03-30 2021-05-26 QUALCOMM Incorporated Chip package with stacked processor and memory chips
US7998853B1 (en) * 2009-04-06 2011-08-16 Xilinx, Inc. Semiconductor device with through substrate vias

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6168969B1 (en) * 1996-02-16 2001-01-02 Micron Technology, Inc. Surface mount IC using silicon vias in an area array format or same size as die array

Also Published As

Publication number Publication date
JP5689977B2 (ja) 2015-03-25
JP2013546183A (ja) 2013-12-26
WO2012061664A1 (en) 2012-05-10
EP2636058A1 (en) 2013-09-11
KR101560691B1 (ko) 2015-10-15
KR20130121862A (ko) 2013-11-06
KR20150082658A (ko) 2015-07-15
KR101879351B1 (ko) 2018-07-17
US9431298B2 (en) 2016-08-30
CN103189973A (zh) 2013-07-03
US20120112312A1 (en) 2012-05-10

Similar Documents

Publication Publication Date Title
CN103189973B (zh) 使用背面接近的集成电路芯片定制
CN107026153B (zh) 封装件
CN104851814B (zh) 集成电路封装件及其形成方法
CN101097905B (zh) 半导体器件及其制造方法
CN104350595B (zh) 克服分划板区域限制的大型硅中介板
CN101521169B (zh) 半导体装置的制造方法及半导体装置
CN108336073A (zh) 半导体结构及其制作方法
KR20200092566A (ko) 브리지 다이를 포함한 반도체 패키지
CN107636813A (zh) 具有高密度管芯至管芯连接的半导体封装及其制造方法
CN106057788A (zh) 具有中介层的半导体封装及其制造方法
CN109119383A (zh) 半导体结构及其制作方法
US9305902B1 (en) Chip package and method for forming the same
CN105895623A (zh) 用于半导体封装件的衬底设计及其形成方法
CN107223283A (zh) 在封装层中包括配置为电感器的导电薄片的集成器件封装
CN107431065B (zh) 堆叠式封装配置及其制造方法
CN104685624A (zh) 重组晶圆级微电子封装
CN100466246C (zh) 用于封装的柔性基板
CN103369873B (zh) 封装结构与重布层基板以及其形成方法
CN102468270B (zh) 包括内部互连结构的半导体装置
CN114093810A (zh) 芯片及其设计方法
CN108604585A (zh) 包括集成电路(ic)封装之间的柔性连接器的集成器件
US20200091597A1 (en) Integrated antenna using through silicon vias
US20240071880A1 (en) Package substrate for a semiconductor device
US7199460B2 (en) Semiconductor device and method of manufacturing the same
CN115377017A (zh) 具有CoWoS封装结构的晶片、晶圆、设备及其生成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant