JP5689977B2 - 裏側からのアクセスを用いた集積回路チップのカスタム化 - Google Patents
裏側からのアクセスを用いた集積回路チップのカスタム化 Download PDFInfo
- Publication number
- JP5689977B2 JP5689977B2 JP2013537845A JP2013537845A JP5689977B2 JP 5689977 B2 JP5689977 B2 JP 5689977B2 JP 2013537845 A JP2013537845 A JP 2013537845A JP 2013537845 A JP2013537845 A JP 2013537845A JP 5689977 B2 JP5689977 B2 JP 5689977B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- integrated circuit
- silicon
- back side
- programmable element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 71
- 238000000034 method Methods 0.000 claims description 45
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 239000004593 Epoxy Substances 0.000 claims description 4
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000008439 repair process Effects 0.000 claims description 4
- 229910052594 sapphire Inorganic materials 0.000 claims description 4
- 239000010980 sapphire Substances 0.000 claims description 4
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 claims description 2
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 claims description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920003192 poly(bis maleimide) Polymers 0.000 claims description 2
- 238000004590 computer program Methods 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 238000001465 metallisation Methods 0.000 description 10
- 238000013459 approach Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 101001095089 Homo sapiens PML-RARA-regulated adapter molecule 1 Proteins 0.000 description 1
- 102100037019 PML-RARA-regulated adapter molecule 1 Human genes 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008263 repair mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
本明細書で説明される様々な実施形態は全般に、半導体加工プロセス、製品、およびデバイスにおける改善に関し、より具体的には、プログラム可能な半導体集積回路を作成するための方法、その回路をプログラムするための方法、およびその方法によって作成される集積半導体製品に関する。
半導体集積回路製品がますます高機能になるに従って、製造業者は、一般的な素子を有するように継続的に回路を再設計する必要なく、特定の回路設計の有用性を向上させるための方法を、探し続けている。たとえば、多くの場合、回路は、プログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、プログラム可能読取り専用メモリ（ＰＲＯＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ（登録商標））、磁気ランダムアクセスメモリ（ＭＲＡＭ）などを作動させることによって可能にされ得る、様々な回路素子を単一のチップ上に有する。
同時に、製造業者は、より小さな、またはより小型のパッケージに、パッケージングされた集積回路製品を構築する方法を探している。これの実現に使われてきた１つの方法は、集積回路チップまたはダイを順番に積層することであり、隣接するチップの導体と接触するための各チップ内のビアによって、信号がチップ間で導通する。（本明細書では、「ビア」という用語は、基板のスルーホール中に形成された導体を有する構造物を意味するために使われ、導体部分は基板の各々の側において露出され、それによって基板中のスルーコネクタを形成する。）チップが積層された時に、チップ間の電気的な接続が確立されるように、あるチップのビアパターンが隣接するチップのビアパターンと揃うようにするために、ビアは、所定のパターンにあることが多い。
このことは、複数のチップまたはダイの積層およびウェハの積層を含む、３次元手法の開発につながった。スルーシリコンビア、すなわちＴＳＶを含む複数の基板は、そのような３次元の集積化を実現するために、順番に積層され得る。具体的には、異なる基板のＴＳＶは、たとえば配線または他の導体を使わずに、ある基板から別の基板へと信号を導通させることができる。
それでも、通常、大型の半導体ウェハ、たとえば直径１２インチの半導体ウェハには、数百または数千の集積回路が構築される。集積回路は複数のチップへとパターニングされ、複数のチップは、ウェハから個々のチップまたはダイへと切断される。ウェハ上のチップの各々は、集積回路への電気的な接続を最終的に行う際に使う、複数のボンディングパッドを有する。ボンディングパッドは通常、チップの表側（すなわち、集積回路のトランジスタが形成される、チップの側）に形成される。多くの場合、チップは、大量のボンディングパッドを収容するために、大量のボンディングパッドがない場合よりも大きく作られる。
ボンディングパッドはまた、チップ上の集積回路の試験のために、および、チップ上に含まれ得るプログラム可能な素子のプログラムを可能にするために、加工中に使われる。その時、たとえば、特定の回路が機能していないことが判明すると、たとえば、ヒューズを飛ばすことによって、または、アンチヒューズを作動させることによって、プログラム可能な素子を表側のボンディングパッドから作動させ、機能していない回路を除去し、または機能していない回路の周りの信号の経路を変えることができる。通常、プログラムは、積層された製品、取り付けられた製品、またはパッケージングされた製品へとチップが組み立てられる前の、加工および試験の間に行われる。
チップの積層体が加工されると、チップ上のプログラム可能な素子に対処するのが現実的ではなくなる。たとえば、同一のチップの積層では、ある特定の階層にある一方のチップ上のヒューズを飛ばすと、積層体中の他のチップ上の同じ位置にあるヒューズが飛ぶことになる。この問題は、より複雑なメタライゼーションパターンを用いて対処され得るが、構造物の全体の複雑さも大きく上がることを理解することができ、そうしたメタライゼーションパターンを用いる手法は、加工において用いられるマスクセットの費用のために、使われない。
さらに、標準的なプログラム技法を用いると、プログラム信号が、印加され得る電圧または電流の大きさに関して制限される。それは、プログラムされるべき素子に近接して位置しているとは限らない、表側のパッドからプログラムが行われ、プログラム信号が、長い信号経路の導体を通じてそのプログラム可能な素子へと導通し得るからである。このことは、不完全または不十分なプログラムを引き起こすことが多い。それは、規定されたプログラム電圧または電流の印加が、対応するプログラム可能な素子の状態を変化させるのに十分ではない可能性があるからである。
システムオンチップ（ＳＯＣ）製品は、ヒューズおよびＰＲＯＭを使って、機能をプログラムし、冗長性を可能にし、または、製品の識別およびシリアル化のためにヒューズおよびＰＲＯＭを使う。３次元（３Ｄ）製品では、製品のカスタマイズ化および／または冗長性／修復の機構に対する必要性が増し、Ｉ／Ｏ要件における高い代償を伴うことが予想される。
したがって、必要とされるのは、デバイスのプログラムをそれによって実現でき、チップ上のプログラム可能な素子を信頼性をもってプログラムでき、より少数のボンディングパッドの使用を可能にする、構造および方法である。
表側および裏側を伴う基板を有する、１つの集積回路の実施形態の例が開示される。ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどのような少なくとも１つのプログラム可能な素子が、表側に位置し、基板を貫通するビアが、表側のプログラム可能な素子への裏側からのアクセスを提供し、プログラム可能な素子が、裏側から導体へ選択的に印加される、電圧、電流、またはプログラム刺激によってプログラム可能である。基板はたとえば、シリコンであってよく、ビアはたとえば、ＴＳＶであってよい。
集積回路をカスタマイズ化するための方法の実施形態の例は、表側および裏側を有する基板を提供することを含む。ビアは、表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどへの、裏側からのアクセスを提供するように、基板を貫通して形成され、プログラム刺激が、裏側から導体へと印加され、プログラム可能な素子をプログラムして、機能、たとえば、集積回路の構成または修復を確立する。基板はシリコンであってよく、ビアはＴＳＶであってよい。
集積回路をカスタマイズ化するための方法の実施形態の別の例は、表側および裏側を有する基板を提供することを含む。ビアは、表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＰＲＡＭ、ＭＲＡＭなどへの、裏側からのアクセスを提供するように、基板を貫通して形成される。プログラム刺激は、裏側から導体へと印加され、プログラム可能な素子をプログラムし、集積回路を一意にする（ｕｎｉｆｙ）ことができる。基板はシリコンであってよく、ビアおよび導体はＴＳＶであってよい。集積回路は、たとえば、集積回路のシリアル情報または識別情報を作成することによって、一意にされ得る。
集積回路製品を作成するための方法の実施形態の例は、基板の表側のプログラム素子、たとえば、ヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどを含む、集積回路素子を形成することを含む。ビアは、基板の表側から裏側へと、基板を貫通して延びるように形成される。メタライゼーションの跡（ｍｅｔａｌｌｉｚａｔｉｏｎ ｔｒａｃｅ）が、表側および裏側に形成され、ビアを通じた、表側のプログラム可能な素子の少なくとも一部への裏側からの導通経路を、確立する。プログラム刺激が、裏側のメタライゼーションの跡の少なくとも一部に印加され、表側のプログラム可能な素子の少なくとも一部をプログラムする。
表側および裏側を有する基板を設けるステップと、基板中にビアを形成して、表側のプログラム可能な素子への裏側からの電気的な接続を提供するステップとを含むプロセスによって作成される、集積回路製品の例が開示される。プログラム可能な素子が、前記裏側からビアへのプログラム刺激の印加によってプログラムされ、集積回路の機能を確立できるように、ビアが配置される。
集積回路の別の例は、基板の表側にプログラム可能な素子を設けるための手段と、基板の表側から裏側へ延びるビアを確立するための手段とを含む。プログラム可能な素子が、裏側からビアへのプログラム刺激の印加によってプログラムされ、前記集積回路の機能を確立できるように、ビアが配置される。
図面の様々な図において、同様の参照番号は同様のまたは類似の部分を指すために用いられる。
裏側のＴＳＶによるプログラムが実現され得る集積回路構造の１つの実施形態の例１０が図１に示されており、ここで図１を参照する。例示的な実施形態１０はスルーシリコンビア、すなわちＴＳＶに関して説明されるが、例をシリコン基板またはＴＳＶに限定することは意図されず、他の半導体プロセス、材料などによって同様にかつ有利に実施され得ることに留意されたい。たとえば、基板１４は、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス（ｓｉｌｉｃｏｎ ｏｎ ｇｌａｓｓ）、シリコンオンサファイア（ｓｉｌｉｃｏｎ ｏｎ ｓａｐｐｈｉｒｅ）、シリコンオンセラミック（ｓｉｌｉｃｏｎ ｏｎ ｃｅｒａｍｉｃ）、ガラス、サファイア、セラミック、ラミネート、ビスマレイミドトリアジン（ＢＴ）、ＦＲ４、エポキシ、エポキシ混合物などのような、任意の適切な基板材料であってよい。加えて、ＴＳＶは例示される実施形態で説明されるが、基板材料と適合する任意の適切なビアが使われ得る。
「例」または「例示的な」という語は、「事例、例示、特質、または他の特性である」ことを意味するために使われる。本明細書で「例」または「例示的」として説明されるいかなる実施形態も、必ずしも他の実施形態よりも好ましいまたは有利であると解釈すべきではない。
図１に示される実施形態１０は、半導体基板１４の切断面部分を示し、半導体基板１４は、たとえば、貫通するスルーシリコンビアすなわちＴＳＶ１６および１８を有するシリコンであってよい。各ＴＳＶは、基板１４の表側２２と裏側２４との間に延びるそれぞれの基板スルーホールの中に形成された、通常１Ω未満の低い抵抗を有し高い電圧および電流の搬送能力を有する、タングステン、アルミニウム、銅などのような導体を含む。ＴＳＶはまた、ポリシリコン導体によって構築されてもよい。
ＴＳＶは、電気的な導通経路が確立され得る任意の位置に、形成され得る。たとえば、以下でより詳細に説明されるように、ＴＳＶ１６および１８は、電気的な導通経路が、基板１４の裏側２４から基板１４の表側２２上のプログラム可能な素子２０へと確立されるのを可能にするように、形成される。「表側」および「裏側」という用語は、実際の面の向きもしくは方向、または実際の基板の側を必ずしも指すものではなく、単に、図面に描かれた面または側を識別するものであることに留意されたい。本明細書での「表側」という用語は、トランジスタ、能動デバイスおよび受動デバイス、金属階層のＣｕまたはＡｌの水平方向の相互接続などの加工のような、標準的なデバイスプロセスのステップを受ける、ウェハの側を指す。本明細書での「裏側」という用語は、表側と反対の側を指す。
ＴＳＶの形成に使われる多くの手法がある。１つの手法では、ＴＳＶは、他のプロセス、たとえば、能動デバイスの加工およびメタライゼーションプロセスの前に、基板を貫通するように形成される。この手法によれば、ビアは、表側から基板へと部分的にのみ貫通するように形成される。その後、基板は裏側から薄くされ、またはラッピングされ、ビアが露出される。
別の手法によれば、能動デバイスが加工され、他のバックエンドプロセスまたはボンディングプロセスが完了した後に、ビアが形成される。たとえば、この手法では、ビアは、ウェハが薄くされた後で、ウェハの裏側から形成される。
さらに別の手法によれば、ＴＳＶは、トランジスタが加工された後、かつ、配線または相互接続が加工される前に、形成される。したがって、トランジスタおよび他のデバイスが基板上に形成された後に、ＴＳＶは、基板を部分的に貫通して形成され得る。そして、薄型化プロセスを実行して、ウェハの裏側からＴＳＶを露出し、ＴＳＶの構築を完了することができる。ウェハのプロセスの間には、ＴＳＶが形成され得る可能性のある時間が多数あるが、最終的な結果は、ＴＳＶがウェハの裏側からアクセス可能になるというものであり、本明細書で説明される実施形態によれば、どのＴＳＶ加工の手法が採用されるかについて、他の制限は存在しないことを理解されたい。
少なくとも１つのプログラム可能な素子またはデバイス２０が、基板１４の表側に形成される。たとえば、プログラム可能な素子２０は、ヒューズ、アンチヒューズ、プログラム可能読取り専用メモリ（ＰＲＯＭ）、抵抗ランダムアクセスメモリ（ＲＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）などであってよい。この実施形態で考慮されるプログラム可能な素子２０は、基板１４に形成される集積回路の構造、機能、または構成に影響を与えるタイプの素子、または、シリアル番号による指定、基板の積層体中での３Ｄレベルの識別などによって、基板自体を一意にするタイプの素子であることに留意されたい。プログラム可能な素子が、自身の属する集積回路の通常の動作の一部としてプログラム可能なタイプの素子であることは、意図されない。たとえば、機能の例は、より高価な部分のための回路のブロックを有効にすること、より低価な部分のための回路のブロックを無効にすること、より性能が良好なまたは劣った部分を作ること、世界の異なる地域に対する異なる機能、たとえば、規制の要件に適合するための機能を提供することなどを含み得る。
基板１４の表側の面２２上の導電性のコンタクトまたはパッド２６および２８は、１つの側でプログラム可能な素子２０へと接続され、他の側でそれぞれのＴＳＶ１６および１８へ接続される。パッド２６および２８は、メタライゼーションの跡の一部、たとえば、基板１４に形成された、アルミニウム、銅、タングステンなどの第１階層の金属（Ｍ１）の一部であってよい。当然、パッド２６および２８は、他のメタライゼーションの層のプロセスの間に形成されてもよい。
同様の方式で、基板１４の裏側の面２４上の平らな導電性コンタクトまたはパッド３０および３２は、それぞれのＴＳＶ１６および１８に接続し、ビアおよび表側のプログラム可能な素子へのプログラムのための接触を確立するのを支援する。パッド３０および３２は、基板１４上に形成されたドープされたポリシリコンなどのような、メタライゼーションの跡または他の導体の一部であってもよい。いくつかの実施形態では、平らな導電性コンタクトまたはパッド３０および３２は、必ずしも利用されなくてもよく、代わりに、プログラムのための接触が、たとえば、基板１４の裏側からのプローブまたは釘によって、ＴＳＶへと直接行われてもよい。
所望される場合、プログラム可能な素子２０は、電圧、電流、または他のプログラム刺激源３４からのプログラム刺激を、たとえば導電性のプローブまたはコンタクト３６および３８により裏側のパッド３０および３２へと印加することによって、プログラムされる。ＴＳＶが露出されるところまでプロセスが進行している限り、プログラム可能な素子２０がいつプログラムされ得るかについては、基本的には制限はない。たとえば、素子は、個々のチップまたはダイが切断される前に、組み立ての前のチップまたはダイの段階の間に、または、裏側のＴＳＶパッドが導電性のプローブまたはコンタクト３６および３８へアクセス可能なままである場合には組み立て段階の後に、プログラムされ得る。当然、ＴＳＶは、たとえば、インターポーザー、別のチップ階層からの中間の配線、パッケージピン、パッケージ基板、または他の手段を通じて、間接的にアクセスされてもよい。
単一のプログラム可能な素子２０のみが図１に示されているが、通常の構成可能な集積回路製品は、数十または数百のプログラム可能な素子を有し得ることを理解されたい。実際には、本明細書で説明される実施形態の利点の１つは、基本的に基板１４の裏側のどこにでも配置できるＴＳＶによって、ほとんど任意の数のプログラム可能な素子を利用でき、その数を限定するのは、プログラム可能な素子を収容するのに利用可能な基板１４の表側のスペースしかないということである。
さらに、ＴＳＶは裏側からアクセス可能なので、表側のボンディングパッドの数を減らせる可能性があり、これは、チップまたはダイのサイズの低減につながり得る。加えて、一部のプログラム可能なデバイスは、禁止領域（一般に回路の配置が許されないＴＳＶの周りの領域）において配置が許されることがあり、領域の影響をさらに減らし、最後の集積回路のサイズを低減する。
したがって、本明細書で説明される１つの実施形態によれば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどのようなプログラム可能なデバイスは、スルーシリコンビア（ＴＳＶ）を用いてウェハの裏側からアクセスされる。示されるように、ＴＳＶへの接触は、導電性の「釘」への直接の接触であってよく、または、より広い接触面積のために、ウェハの裏側の、銅、アルミニウム、タングステン、または他の導電性材料のパッドを用いていてよい。
ＴＳＶは、プログラム可能な回路構成のために従来使われてきた、表側の入力／出力（Ｉ／Ｏ）パッドと比較して、電圧および電流の搬送能力が大きい。これによって、従来の使用に制約があったデバイスとは異なるタイプのプログラム可能なデバイスを、使用できるようになる。表側のＩ／Ｏパッドが減り、または必要なくなることで、数桁多いプログラム可能な素子が存在し得る。ＴＳＶの配置は、Ｉ／Ｏの配置よりも柔軟であり、回路素子へのより容易なアクセスが可能になる。ＴＳＶは、ダイの中のほとんど任意の位置に配置することができ、すべての回路およびブロックへの有用なアクセスを可能にする。
機能の構成のための、ＴＳＶを用いた裏側からのプログラムの使用を通じて、多くのタイプの修正を、事前に加工された集積回路に対して行うことができる。ＴＳＶによってプログラム可能であることで、たとえば、様々な積層されたコンポーネントとともに使用するのを可能にするように「マザーダイ」をプログラムすることによって、個々のＴＳＶの使用法を、製品のカスタマイズ化または「マザーダイ」上への様々なコンポーネントの積層に対応するように変えることが可能になる。裏側のＴＳＶコンタクトを使って、ヒューズまたは基板中の他のプログラム可能な素子にアクセスして、修復または冗長性を実現し、機能を有効または無効にし、製品のシリアル化を実現し、積層の選択を有効にすることなどができる。多くの例の１つとして、このことは、複数のＤＲＡＭサプライヤのサポートを可能にする。
裏側のＴＳＶコンタクトは、専用（ｓａｃｒｉｆｉｃｉａｌ）であり得ること、すなわち、プログラムのためのみに使われるものであり得ることに留意されたい。あるいは、裏側のＴＳＶコンタクトを使って、積層された製品の中のＴＳＶの機能を決定してもよい。さらに、ＴＳＶおよびその関連する「禁止領域」は、Ｉ／Ｏパッドよりも小さい。
このＴＳＶ手法を用いて集積回路をカスタマイズ化するための方法１００の実施形態が図２に示されており、ここで図２が追加で参照される。この方法は、表側および裏側を有する基板を設けるステップ（１０２）を含む。ビアは、基板を貫通して形成され、基板の前記表側のプログラム可能な素子、たとえば、ヒューズ、アンチヒューズ、ＰＲＯＭ、ＲＲＡＭ、ＭＲＡＭなどへ接触するための、基板の裏側からのアクセスを提供する（１０４）。電圧または電流のようなプログラム刺激が、基板の裏側から導体へ印加され、プログラム可能な素子をプログラムして、集積回路の機能、シリアル化、または一意化を確立する（１０６）。機能はまた、たとえば、集積回路の修復を含み得る。
集積回路を作成するための実施形態１５０が図３に示されており、ここで図３が追加で参照される。方法１５０は、基板の表側にプログラム可能な素子を含む、集積回路素子を形成するステップを含む。ビア（ＴＳＶであってよい）は、基板の表側から基板の裏側へ、基板を貫通して延びるように形成される（１５２）。メタライゼーションの跡が、基板の裏側に形成され、基板の裏側から少なくともプログラム可能な素子への、ビアを通じた導電経路を確立する（１５４）。プログラム刺激は、裏側のメタライゼーションの跡の少なくとも一部に印加され、プログラム可能な素子の少なくとも一部をプログラムする（１６０）。
矢印１５５によって示されるように、プロセスに応じて、基板は、ビアが形成される前または後に、薄くされ得る（１５６）。たとえば、いくつかのプロセスでは、ビアは、基板の中に部分的にのみ延びるように形成されてよく、その後、裏側から基板が薄くされ、ビアが露出される。他のプロセスでは、基板はまず薄くされてよく、その後、基板を完全に貫通するように延びるビアを構築して、裏側からアクセス可能にする。
次に付加的に参照する図４は、本明細書で説明するタイプの集積回路のある実施形態が有利に利用され得る、例示的なワイヤレス通信システム２００を示す。例示のために、図４は、遠隔ユニット２２０、２２２および２２４ならびに２つの基地局２２８を示している。一般的なワイヤレス通信システムは、当然、より多くの遠隔ユニットおよび基地局を有し得る。遠隔ユニット２２０、２２２および２２４ならびに基地局２２８はいずれも、本明細書で説明するタイプの集積回路を含み得る。
図４は、基地局２２８から遠隔ユニット２２０、２２２、および２２４への順方向リンク信号２３０、ならびに遠隔ユニット２２０、２２２、および２２４から基地局２２８への逆方向リンク信号２３２を示す。
図４では、遠隔ユニット２２０は携帯電話として示され、遠隔ユニット２２２はポータブルコンピュータとして示され、遠隔ユニット２２４は、たとえば住宅２２９または他の構造物におけるワイヤレスローカルループシステム内の固定位置の遠隔ユニットとして示されている。たとえば、遠隔ユニットは、セルフォン、ハンドヘルドパーソナル通信システム（ＰＣＳ）ユニット、携帯情報端末などのポータブルデータユニット、または、メータ読取り機器などの固定位置のデータユニットでもよい。図４は、本明細書で説明するタイプの集積回路を含み得るいくつかの例示的な遠隔ユニットを示すが、集積回路はこれらの例示的な図示の遠隔ユニットに限定されるものではない。１つまたは複数の本明細書で説明するタイプの集積回路が、任意の電子デバイス内で適切に使用され得る。たとえば、電子デバイスはまた、図４における囲い２４０で示されるように、セットトップボックス、音楽プレーヤ、ビデオプレーヤ、エンターテインメントユニット、ナビゲーションデバイス、コンピュータ、ポータブルデータユニット、固定位置のデータユニットなどであってもよい。他の適切な電子デバイスは、多種多様である。
電気的な接続、結合、および接続が、様々なデバイスまたは素子に関して説明されてきた。接続および結合は、直接的でも間接的でもよい。第１の電子デバイスと第２の電子デバイスの間の接続は、直接的な電気接続であってもよく、または間接的な電気接続であってもよい。間接的な電気接続は、第１の電子デバイスから第２の電子デバイスへの信号を処理できる、介在する素子を含み得る。
本発明は、ある程度の具体性を伴って説明され例示されたが、本開示は単に例示として行われ、部分の組合せおよび配置に対する多くの変更が、以下で特許請求されるような本発明の趣旨および範囲から逸脱することなく、講じられてもよいことを理解されたい。
１４ 半導体基板
１６、１８ スルーシリコンビア
２０ プログラム可能な素子
２２ 表側
２４ 裏側
２６、２８ パッド
３０、３２ パッド
３６、３８ コンタクト
１６、１８ スルーシリコンビア
２０ プログラム可能な素子
２２ 表側
２４ 裏側
２６、２８ パッド
３０、３２ パッド
３６、３８ コンタクト
Claims (13)
- 集積回路をカスタマイズ化するための方法であって、
表側および裏側を有する基板を設けるステップと、
前記基板を貫通するビアを形成して、前記表側のプログラム可能な素子への前記裏側からの電気的な接続を提供するステップであって、前記ビアが前記裏側の専用のコンタクトに接続する、ステップと、
前記裏側の前記専用のコンタクトから前記ビアへとプログラム刺激を加えて、前記プログラム可能な素子をプログラムし、前記集積回路の機能を確立するステップと
を含む、方法。 - 前記プログラム可能な素子がヒューズである、請求項１に記載の方法。
- 前記プログラム可能な素子がアンチヒューズである、請求項１に記載の方法。
- 前記プログラム可能な素子がＰＲＯＭである、請求項１に記載の方法。
- 前記プログラム可能な素子がＲＲＡＭである、請求項１に記載の方法。
- 前記プログラム可能な素子がＭＲＡＭである、請求項１に記載の方法。
- 基板を設ける前記ステップが、シリコン基板を設けるステップを含む、請求項１に記載の方法。
- ビアを形成する前記ステップが、前記シリコン基板中にＴＳＶ（スルーシリコンビア）を形成するステップを含む、請求項７に記載の方法。
- 前記集積回路の前記機能が、前記集積回路の修復を含む、請求項１に記載の方法。
- 前記集積回路の前記機能が、前記集積回路の構成を含む、請求項１に記載の方法。
- 基板を設ける前記ステップが、ガリウムヒ素、リン化インジウム、シリコンゲルマニウム、ガリウムインジウムヒ素、シリコンオンガラス、シリコンオンサファイア、シリコンオンセラミック、ガラス、サファイア、セラミック、ビスマレイミドトリアジン（ＢＴ）、エポキシ、およびエポキシ混合物からなる群から選択される材料の基板を設けるステップを含む、請求項１に記載の方法。
- 請求項１から１１のいずれかによる方法を実行するための手段を含む装置。
- コンピュータ可読媒体を含むコンピュータプログラム製品であって、前記コンピュータ可読媒体は、請求項１から１１のいずれかによる方法を機械に実行させるための、少なくとも１つの命令を含む、コンピュータプログラム製品。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/939,439 | 2010-11-04 | ||
| US12/939,439 US9431298B2 (en) | 2010-11-04 | 2010-11-04 | Integrated circuit chip customization using backside access |
| PCT/US2011/059245 WO2012061664A1 (en) | 2010-11-04 | 2011-11-04 | Integrated circuit chip customization using backside access |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013546183A JP2013546183A (ja) | 2013-12-26 |
| JP5689977B2 true JP5689977B2 (ja) | 2015-03-25 |
Family
ID=45034170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013537845A Expired - Fee Related JP5689977B2 (ja) | 2010-11-04 | 2011-11-04 | 裏側からのアクセスを用いた集積回路チップのカスタム化 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US9431298B2 (ja) |
| EP (1) | EP2636058A1 (ja) |
| JP (1) | JP5689977B2 (ja) |
| KR (2) | KR101560691B1 (ja) |
| CN (1) | CN103189973B (ja) |
| WO (1) | WO2012061664A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130025985A (ko) * | 2011-01-31 | 2013-03-13 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| US9040406B2 (en) | 2013-03-14 | 2015-05-26 | International Business Machines Corporation | Semiconductor chip with power gating through silicon vias |
| US8754499B1 (en) | 2013-03-14 | 2014-06-17 | International Business Machines Corporation | Semiconductor chip with power gating through silicon vias |
| CN104241248B (zh) * | 2013-06-18 | 2019-04-09 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔结构 |
| CN105632545B (zh) * | 2015-03-27 | 2018-04-06 | 上海磁宇信息科技有限公司 | 一种3d内存芯片 |
| US20180308042A1 (en) * | 2017-04-25 | 2018-10-25 | Walmart Apollo, Llc | Product monitoring system and method using a multiple chip rfid tag |
| CN110069795A (zh) * | 2018-01-23 | 2019-07-30 | 长芯半导体有限公司 | 快速定制芯片方法 |
| CN110692138B (zh) | 2019-08-02 | 2021-04-27 | 长江存储科技有限责任公司 | 三维存储器器件及其制造方法 |
| US11145591B2 (en) * | 2019-11-18 | 2021-10-12 | International Business Machines Corporation | Integrated circuit (IC) device integral capacitor and anti-fuse |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648131A (en) | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
| JPH0287812A (ja) | 1988-09-26 | 1990-03-28 | Murata Mfg Co Ltd | 圧電部品の製造方法 |
| US5184043A (en) | 1989-12-05 | 1993-02-02 | Murata Manufacturing Co., Ltd. | Piezoelectric resonator |
| US5973396A (en) | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| JP3779524B2 (ja) | 2000-04-20 | 2006-05-31 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
| DE10135812C1 (de) | 2001-07-23 | 2002-10-24 | Infineon Technologies Ag | Integrierter Halbleiterschaltkreis mit Kontaktstellen und Anordnung mit mindestens zwei solchen Schaltkreisen |
| US6800930B2 (en) * | 2002-07-31 | 2004-10-05 | Micron Technology, Inc. | Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies |
| US7111149B2 (en) * | 2003-07-07 | 2006-09-19 | Intel Corporation | Method and apparatus for generating a device ID for stacked devices |
| US7208776B2 (en) | 2004-01-30 | 2007-04-24 | Broadcom Corporation | Fuse corner pad for an integrated circuit |
| EP2086704B1 (en) | 2006-10-23 | 2011-08-17 | Manfred Renkel | Method for production of precision castings by centrifugal casting |
| US7400033B1 (en) * | 2006-12-29 | 2008-07-15 | Intel Corporation | Package on package design to improve functionality and efficiency |
| US7494846B2 (en) * | 2007-03-09 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design techniques for stacking identical memory dies |
| US8044497B2 (en) | 2007-09-10 | 2011-10-25 | Intel Corporation | Stacked die package |
| US7518398B1 (en) | 2007-10-04 | 2009-04-14 | Xilinx, Inc. | Integrated circuit with through-die via interface for die stacking |
| US7466028B1 (en) * | 2007-10-16 | 2008-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor contact structure |
| US7701252B1 (en) * | 2007-11-06 | 2010-04-20 | Altera Corporation | Stacked die network-on-chip for FPGA |
| JP2009129498A (ja) * | 2007-11-22 | 2009-06-11 | Toshiba Corp | 半導体記憶装置 |
| JP4575999B2 (ja) | 2008-06-10 | 2010-11-04 | パナソニック株式会社 | 半導体装置、半導体装置の製造方法、半導体チップおよびシステム |
| US7839163B2 (en) * | 2009-01-22 | 2010-11-23 | International Business Machines Corporation | Programmable through silicon via |
| US7816945B2 (en) | 2009-01-22 | 2010-10-19 | International Business Machines Corporation | 3D chip-stack with fuse-type through silicon via |
| US8332794B2 (en) * | 2009-01-22 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Circuits and methods for programmable transistor array |
| JP2010225259A (ja) | 2009-02-27 | 2010-10-07 | Renesas Electronics Corp | 半導体装置 |
| US8456856B2 (en) * | 2009-03-30 | 2013-06-04 | Megica Corporation | Integrated circuit chip using top post-passivation technology and bottom structure technology |
| US7998853B1 (en) * | 2009-04-06 | 2011-08-16 | Xilinx, Inc. | Semiconductor device with through substrate vias |
-
2010
- 2010-11-04 US US12/939,439 patent/US9431298B2/en not_active Expired - Fee Related
-
2011
- 2011-11-04 CN CN201180053068.0A patent/CN103189973B/zh active Active
- 2011-11-04 EP EP11787966.8A patent/EP2636058A1/en not_active Withdrawn
- 2011-11-04 WO PCT/US2011/059245 patent/WO2012061664A1/en active Application Filing
- 2011-11-04 KR KR1020137014438A patent/KR101560691B1/ko active IP Right Grant
- 2011-11-04 KR KR1020157016786A patent/KR101879351B1/ko active IP Right Grant
- 2011-11-04 JP JP2013537845A patent/JP5689977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013546183A (ja) | 2013-12-26 |
| EP2636058A1 (en) | 2013-09-11 |
| KR20150082658A (ko) | 2015-07-15 |
| US9431298B2 (en) | 2016-08-30 |
| US20120112312A1 (en) | 2012-05-10 |
| KR20130121862A (ko) | 2013-11-06 |
| WO2012061664A1 (en) | 2012-05-10 |
| CN103189973B (zh) | 2016-08-10 |
| CN103189973A (zh) | 2013-07-03 |
| KR101560691B1 (ko) | 2015-10-15 |
| KR101879351B1 (ko) | 2018-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5689977B2 (ja) | 裏側からのアクセスを用いた集積回路チップのカスタム化 | |
| CN107564894B (zh) | 制造半导体封装的方法 | |
| US9502314B2 (en) | Method for manufacturing tested apparatus and method for manufacturing system including tested apparatus | |
| JP5209927B2 (ja) | 半導体構造の製造方法 | |
| US8476735B2 (en) | Programmable semiconductor interposer for electronic package and method of forming | |
| US8922244B2 (en) | Three dimensional integrated circuit connection structure and method | |
| JP2009506476A (ja) | 自己識別型積層ダイ半導体構成要素 | |
| JP5993470B2 (ja) | スタックされた電子コンポーネントを含む電子アセンブリ | |
| WO2002050898A1 (fr) | Dispositif a circuit integre semi-conducteur | |
| CN104064551A (zh) | 一种芯片堆叠封装结构和电子设备 | |
| US9204543B2 (en) | Integrated IC package | |
| CN109786339B (zh) | 半导体封装与其制造方法 | |
| US20170012025A1 (en) | Semiconductor packages and methods of manufacturing semiconductor packages | |
| US9847322B2 (en) | Semiconductor packages including through mold ball connectors and methods of manufacturing the same | |
| US20150084205A1 (en) | Chip package and method for forming the same | |
| US10290606B2 (en) | Interposer with identification system | |
| JP2014071932A (ja) | マルチチップメモリモジュール | |
| JP2011100898A (ja) | 半導体デバイス | |
| TWI794888B (zh) | 半導體裝置以及發送和接收資料的方法 | |
| CN103369873A (zh) | 封装结构与重布层基板以及其形成方法 | |
| JP2014500607A (ja) | 集積回路、パッケージ設計および検証のサイクル時間を最適化し、短縮する方法 | |
| CN109326576B (zh) | 互连结构 | |
| JP2001196497A (ja) | ウェーハ・レベルの集積回路の構造およびそれを製造するための方法 | |
| Stepniak et al. | WCSP continues to grow as challenges are met |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5689977 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |