JP5209927B2 - 半導体構造の製造方法 - Google Patents

半導体構造の製造方法 Download PDF

Info

Publication number
JP5209927B2
JP5209927B2 JP2007245705A JP2007245705A JP5209927B2 JP 5209927 B2 JP5209927 B2 JP 5209927B2 JP 2007245705 A JP2007245705 A JP 2007245705A JP 2007245705 A JP2007245705 A JP 2007245705A JP 5209927 B2 JP5209927 B2 JP 5209927B2
Authority
JP
Japan
Prior art keywords
die
semiconductor
memory
memory die
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007245705A
Other languages
English (en)
Other versions
JP2008227447A (ja
Inventor
昭順 許
潮權 劉
智傑 趙
邁杉 彭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=39742071&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP5209927(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2008227447A publication Critical patent/JP2008227447A/ja
Application granted granted Critical
Publication of JP5209927B2 publication Critical patent/JP5209927B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Description

本発明は、広くは集積回路に関するものであり、さらに具体的には積層されたメモリ・ダイを形成するための製造方法に関するものである。
集積回路が発明されて以来、種々の電子部品（即ち、トランジスタ、ダイオード、抵抗、コンデンサ等）の集積度が発展の一途をたどったことにより、半導体産業は、間断の無い急速なる成長を遂げてきた。この成長は主として、最小の形状（最小の加工寸法）が繰り返し縮小されたことに起因する集積度が向上したことにあり、この結果、所定のチップ面積上に、より多くの部品の集積が可能となる。
集積部品が占める容積は、基本的には、半導体ウエファの表面上に存在するという点において、これらの集積度の向上は、事実上、二次元上（２D）で、本来、行われたものである。飛躍的なリソグラフィ技術は、二次元の集積回路形成において、顕著な発展を遂げたが、二次元上で実現可能な集積度には、物理的な限界が存在する。これらの限界の内の一つは、これらの部品の製作に必要とされる最小寸法にある。さらに、一個のチップに、更に多くのデバイスを載置する場合、さらに複雑な設計が要求される。
デバイスの個数が増大するにつれて、部品数と共にデバイス間の配線長を大幅に増大すると、さらに限界が生じる。デバイスの個数と配線長が増大すると、回路のRC遅延と電力消費の双方が増大する。
上記で検討した限界を解決する努力の中で、通常は、三次元集積回路（３DIC）と積層ダイが使用される。３DICと積層ダイにおいては、シリコン貫通ビア（TSV）が使用されることが多い。図１は、積層ダイを有する従来の半導体パッケージを示している。同図において、TSV４が、ダイの中に形成されている。ダイ10とダイ12は、半導体基板２から構成され、基板２上には、集積回路（図示なし）が形成されている。TSV４は、半導体基板２を貫通し、各ダイにおける集積回路と固着パッド６に接続されている。ダイ10と12は、固着パッド６によって固着されている。さらに、ダイ10の固着パッド６は、ダイ10をバンプ８に接続するために使用され、バンプ８は、さらに、パッケージ基板14に接続される。
従来のワイヤ・ボンデイング方式に比較して、TSVは、複数のダイを接続する場合に、より効率的である。しかし、メモリ・ダイを積層するために使用する場合には、TSVには欠点がある。通常、メモリ・ダイを形成する過程では、在庫品目を少なくし、サイクルタイムを短くし、製造コストを下げ（唯一つのセットのマスク・セットを使用することが好ましいことを意味する）、総ての入出力パッドを全面的に共有することが、好ましいのである。従って、メモリ・ダイ10と12は、正確に同一の設計であり、同一のマスク・セットを使用して製造可能であることが好ましい。
メモリ・ダイは、互に区別するために、固有のアドレスを有する必要があるので、同一のメモリ・ダイは、互に上下に積層することが、簡単にはできない。従来は、ダイを積層するために、別々の再配電線路が形成される。しかしながら、この方法は、やはり、メモリ・ダイの再配電線路形成のために、別々のマスク・セットを必要とする。代案として、インターポーザーが設計される。このように、別々のインターポーザーをダイに取り付けることにより、同一ダイの区別が可能であり、その結果、メモリ・ダイと取付け用インターポーザーを組み合わせることにより、区別が可能となる。当然ながら、この方法は、インターポーザーを形成し取り付けるための、余分なコストが掛かることになる。
従って、この技術で必要とされるものは、積層メモリ・ダイを利用する半導体構造とその構造の形方法であるが、同時に、負担コストを可能な限りの低コストとすることである。
本発明の第１の特徴は、半導体構造が、第１の半導体ダイと、第１の半導体ダイと同一の第２の半導体ダイを有していることである。第１の半導体ダイは、第１の識別回路と、第１の半導体ダイの表面に第１の複数個数の入出力導電路である入出力パッドとを有している。第２の半導体ダイは、第２の識別回路と、第２の半導体ダイの表面に第２の個数の入出力導電路である入出力パッドとを有しており、第１と第２の識別回路は、互に異なるプログラムが、書き込まれている。第１の複数個数の入出力パッドの各々は、各々の第２の個数の入出力パッドの内の一個に対して、垂直方向に一直線上に配列され接続されている。第２の半導体ダイは、第１の半導体ダイに対して垂直方向に一直線上に配列され、第１の半導体ダイに固着されている。
本発明の第２の特徴は、半導体構造が、第１のメモリ・ダイと第２のメモリ・ダイとを有していることである。第１のメモリ・ダイは、少なくとも１個の第１のプログラム可能素子から成る第１の識別回路と、第１のメモリ・ダイの第１の側面に少なくとも１個の第１のチップ・セレクト・パッドを有しており、少なくとも１個の第１のチップ・セレクト・パッドの各々が、少なくとも１個の第１のプログラム可能素子に接続されている。また、第１のメモリ・ダイは、第１のメモリ・ダイの第１の側の反対側にある第１のメモリ・ダイの第２の側に、少なくとも１個の第２のチップ・セレクト・パッド有しており、少なくとも１個の第２のチップ・セレクト・パッドの各々が、少なくとも１個の第１のチップ・セレクト・パッドの１個に対して垂直方向に一直線上に配列され、シリコン貫通ビアを貫通して、このチップ・セレクト・パッドに電気的に接続されている。さらにまた、第１のメモリ・ダイは、第１のメモリ・ダイの第１の側に、第１の複数個数の入出力パッドと、第１のメモリ・ダイの第２の側に、第２の複数個数の入出力パッドとを、有しており、第２の複数個数の入出力パッドの各々は、第１の複数個数の入出力パッドの１個に対して、垂直方向に一直線上に配列され、シリコン貫通ビアを貫通して、この入出力パッドに電気的に接続されている。第２のメモリ・ダイは、第１のメモリ・ダイと同一物である。第２のメモリ・ダイは、少なくとも１個の第１プログラム可能素子とは異なるプログラムを書き込まれた少なくとも１個の第２のプログラム可能素子から成る第２の識別回路と、第２のメモリ・ダイの第１の側に、少なくとも１個の第３のチップ・セレクト・パッドを有しており、この少なくとも１個の第３のチップ・セレクト・パッドの各々は、少なくとも１個の第２のプログラム可能素子の１個と接続されている。さらに、第２のメモリ・ダイは、第２のメモリ・ダイの第１の側の反対側にある第２のメモリ・ダイの第２の側面、少なくとも１個の第４のチップ・セレクト・パッド有しており、少なくとも１個のこの第４のセレクト・パッドの各々は、少なくとも１個の第３のチップ・セレクト・パッドの１個に対して垂直方向に一直線上に配列され、シリコン貫通ビアを貫通して、このチップ・セレクト・パッドに電気的に接続されている。さらにまた、第２のメモリ・ダイは、第２のメモリ・ダイの第１の側に、第３の複数個数の入出力パッドと、第１のメモリ・ダイの第２の側に、第４の複数個数の入出力パッドとを、有しており、この第４の複数個数の入出力パッドの各々は、第３の複数個数の入出力パッドの１個に対して、垂直方向に一直線上に配列され、シリコン貫通ビアを貫通してこの入出力パッドに接続されているとともに、第４の複数個数の入出力パッドの各々は、第１の複数個数の入出力パッドにおける各々のパッドに、物理的に固着されている。
本発明の第３の特徴は、半導体構造の製造方法が、第１の半導体ダイと、第１の半導体ダイと同一の第２の半導体ダイを形成する工程を、有していることである。第１と第２の半導体ダイの各々は、識別回路と、第１と第２の半導体ダイの各々におけるメモリ回路に接続される複数の入出力導電路とを、有していて、この複数の入出力導電路は、シリコン貫通ビアから構成されている。本方法は、さらに、第２の半導体ダイの識別回路を第１の半導体ダイの識別回路とは異なるプログラムで書き込みを行う工程と、第２の半導体ダイを第１の半導体ダイに固着する工程と、で構成され、第１と第２の半導体ダイは、垂直方向に一直線上に配列され、第１の半導体ダイにおける複数の入出力導電路の各々は、第２の半導体ダイにおける入出力導電路の各々に接続される。
本発明の第４の特徴は、半導体構造の製造方法が、第１のメモリ・ダイと、第１のメモリ・ダイと同一の第２のメモリ・ダイを形成する工程から構成され、第１と第２のメモリ・ダイはそれぞれ識別回路を有している。さらに、前記方法は、メモリ回路と識別回路に接続される複数の導電路を形成する工程から構成され、各々の導電路が、第１と第２のメモリ・ダイの各々の反対側における第１と第２の入出力パッドから構成されており、この第１と第２の入出力パッドは、垂直方向に一直線上に配列される。本方法は、さらに、第１のメモリ・ダイの識別回路にプログラムを書き込む工程から構成され、プログラムの書き込みは、第２のメモリ・ダイの識別回路には、第１のメモリ・ダイの識別回路とは異なるプログラムが書き込まれる。本方法は、さらに、第１のメモリ・ダイの第１の入出力パッドに、第２のメモリ・ダイの第２の入出力パッドを物理的に固着することにより、第２のメモリ・ダイを第１のメモリ・ダイの上に積層する工程から構成され、第１と第２のメモリ・ダイは、垂直方向に一直線上に配列される。
本発明は、再配電線、そして／または、インターポーザーの必要なしに、同一のダイを積層可能にする。この結果、設計・製造コスト、在庫品目とサイクルタイムを大幅に低減する。
本好ましい本実施例の作成・利用にいて、以下に詳細に説明する。しかしながら、本発明は、多種多様な特定の状況において実現可能である多くの適用可能な進歩性を提供するものである。検討する特定の実施例は、本発明を実施し利用するために、特定の方法を単に説明するものであり、発明の範囲を限定するものではない。
以下の検討において、本発明の概念を説明するために、４個のメモリ・ダイを積層する実施例を提示する。図２は、４個の同一ダイ、すなわち、ダイ１、ダイ２、ダイ３及びダイ４を示している。ダイ1, 2, 3, 4は通常使用されるメモリ、すなわち、スタティック・ランダム・アクセス・メモリ（SRAM）、ダイナミック・ランダム・アクセス・メモリ（DRAM）、フラッシュ・メモリ、磁気抵抗ランダム・アクセス・メモリ（MRAM）等のメモリが含まれる。ダイ１, 2, 3, ４は、同じ半導体ウエハから切り取られたダイであってもよく、複数の同一のメモリ・ダイであり、或いは、異なる半導体ウエハから切り取られたダイであっても良い。全文を通して、ダイ１, 2, 3, 4は、非メモリ・セルの場合もあるが、一様にメモリ・ダイ１, 2, 3, 4と称する。従って、本発明による教唆は、同一の非メモリ・ダイを積層するために使用されてもよい。
各ダイ１, 2, 3, ４は、基板100を含んでおり、その基板100上に集積回路（図示なし）が形成されている。複数の入出力パッドPIO1からPIOnは、集積回路に接続される。典型的な実施例においては、集積回路はメモリ回路を含んでいる。従って、複数の入出力パッドPIO1からPIOn は、アドレス・ライン（図示なし）およびデータ・ライン（図示なし）への接続部分を有している。入出力パッドPIO1からPIOnの各々は、入出力ピンPIO_BからPIOn_Bの各々へ接続されているのが好ましく、この入出力ピンPIO1_BからPIOn_Bは、シリコン貫通ビア（TSV）を貫通して、各パッドPIO1からPIO nに対してダイの反対側に存在している。さらに、入出力パッドPIO1からPIOnの各々は、接続入出力パッドPIO1_BからPIOn_Bの各々に対して、垂直方向に一直線上に配列されている。
各ダイ１, 2, 3, ４は、プログラム書き込み可能な識別（ID）回路（IDとして表す）を有し、このIDは、少なくとも１個の、或いは、１個以上でも良いが、プログラム可能素子を有している。一つの典型的な実施例においては、プログラム可能素子は、フューズであり、それは、電気フューズまたは、レーザー・フューズであっても良く、図２において、F1, F2, F3, F4で示される。本説明では、終始、プログラム可能素子は、一様にフユーズF1, F2, F3, F4と称することにする。しかしながら、プログラム可能素子は、ダイの製造後に、プログラム書き込み可能であることを条件として、フラッシュ・メモリなどの他の不揮発性素子であることを、理解されたい。通常、フラッシュ・メモリは、電気フューズ、レーザー・フューズよりも製造コストが高い。しかしながら、ダイ１, 2, 3, ４が、メモリ回路の一部を、フラッシュ・メモリで構成するならば、プログラム可能素子は、さらにコスト上昇を招くことなく、有利な条件で製造される。プログラム可能素子の各々は、各ダイの一方の側に、導電路であるチップ・セレクト・パッドに接続される第１の端部を有し、プログラム可能素子F1, F2, F3, F4に接続されるチップ・セレクト・パッドは、各々P1, P2, P3, P4 で示される。ダイの反対側においては、チップ・セレクト・パッドP1_B, P2_B, P3_B, P4_Bが形成され、TSVの各々を貫通して、チップ・セレクト・パッドP1, P2, P3, P4の各々に接続される。チップ・セレクト・パッドP1_B, P2_B, P3_B, P4_Bが、接続チップ・セレクト・パッドP1, P2, P3, P4と、各々垂直方向に一直線上に配列されるのが好ましい。
プログラム可能素子F1, F2, F3, F4 の第２の端部は、復号回路に接続され、その典型的な復号回路は、図３に示される。複号回路は、ANDゲート102を有し、複号回路の入力である入力１、入力２、入力３、入力４は、プログラム可能素子に接続される。ANDゲート102の出力は、各ダイを使用可能にし、識別するために、チップ・エネーブル（CE）ラインに接続される。
各ダイのID回路におけるプログラム可能素子に書き込まれるプログラムは、他のダイのID回路におけるプログラム可能素子に書き込まれるプログラムとは、異なっている。表１は、各々のダイ１, ２, ３, ４におけるプログラム可能素子の典型的な状態を示しており、ここでのプログラム可能素子は、フューズである。「S」の文字は、該当するフューズが、短絡されているか、或いは、飛んでいないことを表し、「O」の文字は、該当するフューズが、開放状態にあるか、或いは、飛んでしまっていることを表している。

Figure 0005209927
チップ・セレクト・パッドP1, P2, P3, P4は、信号ＣＳ０，ＣＳＯ_Ｂ，ＣＳ１，ＣＳ１_Ｂを、各々印加され、文字「H」は高電位を、文字「L」は低電位を、示している。信号ＣＳＯ_Ｂは、信号ＣＳ０の逆位相信号を、信号ＣＳ１_Ｂは、信号ＣＳ１の逆位相信号を、表している。従って、フューズF1, F2, F3, F4の状態の組み合わせは、該当するダイ独自のアドレスとして動作する。表示されているＣＳ０とＣＳ１の状態は、各ダイのチップ・エネーブルCE信号が、高電位を出力するために必要とされるＣＳ０とＣＳ１の信号である。
図３を参照すると、異なる信号ＣＳ０，ＣＳＯ_Ｂ，ＣＳ１，ＣＳ１_Ｂが印加された状態で、ダイ１, ２, ３, ４におけるANDゲートの出力CEは、異なった状態を有している。一例として、ダイ１における識別回路を使用して、フューズF1が開放状態の場合に、ノード入力１における入力電位が高電位である場合と、フューズF1が短絡状態の場合に入力電位が信号ＣＳ０の電位と同じである仮定すると、ＣＳ０とＣＳ１の双方が高電位である場合には、ダイ1のチップ・エネーブルCEは、高電位である。ダイ２，３，４のチップ・エネーブルCEは、また、入力信号ＣＳ０とＣＳ１により決定される。同時に、信号ＣＳ０とＣＳ１によって有効にされるダイは、せいぜい１個である。
プログラム可能素子がフラッシュ・メモリか、或いは、他の種類のメモリである場合は、フラッシュ・メモリにおける記憶状態に応じて、チップ・エネーブルCE信号を出力するように、複号回路が設計される。
図４は、ダイ１, ２, ３, ４の各々におけるプログラム可能素子F1, F2, F3, F4の状態を、説明するものであり、このプログラム可能素子F1, F2, F3, F4は、表１に従って、プログラムされている。各ダイの形成後に、ダイは、プログラムを書き込まれるのが好ましく、そのプログラムの書き込みは、各々のウエハからダイを切断する前か、または、後で、実行される。プログラム可能素子が、レーザー・フューズ或いは電気フューズの場合は、プログラム可能素子は、レーザー光線或いは電流によって、飛ばされる。プログラム可能素子が、フラッシュ・メモリ・セルの場合は、プログラム可能素子の所望される状態が、フラッシュ・メモリ・セルに書き込まれる。
図５を参照すると、下層に置かれているダイのチップ・セレクト・パッドP1, P2, P3, P4にチップ・セレクト・パッドP1_B, P2_B, P3_B, P4_Bが、各々固着されて、ダイ１, ２,３, ４が積層される。さらに、PIO1_BからPIOn_B までの各々の入出力パッドは、下層に置かれているダイのPIO1からPIOnまでの入出力パッドに、各々固着されている。好ましい実施例おいては、銅同士の固着が実施される。従って、１個のダイ上の、P1からP4のチップ・セレクト・パッドの各々は、他のダイ上の各々のチップ・セレクト・パッドに接続されており、PIO1からPIOnまでの入出力パッドの各々は、他のダイ上の各入出力パッドに接続される。
この積層構造においては、ダイ１, ２, ３, ４は、総て相互接続されているが、これらのダイの区別は、チップ・セレクト・パッドP1, P2, P3, P4を介して、信号ＣＳ０，ＣＳＯ_Ｂ，ＣＳ１，ＣＳ１_Ｂの異なった組み合わせを各々印加することによって行われる。従って、各ダイは、PIO1からPIOｎまでの入出力パッド上を転送される信号が、自身に向けられたものなのか否かを、見分けることができる。同様に、この積層構造に接続された外部回路は、これらの入出力パッドに印加された信号が、どのダイのメモリから読み出されたものであるのかを、見分けることができる。従って、チップ・セレクト信号を印加することにより、ダイ１, ２, ３, ４の何れかのダイを、所望どおりに、読み出し、書き込みすることが可能である。
前記に検討した実施例において、各ID回路は、４個のプログラム可能素子を備えており、設計変更無しで、16個までのダイを積層可能である。当業者ならば、４個以下のダイを一意的に認識するためには、各ダイでは、２個のプログラム可能素子のみが必要とされることを、すはわち、（０，０），（０，１）（１，０）（１，１）の状態の組み合わせを使用して、４個のダイが一意的に認識されることを、理解するであろう。さらに多くのダイを積層する必要のある場合は、さらに多くのプログラム可能素子を追加すればよい。２個のダイのみが積層される場合には、プログラム可能素子は、１個を使用し、この場合、状態０と１（或いは、フューズの、開放状態と短絡状態）の各々は、１個のダイを識別するために使用される。この場合、プログラム化作業は、２個のダイ積層した後に実施され、上部のダイは、下部のダイとは異なったプログラムを書き込まれる。
図５に示す積層構造は、背面対前面合わせ積層と言われ、１個のダイの背面がもう１個のダイの前面に取り付けられる。これに代わる実施例においては、背中合わせと前面合わせの積層構成が使用される。しかしながら、このような積層構成は、ダイをひっくり返す場合に、同一種類の入出力パッドとチップ・セレクト・パッドを、正確に同じ位置に有している対称構造を、ダイが持っていることが要求され、その要求が満たされた結果、（チップ・セレクト・パッドと入出力パッドなどの）１つのパッドは、他のパッドの上にある同一種類のパッドに接続されることになる。さらに、１以上の積層ダイは、薄型化される。例えば、ダイ４は、ダイ１, ２, ３よりも厚くする。この場合は、ダイ４とダイ１, ２, ３間の相違は、基板の厚さ（従って、TSVの長さ）と、プログラム可能素子のプログラム状態と、のみである。従って、ダイ４は、依然としてダイ１, ２, ３と、同一であると考えられる。
前記の説明例においては、ダイ同士の積層が実施される。また、他の実施例において、ウエハ同士の積層と、ダイとウエハ同士の積層とが、実施される。この場合、各ウエハ上のダイを、最初にプログラム化してから、他のウエハ上のダイに固着される。ダイ１, ２, ３, ４は、半田バンプ、或いは、通常使用される同種ものを使用して固着される。
本発明の実施例は、いくつかの利点を有している。積層されるダイは、同一のものであるので、異なる設計のメモリ・ダイを１組以上製造する必要が無い。従って、製造・試験に使用される機器と実施される工程が、簡略化される。この結果、コストが低減されるばかりでなく、また在庫品目とサイクルタイムが減少し改善される。さらに、積層ダイにおいて、種々の再配電線の形成の必要が無なくなる。さらに、インターポーザーもまた、必要ではない。
本発明とその利点を、詳細に述べてきたが、種々の変更、置換、代替が、添付の請求項により明確にされるように、本発明の精神と範囲を逸脱することなく可能である。さらに、本願の範囲は、本明細書に記載された、処理、機械、製造、物質と手段と方法の複合物、措置等に関する特定の実施例に限定する意図は無い。本発明の開示から、当業者は、ほぼ同様の機能を実施し、ここに記述した該当する実施例と同様の結果をほぼ実現するところの、現在存在し、或いは、将来開発されるであろう、処理法、機械、製造、物質と手段と方法の複合物、或いは、措置について容易に認識するであろう。従って、添付の請求項は、処理法、機械、製造、物質と手段と方法との複合物、或いは、措置などのはい範囲を包含するように意図されている。
積層ダイを有する従来の構造を示す。 ４個の同一メモリ・ダイを示す ANDゲートを有している、ダイ識別用の典型的な復号回路を示す。 識別回路に互に異なるプログラムが書き込まれている４個の同一のメモリ・ダイを示す。 同一メモリ・ダイの積層構造を示す。
符号の説明
D1 第１の半導体ダイ、第１のメモリ・ダイ
D2 第２の半導体ダイ、第２のメモリ・ダイ
D3 第３の半導体ダイ、第３のメモリ・ダイ
D4 第４の半導体ダイ、第４のメモリ・ダイ
F1〜F4 フューズ
ID 識別回路
PIO1〜PIOn 入出力電導路（入出力パッド）
P1, P2, P3, P4 導電路（チップ・セレクト・パッド）

Claims (11)

  1. 識別回路と、シリコン貫通ビアにより構成されており、第１の半導体ダイと第２の半導体ダイの各々におけるメモリ回路に接続された複数の入出力導電路と、から各々が構成される前記第１の半導体ダイを第１の半導体ウエハに形成し、および、前記第１の半導体ダイと同一であって第２の半導体ウエハから切り取られた前記第２の半導体ダイを形成する工程と、
    前記第１の半導体ダイの前記識別回路のプログラムとは異なるプログラムを、前記第２の半導体ダイの前記識別回路に書き込む工程と、
    前記第１の半導体ダイおよび前記第２の半導体ダイが垂直方向に一直線上に配列されると共に、前記第１の半導体ダイにおける前記複数の入出力導電路の各々が、前記第２の半導体ダイにおける前記入出力導電路の各々に接続される状態で、前記第２の半導体ダイを前記第１の半導体ウエハの前記第１の半導体ダイ上に固着する工程と、
    から構成され、
    前記第２の半導体ダイの前記識別回路にプログラムを書き込む工程は、前記第２の半導体ダイを前記第１の半導体ウエハの前記第１の半導体ダイ上に固着する工程の前に行われることを特徴とする半導体構造の製造方法。
  2. 前記入出力導電路の各々が、前記第１の半導体ダイおよび前記第２の半導体ダイの各々の反対側における、第１の入出力パッドおよび第２の入出力パッドにより構成され、前記第１の入出力パッドおよび前記第２の入出力パッドが垂直方向に一直線上に配列されていることを特徴とする請求項１記載の半導体構造の製造方法。
  3. 前記第１の半導体ダイおよび前記第２の半導体ダイの一方を薄型化する工程を有することを特徴とする請求項１記載の半導体構造の製造方法。
  4. 前記第１および前記第２の半導体ダイと同一の、第３の半導体ダイを提供する工程と、
    前記第１の半導体ダイおよび前記第２の半導体ダイの前記識別回路のプログラムとは異なったプログラムを、前記第３の半導体ダイの識別回路に書き込む工程と、
    前記第２の半導体ダイ上に、前記第３の半導体ダイを固着する工程と、
    を有することを特徴とする請求項１記載の半導体構造の製造方法。
  5. 前記第２の半導体ダイの前記識別回路に、プログラムを書き込む手段が、フューズを飛ばす手段、であることを特徴とする請求項１記載の半導体構造の製造方法。
  6. 前記第１の半導体ダイの前記識別回路に、プログラムを書き込む工程を有することを特徴とする請求項１記載の半導体構造の製造方法。
  7. 識別回路と、第１のメモリ・ダイおよび第２のメモリ・ダイの各々の反対側における第１の入出力パッドと第２の入出力パッドとから構成されており、前記第１入出力パッドおよび第２の入出力パッドが垂直方向に一直線上に配列される状態で、メモリ回路と前記識別回路に接続される複数の導電路と、から構成される、前記第１メモリ・ダイを第１の半導体ウエハに形成し、および前記第１メモリ・ダイと同一であって第２の半導体ウエハから切り取られた前記第２のメモリ・ダイを形成する工程と、
    前記第１のメモリ・ダイの前記識別回路にプログラムを書き込む工程と、
    前記第１のメモリ・ダイの前記識別回路の前記プログラムとは異なるプログラムを、前記第２のメモリ・ダイの前記識別回路に書き込む工程と、
    前記第１のメモリ・ダイおよび前記第２のメモリ・ダイが、垂直方向に一直線上に配列される状態で、前記第２のメモリ・ダイの前記第２の入出力パッドを、前記第１のメモリ・ダイの前記第１の入出力パッドに物理的に固着することにより、前記第２のメモリ・ダイを前記第１の半導体ウエハの前記第１のメモリ・ダイの上に積層する工程と、
    から構成され、
    前記第１のメモリ・ダイの前記識別回路にプログラムを書き込む工程及び前記第２のメモリ・ダイの前記識別回路にプログラムを書き込む工程は、いずれも、前記第２のメモリ・ダイを前記第１の半導体ウエハの前記第１のメモリ・ダイの上に積層する工程の前に行われることを特徴とする半導体構造の製造方法。
  8. 前記形成する工程における前記第１のメモリ・ダイおよび前記第２のメモリ・ダイは、いずれか一方が選択されるように形成され、選択された前記第１のメモリ・ダイの前記導電路の一部または前記第２のメモリ・ダイの前記導電路の一部に、チップ・セレクト信号が印加されることを特徴とする請求項７記載の半導体構造の製造方法。
  9. 前記形成する工程における前記第１のメモリ・ダイおよび前記第２のメモリ・ダイは、前記チップ・セレクト信号が印加されると、前記第１のメモリ・ダイおよび前記第２のメモリ・ダイの、一方からプログラムの読み出し、または、一方へのプログラムの書き込みをするように形成されることを特徴とする請求項８記載の半導体構造の製造方法。
  10. 前記形成する工程における前記第１のメモリ・ダイおよび前記第２のメモリ・ダイの前記識別回路が、プログラム書き込み素子として、フューズにより構成され、前記第１のメモリ・ダイおよび前記第２のメモリ・ダイの前記識別回路へのプログラム書き込み手段が、選択されたフューズを飛ばす手段から構成されることを特徴とする請求項７記載の半導体構造の製造方法。
  11. 前記形成する工程における前記第１のメモリ・ダイおよび前記第２のメモリ・ダイの前記識別回路が、プログラム書き込み素子として、フラッシュ・メモリにより構成され、前記第１のメモリ・ダイおよび前記第２のメモリ・ダイの前記識別回路へのプログラム書き込み手段が、選択されたフラッシュ・メモリ・セルへの、データ書き込み手段から構成されることを特徴とする請求項７記載の半導体構造の製造方法。
JP2007245705A 2007-03-09 2007-09-21 半導体構造の製造方法 Active JP5209927B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/716,104 US7494846B2 (en) 2007-03-09 2007-03-09 Design techniques for stacking identical memory dies
US11/716,104 2007-03-09

Publications (2)

Publication Number Publication Date
JP2008227447A JP2008227447A (ja) 2008-09-25
JP5209927B2 true JP5209927B2 (ja) 2013-06-12

Family

ID=39742071

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007245705A Active JP5209927B2 (ja) 2007-03-09 2007-09-21 半導体構造の製造方法

Country Status (3)

Country Link
US (1) US7494846B2 (ja)
JP (1) JP5209927B2 (ja)
CN (1) CN101261945A (ja)

Families Citing this family (252)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4828251B2 (ja) * 2006-02-22 2011-11-30 エルピーダメモリ株式会社 積層型半導体記憶装置及びその制御方法
US7939941B2 (en) * 2007-06-27 2011-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of through via before contact processing
US8044497B2 (en) * 2007-09-10 2011-10-25 Intel Corporation Stacked die package
US7816934B2 (en) * 2007-10-16 2010-10-19 Micron Technology, Inc. Reconfigurable connections for stacked semiconductor devices
US7872357B2 (en) * 2008-03-05 2011-01-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protection for bonding pads and methods of formation
US8174103B2 (en) * 2008-05-01 2012-05-08 International Business Machines Corporation Enhanced architectural interconnect options enabled with flipped die on a multi-chip package
US8853830B2 (en) 2008-05-14 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. System, structure, and method of manufacturing a semiconductor substrate stack
US8719610B2 (en) * 2008-09-23 2014-05-06 Qualcomm Incorporated Low power electronic system architecture using non-volatile magnetic memory
US8053900B2 (en) * 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
KR20100048610A (ko) 2008-10-31 2010-05-11 삼성전자주식회사 반도체 패키지 및 그 형성 방법
US7943421B2 (en) * 2008-12-05 2011-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Component stacking using pre-formed adhesive films
US8749027B2 (en) * 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US7816945B2 (en) * 2009-01-22 2010-10-19 International Business Machines Corporation 3D chip-stack with fuse-type through silicon via
US7839163B2 (en) * 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
US7894230B2 (en) 2009-02-24 2011-02-22 Mosaid Technologies Incorporated Stacked semiconductor devices including a master device
US8518822B2 (en) * 2009-03-25 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with multi-stacked flip chips and method of manufacture thereof
US8405420B2 (en) 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8115511B2 (en) * 2009-04-14 2012-02-14 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US9711407B2 (en) 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US8395191B2 (en) 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8754533B2 (en) 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US8691664B2 (en) * 2009-04-20 2014-04-08 Taiwan Semiconductor Manufacturing Company, Ltd. Backside process for a substrate
US8362622B2 (en) 2009-04-24 2013-01-29 Synopsys, Inc. Method and apparatus for placing transistors in proximity to through-silicon vias
US8174841B2 (en) * 2009-04-27 2012-05-08 International Business Machines Corporation Adaptive interconnect structure
KR20100135091A (ko) * 2009-06-16 2010-12-24 삼성전자주식회사 적층형 반도체 장치 및 이를 포함하는 반도체 시스템
KR101048795B1 (ko) * 2009-07-10 2011-07-15 주식회사 하이닉스반도체 반도체 장치
US8698276B2 (en) * 2009-07-10 2014-04-15 Hynix Semiconductor Inc. Semiconductor device having a plurality of repair fuse units
US8328218B2 (en) * 2009-07-13 2012-12-11 Columbia Cycle Works, LLC Commuter vehicle
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
WO2011049710A2 (en) 2009-10-23 2011-04-28 Rambus Inc. Stacked semiconductor device
TWI385779B (zh) * 2009-10-28 2013-02-11 Nat Chip Implementation Ct Nat Applied Res Lab 多層系統晶片模組結構
KR101069710B1 (ko) * 2009-10-29 2011-10-04 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
KR101053534B1 (ko) * 2009-10-29 2011-08-03 주식회사 하이닉스반도체 반도체 장치 및 이의 칩 선택방법
WO2011059448A1 (en) * 2009-11-13 2011-05-19 Hewlett-Packard Development Company, L.P. PARALLELIZED CHECK POINTING USING MATs AND THROUGH SILICON VIAs (TSVs)
US8996836B2 (en) 2009-12-18 2015-03-31 Micron Technology, Inc. Stacked device detection and identification
US8304863B2 (en) * 2010-02-09 2012-11-06 International Business Machines Corporation Electromigration immune through-substrate vias
US8437163B2 (en) * 2010-02-11 2013-05-07 Micron Technology, Inc. Memory dies, stacked memories, memory devices and methods
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
KR20110119087A (ko) * 2010-04-26 2011-11-02 삼성전자주식회사 스택형 반도체 장치
KR101728068B1 (ko) * 2010-06-01 2017-04-19 삼성전자 주식회사 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
KR20110137565A (ko) * 2010-06-17 2011-12-23 삼성전자주식회사 반도체 칩 패키지 및 반도체 칩 패키지의 제조 방법
TWI443802B (zh) 2010-06-22 2014-07-01 Nat Univ Tsing Hua 三維晶片之突波型態層識別編號檢測器及其方法
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8595429B2 (en) * 2010-08-24 2013-11-26 Qualcomm Incorporated Wide input/output memory with low density, low latency and high density, high latency blocks
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11024673B1 (en) * 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US9431298B2 (en) * 2010-11-04 2016-08-30 Qualcomm Incorporated Integrated circuit chip customization using backside access
KR101208959B1 (ko) * 2010-11-17 2012-12-06 에스케이하이닉스 주식회사 반도체 장치
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11018042B1 (en) * 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
KR101805146B1 (ko) 2011-05-03 2017-12-05 삼성전자주식회사 반도체 칩, 메모리 칩, 메모리 제어 칩, 반도체 패키지, 그리고 메모리 시스템
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
WO2013021847A1 (ja) * 2011-08-11 2013-02-14 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置及び配線形成用治具
US9093445B2 (en) 2011-08-26 2015-07-28 International Business Machines Corporation Packaging identical chips in a stacked structure
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
CN103050455A (zh) * 2011-10-17 2013-04-17 联发科技股份有限公司 堆叠封装结构
US20130093073A1 (en) * 2011-10-17 2013-04-18 Mediatek Inc. High thermal performance 3d package on package structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
TWI490502B (zh) * 2011-11-25 2015-07-01 Chipmos Technologies Inc 探針卡
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US8778734B2 (en) * 2012-03-28 2014-07-15 Advanced Micro Devices, Inc. Tree based adaptive die enumeration
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9478502B2 (en) * 2012-07-26 2016-10-25 Micron Technology, Inc. Device identification assignment and total device number detection
US9136213B2 (en) * 2012-08-02 2015-09-15 Infineon Technologies Ag Integrated system and method of making the integrated system
JP5802631B2 (ja) 2012-09-06 2015-10-28 株式会社東芝 半導体装置
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
CN103050454A (zh) * 2012-12-06 2013-04-17 日月光半导体制造股份有限公司 堆迭封装构造
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10103054B2 (en) 2013-03-13 2018-10-16 Intel Corporation Coupled vias for channel cross-talk reduction
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US9865550B2 (en) * 2013-11-21 2018-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Pattern generator having stacked chips
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US10672663B2 (en) * 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580757B2 (en) * 2016-10-07 2020-03-03 Xcelsis Corporation Face-to-face mounted IC dies with orthogonal top interconnect layers
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US9966363B1 (en) * 2017-02-03 2018-05-08 Nanya Technology Corporation Semiconductor apparatus and method for preparing the same
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
CN110896669B (zh) * 2018-12-18 2021-01-26 长江存储科技有限责任公司 多堆叠三维存储器件以及其形成方法
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11024385B2 (en) 2019-05-17 2021-06-01 Sandisk Technologies Llc Parallel memory operations in multi-bonded memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408131A (en) * 1992-04-20 1995-04-18 Motorola, Inc. Circuit identifier for use with focused ion beam equipment
US5448511A (en) * 1994-06-01 1995-09-05 Storage Technology Corporation Memory stack with an integrated interconnect and mounting structure
US6049624A (en) * 1998-02-20 2000-04-11 Micron Technology, Inc. Non-lot based method for assembling integrated circuit devices
JP4587500B2 (ja) * 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
KR100610175B1 (ko) * 1999-03-24 2006-08-09 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법
JP3532788B2 (ja) * 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
WO2002050910A1 (fr) * 2000-12-01 2002-06-27 Hitachi, Ltd Procede d'identification de dispositif de circuit integre semi-conducteur, procede de production de dispositif de circuit integre semi-conducteur et dispositif correspondant
JP2002184872A (ja) * 2000-12-15 2002-06-28 Hitachi Ltd 認識番号を有する半導体装置、その製造方法及び電子装置
US7046522B2 (en) * 2002-03-21 2006-05-16 Raymond Jit-Hung Sung Method for scalable architectures in stackable three-dimensional integrated circuits and electronics
JP4272968B2 (ja) * 2003-10-16 2009-06-03 エルピーダメモリ株式会社 半導体装置および半導体チップ制御方法
US6867073B1 (en) * 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
JP4191167B2 (ja) * 2005-05-16 2008-12-03 エルピーダメモリ株式会社 メモリモジュールの製造方法
US7622313B2 (en) * 2005-07-29 2009-11-24 Freescale Semiconductor, Inc. Fabrication of three dimensional integrated circuit employing multiple die panels

Also Published As

Publication number Publication date
JP2008227447A (ja) 2008-09-25
US7494846B2 (en) 2009-02-24
US20080220565A1 (en) 2008-09-11
CN101261945A (zh) 2008-09-10

Similar Documents

Publication Publication Date Title
JP5209927B2 (ja) 半導体構造の製造方法
US7791175B2 (en) Method for stacking serially-connected integrated circuits and multi-chip device made from same
US8964440B2 (en) Stacked semiconductor devices including a master device
US7834450B2 (en) Semiconductor package having memory devices stacked on logic device
US7679198B2 (en) Circuit and method for interconnecting stacked integrated circuit dies
JP2009506476A (ja) 自己識別型積層ダイ半導体構成要素
TW200414501A (en) Semiconductor device
JP5932267B2 (ja) 半導体装置及びその製造方法
US9431298B2 (en) Integrated circuit chip customization using backside access
KR101452203B1 (ko) ２개의 본딩된 스트래텀들을 사용하는 프로그래밍가능한 ｒｏｍ 및 동작 방법
JP2014071932A (ja) マルチチップメモリモジュール
US10679956B2 (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
US8952548B2 (en) Apparatus and method for increasing bandwidths of stacked dies
JP6207228B2 (ja) 集積回路装置およびその構成方法
JP2011100898A (ja) 半導体デバイス
US9236295B2 (en) Semiconductor chip, semiconductor apparatus having the same and method of arranging the same
US20210149586A1 (en) 3d memory circuit
JP2011171480A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130222

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5209927

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250