CN101557100A - 双向、反向阻断电池开关 - Google Patents

双向、反向阻断电池开关 Download PDF

Info

Publication number
CN101557100A
CN101557100A CNA2008100816832A CN200810081683A CN101557100A CN 101557100 A CN101557100 A CN 101557100A CN A2008100816832 A CNA2008100816832 A CN A2008100816832A CN 200810081683 A CN200810081683 A CN 200810081683A CN 101557100 A CN101557100 A CN 101557100A
Authority
CN
China
Prior art keywords
vertical mosfet
mosfet transistor
pin
semiconductor device
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008100816832A
Other languages
English (en)
Other versions
CN101557100B (zh
Inventor
詹姆斯·哈恩登
安东尼·谢
王黎明
杨宏波
安东尼·C·崔
滕辉
周明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GEM Services Inc USA
Original Assignee
GEM Services Inc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GEM Services Inc USA filed Critical GEM Services Inc USA
Publication of CN101557100A publication Critical patent/CN101557100A/zh
Application granted granted Critical
Publication of CN101557100B publication Critical patent/CN101557100B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M10/00—Secondary cells; Manufacture thereof
    • H01M10/42—Methods or arrangements for servicing or maintenance of secondary cells or secondary half-cells
    • H01M10/44—Methods for charging or discharging
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/0029—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits
    • H02J7/0031—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries with safety or protection devices or circuits using battery or load disconnect circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

本发明的实施例涉及用于双向和反向阻断电池开关的改良型电路小片布局。根据一个实施例，两个开关在电路小片封装中并排地而非端对端地定向。所述配置减小既定电路小片面积的总开关电阻，经常减小足以避免使用背部金属的电阻以满足电阻规格。背部金属的去除降低了所述电路小片封装的总成本且消除了与背部金属的制造相关联的潜在失败模式。本发明的实施例还可允许更多的插脚连接及增加的插脚间距。此导致用于较高电流连接的冗余连接，从而减小电阻及热阻且使所述电路小片封装的制造或实施的成本降到最低。

Description

双向、反向阻断电池开关
技术领域
背景技术
电池寿命及电池尺寸为电池供电装置的两个重要特征。每一次电池充电的目标是实施以下“工作”：以对内务工作及安全电路最小的损失实施增值的供电功能及特征。
当潜在有害或危险的情况出现时，可能需要将电池断开。为在不减少电池能量的情况下断开电池，电池断开开关通常与电池串联定位。
图1显示常规反向阻断电池开关100的简化示意图，反向阻断电池开关100由两个N沟道Mosfet 108及109(显示在图2中)组成。所述N沟道Mosfet包括源极输入101及106，及栅极输入102及105。
所述N沟道Mosfet还包括各自的漏极103及104，其由跨接线107连接。可利用固有地阻断沿一个方向流动的电流的本征体二极管将图1的开关的两个Mosfet连接到“共用漏极”配置中。可使用替代配置，且可增加其它电路以保护所述各种晶体管输入免受静态损害或使栅极输入102及105电平位移。
图2显示图1的常规双Mosfet、双向开关配置的机械构造的透视图。在所述单个封装解决方案中，通过将两个标准Mosfet 108及109电路小片附接到共用铜电路小片垫107来连接共用漏极103及104。栅极102及105形成在所述封装的纵向端上。所述配置通过垂直导通Mosfet 108及109的背侧实现了用于散热的直接热路径及漏极103与104之间的低电阻连接两者。
图3显示图1-2的常规双向开关的单片实施方案的简化透视图。所述配置使用在电路小片垫307上邻近构建且彼此接合的两个Mosfet。所述Mosfet通常从正常晶圆片布局上的两个邻近电路小片301及304构建而成，使得所述两个电路小片301及304通常并排，且所述栅极输入302及305位于所述封装的相同端上。虽然构造相对容易，但图3的配置不适合具有制造商通常所需的纵横比的电路小片封装。
图4显示2x5mm双扁平无引脚(DFN)封装400中的双向开关。所述版本的双向开关尝试将电路小片安装到优选的封装占用面积中。由于封装400的纵横比为2x5mm，因此端对端地附接所述两个Mosfet。
然而，所述配置致使内部漏极连接电阻相对于所述垂直导通Mosfet而较高。为使串联漏极电阻可容忍，将所述电路小片的背面电路小片附接到铜电路小片垫。所述配置通过将铜片(所述电路小片垫)与两个体漏极电阻并联地放置而允许较低的电阻。所述电路小片垫还用作到外部连接器的共用漏极连接。
虽然以上配置有效，但所属技术中需要具有改善特征的开关。
发明内容
本发明的实施例涉及用于双向和反向阻断电池开关的改良型电路小片布局。根据一个实施例，两个开关在电路小片封装中并排(不同于端对端)地定向。所述配置减小既定电路小片面积的总开关电阻，从而经常减小足以避免使用背部金属的电阻以满足电阻规格。背部金属的去除降低了所述电路小片封装的总成本，且消除了与背部金属的制造相关联的潜在失败模式。本发明的实施例还允许更多的插脚连接及增加的插脚间距。此允许形成用于较高电流连接的冗余连接，从而减小电阻及热阻，且使所述电路小片封装的制造/实施成本降到最低。
根据本发明的半导体装置的实施例包含两个通过共用漏极电连通的垂直Mosfet晶体管。形成在所述Mosfet晶体管的每一者的顶表面上的多个触点与多个插脚电连通。利用封装本体囊封所述两个Mosfet晶体管及所述多个插脚的一部分。所述封装本体具有第一轴及长于所述第一轴的第二轴，其中所述两个Mosfet晶体管的触点沿所述第二轴的相对侧定向。
一种用于制作根据本发明的反向阻断电池开关的方法的实施例包含：提供两个具有共用漏极连接及位于每一晶体管的顶表面上的多个触点的垂直Mosfet晶体管；提供与所述两个Mosfet晶体管的触点电连通的多个插脚；及将所述两个Mosfet晶体管及所述插脚的一部分囊封在具有第一轴及长于所述第一轴的第二轴的封装本体中。所述两个Mosfet晶体管的触点沿所述封装本体的第二轴定向在相对侧上。
一种用于根据本发明封装电池开关的方法的实施例包含沿第一长轴的相对侧设置多个插脚连接，以便减小由两个垂直Mosfet晶体管之间的距离所引起的电阻。
可以结合附图参照随后详细说明的方式对根据本发明的实施例进行进一步了解。
附图说明
图1显示常规反向阻断电池开关的简化电路示意图，所述反向阻断电池开关由两个普通N沟道Mosfet组成。
图2显示双Mosfet、双向开关配置中的常规Mosfet附接的简化透视图。
图3显示常规双向开关配置的单片实施方案的简化透视图。
图4显示2x5mm双扁平无引脚封装中的常规双向开关的简化透视图。
图5A显示具有连接到共用漏极的“散热器”的单片双向开关的简化透视图。
图5B显示图5A的封装的简化电示意图。
图6A显示2x5mm双扁平无引脚封装中的单片双向开关的引线框架上凸块实施方案的简化透视图。
图6B显示图6A的封装的简化侧视图。
图7A显示根据本发明的实施例的改良型电路小片布局的简化透视图。
图7B显示图7A的改良型电路小片布局的简化剖面图。
图7C显示图7A的改良型电路小片布局的简化仰视图。
图7D显示图7A的改良型电路小片布局的简化电示意图。
图8A为根据本发明的实施例的较小电路小片布局上的较高电阻开关的简化透视图。
图8B为图8A的电路小片布局的简化仰视图。
具体实施方式
本发明的实施例涉及用于双向和反向阻断电池开关的改良型电路小片布局。根据一个实施例，两个开关并排(不同于端对端)集成在电路小片封装中的共用体漏极内。所述配置减小了总开关电阻，且经常避免使用背部金属以满足电阻规格。背部金属的去除降低了所述电路小片封装的总成本，且消除了与背部金属的制造相关联的潜在失败模式。
本发明的实施例还可允许更多的插脚连接及增加的插脚间距。此导致用于较高电流连接的冗余连接，从而减小了电阻及热阻，且使所述电路小片封装的制造/实施成本降到最低。根据本发明的实施例还可呈现适合电池单元的尺寸和形状因数、将适合可允许的电路小片占用面积的低电阻、为所述电池组合件及使用提供可靠性的配置及用以散掉内部生成的热量的低热阻抗。
可对常规电路小片布局做出的一种改变是使用“散热器”结构以将与所述共用漏极的接触移动到所述电路小片的相对侧。所述散热器结构通常用于接触IC中的体或衬底区域，但其也已应用于功率产品中。由于功率产品通常需要到所有节点的低电阻连接，因此散热器将消耗较大面积以具有与有源装置相似的电阻。
图5A及5B分别图解说明透视图及电路示意图，或此种配置，其中单片双向开关500具有到共用漏极连接的“散热器”。电阻510为连接两个垂直Mosfet511及512的共用漏极连接的串联电阻，Mosfet511及512包括栅极输入502及505及源极输入501及506。
通过将两个装置集成到晶圆片上的导通共用“体”漏极区域来实现所述共用漏极连接。虽然所述共用“体”漏极区域导通，但所述串联电阻不像使用背部金属的封装的串联电阻那样低。
此外，电阻器508表示所述“散热器”的串联电阻，所述电阻与外部节点509串联且直接与两个Mosfet开关511及512串联。在多数情况下，所述节点用于监视所述共用漏极连接的电压，即使采用最小面积的散热器，所述共用漏极连接也不是可导致显著不精确性的高电流路径。
图5A及5B中所示的利用散热器结构的常规布置允许将所述封装插脚的所有触点及外部连接器制造在所述电路小片的一个侧上。然而，在所述配置中，所述漏极区域在所述两个有源垂直Mosfet之间具有低电阻，且所述共用漏极区域不产生高外部电流连接。此外，所述漏极连接主要用于监视电压，其可忍受较大串联电阻而不破坏读数。
存在用以将所述漏极连接与所述栅极及源极定位在相同侧的其它常规方法，例如钻孔、蚀刻及/或镀敷或用铜、焊料或三金属填充孔洞，所述三金属类似于Mosfet晶圆片的背面上使用的三金属。然而，这些方法可能成本太高，特别是对于到外部连接器的共用漏极连接不需要极低电阻的应用。
图6A及图6B分别是图5A及图5B的封装在现有2x5mm DFN封装中的单片双向开关的常规引线框架上凸块(“BOL”)的实施方案的简化透视图及侧视图。虽然可通过现有2x5mm DFN样式封装连接所述布置，但此配置并未显著改善现有产品。
具体来说，图6A及图6B的实施例的电路小片布局仍将所述两个Mosfet开关601及602端对端地定位。此使两个开关601及602共有的串联漏极电阻604最大化且将其分散，从而增加了总电阻且使得添加背部金属、铜块或某个其它低电阻并联导通层成为必要。此外，两端处的封装触点布局迫使外部连接器的电路小片触点被路由到所述电路小片的末端，此是对电路小片面积的低效使用。
相应地，图7A、图7B、及图7C分别为根据本发明的实施例电路小片布局的简化透视图、简化端视图及简化仰视图。在此实施例中，所述电路小片被展开，使得两个开关708及710占据与在图6A的封装中相同的总电路小片面积，但却是并排而非端对端地定向。可使用DFN、芯片级(ChipScale)或甚至J引线(J-lead)技术构建根据本发明的实施例的电路小片封装。两个开关708及710包括各自的栅极输入702及705、源极输入701及706及共用漏极连接709(即，共用“体”漏极)。
图7B是来自图7A的电路小片布局的末端的简化示意图。图7B显示串联漏极电阻703小于图6B中所示的常规布置的串联漏极电阻604。具体来说，在所有其它事物保持相同的情况下，图7A-C的实施例的配置将以一长×宽比例因数减小所述阻断电池开关的总电阻。在此，所述长×宽比例为所述长度的一半及宽度的两倍(串联的两个正方形对并联的两个正方形)，或总开关电阻的四分之一。
由根据本发明的实施例实现的串联漏极及源极电阻的减小又充分地减小了所述漏极体电阻，以避免必须使用背部金属来满足电阻规格限制。背部金属的所述去除降低了与背部金属制造相关联的成本及潜在失败模式。
最终，本发明的实施例可允许更多和/或更宽的插脚及增加的插脚间距。此允许为较高的电流连接提供冗余连接。更宽及增加数量的插脚还可帮助减小电阻及热阻，且帮助保护边缘连接免受毁坏。此外，往往可更廉价地实施且制造对插脚间距不强加限制的电路小片封装。
图7D显示图7A-7C的实施例的改良型电路小片布局的简化电示意图。不同于图1的常规电路小片封装，图7D的共用漏极区域不需要跨接线来连接两个共用漏极。此外，对于任一开关，所述插脚经定向以使得在任一侧上重复相同的插脚图案，从而使所述电路小片封装可颠倒。此种布置消除了测试所述封装期间及在PC板上组装所述封装期间的定向步骤。
图8A及图8B分别是根据本发明的替代实施例的较小、较高电阻开关800的简化透视图及俯视图。图8A及图8B的开关被定位在较小的电路小片布局上。
通过将栅极连接802及805及共用漏极连接809设置在所述封装的中心且然后将其对侧颠倒，所述封装变得可颠倒。因此，如果将所述封装转动180度，那么栅极、源极及漏极连接将沿所述封装的每一侧仍保持处于相同位置。
此外，任一端上的源极连接801及806的数量随所述电路小片尺寸而变化，且因此为所述开关电阻的比例。因此，图8A-8B的实施例减小了热阻及电阻，且允许有效地使用电路小片面积。
虽然上文是对根据本发明的具体实施例的全面阐述，但可使用各种修改及替代构造及等效形式。举例来说，虽然图7A-8B中所示的实施例利用存在于单片结构中的Mosfet，但本发明对此不作要求。根据替代实施例，所述开关的Mosfet可存在于离散电路小片中。在此类实施例中，可通过背部金属或其它导通层(例如，电路小片垫)建立邻近电路小片的Mosfet装置之间的共用漏极。
鉴于上述说明，所述阐述及图解说明不应被视为对由随附权利要求书界定的本发明范围加以限制。

Claims (20)

1、一种半导体装置，其包含：
第一垂直MOSFET晶体管，其具有与第二垂直MOSFET晶体管的漏极电连通的漏极，所述第一及第二MOSFET晶体管在各自的顶表面上具有多个触点；
多个插脚，其与所述触点电连通；及
封装本体，其囊封所述晶体管及所述插脚的一部分，所述封装本体具有第一轴及长于所述第一轴的第二轴，所述第一垂直MOSFET晶体管的所述触点及所述第二垂直MOSFET晶体管的所述触点沿相对侧上的所述第二轴定向。
2、如权利要求1所述的半导体装置，其中所述第一及第二垂直MOSFET晶体管以单片形式存在于单个衬底中。
3、如权利要求1所述的半导体装置，其中所述第一及第二垂直MOSFET晶体管存在于单独电路小片中。
4、如权利要求1所述的半导体装置，其中所述封装本体符合选自DFN、芯片级或J引线的规格。
5、如权利要求1所述的半导体装置，其中所述第一垂直MOSFET及所述第二垂直MOSFET的所述触点经连接以形成反向阻断电池开关。
6、如权利要求1所述的半导体装置，其中所述第一多个插脚设置在所述封装本体中以在所述封装本体转动180度的情况下相对于所述第二多个插脚电对称。
7、如权利要求1所述的半导体装置，其中所述第一及第二MOSFET晶体管的所述漏极不通过背部金属电连接。
8、如权利要求1所述的半导体装置，其中所述第一及第二MOSFET晶体管通过背部金属电连接。
9、如权利要求1所述的半导体装置，其中所述第一垂直MOSFET晶体管或所述第二垂直MOSFET晶体管中一者的表面呈现多个栅极或源极触点。
10、一种制作反向阻断电池开关的方法，所述方法包含：
提供第一垂直MOSFET晶体管，其具有与第二垂直MOSFET晶体管的漏极电连通的漏极，所述第一及第二MOSFET晶体管在各自的顶表面上具有多个触点；
提供与所述触点电连通的多个插脚；及
将所述第一及第二垂直MOSFET晶体管及所述插脚的一部分囊封在具有第一轴及长于所述第一轴的第二轴的封装本体中，所述第一垂直MOSFET晶体管的所述触点及所述第二垂直MOSFET晶体管的所述触点沿相对侧上的所述第二轴定向。
11、如权利要求10所述的方法，其中在单个衬底中以单片形式提供所述第一及第二垂直MOSFET晶体管。
12、如权利要求10所述的方法，其中提供所述第一及第二垂直MOSFET晶体管作为单独电路小片。
13、如权利要求10所述的方法，其中通过所述插脚连接所述第一垂直MOSFET晶体管及所述第二垂直MOSFET晶体管的所述触点以形成反向阻断开关。
14、如权利要求10所述的方法，其中所述囊封形成符合选自DFN、芯片级或J引线的规格的封装。
15、如权利要求10所述的方法，其中将所述第一多个插脚设置在所述封装本体中以在所述封装本体转动180度的情况下相对于所述第二多个插脚电对称。
16、如权利要求10所述的方法，其中所述第一及第二MOSFET晶体管的漏极通过背部金属电连通。
17、如权利要求10所述的方法，其中将所述插脚提供到带有多个栅极或源极触点的所述第一垂直MOSFET晶体管或所述第二垂直MOSFET晶体管中一者的表面。
18、一种封装电池开关的方法，所述方法包含沿相对侧且沿第一，长轴设置多个插脚连接，其中减小由两个垂直MOSFET晶体管的共用漏极之间的距离所引起的电阻。
19、如权利要求18所述的方法，其中在单个衬底中以单片形式提供所述两个垂直MOSFET晶体管。
20、如权利要求18所述的方法，其中提供所述两个垂直MOSFET晶体管作为单独电路小片。
CN2008100816832A 2007-11-21 2008-03-05 双向、反向阻断电池开关 Active CN101557100B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/944,116 US8097945B2 (en) 2007-11-21 2007-11-21 Bi-directional, reverse blocking battery switch
US11/944,116 2007-11-21

Publications (2)

Publication Number Publication Date
CN101557100A true CN101557100A (zh) 2009-10-14
CN101557100B CN101557100B (zh) 2012-10-24

Family

ID=40821501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100816832A Active CN101557100B (zh) 2007-11-21 2008-03-05 双向、反向阻断电池开关

Country Status (3)

Country Link
US (2) US8097945B2 (zh)
JP (1) JP5204503B2 (zh)
CN (1) CN101557100B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681669A (zh) * 2012-09-13 2014-03-26 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US7884454B2 (en) * 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US9093433B2 (en) * 2010-11-18 2015-07-28 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US20190097524A1 (en) * 2011-09-13 2019-03-28 Fsp Technology Inc. Circuit having snubber circuit in power supply device
JP6379778B2 (ja) 2014-07-15 2018-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2635930B1 (fr) * 1988-08-31 1990-11-23 Sgs Thomson Microelectronics Commutateur bidirectionnel monolithique a transistors mos de puissance
JPH0832060A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
AU2001238081A1 (en) * 2000-02-10 2001-08-20 International Rectifier Corporation Vertical conduction flip-chip device with bump contacts on single surface
JP3653462B2 (ja) * 2000-10-31 2005-05-25 三洋電機株式会社 双方向スイッチの実装構造と双方向スイッチを備える保護回路
US6858922B2 (en) * 2001-01-19 2005-02-22 International Rectifier Corporation Back-to-back connected power semiconductor device package
CN1149650C (zh) * 2001-04-16 2004-05-12 华瑞股份有限公司 充电电池保护电路用功率场效应晶体管的覆晶安装方法
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
AU2003239183A1 (en) * 2002-04-29 2003-12-19 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
CN100514580C (zh) * 2003-08-26 2009-07-15 宇芯（毛里求斯）控股有限公司 可颠倒无引线封装及其堆叠
US7095099B2 (en) * 2003-11-12 2006-08-22 International Rectifier Corporation Low profile package having multiple die
US7250672B2 (en) * 2003-11-13 2007-07-31 International Rectifier Corporation Dual semiconductor die package with reverse lead form
JP2005302951A (ja) * 2004-04-09 2005-10-27 Toshiba Corp 電力用半導体装置パッケージ
JP2006120979A (ja) * 2004-10-25 2006-05-11 Sanyo Electric Co Ltd 保護素子およびそれを用いた半導体装置
JP5011681B2 (ja) * 2004-12-02 2012-08-29 日産自動車株式会社 半導体装置
US7547964B2 (en) * 2005-04-25 2009-06-16 International Rectifier Corporation Device packages having a III-nitride based power semiconductor device
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7619302B2 (en) * 2006-05-23 2009-11-17 International Rectifier Corporation Highly efficient both-side-cooled discrete power package, especially basic element for innovative power modules
US7880280B2 (en) * 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
US8097945B2 (en) * 2007-11-21 2012-01-17 Lynda Harnden, legal representative Bi-directional, reverse blocking battery switch

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103681669A (zh) * 2012-09-13 2014-03-26 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件
US9379045B2 (en) 2012-09-13 2016-06-28 Fairchild Semiconductor Corporation Common drain power clip for battery pack protection mosfet
CN103681669B (zh) * 2012-09-13 2016-09-28 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件

Also Published As

Publication number Publication date
US20090179265A1 (en) 2009-07-16
JP5204503B2 (ja) 2013-06-05
US20120056261A1 (en) 2012-03-08
CN101557100B (zh) 2012-10-24
JP2009131144A (ja) 2009-06-11
US8558368B2 (en) 2013-10-15
US8097945B2 (en) 2012-01-17

Similar Documents

Publication Publication Date Title
CN101557100B (zh) 双向、反向阻断电池开关
CN102301469A (zh) 具有焊球和管脚的集成电路附接结构
US9478525B2 (en) Semiconductor device
JP2009131144A5 (zh)
CN102403306A (zh) 发光二极管封装结构
US20030235019A1 (en) Electrostatic discharge protection scheme for flip-chip packaged integrated circuits
CN102057481B (zh) 具有电源和接地通孔的封装
US8963303B2 (en) Power electronic device
US11552072B2 (en) Electronic discharge device and split multi rail network with symmetrical layout design technique
CN101615605A (zh) 半导体集成电路
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
JP5356904B2 (ja) 半導体集積回路チップ
TW200522327A (en) Semiconductor device and method for making the same
CN105322943B (zh) 具有接口电路的集成电路、和用于接口电路的接口单元
JP2005150680A (ja) 集積回路モジュールの構造
US20100027223A1 (en) Semiconductor integrated circuit having heat release pattern
CN220796714U (zh) 一种低热阻功率模块
CN101521184B (zh) 半导体器件
JP2009130074A (ja) 半導体装置
US20050161820A1 (en) Integrated circuit with conductive grid for power distribution
KR100773740B1 (ko) 반도체 기판과 동일한 전압 레벨을 갖는 패드 및 이를포함하는 반도체 장치
KR100638887B1 (ko) 본딩패드용 정전기 방지소자
KR20240043991A (ko) 파워 분배 네트워크 및 반도체 장치
US20080128877A1 (en) Semiconductor device
KR101595216B1 (ko) 로컬화된 고밀도 기판 라우팅

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant