CN103681669B - 用于电池组保护mosfet的公共漏极电源夹件 - Google Patents

用于电池组保护mosfet的公共漏极电源夹件 Download PDF

Info

Publication number
CN103681669B
CN103681669B CN201310418130.2A CN201310418130A CN103681669B CN 103681669 B CN103681669 B CN 103681669B CN 201310418130 A CN201310418130 A CN 201310418130A CN 103681669 B CN103681669 B CN 103681669B
Authority
CN
China
Prior art keywords
drain electrode
substrate
lead frame
terminal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310418130.2A
Other languages
English (en)
Other versions
CN103681669A (zh
Inventor
吴春林
史蒂文·萨普
B·多斯多斯
S·贝拉尼
尹成根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of CN103681669A publication Critical patent/CN103681669A/zh
Application granted granted Critical
Publication of CN103681669B publication Critical patent/CN103681669B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请涉及用于电池组保护MOSFET的公共漏极电源夹件。第一实施例为公共漏极+夹件（20）。该实施例具有位于其下表面的常规的漏极接触并以倒装芯片的方式安装在半刻蚀的引线框架（40）上，该引线框架（40）具有连接到芯片（20）的源极、栅极和公共漏极上的外部源极、栅极和漏极接触。公共漏极夹件（50）将漏极（30）连接到相对的栅极接触之间的外部接触上。第二实施例为直通漏极实施例+散热块。器件（80）具有穿过芯片的底部延伸到公共漏极（30）的上部漏极接触（36）并以倒装芯片的方式安装在半刻蚀的引线框架上，该引线框架具有连接到芯片（80）的源极、栅极和公共漏极上的外部源极、栅极和漏极接触。

Description

用于电池组保护MOSFET的公共漏极电源夹件
技术领域
本申请涉及用于电池组保护MOSFET的公共漏极电源夹件。
背景技术
存在有针对锂离子电池的各种保护机制。如果锂离子电池过度充电，可能出现较强的放热反应，且引起火灾的可能性增大。为了避免锂离子电池过度充电，使用电池保护电路。除其他组件之外，该电池保护电路通常包含两个场效应晶体管(field effecttransistor，FET)开关和控制集成电路(IC)。一个FET防止电流流入电池，另一FET防止电流从电池中流出(除非控制IC允许)。
电池保护电路通常对手机、智能手机和平板电脑进行保护。在这种电子器件中，用于电路板上的组件的空间必须保持最小值。相应地，不仅器件组件本身保持最小尺寸，而且封装后的器件也必须保持最小尺寸。图1中示出了典型的电池管理电路10。系统11(例如手机、个人电脑等)具有对该系统11进行操作的电池18。电源管理电路12对两个功率金属氧化物半导体场效应晶体管(MOSFET)2、4的工作进行控制，该两个MOSFET对电池18进行充放电。二级保护电路14设置在保险丝16和将电池18连接到电源管理电路12上的线路之间。电源管理电路避免电池过度充电以及妨碍电池将来再充电的过度放电。
如图1所示，对单独的MOSFET2、4分别进行封装并连接在一起。但随着系统制作得越来越小，则需要减小MOSFET占据的净面积，且相应地需要在减小的面积上工作的器件仍正常运作或者比具有较大面积的器件更好地运作。这些需求对本领域技术人员提出挑战，这是因为减小MOSFET的尺寸通常会增大串联连接的MOSFET的电阻或源极到源极电阻(RSS)。
本发明的实施例不限于本文示出的结构的这些用途，且可对本发明的其他用途和实施例进行设想。例如，示例性实施例可与电气系统(例如，计算机系统、服务器、无线电话、电视机、电源等)中的其他组件一起安装在电路板上。本发明的实施例是耐用而稳定的。半导体芯片封装件的方面，由于暴露在外的IC芯片连接焊盘和夹件结构的存在，提供了比以前更高的封装效率以及优良的热性能。对于诸如LCD元器件的应用，这就允许了更小的空间需求，节约了成本并简化了制作程序。此外，在示例性实施例中，半桥电路在引线框架的每一相对表面上的安置，创建了更稳定而坚固的电路。在这种安置下，夹件结构可通过制模材料暴露在封装件的正面和反面两侧上，保证了良好的热性能。
本文所使用的“上”和“下”表面在相对于其上安装有本发明实施例的半导体芯片封装的电路板的相对性语境中使用。这种位置性术语可涉及或不可涉及这种封装件的绝对位置。
上述半导体芯片封装件可在用于电气装配中，该电气装配包括其上安装有封装件的电路板。半导体芯片封装件还可用于系统(如电话、电脑等)中。
“一(a)”、“一(an)”和“该(the)”的任何陈述指的是一个或多个(除非与此相反地具体指出)。本文中所采用的术语和措辞作为描述的术语来使用且并非限制性的，且这些术语和措辞的使用并不排除所示出和描述的特征的等同物，需认识到在所要求的本发明范围内的各种修改均为可能的。
此外，在不脱离本发明范围的情况下，本发明的一个或多个实施例的一个或多个特征可与本发明的其他实施例的一个或多个特征相结合。
发明内容
本概要以简化形式介绍了挑选出的概念，这些概念在下面的具体实施方式中进一步描述。本概要不旨在确定所要求主题的关键特征，也不旨在用于辅助确定所要求主题的范围。
本发明提供一种单芯片，该单芯片具有两个位于同一衬底上的电隔离的MOSFET。一个实施例为常规的具有漏极夹件的垂直MOSFET，且另一实施例为具有直通漏极接触和散热块的垂直MOSFET。每个实施例需要比两个单独封装件的MOSFET所占据的空间更小的空间。每个实施例提供比任一单独的MOSFET更大的芯片。这样，两个实施例的组合的源极到源极电阻低于两个单独的MOSFET。
本发明提供一种封装的半导体器件，包括：引线框架，其具有延伸到外部端子上的源极引线、栅极引线和漏极引线；单个半导体衬底，其具有上表面和下表面以及第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域通过所述衬底相互隔离，且所述衬底具有位于所述衬底的所述下表面上并连接到两个MOSFET上的公共漏极；构件，其用于将所述引线框架的源极外部端子、栅极外部端子和漏极外部端子连接到所述衬底的所述源极、栅极和公共漏极上；金属部件，其耦合到所述衬底上且位于所述衬底的与所述引线框架相对的表面上；以及模塑料，其将所述引线框架、所述衬底和所述金属部件嵌入到绝缘树脂中并将所述引线框架的连接到所述衬底的所述源极、栅极和直通漏极区域上的外部端子暴露在外。
本发明涉及一种封装的半导体器件，包括：引线框架，其具有延伸到外部端子的源极引线、栅极引线和漏极引线；单个半导体衬底，其具有上表面和下表面以及位于所述衬底上的第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域通过所述衬底相互隔离；扩散，其从每个MOSFET的表面延伸到所述公共漏极，以提供位于所述衬底的所述上表面与位于所述衬底的下表面的所述公共漏极的接触；散热块，其固定到所述半导体衬底的所述下表面上；以及模塑料，其将所述引线框架、所述衬底和所述散热块嵌入到绝缘树脂中并将连接到衬底的所述源极、栅极和直通漏极区域上的所述引线框架的外部端子暴露在外。
本发明还涉及一种封装的多衬底半导体器件，包括：引线框架，其具有延伸到外部端子上的源极引线、栅极引线和漏极引线；单个半导体衬底，其具有上表面和下表面以及第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域通过所述衬底相互隔离；漏极夹件，其固定到所述衬底的公共漏极上并具有延伸到所述引线框架的所述漏极引线的一个或多个引线；以及模塑料，其将所述引线框架、所述衬底和所述夹件嵌入到绝缘树脂中并将连接到所述源极、栅极和漏极夹件上的所述引线框架的外部端子暴露在外。
本发明还涉及一种用于封装半导体器件的方法，包括：设置引线框架，所述引线框架具有延伸到外部端子上的源极引线、栅极引线和漏极引线；设置单个半导体衬底，所述单个半导体衬底具有上表面和下表面以及第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域通过所述衬底相互隔离且所述衬底具有位于该衬底的底部上的公共漏极；将所述引线框架的所述源极外部端子、栅极外部端子和漏极外部端子连接到所述衬底的所述源极、栅极和公共漏极上；将金属部件连接到所述衬底上且置于所述衬底的与所述引线框架相对的表面上；以及将所述引线框架、所述衬底和所述金属部件模制到绝缘树脂中并将所述引线框架的连接到所述衬底的所述源极、栅极和直通漏极区域上的外部端子暴露在外。
附图说明
通过结合附图，参照以下详细描述，上述的方面和本发明的许多随之产生的优点将更容易理解，其中：
图1为电池电源管理电路的示意图；
图2A和2B分别为具有公共底部漏极的双MOSFET芯片的平面图和剖面图；
图3A和3B分别为具有直通漏极的双MOSFET芯片的平面图和剖面图；
图4为第一实施例的透视图；
图5A、5B、5C分别为本发明第一实施例的装配透视图；
图6为第二实施例的透视图；以及
图7A、7B、7C分别为本发明第二实施例的装配透视图。
具体实施方式
本发明的实施例提供了一种封装的半导体器件，该半导体器件为包括两个非单一化(non-singulated)N-沟道MOSFET的单芯片。该单芯片具有用于两个MOSFET的公共漏极。单芯片以倒装芯片的方式安装在衬底引线框架上。单芯片上的非单一化的MOSFET允许漏极连接，漏极连接以较小封装外形将芯片面积最大化。具有漏极夹件以及具有直通漏极和散热块的实施例的公共漏极的设计提高了两个MOSFET之间的源极到源极电阻(RSS)，并提高了其热性能。
本发明实施例提供了针对现有技术封装件的一个或多个问题的方案。两个实施例均具有位于单芯片上的两个单独的MOSFET。两个MOSFET为垂直MOSFET，其重掺杂漏极层位于芯片的一个表面上，源极区和栅极区位于芯片的另一表面上。两个实施例均具有比现有技术实施例(其具有单一化器件)更好的热性能。
本发明的第一实施例为公共漏极+夹件的实施例。该实施例具有位于其下表面上的常规漏极接触，且使用漏极夹件来导向(route)从衬底的下表面上的漏极到芯片上侧以及相对的栅极接触之间的连接。公共漏极+夹件的实施例通过提供较低的源极到源极电阻(RSS)提高了小型系统的潜在的电池寿命。通过非单一化芯片的倒装芯片的方式安装允许具有公共漏极的封装件，该公共漏极使得MOSFET之间以及MOSFET和其控制IC之间的连接容易，也降低了小型系统的成本。
本发明的第二实施例为直通漏极实施例+散热块。该第二实施例提供了位于芯片上侧的漏极接触，该芯片上侧还具有栅极接触和源极接触。漏极接触通过深度的重掺杂扩散(diffusion)，耦合至位于芯片的另一表面上的公共的重掺杂漏极层上。
参看图2A和2B，公共漏极双MOSFET芯片20具有MOSFET20.1、20.2，该MOSFET20.1、20.2具有与相应MOSFET相关的源极接触面积23、33和栅极接触面积24、34。这些MOSFET通过具有本征硅或轻掺杂的硅的区域27在芯片上相互隔离。该区域相对较宽且对应于半导体晶片上相邻MOSFET之间的典型空间。MOSFET之间的区域通常由表面扩散覆盖且可以是具有少量掺杂物或无掺杂物的本征硅。该区域27通常被称为通道(street)，且切割刀片(dicingblade)通常将通道切断以将芯片分隔开。但对于双MOSFET芯片20，两个MOSFET20.1、20.2未被分隔开。区域29、39通常为以与源极和漏极相同类型的掺杂物进行轻掺杂的漂移区。公共漏极层30位于双MOSFET芯片20的下表面上。本领域技术人员应理解，每个MOSFET20.1、20.2包括具有通过绝缘栅极相互隔离的表面源极区的单元阵列。源极21、31通常连接到源极接触面积23、33上，且栅极区通常连接到栅极接触面积24、34上。
参看图2B，对芯片20的底部进行重掺杂以形成作为用于两器件21、31的漏极的公共漏极层30。在上表面上，绝缘栅极24、34将源极区21.1、21.2和31.1、31.2相互隔离。源极以与公共漏极相同类型的掺杂物进行重掺杂，且分别形成在以相对方向进行掺杂的主体区域28.1、28.2和38.1、38.2上。当晶体管的一个导通时，载流子垂直地从位于栅极下方的源极穿过漂移区传输到公共漏极。
图3A和3B示出本发明第二实施例的直通漏极双MOSFET器件80。直通漏极实施例80和第一实施例20之间的不同在于深度扩散36，该深度扩散36从衬底上表面上的漏极接触面积延伸穿过本征或轻掺杂区域27以与公共漏极30相接触。扩散36以与源极和漏极相同类型的掺杂物进行重掺杂。这样，图3A、3B的实施例具有位于器件上表面上的源极、栅极和漏极接触且两个MOSFET由包括深度漏极扩散36的无掺杂或轻掺杂区域27分隔开。
图4示出第一实施例的示例，其包括安装在半刻蚀的引线框架40上并由漏极夹件50覆盖的公共漏极双MOSFET20。引线框架40具有顶部，该顶部具有设置在相对的栅极条41、43之间的内部漏极条42和两个源极焊盘44、45，每个源极焊盘分别具有加长的指状部分44.1、45.1。引线框架的底部在图5B中示出，其具有成两对的四个外部源极引线54.1、54.2和55.1、55.2，分别通过连接部分54.3、55.3耦合在一起。两个外部漏极引线51.1、51.2通过横向构件42连接，且外部栅极引线52、53位于漏极引线51.1、51.2的相对两侧。
第一实施例的装配在图5A、5B、5C中示出。对引线框架40进行半刻蚀以提供分别在图5A、5B中示出的上部和下部。公共漏极芯片以倒装芯片的方式安装，其源极和栅极面积相接触并固定到源极焊盘44、45和紧邻栅极条的该栅极条41、43的端部上。夹件50固定到芯片底部上的公共漏极30上。指状部57从该夹件的主体处延伸并终止于向下突出部58。突出部58固定到引线框架40的漏极条42上。
夹件、器件和引线框架模制在绝缘树脂中。源极焊盘外部接触有助于从封装件的底部对器件进行冷却。如果需进一步冷却或双重冷却，则可从夹件上将绝缘树脂的一些或所有移除。
图6、7A、7B和7C示出本发明第二实施例的示例，具有散热块的双沟道直通连接的MOSFET。图7A、7B和7C示出散热块实施例的装配步骤。直通连接的双沟道MOSFET80以倒装芯片的方式安装在引线框架60上，而后将散热块75固定到MOSFET 80暴露的下表面上。N-沟道MOSFET 80以倒装芯片的方式安装在引线框架60上，引线框架60被半刻蚀以将该引线框架分为上部和下部。下部包括连接到位于印刷电路板区域上的源极连接焊盘66、67。存在两对外部源极接触64、65，第一对64具有两个外部接触引线64.1、64.2且第二对65包括外部接触65.1、65.2。下部引线框架的相对侧上，为位于下部引线框架的边缘的相对的端部上的栅极接触61、63和位于外部栅极接触之间的外部直通漏极接触62。上部引线框架70具有：第一对接触条和第二对接触条71、72，其中一对包括加长条71.1和71.2且另一对包括加长条72.1和72.2。每对源极接触条与外部源极焊盘66、67为一整体。器件80以倒装芯片的方式连接到源极条71、72上。上部引线框架还具有上部栅极接触焊盘73.1、73.2和位于两个栅极接触焊盘之间的直通漏极接触焊盘74。漏极接触焊盘74直接连接到漏极扩散上且栅极接触焊盘73.1、73.2直接连接到栅极34、35上。
散热块75直接安装在双MOSFET 80的公共漏极30上。散热块75可包括导热和(可选地)导电材料，例如铜、铝或其合金。该散热块75可具有制作成正方形的主表面。将散热块耦合到芯片表面的导热材料可包括任何适当的材料，包括导热环氧树脂或焊接剂(基于铅或无铅的)。
散热块、器件和引线框架模制在绝缘树脂中。源极焊盘外部接触有助于从封装件的底部对器件进行冷却。如果需进一步冷却或双重冷却，则可从散热块上将绝缘树脂的一些或所有移除。
本发明实施例在用于小型系统(例如，手机)的印刷电路板(其空间非常有限)上占用更小的面积。此外，实施例实现了相同的或比使用两个单独MOSFET的现有技术系统更好的源极到源极电阻(RSS)性能。直通漏极+散热块比公共漏极+夹件占用更小的空间。例如，以具有3.0×3.0mm(9.0mm2)的可比面积的直通漏极+散热块双沟道直通漏极器件，可实现与具有3.3×3.3mm(10.89mm2)外部尺寸的封装件的公共漏极+夹件相同的性能。与双MOSFET和夹件器件相比，双沟道直通漏极器件占用的空间减少了21％，且增大了4％的芯片面积，进而减小了RSS。允许的最大芯片尺寸由源极焊盘到外部引线之间的空间需求(针对8密耳的引线框架需0.15mm)所限制。
表1对具有公共漏极和电源夹件的实施例、具有直通连接的芯片而不具有散热块的实施例和具有直通连接的芯片和散热块的实施例进行比较。不具有散热块的直通芯片具有最高的RSS。然而，增加散热块则将该RSS减小到小于公共漏极+漏极夹件的实施例的RSS。其他测试结果示出，公共漏极和电源夹件的实施例中RSS的改善为芯片面积的函数。随着芯片面积增大，RSS减小。面积的微小增加可使RSS明显减小。
表1
实施例以本领域技术人员所熟知的方式封装在模塑料中。引线框架由本领域技术人员所熟知的薄板或金属、金属合金和金属层构成。本领域技术人员还应理解本发明中示出和描述的器件可模制在绝缘树脂中或放置在陶瓷封装中。
术语“引线框架结构”可指由引线框架衍生出来或与引线框架相同的结构。每个引线框架结构可包括具有引线表面和芯片连接区域的两个或多个引线。引线从芯片连接区域处横向延伸。单引线框架结构可包括栅极引线结构和源极引线结构。
引线框架结构可包括任何适当的材料。示例性引线框架结构的材料包括金属，如铜、铝、金等及其合金。引线框架结构还可包括电镀层，如金、铬、银、钯、镍等的电镀层。引线框架结构还可具有任何适当的厚度，包括小于约1mm的厚度(例如，小于约0.5mm)。
引线框架结构可使用常规的工序进行冲压、刻蚀和/或图案化，以塑造引线或引线框架结构的其他部分。例如，引线框架结构可通过冲压或通过刻蚀连续导电薄片来形成预设的图案。如果通过对引线框架结构进行刻蚀，在刻蚀之前或之后，还可对引线框架结构进行可选地冲压，这样引线框架结构的芯片连接表面相对于引线框架结构的引线的引线表面向下设置。如果使用冲压，引线框架结构可以是由芯片条连接而成的引线框架结构阵列中的许多引线框架结构中的一个。还可对引线框架结构阵列进行切割，以将引线框架结构与其他的引线框架结构分开。该切割的结果使得最终的半导体芯片封装件中的引线框架结构的某些部分(例如，源极引线和栅极引线)彼此间可被电分离和机械分离。因此，引线框架结构可以是连续的金属结构或不连续的金属结构。
在对说明性实施例进行说明和描述的同时，应理解，在不脱离本发明精神和范围的情况下可对其进行各种更改。

Claims (18)

1.一种封装的半导体器件，包括：
引线框架，其具有延伸到外部源极端子、外部栅极端子和外部公共漏极端子上的源极引线、栅极引线和漏极引线，其中，所述外部源极端子位于所述封装的半导体器件的一端，所述外部公共漏极端子和所述外部栅极端子位于所述封装的半导体器件的相对端；
单个半导体衬底，其具有上表面和下表面以及第一垂直MOSFET和第二垂直MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域以及位于所述衬底的所述下表面的公共漏极接触区域，各个所述源极接触区域和栅极接触区域相互隔离，且所述衬底具有位于所述衬底的所述下表面上并连接到两个MOSFET上的公共漏极；
构件，其用于将所述引线框架的源极外部端子、栅极外部端子和漏极外部端子连接到所述衬底的各个所述源极接触区域、栅极接触区域和公共漏极接触区域上；
金属部件，其耦合到所述衬底上且位于所述衬底的与所述引线框架相对的表面上；以及
模塑料，其将所述引线框架、所述衬底和所述金属部件嵌入到绝缘树脂中并将所述引线框架的连接到所述衬底的所述源极、栅极和直通漏极区域上的外部端子暴露在外。
2.根据权利要求1所述的封装的半导体器件，其中，所述模塑料的一部分被去除，以将所述金属部件的相应部分暴露在外。
3.根据权利要求1所述的封装的半导体器件，其中，所述金属部件为散热块，且位于所述衬底的底部的所述公共漏极通过高度掺杂扩散连接到位于所述衬底的所述上表面的漏极接触上。
4.根据权利要求1所述的封装的半导体器件，其中，所述金属部件为夹件，且所述衬底以倒装芯片的方式安装在所述引线框架上，且所述夹件将所述公共漏极连接到一个或多个外部漏极引线上。
5.一种封装的半导体器件，包括：
引线框架，其具有延伸到外部源极端子、外部栅极端子和外部公共漏极端子的源极引线、栅极引线和漏极引线，其中，所述外部源极端子位于所述封装的半导体器件的一端，所述外部公共漏极端子和所述外部栅极端子位于所述封装的半导体器件的相对端；
单个半导体衬底，其具有上表面和下表面以及位于所述衬底上的第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域相互隔离；
公共漏极，其位于所述半导体衬底的所述下表面，所述公共漏极由两个M OSFET共享且从所述半导体衬底的所述下表面向所述上表面延伸；
扩散，其从每个MOSFET的表面延伸到所述公共漏极，以提供位于所述衬底的所述上表面与位于所述衬底的下表面的所述公共漏极的接触；
散热块，其固定到所述半导体衬底的所述下表面上；以及
模塑料，其将所述引线框架、所述衬底和所述散热块嵌入到绝缘树脂中并将连接到衬底的所述源极、栅极和直通漏极区域上的所述引线框架的外部端子暴露在外。
6.根据权利要求5所述的封装的半导体器件，其中，所述模塑料的一部分被去除，以将所述散热块的相应部分暴露在外。
7.根据权利要求5所述的封装的半导体器件，其中，所述引线框架具有位于下部的外部引线和位于上部的内部引线。
8.根据权利要求6所述的封装的半导体器件，其中，所述引线框架具有位于其上表面上的漏极焊盘，用于接触位于所述衬底的所述上表面的所述漏极区域。
9.根据权利要求5所述的封装的半导体器件，其中，所述衬底以倒装芯片的方式安装在所述引线框架上。
10.一种封装的半导体器件，包括：
引线框架，其具有延伸到外部源极端子、外部栅极端子和外部公共漏极端子上的源极引线、栅极引线和漏极引线，其中，所述外部源极端子位于所述封装的半导体器件的一端，所述外部公共漏极端子和所述外部栅极端子位于所述封装的半导体器件的相对端；
单个半导体衬底，其具有上表面和下表面以及第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域相互隔离；
公共漏极，其位于所述半导体衬底的所述下表面，所述公共漏极由两个M OSFET共享且从所述半导体衬底的所述下表面向所述上表面延伸；
漏极夹件，其固定到所述衬底的公共漏极上并具有延伸到所述引线框架的所述漏极引线的一个或多个引线；以及
模塑料，其将所述引线框架、所述衬底和所述夹件嵌入到绝缘树脂中并将连接到所述源极、栅极和漏极夹件上的所述引线框架的外部端子暴露在外。
11.根据权利要求10所述的封装的半导体器件，其中，所述模塑料的一部分被去除，以将所述夹件的相应部分暴露在外。
12.根据权利要求10所述的封装的半导体器件，其中，所述引线框架具有位于下部的外部引线和位于上部的内部引线。
13.根据权利要求12所述的封装的半导体器件，其中，所述引线框架具有位于其上表面的用于接触所述夹件的漏极焊盘。
14.根据权利要求10所述的封装的半导体器件，其中，所述衬底以倒装芯片的方式安装在所述引线框架上。
15.一种用于封装半导体器件的方法，包括：
设置引线框架，所述引线框架具有延伸到外部源极端子、外部栅极端子和外部公共漏极端子上的源极引线、栅极引线和漏极引线，其中，所述外部源极端子位于所述封装的半导体器件的一侧，所述外部公共漏极端子和所述外部栅极端子位于所述封装的半导体器件的相对侧；
设置单个半导体衬底，所述单个半导体衬底具有上表面和下表面以及第一MOSFET和第二MOSFET，每个MOSFET具有位于所述衬底的所述上表面的源极接触区域和栅极接触区域，所述源极接触区域和栅极接触区域相互隔离且所述衬底具有位于该衬底的底部上的公共漏极；
将所述引线框架的所述源极外部端子、栅极外部端子和漏极外部端子连接到所述衬底的所述源极、栅极和公共漏极上；
将金属部件连接到所述衬底上且置于所述衬底的与所述引线框架相对的表面上；以及
设置模塑料，所述模塑料将所述引线框架、所述衬底和所述金属部件模制到绝缘树脂中并将所述引线框架的连接到所述衬底的所述源极、栅极和直通漏极区域上的外部端子暴露在外。
16.根据权利要求15所述的方法，其中，所述模塑料的一部分被去除，以将所述金属部件的相应部分暴露在外。
17.根据权利要求15所述的方法，其中，所述金属部件为散热块，且位于所述衬底的底部的所述公共漏极通过高度掺杂扩散连接到位于所述衬底的所述上表面的漏极接触上。
18.根据权利要求15所述的方法，其中，所述金属部件为夹件，且所述衬底以倒装芯片的方式安装在所述引线框架上，且所述夹件将所述公共漏极连接到一个或多个外部漏极引线上。
CN201310418130.2A 2012-09-13 2013-09-13 用于电池组保护mosfet的公共漏极电源夹件 Active CN103681669B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261700738P 2012-09-13 2012-09-13
US61/700738 2012-09-13
US201361794857P 2013-03-15 2013-03-15
US61/794857 2013-03-15

Publications (2)

Publication Number Publication Date
CN103681669A CN103681669A (zh) 2014-03-26
CN103681669B true CN103681669B (zh) 2016-09-28

Family

ID=50232443

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201320569842.XU Expired - Lifetime CN203589028U (zh) 2012-09-13 2013-09-13 用于电池组保护mosfet的公共漏极电源夹件
CN201310418130.2A Active CN103681669B (zh) 2012-09-13 2013-09-13 用于电池组保护mosfet的公共漏极电源夹件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201320569842.XU Expired - Lifetime CN203589028U (zh) 2012-09-13 2013-09-13 用于电池组保护mosfet的公共漏极电源夹件

Country Status (2)

Country Link
US (1) US9379045B2 (zh)
CN (2) CN203589028U (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203589028U (zh) * 2012-09-13 2014-05-07 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件
CN104992934B (zh) * 2015-05-29 2018-01-09 株洲南车时代电气股份有限公司 功率半导体器件子模组
EP3509131A1 (en) * 2018-01-08 2019-07-10 Samsung SDI Co., Ltd. Switchable battery module
US11798882B2 (en) * 2020-12-28 2023-10-24 Alpha And Omega Semiconductor International Lp Semiconductor package having smart power stage and e-fuse solution

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557100A (zh) * 2007-11-21 2009-10-14 捷敏服务公司 双向、反向阻断电池开关
CN203589028U (zh) * 2012-09-13 2014-05-07 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832060A (ja) * 1994-07-13 1996-02-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3660566B2 (ja) 2000-06-30 2005-06-15 新電元工業株式会社 過電流制限型半導体素子
US20070132073A1 (en) * 2005-12-09 2007-06-14 Tiong Toong T Device and method for assembling a top and bottom exposed packaged semiconductor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101557100A (zh) * 2007-11-21 2009-10-14 捷敏服务公司 双向、反向阻断电池开关
CN203589028U (zh) * 2012-09-13 2014-05-07 快捷半导体(苏州)有限公司 用于电池组保护mosfet的公共漏极电源夹件

Also Published As

Publication number Publication date
US9379045B2 (en) 2016-06-28
CN103681669A (zh) 2014-03-26
US20140070392A1 (en) 2014-03-13
CN203589028U (zh) 2014-05-07

Similar Documents

Publication Publication Date Title
TWI552310B (zh) Semiconductor device
TWI591802B (zh) 半導體裝置及其製造方法
US9087829B2 (en) Semiconductor arrangement
US10249759B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors
CN102881589B (zh) 一种压接式igbt模块的制作方法及压接式igbt模块
US9881856B1 (en) Molded intelligent power module
US8421087B2 (en) Semiconductor module including a switch and non-central diode
US11335627B2 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
CN203596346U (zh) 多芯片无引线组件
CN103681669B (zh) 用于电池组保护mosfet的公共漏极电源夹件
CN111937126A (zh) 半导体装置
US9590622B1 (en) Semiconductor module
CN116130477B (zh) 智能功率模块和具有其的电子设备
US8669614B2 (en) Monolithic metal oxide semiconductor field effect transistor-Schottky diode device
US8963303B2 (en) Power electronic device
US20220084915A1 (en) Semiconductor Package, Semiconductor Module and Methods for Manufacturing a Semiconductor Package and a Semiconductor Module
US8169019B2 (en) Metal-oxide-semiconductor chip and fabrication method thereof
CN116190369B (zh) 智能功率模块和具有其的电子设备
US20230260861A1 (en) Semiconductor packages with increased power handling
EP2228844B1 (en) Light emitting apparatus, and method for manufacturing the same, and lighting system with the light emitting apparatus
US20200258851A1 (en) Electronic module
CN219811493U (zh) 功率器件封装结构
JP2007048991A (ja) 電子デバイス
CN115206919A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant