JP2011258867A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2011258867A
JP2011258867A JP2010133868A JP2010133868A JP2011258867A JP 2011258867 A JP2011258867 A JP 2011258867A JP 2010133868 A JP2010133868 A JP 2010133868A JP 2010133868 A JP2010133868 A JP 2010133868A JP 2011258867 A JP2011258867 A JP 2011258867A
Authority
JP
Japan
Prior art keywords
mode setting
land
semiconductor device
wiring
conductive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010133868A
Other languages
English (en)
Inventor
Shinji Wakisaka
伸治 脇坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2010133868A priority Critical patent/JP2011258867A/ja
Priority to US13/152,620 priority patent/US20110304043A1/en
Priority to TW100120075A priority patent/TW201218328A/zh
Priority to CN2011101647072A priority patent/CN102280426A/zh
Priority to BRPI1103208-1A2A priority patent/BRPI1103208A2/pt
Priority to RU2011123947/08A priority patent/RU2011123947A/ru
Publication of JP2011258867A publication Critical patent/JP2011258867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】導電パターンの配線設計をし直さずとも、異なるモードの半導体装置を容易に作り分けられるようにする。
【解決手段】モード設定第一電極２４ｄと接地電圧用電極２４ｂとが設けられた半導体チップ１をマザーベース板６１上に搭載し、半導体チップ１を封止層４３で覆う。接地電圧用ビアホール４４ｂを封止層４３に形成する。モード設定第一ビアホール４４ｄを封止層４３に形成するか、又はモード設定ビアホールを形成しない。モード設定導電パターン４６ｂを封止層４３の表側面に形成して、モード設定導電パターン４６ｂを接地電圧用埋込導体４５ｂによって接地電圧用電極２４ｂに導通させる。モード設定第一ビアホール４４ｄを形成した場合には、モード設定第一ビアホール４４ｄ内のモード設定第一埋込導体４５ｄによってモード設定第一電極２４ｄをモード設定導電パターン４６ｂに導通させる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
特許文献１に記載の半導体装置は、ビルドアップ法によって積層された絶縁膜の層間に半導体チップ（５、１６）を埋め込んだものである。ビルドアップ法は、絶縁膜の成膜、ビアの形成、導電パターンの形成等を繰り返すことによって多層構造を作成する方法である。半導体チップ（５）に複数の端子（５ｃ）が設けられており、これら端子（５ｃ）が配線等を介してバンプに接続されている。
ところで、同じ半導体チップを用いて、機能・用途・様式・形式等のモードが異なる半導体装置の姉妹品を製造することがある。
半導体チップに設けられた何れかの端子がモード設定の端子であるとすると、半導体チップのモードは、例えば、モード設定端子が接地電圧設定状態である場合と、モード設定端子がノンコネクト状態（電気的にフローティング状態）である場合とで異なるように設定されている。このような設定では、モードの異なる半導体装置の姉妹品を作り分ける場合、モード設定端子からバンプまでの配線を断線状態とするか、それとも導通状態とするかによって行う。例えば、半導体装置の製造の際に、モード設定端子とバンプとの間の配線を形成しなければ、モード設定端子とバンプとの間で断線状態とすることができる。一方、モード設定端子とバンプとの間の配線を形成すれば、モード設定端子からバンプまでの配線を導通状態とすることができる。
特開２００８−４７７３４号公報
モードの異なる半導体装置の姉妹品を作り分ける場合、モードごとに配線パターンの設計をする必要がある。そのため、新規なモードの半導体装置を得るためには、配線パターンの設計をしなおす必要がある。例えば、モードごとに導電パターン形成用のマスクやレクチルも作り替えたりしなければならない。
そこで、本発明が解決しようとする課題は、容易に異なるモードの半導体装置を作り分けられるようにすることである。
以上の課題を解決するために、本発明に係る半導体装置は、
複数のモード設定端子と、前記複数のモード設定端子にそれぞれ接続された複数のモード設定配線と、を有する半導体チップと、
前記半導体チップ上を覆うとともに、前記複数のモード設定配線のうちの一方のモード設定配線のランドに対応する部位にモード設定ビアホールが形成されることなしに、他方のモード設定配線のランドに対応する部位にモード設定ビアホールが形成された封止層と、
前記モード設定ビアホール内に設けられたモード設定埋込導体と、
前記モード設定埋込導体に接続され、且つ前記一方のモード設定配線に対応する部位の前記封止層上に設けられたモード設定導電パターンと、
を備えることを特徴とする。
好ましくは、前記一方のモード設定配線、及び前記一方のモード設定配線に接続された前記モード設定端子は、ノンコネクト状態であり、前記他方のモード設定配線、及び前記他方のモード設定配線に接続された前記モード設定端子は、前記モード設定埋込導体及び前記モード設定導電パターンを介して所定電圧設定状態である。
好ましくは、前記所定電圧は、接地電圧、及び接地電圧と異なる電源電圧のいずれか一方である。
好ましくは、前記モード設定導電パターンは、接地電圧用導電パターン及び電源電圧用導電パターンのいずれか一方である。
好ましくは、前記モード設定導電パターンは、バンプに接続され、前記バンプを介して前記所定電圧が印加されている。
好ましくは、前記一方のモード設定配線のランドと、前記一方のモード設定配線のランドに対応する前記モード設定導電パターンとの間に複数のモード設定電極の一方及び前記封止層が介在し、前記他方のモード設定配線のランドと、前記他方のモード設定配線のランドに対応する前記モード設定埋込導体との間に前記複数のモード設定電極の他方が介在する。
好ましくは、前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、前記封止層は、前記複数の配線のランドにそれぞれ対応する部位に複数のビアホールを有し、前記複数のビアホール内にはそれぞれ複数の埋込導体が形成され、前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンが設けられている。
好ましくは、前記モード設定ビアホール及び前記モード設定埋込導体は、前記モード設定導電パターンのランドと前記導電パターンのランドとの間、又は前記複数の導電パターンのランド間に配置されている。
好ましくは、前記モードは、前記半導体チップのパワーオンリセット後の初期クロック設定、メモリバス幅設定、データアライメント設定、前記半導体チップの動作モード設定の何れかを含む。
本発明に係る半導体装置の製造方法は、
複数のモード設定端子と、前記複数のモード設定端子にそれぞれ接続された複数のモード設定配線と、を有する半導体チップ上に封止層を形成し、
前記複数のモード設定配線のうちの一方のモード設定配線のランドに対応する部位の前記封止層にモード設定ビアホールを形成せずに、他方のモード設定配線のランドに対応する部位の前記封止層にモード設定ビアホールを形成し、
前記モード設定ビアホール内にモード設定埋込導体を形成し、
前記モード設定埋込導体に接続され、且つ前記一方のモード設定配線に対応する部位の前記封止層上に設けられたモード設定導電パターンを形成することを特徴とする。
好ましくは、前記他方のモード設定配線のランドに対応する部位の前記封止層にレーザー光を照射して前記モード設定ビアホールを形成することを特徴とする。
好ましくは、前記一方のモード設定配線及び前記一方のモード設定配線に接続された前記モード設定端子は、ノンコネクト状態であり、前記他方のモード設定配線及び前記他方のモード設定配線に接続された前記モード設定端子は、前記モード設定埋込導体及び前記モード設定導電パターンを介して所定電圧設定状態である。
好ましくは、前記所定電圧は、接地電圧、及び接地電圧と異なる電源電圧のいずれか一方である。
好ましくは、前記モード設定導電パターンは、接地電圧用導電パターン及び電源電圧用導電パターンのいずれか一方である。
好ましくは、前記半導体チップは、前記一方のモード設定配線のランド上に複数のモード設定電極の一方が形成されるとともに、前記他方のモード設定配線のランド上に複数のモード設定電極の他方が形成されており、前記封止層を形成する工程は、前記複数のモード設定電極の一方上及び前記複数のモード設定電極の他方上に前記封止層を形成する工程である。
好ましくは、前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有しており、前記複数の配線のランドにそれぞれ対応する部位の前記封止層にそれぞれ複数のビアホールを形成し、前記複数のビアホール内にそれぞれ複数の埋込導体を形成し、前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンを形成する。
好ましくは、前記モード設定導電パターンにバンプを接続し、前記バンプを介して前記所定電圧が印加されている。
好ましくは、前記モード設定ビアホール及び前記モード設定埋込導体は、前記モード設定導電パターンと前記導電パターンのランドとの間、又は前記複数の導電パターンのランド間に配置されている。
本発明に係る半導体装置は、
モード設定端子と、少なくとも第一ランド及び第二ランドを有し、且つ前記モード設定端子に接続されたモード設定配線と、を備える半導体チップと、
前記半導体チップ上を覆うとともに、前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位にモード設定ビアホールが形成されることなしに、前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位にモード設定ビアホールが形成されている封止層と、
前記モード設定ビアホール内に設けられたモード設定埋込導体と、
前記封止層上に設けられた複数のモード設定導電パターンと、
を備え、
前記複数のモード設定導電パターンの一方は前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位の前記封止層上に設けられ、前記複数のモード設定導電パターンの他方は前記モード設定埋込導体に接続されていることを特徴とする。
好ましくは、前記複数のモード設定導電パターンの前記一方は、第一所定電圧、及び前記第一所定電圧と異なる第二所定電圧の一方が印加されており、前記複数のモード設定導電パターンの前記他方は、前記第一所定電圧及び前記第二所定電圧の他方が印加されており、前記モード設定端子は、前記モード設定配線、前記第一ランド及び前記第二ランドの前記他方、前記モード設定埋込導体、前記複数のモード設定導電パターンの前記他方を介して前記第一所定電圧及び前記第二所定電圧の他方が印加されている。
好ましくは、請求項２０記載の半導体装置において、前記第一所定電圧は接地電圧であり、前記第二所定電圧は接地電圧と異なる電源電圧である。
好ましくは、前記モード設定配線の前記第一ランド及び前記第二ランドの前記一方と、前記複数のモード設定導電パターンの前記一方との間に複数のモード設定電極の一方及び前記封止層が介在し、前記モード設定配線の前記第一ランド及び前記第二ランドの前記他方と、前記モード設定埋込導体との間に前記複数のモード設定電極の他方が介在する。
好ましくは、前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、前記封止層は、前記複数の配線のランドにそれぞれ対応する部位にそれぞれ複数のビアホールを有し、前記複数のビアホール内にはそれぞれ複数の埋込導体が形成され、前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンが設けられている。
好ましくは、前記モード設定導電パターンは、バンプに接続され、前記バンプを介して前記第一所定電圧及び前記第二所定電圧の他方が印加されている。
好ましくは、前記モードは、前記半導体チップのパワーオンリセット後の初期クロック設定、メモリバス幅設定、データアライメント設定、前記半導体チップの動作モード設定の何れかを含む。
本発明に係る半導体装置の製造方法は、
モード設定端子と、少なくとも第一ランド及び第二ランドを有し、且つ前記モード設定端子に接続されたモード設定配線と、を備える半導体チップ上に封止層を形成し、
前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位にモード設定ビアホールが形成することなしに、前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位にモード設定ビアホールを形成し、
前記モード設定ビアホール内にモード設定埋込導体を形成し、
前記封止層上に設けられた複数のモード設定導電パターンを形成し、
前記複数のモード設定導電パターンの一方は前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位の前記封止層上に設けられ、前記複数のモード設定導電パターンの他方は前記モード設定埋込導体に接続されていることを特徴とする。
好ましくは、前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位の前記封止層にレーザー光を照射して前記モード設定ビアホールを形成する。
好ましくは、前記複数のモード設定導電パターンの前記一方は、第一所定電圧、及び前記第一所定電圧と異なる第二所定電圧の一方が印加されるための導電パターンであり、前記複数のモード設定導電パターンの前記他方は、前記第一所定電圧及び前記第二所定電圧の他方が印加されるための導電パターンである。
好ましくは、前記第一所定電圧は接地電圧であり、前記第二所定電圧は接地電圧と異なる電源電圧である。
好ましくは、前記モード設定配線の前記第一ランド及び前記第二ランドの前記一方上に、前記複数のモード設定電極の一方を形成するとともに、前記モード設定配線の前記第一ランド及び前記第二ランドの前記他方上に前記複数のモード設定電極の他方を形成し、前記複数のモード設定電極の前記一方上には前記封止層が覆われ、前記複数のモード設定電極の前記他方上の前記封止層には、前記モード設定ビアホール及び前記モード設定埋込導体が形成されている。
好ましくは、前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、前記複数の配線のランドにそれぞれ対応する部位の前記封止層に複数のビアホールを形成し、前記複数のビアホール内にそれぞれ複数の埋込導体を形成し、前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンを形成する。
好ましくは、前記モード設定導電パターンに、前記第一所定電圧及び前記第二所定電圧の他方を印加するためのバンプを接続する。
本発明によれば、配線設計をし直さずとも、異なるモードの半導体装置を容易に作り分けられるようにする。
本発明の第１の実施の形態に係る半導体装置を示した断面図。 同実施形態に係る半導体チップを示した断面図。 同実施形態に係る半導体チップの配線パターンを示した平面図。 同実施形態に係る半導体装置の配線パターンを示した平面図。 図４に示されたＡ部の第一例を示した拡大図。 図４に示されたＡ部の第二例を示した拡大図。 図４に示されたＡ部の第三例を示した拡大図。 図４に示されたＡ部の第四例を示した拡大図。 図４に示されたＡ部の第五例を示した拡大図。 図４に示されたＡ部の第六例を示した拡大図。 図４に示されたＡ部の第七例を示した拡大図。 同実施形態に係る半導体装置を製造する方法の一工程における断面図。 図１２に続く工程における断面図。 図１３に続く工程における断面図。 図１４に続く工程における断面図。 図１５に続く工程における断面図。 図１６に続く工程における断面図。 図１７に続く工程における断面図。 図１８に続く工程における断面図。 図１９に続く工程における断面図。 本発明の第２の実施の形態に係る半導体チップの配線パターンを示した平面図。 同実施形態に係る半導体装置の配線パターンを示した平面図。 図２２に示されたＢ部の第一例を示した拡大図。 図２２に示されたＢ部の第二例を示した拡大図。 図２２に示されたＢ部の第三例を示した拡大図。 図２２に示されたＢ部の第四例を示した拡大図。 図２２に示されたＢ部の第五例を示した拡大図。 図２２に示されたＢ部の第六例を示した拡大図。 図２２に示されたＢ部の第七例を示した拡大図。 図２２に示されたＢ部の第八例を示した拡大図。 変形例１に係る半導体装置を示した断面図。 同変形例１に係る半導体チップを示した断面図。 変形例２に係る半導体装置を示した断面図。 同変形例２に係る半導体チップを示した断面図。 変形例３に係る半導体装置を示した断面図。 同変形例３に係る半導体チップを示した断面図。
以下に、本発明を実施するための形態について、図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、本発明の範囲を以下の実施形態及び図示例に限定するものではない。
〔第１の実施の形態〕
（１）半導体装置の構成
図１は、半導体装置４０を示した概略断面図である。図１に示すように、この半導体装置４０は、シリコンウェハをカットしたダイを含む半導体チップ１を埋め込んだものである。
図２は、埋め込む前の半導体チップ１を示した断面図である。この半導体チップ１は、チップサイズにパッケージしたもの（いわゆる、ＣＳＰ：Chip Size Package）である。半導体チップ１は、半導体基板１１、端子１５、パッシベーション膜１６、絶縁膜１８、配線２０、柱状の電極２４及び保護層２５等を備える。なお、図１に示された断面図では、端子１５、配線２０、電極２４の数がそれぞれ２であるが、端子１５、配線２０、電極２４の数はいくつでもよい。
半導体基板１１は、シリコンといった半導体材料等からなる。半導体基板１１は、その主面１２側の表層に集積回路領域１４を有する。集積回路領域１４には、トランジスタ等の集積回路が形成されている。半導体基板１１の主面（端子１５が設けられている面）１２が、パッシベーション膜１６によって被覆されている。パッシベーション膜１６は、酸化シリコンや窒化シリコン等の絶縁性材料を含有する。パッシベーション膜１６が、絶縁膜１８によって被覆されている。絶縁膜１８は、エポキシ系樹脂、ポリイミド系樹脂その他の樹脂を含有する。例えば、絶縁膜１８には、ポリイミド（ＰＩ）、ポリベンゾオキサゾール（ＰＢＯ）、エポキシ系、フェノール系、シリコン系等のプラスチック材料又はこれらの複合材料等を用いることができる。端子１５は、信号や所定の電圧等を半導体基板１１内の回路に入力或いは出力するための端子である。
パッシベーション膜１６のうち端子１５に重なる位置には、開口１７が形成されている。絶縁膜１８のうち端子１５に重なる位置には、開口１９が形成されている。端子１５が開口１７，１９内に位置しており、端子１５の一部又は全体がパッシベーション膜１６及び絶縁膜１８によって覆われていない。なお、絶縁膜１８が形成されていなくてもよい。
配線２０が絶縁膜１８上（絶縁膜１８がない場合には、パッシベーション膜１６上）に形成されている。配線２０は下地２１及び導体層２２を有し、下地２１が絶縁膜１８上に形成され、導体層２２が下地２１上に形成されている。下地２１は、メッキシードとなるシード層を所定の形状にパターニングしたものである。下地２１の一部が端子１５上に積層され、下地２１が開口１７，１９を介して端子１５に接続されている。下地２１は、導体からなる。例えば、下地２１は、銅（Ｃｕ）の薄膜、チタン（Ｔｉ）の薄膜、チタンに銅を積層した薄膜その他の金属薄膜である。導体層２２は、銅メッキその他の金属メッキからなる。平面視して、導体層２２が所定の形状にパターニングされており、導体層２２の平面形状と下地２１の平面形状がほぼ同じである。導体層２２は、下地２１よりも厚い。なお、配線２０が、下地２１、導体層２２の積層体でなくてもよい。例えば、配線２０は、導体の単層であってもよいし、更に二層よりも多くの導体層を積層したものでもよい。
配線２０の一部がランド２３となっている。ランド２３上には、電極２４が形成されている。電極２４は、柱状に形成されたポスト電極であり、高さが５０μｍ〜１５０μｍ程度が好ましい。電極２４は、銅その他の金属からなる。電極２４の高さ（厚さ）は、導体層２２の厚さよりも大きい。電極２４は、後述する封止層４３にビアホール４４を形成する際のレーザー光６７の衝撃から配線２０を保護する作用を有している。電極２４は、また、後述するバンプ５１が外部の回路基板に接続された状態で、半導体装置４０と回路基板との間の熱膨張係数の違いによる半導体装置４０と回路基板との間で生じる応力を緩和することができるので、半導体装置４０と回路基板との間の接続箇所の分離を抑制できる。
保護層２５が絶縁膜１８上に形成され、配線２０が保護層２５によって覆われている。電極２４の頭頂面が保護層２５によって覆われていないが、電極２４の周面が保護層２５によって覆われて保護されている。保護層２５の表側面が、電極２４の頭頂面と面一に設けられているか、又は、電極２４の頭頂面よりも僅かに高い位置にある。保護層２５は、集積回路領域１４が光センサ等の受光素子を含まない場合において、集積回路領域１４に外部からの光が入射されないよう、遮光性であることが好ましい。
保護層２５は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂を含有し、好ましくは、絶縁性樹脂（エポキシ系樹脂、ポリイミド系樹脂等）にフィラー（例えば、ガラスフィラー）を配合した繊維強化樹脂からなる。
図１に示すように、半導体装置４０は、半導体チップ１に加えて、ベース板４１、封止層４３、埋込導体４５、導電パターン４６、オーバーコート層４８，４９及びバンプ５１等を備える。
ベース板４１は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）、その他の繊維強化樹脂の少なくともいずれかを含んでいる。
ベース板４１の表側面に半導体チップ１が搭載され、ベース板４１の裏側面にオーバーコート層４８が形成されている。オーバーコート層４８は、樹脂材料からなるソルダーレジストである。
半導体チップ１の半導体基板１１の主面１２と反対側の裏側面１３がベース板４１の表側面に向いた状態で、半導体基板１１とベース板４１が、間に介在する接着剤層４２によって接着されている。
半導体チップ１の周囲であってベース板４１上並びにビアホール４４を除く半導体チップ１上には、封止層４３が形成されている。封止層４３によって半導体チップ１の全体が覆われ、半導体基板１１、パッシベーション膜１６、絶縁膜１８及び保護層２５の積層体の側面が封止層４３によって保護されている。また、電極２４の表側面の一部及び保護層２５の表側面が封止層４３によって保護されている。
封止層４３は、ガラス繊維強化エポキシ樹脂（ガラス布エポキシ樹脂を含む。）、カーボン繊維強化エポキシ樹脂（カーボン布エポキシ樹脂を含む。）、ガラス繊維強化ポリイミド樹脂（ガラス布ポリイミド樹脂を含む。）、カーボン繊維強化ポリイミド樹脂（カーボン布ポリイミド樹脂を含む。）その他の繊維強化樹脂の少なくともいずれかを含んでいる。
封止層４３には、ビアホール４４が形成されている。ビアホール４４の位置は電極２４の上であり、ビアホール４４が電極２４に重なっている。埋込導体４５がビアホール４４内に埋め込まれており、埋込導体４５と電極２４が導通している。
封止層４３上には、導電パターン４６が形成されている。導電パターン４６は、銅（Ｃｕ）の膜、チタン（Ｔｉ）の膜、チタンに銅を積層した膜、その他の導電膜の少なくともいずれかを含んでいる。平面視して、導電パターン４６が所定の形状にパターニングされている。導電パターン４６の一部が埋込導体４５の表側面に重なり、導電パターン４６が埋込導体４５に導通している。導電パターン４６の一部がランド４７となっている。
オーバーコート層４９がランド４７を除く導電パターン４６及び封止層４３上に形成され、導電パターン４６がオーバーコート層４９によって覆われている。オーバーコート層４９は、樹脂材料からなるソルダーレジストである。オーバーコート層４９のうち導電パターン４６のランド４７に重なる位置には、開口部５０が形成されている。ランド４７が開口部５０内に位置しており、ランド４７がオーバーコート層４９によって覆われていない。バンプ５１が、開口部５０内でランド４７上に形成されている。バンプ５１は、半田ボールでもよく、さらに表面に金がコートされていてもよい。端子１５は、配線２０、電極２４、埋込導体４５、導電パターン４６を介してバンプ５１と導通している。なお、絶縁膜の形成、絶縁膜の穴開け、導電パターンの形成を繰り返すこと（ビルドアップ法）によって、複数の絶縁膜が封止層４３とオーバーコート層４９との間に積層されて、導電パターン４６がそれらの絶縁膜の層間に形成されていてもよい。
図３を参照して、半導体チップ１に設けられた端子１５、配線２０、ランド２３、電極２４の種類について説明する。図３は、半導体チップ１の平面図である。図３では、図面を見やすくするため、保護層２５の図示を省略する。
端子１５は、信号用端子１５ａと、接地電圧用端子１５ｂと、電源電圧用端子１５ｃと、モード設定第一端子１５ｄ、モード設定第二端子１５ｅ、モード設定第三端子１５ｆとに分類される。端子１５ａ〜１５ｆは、半導体基板１１の主面１２の周縁に沿って配列されている。
信号用端子１５ａは、半導体チップ１が動作する際に信号が入力或いは出力される端子である。
接地電圧用端子１５ｂは、接地電圧に設定される端子である。
電源電圧用端子１５ｃは、所定の正電圧や負電圧に設定された電源電圧が入力される端子である。
モード設定端子１５ｄ〜１５ｆは、半導体チップ１の機能・用途・様式・形式等のモードを決めるためのものである。例えばモード設定端子１５ｄ〜１５ｆが接地電圧等の所定電圧が供給されている所定電圧設定状態の半導体チップ１のモードは、モード設定端子１５ｄ〜１５ｆがノンコネクト（Non Connect）状態の半導体チップ１のモードと異なる。ノンコネクト状態とは、電圧源と導通されていないために、電気的にフローティングになった状態をいう。以下の例１〜４のように、モード設定端子１５ｄ〜１５ｆがそれぞれ所定電圧設定状態であるか、それともノンコネクト状態であるかの組合せに応じて、半導体チップ１のモードが決定される。
［例１］
モード設定端子１５ｄ〜１５ｆは、半導体チップ１のパワーオンリセット後の初期クロックを設定するものである。モード設定端子１５ｄ〜１５ｆの所定電圧設定状態・ノンコネクト状態の組合せによって、半導体チップ１のパワーオンリセット後の初期クロック設定の関係が決定される。
［例２］
モード設定端子１５ｄ〜１５ｆは、メモリバス幅を設定するものである。モード設定端子１５ｄ〜１５ｆが所定電圧設定状態である場合のメモリバス幅（例えば、３２ビット）は、モード設定端子１５ｄ〜１５ｆがノンコネクト状態である場合のメモリバス幅（例えば、６４ビット）と異なる。
［例３］
モード設定端子１５ｄ〜１５ｆは、データアライメントを設定するものである。モード設定端子１５ｄ〜１５ｆが所定電圧設定状態である場合のデータアライメント（例えば、ビッグエンディアン）は、モード設定端子１５ｄ〜１５ｆがノンコネクト状態である場合のデータアライメント（例えば、リトルエンディアン）と異なる。
［例４］
モード設定端子１５ｄ〜１５ｆは、半導体チップ１の動作モードを設定するものである。モード設定端子１５ｄ〜１５ｆが所定電圧設定状態である場合の動作モード（例えば、出荷前のテストモード）は、モード設定端子１５ｄ〜１５ｆがノンコネクト状態である場合の動作モード（通常動作モード）と異なる。
モード設定端子１５ｄ〜１５ｆによって設定されるモードは、上記例１〜４に限るものではない。モード設定端子１５ｄ〜１５ｆによって設定されるモードは、上記例１〜４の組合せでもよい。また、合計３つのモード設定端子１５ｄ〜１５ｆが設けられているが、モード設定端子の数は４以上であってもよいし、１又は２であってもよい。
配線２０は、信号用配線２０ａと、接地電圧用配線２０ｂと、電源電圧用配線２０ｃと、モード設定第一配線２０ｄ、モード設定第二配線２０ｅ、モード設定第三配線２０ｆとに分類される。信号用配線２０ａ、接地電圧用配線２０ｂ、電源電圧用配線２０ｃ、モード設定配線２０ｄ〜２０ｆは、信号用端子１５ａ、接地電圧用端子１５ｂ、電源電圧用端子１５ｃ、モード設定端子１５ｄ〜１５ｆにそれぞれ接続されている。ここで、一本の信号用配線２０ａにつき一つの信号用端子１５ａが接続されている。一本の接地電圧用配線２０ｂにつき二つの接地電圧用端子１５ｂ，１５ｂが接続されている。一本の電源電圧用配線２０ｃにつき一つの電源電圧用端子１５ｃが接続されている。
ランド２３は、信号用ランド２３ａと、接地電圧用第一ランド２３ｂと、電源電圧用第一ランド２３ｃと、モード設定第一配線ランド２３ｄ、モード設定第二配線ランド２３ｅ、モード設定第三配線ランド２３ｆとに分類される。信号用ランド２３ａと、接地電圧用第一ランド２３ｂと、電源電圧用第一ランド２３ｃと、モード設定配線ランド２３ｄ〜２３ｆは、信号用配線２０ａ、接地電圧用配線２０ｂ、電源電圧用配線２０ｃ、モード設定配線２０ｄ〜２０ｆにそれぞれ設けられている。
電極２４は、信号用電極２４ａと、接地電圧用電極２４ｂと、電源電圧用電極２４ｃと、モード設定第一電極２４ｄ、モード設定第二電極２４ｅ、モード設定第三電極２４ｆとに分類される。信号用電極２４ａ、接地電圧用電極２４ｂ、電源電圧用電極２４ｃ、モード設定電極２４ｄ〜２４ｆは、信号用ランド２３ａ、接地電圧用第一ランド２３ｂ、電源電圧用第一ランド２３ｃ、モード設定配線ランド２３ｄ〜２３ｆ上にそれぞれ形成されることによって相互に導通している。
本実施形態では、接地電圧用電極２４ｂや電源電圧用電極２４ｃが所定電圧用電極である。
図４〜図１１を参照して、半導体装置４０に設けられたビアホール４４、埋込導体４５、導電パターン４６、ランド４７の種類について説明する。図４は、半導体装置４０の平面図である。図５〜図１１は、図４に示されたＡ部を拡大して示した平面図である。図５〜図１１は、半導体チップ１のモード別に示したものであり、図５〜図１１のそれぞれで半導体チップ１のモードが異なる。また、図４〜図１１では、図面を見やすくするため、オーバーコート層４９及びバンプ５１の図示を省略する。
導電パターン４６は、信号用導電パターン４６ａと、接地電圧用導電パターンであるモード設定導電パターン４６ｂと、所定電圧導電パターン４６ｃとに分類される。導電パターン４６の一部或いは全部であるランド４７は、信号用ランド４７ａと、接地電圧用第二ランド４７ｂと、ランドを兼ねた所定電圧導電パターン４６ｃとに分類される。なお、ランドを兼ねた電源電圧用導電パターンである所定電圧導電パターン４６ｃは、他の導電パターン４６のように線状部分がないが、電源電圧用埋込導体４５ｃに接続する電源電圧用導電パターンとしても機能している。信号用導電パターン４６ａの線幅は信号用ランド４７ａの直径より短く、モード設定導電パターン４６ｂの線幅は接地電圧用第二ランド４７ｂの直径より短いため、導電パターン４６の微細な引き回しレイアウトが容易であり、且つランド４７のバンプ５１との接触面積が広く良好に接続することができる。
本実施形態では、モード設定導電パターン４６ｂがモード設定導電パターンである。
図４に示すように、信号用ランド４７ａが封止層４３の表側面の周縁に沿って配列されている。信号用ランド４７ａは端子１５よりも面積が大きく、また導電パターン４６のレイアウトの都合上、半導体チップ１の上方に位置するよりも、半導体チップ１の外側の上方に位置することが好ましい。複数本の信号用導電パターン４６ａが例えば放射状に設けられており、一本の信号用導電パターン４６ａにつき一つの信号用ランド４７ａが信号用導電パターン４６ａの周方向外側端部に設けられている。また、一本の信号用導電パターン４６ａにつき一つの信号用電極２４ａが信号用導電パターン４６ａの周方向内側端部の下に配置されている。
信号用ランド４７ａの配列の内側には、接地電圧用第二ランド４７ｂと所定電圧導電パターン４６ｃが交互に周方向に配列されている。接地電圧用第二ランド４７ｂが接地電圧用電極２４ｂの上に位置し、所定電圧導電パターン４６ｃが電源電圧用電極２４ｃの上に位置している。
モード設定導電パターン４６ｂが所定の形状（図４参照）に形成されており、全ての接地電圧用第二ランド４７ｂが１つのモード設定導電パターン４６ｂに導通している。また、モード設定導電パターン４６ｂは、モード設定電極２４ｄ〜２４ｆの上方を横切っている。
ビアホール４４は、信号用ビアホール４４ａと、接地電圧用ビアホール４４ｂと、電源電圧用ビアホール４４ｃと、モード設定第一ビアホール４４ｄと、モード設定第二ビアホール４４ｅと、モード設定第三ビアホール４４ｆ（図５〜図１１参照）とに分類される。埋込導体４５は、信号用埋込導体４５ａと、接地電圧用埋込導体４５ｂと、電源電圧用埋込導体４５ｃと、モード設定第一埋込導体４５ｄ、モード設定第二埋込導体４５ｅと、モード設定第三埋込導体４５ｆ（図５〜図１１参照）とに分類される。
本実施形態では、接地電圧用ビアホール４４ｂが所定電圧用ビアホールであり、接地電圧用埋込導体４５ｂが所定電圧用埋込導体である。
各信号用埋込導体４５ａは、下端部で各信号用電極２４ａに接続され、上端部で各信号用導電パターン４６ａに接続されている。各接地電圧用埋込導体４５ｂは、下端部で各接地電圧用電極２４ｂに接続され、上端部で各接地電圧用第二ランド４７ｂに接続されている。各電源電圧用埋込導体４５ｃは下端部で各電源電圧用電極２４ｃに接続され、上端部で各所定電圧導電パターン４６ｃが接続されている。
モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄがともにモード設定第一電極２４ｄ上に有る場合（図７、図９、図１１参照）と、無い場合（図５、図６、図８、図１０参照）とがある。モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅがともにモード設定第二電極２４ｅ上に有る場合（図８、図１０、図１１参照）と、無い場合（図５、図６、図７、図９参照）とがある。モード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆがともにモード設定第三電極２４ｆ上に有る場合（図６、図９、図１０参照）と、無い場合（図５、図７、図８、図１１参照）とがある。
［Ａ］モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄがモード設定第一電極２４ｄ上に有る場合（図７、図９、図１１）
モード設定導電パターン４６ｂがモード設定第一埋込導体４５ｄに接続され、モード設定第一埋込導体４５ｄがモード設定第一電極２４ｄに接続されている。そのため、モード設定第一埋込導体４５ｄ、モード設定第一電極２４ｄ、モード設定第一配線２０ｄ及びモード設定第一端子１５ｄが所定電圧設定状態となっている。
［Ｂ］モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄがモード設定第一電極２４ｄ上に無い場合（図５、図６、図８、図１０）
モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄが無いから、モード設定導電パターン４６ｂとモード設定第一電極２４ｄとが絶縁されている。そのため、モード設定第一電極２４ｄ、モード設定第一配線２０ｄ及びモード設定第一端子１５ｄがノンコネクト状態（電気的なフローティング状態）となっている。
［Ｃ］モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅがモード設定第二電極２４ｅ上に有る場合（図８、図１０、図１１）
モード設定導電パターン４６ｂがモード設定第二埋込導体４５ｅに接続され、モード設定第二埋込導体４５ｅがモード設定第二電極２４ｅに接続されている。そのため、モード設定第二埋込導体４５ｅ、モード設定第二電極２４ｅ、モード設定第二配線２０ｅ及びモード設定第二端子１５ｅが所定電圧設定状態となっている。
［Ｄ］モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅがモード設定第二電極２４ｅ上に無い場合（図５、図６、図７、図９）
モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅが無いから、モード設定導電パターン４６ｂとモード設定第二電極２４ｅとが絶縁されている。そのため、モード設定第二電極２４ｅ、モード設定第二配線２０ｅ及びモード設定第二端子１５ｅがノンコネクト状態（電気的なフローティング状態）となっている。
［Ｅ］モード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆがモード設定第三電極２４ｆ上に有る場合（図６、図９、図１０）
モード設定導電パターン４６ｂがモード設定第三埋込導体４５ｆに接続され、モード設定第三埋込導体４５ｆがモード設定第三電極２４ｆに接続されている。そのため、モード設定第三埋込導体４５ｆ、モード設定第三電極２４ｆ、モード設定第三配線２０ｆ及びモード設定第三端子１５ｆが所定電圧設定状態となっている。
［Ｆ］モード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆがモード設定第三電極２４ｆ上に無い場合（図５、図７、図８、図１１）
モード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆが無いから、モード設定導電パターン４６ｂとモード設定第三電極２４ｆとが絶縁されている。そのため、モード設定第三電極２４ｆ、モード設定第三配線２０ｆ及びモード設定第三端子１５ｆがノンコネクト状態（電気的なフローティング状態）となっている。
上記［Ａ］〜［Ｆ］のように、モード設定ビアホール４４ｄ〜４４ｆ及びモード設定埋込導体４５ｄ〜４５ｆが選択的に設けられることによって、モード設定端子１５ｄ〜１５ｆの状態が所定電圧設定状態又はノンコネクト状態に設定される。これにより、半導体チップ１のモードが選択的に決定される。従って、半導体チップ１のモードは、図５〜図１１のそれぞれで異なる。このように、図５〜図１１に示すような、モード設定電極２４ｄ〜２４ｆの所定電圧設定状態やノンコネクト状態の組合せによって、複数のモードの中から所望のモードを半導体チップ１が自動的に設定することができる。各モード設定ビアホール４４ｄ〜４４ｆは、レーザーからのレーザー光の照射によって任意にパターニングされることが可能なため、専用のマスクを要することがない。また、各モード設定埋込導体４５ｄ〜４５ｆは、それぞれ各モード設定ビアホール４４ｄ〜４４ｆが適宜形成されたときに、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃとともに形成することができるので、容易に形成することができる。
モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄの組、モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅの組、並びにモード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆの組は、いずれも接地電圧用第二ランド４７ｂとランドを兼ねた所定電圧導電パターン４６ｃとの間、或いはランドを兼ねた所定電圧導電パターン４６ｃ、４６ｃ間に配置されているので、モード設定導電パターンを冗長することなく、所定電圧を供給するランドに接続することができる。
図５〜図１１の何れの場合でも、封止層４３上に形成された導電パターン４６（信号用導電パターン４６ａ、モード設定導電パターン４６ｂ）は形状・位置・大きさ・範囲が概ね同じであり、ランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、ランドを兼ねた所定電圧導電パターン４６ｃ）は形状・位置・大きさ・範囲が概ね同じである。
上述のような半導体装置４０を回路基板等に搭載した場合、モード設定導電パターン４６ｂ及び接地電圧用第二ランド４７ｂには、接地電圧が回路基板から供給され、所定電圧導電パターン４６ｃには、電源電圧が回路基板から供給される。信号用ランド４７ａには、各種の信号が入出力される。従って、半導体チップ１が動作する際は、接地電圧用第二ランド４７ｂが一定の電圧であって、０ボルトである。なお、接地電圧用第二ランド４７ｂは、信号用ランド４７ａの配列の内側の位置が引き回しやすさの観点から好ましいが必ずしも図４に示す位置に限定される必要はない。したがって、複数の信号用ランド４７ａの一部の位置に接地電圧用第二ランド４７ｂが設けられてもよく、所定電圧導電パターン４６ｃの位置に設けられてもよい。モード設定導電パターン４６ｂも、接地電圧用第二ランド４７ｂが信号用ランド４７ａの配列の内側に位置している方が比較的短くできるので好ましいが、各接地電圧用第二ランド４７ｂ同士を導通していれば、図４に示す形状に限らない。また、所定電圧導電パターン４６ｃは、電源電圧用ランドと導電パターンを兼用していたが、電源電圧用ランドとは別に例えば図２３に示すように、線状の導電パターンがあってもよい。
また上記実施形態では、モード設定導電パターンが、接地電圧用導電パターンであったが、接地電圧用導電パターンの代わりに電源電圧用導電パターンであってもよい。この場合、符号１５ｂが電源電圧用端子となり、符号１５ｃが接地電圧用端子となり、符号２０ｂが電源電圧用配線となり、符号２０ｃが接地電圧用配線となり、符号２３ｂが電源電圧用第一ランドとなり、符号２３ｃが接地電圧用第一ランドとなり、符号２４ｂが電源電圧用電極となり、符号２４ｃが接地電圧用電極となり、符号４４ｂが電源電圧用ビアホールとなり、符号４４ｃが接地電圧用ビアホールとなり、符号４５ｂが電源電圧用埋込導体となり、符号４５ｃが接地電圧用埋込導体となり、モード設定導電パターン４６ｂに電源電圧が印加され、所定電圧導電パターン４６ｃに接地電圧が印加され、符号４７ｂが電源電圧用第二ランドとなり、符号４７ｃが接地電圧用第二ランドとなる。
（２）半導体装置の製造方法
図１２〜図２０を参照して、半導体装置４０の製造方法について説明する。図１２〜図２０は、半導体装置４０の製造工程を順に示すものである。
図１２に示すように、繊維強化樹脂からなるマザーベース板６１を準備する。次に、複数の半導体チップ１をマザーベース板６１の表側面６２上に搭載して、これらをマトリクス状に配列する。具体的には、各半導体チップ１の半導体基板１１の裏側面１３をマザーベース板６１の表側面６２に向けて、各半導体チップ１の半導体基板１１の裏側面１３を接着剤層４２によってマザーベース板６１の表側面６２に接着する。
次に、図１３、図１４に示すように、マザーベース板６１の表側面６２上に封止層４３を形成し、その封止層４３によって半導体チップ１を被覆する。これにより、保護層２５及び電極２４（信号用電極２４ａ、接地電圧用電極２４ｂ、電源電圧用電極２４ｃ及びモード設定電極２４ｄ〜２４ｆ）も封止層４３によって覆われる。
具体的には、プリプレグ６４，６６から封止層４３を形成する。プリプレグ６４，６６は、半硬化状態（B-stage状態）のシート状繊維強化樹脂である。プリプレグ６４には複数の開口６５が形成され、これら開口６５がマトリクス状に配列されている。プリプレグ６６には開口が形成されていない。
封止層４３を形成するには、プリプレグ６４の各開口６５内に半導体チップ１を配置して、プリプレグ６４をマザーベース板６１の表側面６２に載置し、そのプリプレグ６４及び半導体チップ１の上にプリプレグ６６を載置する。そして、マザーベース板６１の裏面側に熱圧着板７１を配置させ、プリプレグ６６の表側面に熱圧着板７２を配置させて、加熱された熱圧着板７１、７２が互いに近接する方向に加圧して、プリプレグ６４，６６を変形させて熱硬化させる。これにより、プリプレグ６４，６６から封止層４３を形成する。なお、各種の塗布法によって樹脂をマザーベース板６１及び半導体チップ１上に塗布して、塗布した樹脂を硬化させることによって、封止層４３を形成してもよい。
次に、図１５に示すように、内部のメモリに、予め各モードに応じたビアホール４４の形成位置（封止層４３への照射箇所）のデータを記憶されたレーザーが、メモリから位置データを読み出して封止層４３に向けてレーザー光６７を照射して、ビアホール４４を形成する。モードにかかわらず、電極２４のうち信号用電極２４ａ、接地電圧用電極２４ｂ及び電源電圧用電極２４ｃに対応する位置には、レーザー光６７を共通に照射する。そのため、レーサー光照射によって、ビアホール４４のうち信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ及び電源電圧用ビアホール４４ｃを封止層４３に形成し、信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ、電源電圧用ビアホール４４ｃをそれぞれ信号用電極２４ａ、接地電圧用電極２４ｂ、電源電圧用電極２４ｃまで通じさせる。と同時に、モード設定電極２４ｄ〜２４ｆの上には、モードに応じてレーザー光６７を選択的に照射し、例えば、図５〜図１１の何れかのパターンとなるように封止層４３にモード設定ビアホール４４ｄ〜４４ｆを選択的に形成する。つまり、半導体チップ１のモードを決定し、決定したモードに従って、モード設定ビアホール４４ｄ〜４４ｆの中から、形成するものを選択する。なお、モード設定ビアホール４４ｄ〜４４ｆの全てを形成することはないが、モード設定ビアホール４４ｄ〜４４ｆの全てを形成しないことはある。
次に、図１６に示すように、フィルドビアを行う。つまり、ビアホール４４内に埋込導体４５を形成し、埋込導体４５をビアホール４４内に埋め込む。埋込導体４５の形成法としては、メッキ法であってもよいし、導電性ペーストをビアホール４４内に埋め込む方法でもよい。その他の方法で埋込導体４５を形成してもよい。
この際、ビアホール４４のうち信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ及び電源電圧用ビアホール４４ｃ内には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃをそれぞれ埋め込む。と同時に、モード設定埋込導体４５ｄ〜４５ｆを選択的にモード設定ビアホール４４ｄ〜４４ｆ内に埋め込む（図５〜図１１参照）。つまり、モード設定埋込導体４５ｄ〜４５ｆのうち形成したものには、モード設定埋込導体４５ｄ〜４５ｆが埋め込まれるが、形成していないものには、モード設定埋込導体４５ｄ〜４５ｆが埋め込まれない。
次に、図１７に示すように、封止層４３の表側面に導電パターン４６（信号用導電パターン４６ａ、モード設定導電パターン４６ｂ、所定電圧導電パターン４６ｃ）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、所定電圧導電パターン４６ｃ）を形成する。導電パターン４６及びランド４７の形成法は、例えば、フルアディティブ法、セミアディティブ法又はサブトラクト法である。
導電パターン４６及びランド４７を形成する際には、信号用導電パターン４６ａの端部を信号用埋込導体４５ａ上に配置し、接地電圧用第二ランド４７ｂを接地電圧用埋込導体４５ｂ上に配置し、所定電圧導電パターン４６ｃを電源電圧用埋込導体４５ｃ上に配置する。
また、導電パターン４６及びランド４７を形成する際には、モード設定導電パターン４６ｂがモード設定電極２４ｄ〜２４ｆの全ての上方を横切るように、モード設定導電パターン４６ｂを配置する。そのため、モード設定第一ビアホール４４ｄ及びモード設定第一埋込導体４５ｄを形成した場合には、モード設定導電パターン４６ｂがモード設定第一埋込導体４５ｄによってモード設定第一電極２４ｄに導通する（図７、図９、図１１参照）。モード設定第二ビアホール４４ｅ及びモード設定第二埋込導体４５ｅを形成した場合には、モード設定導電パターン４６ｂがモード設定第二埋込導体４５ｅによってモード設定第二電極２４ｅに導通する（図８、図１０、図１１参照）。モード設定第三ビアホール４４ｆ及びモード設定第三埋込導体４５ｆを形成した場合には、モード設定導電パターン４６ｂがモード設定第三埋込導体４５ｆによってモード設定第三電極２４ｆに導通する（図６、図９、図１０参照）。図５〜図１１の何れの場合でも、同じレクチルやマスク等を用いて導電パターン４６（信号用導電パターン４６ａ、モード設定導電パターン４６ｂ、所定電圧導電パターン４６ｃ）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、所定電圧導電パターン４６ｃ）を形成することができる。
次に、図１８に示すように、オーバーコート層４９をパターニングすることで、導電パターン４６、ランド４７及び封止層４３をオーバーコート層４９で覆うとともに、オーバーコート層４９の開口部５０を通じて導電パターン４６の一部（ランド４７）を露出させる。オーバーコート層４９の形成と同時に、マザーベース板６１の裏側面６３にもオーバーコート層４８が成膜される。
次に、図１９に示すように、それぞれの開口部５０内のランド４７上に半田ボール等のバンプ５１を形成する。なお、バンプ５１の形成を省略してもよいし、後述のダイシング処理後にバンプ５１の形成を行ってもよい。
次に、図２０に示すように、マザーベース板６１、封止層４３及びオーバーコート層４８，４９を格子状にダイシングし、半導体チップ１ごとにマザーベース板６１、封止層４３及びオーバーコート層４８，４９を分割する。これにより、複数の半導体装置４０が完成する。マザーベース板６１を分割したものがベース板４１である。なお、１つの半導体装置４０につき複数の半導体チップ１が含まれる場合には、半導体チップ１ごとにマザーベース板６１、封止層４３及びオーバーコート層４８，４９を分割するのではなく、複数の半導体チップ１からなる組みごとにマザーベース板６１、封止層４３及びオーバーコート層４８，４９を分割する。
以上のように、本実施形態によれば、モード設定ビアホール４４ｄ〜４４ｆを形成するか否かによって、半導体チップ１のモードが異なる半導体装置４０の姉妹品の作り分けを行っている。つまり、モード設定ビアホール４４ｄ〜４４ｆを形成するか否かによって、半導体チップ１のモードを選択している。モード設定ビアホール４４ｄ〜４４ｆを形成するか否かは、レーザー光６７を照射するか否かによって決まるものであって、レクチルやマスク等を変更することによって決まるものではない。
従って、半導体チップ１のモードが異なる半導体装置４０の姉妹品（複数種の半導体装置４０）を製造するに際して同じ半導体チップ１を用いる場合、導電パターン４６（信号用導電パターン４６ａ、モード設定導電パターン４６ｂ、所定電圧導電パターン４６ｃ）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、所定電圧導電パターン４６ｃ）の設計をモード別に行うことをせずとも済む。
更には、半導体チップ１のモードが異なっていても、導電パターン４６の形状・位置・大きさ・範囲が同じであるので、導電パターン４６の検査工程のプログラムをモード別に作り直す必要がない。
よって、生産コストの削減を図ることができる。
〔第２の実施の形態〕
（１）半導体装置の構成
図２１は、第２実施形態に係る半導体チップ１の平面図であり、図２２は、第２実施形態に係る半導体装置４０の平面図である。図２３〜図３０は、図２２に示されたＢ部を拡大して示した平面図である。図２３〜図３０は、半導体チップ１のモード別に示したものであり、図２３〜図３０のそれぞれで半導体チップ１のモードが異なる。また、図３では、図面を見やすくするため、保護層２５の図示を省略する。図２２〜図３０では、図面を見やすくするため、オーバーコート層４９及びバンプ５１の図示を省略する。
第２実施形態に係る半導体装置４０と第１実施形態に係る半導体装置４０との間で互いに対応する部分には、同一の符号を付す。以下、第２実施形態に係る半導体装置４０と第１実施形態に係る半導体装置４０との間で相違する点について説明する。以下に説明することを除いて、第２実施形態に係る半導体装置４０と第１実施形態に係る半導体装置４０との間で互いに対応する部分は、同様に設けられている。
上記第１実施形態では、モード設定端子１５ｄ〜１５ｆが所定電圧設定（接地電圧設定状態或いは電源電圧設定状態）であるか、それともノンコネクト状態であるかの組合せに応じて、半導体チップ１のモードが決定される。それに対して、第２実施形態では、モード設定端子１５ｄ〜１５ｆが接地電圧が印加されている接地電圧設定状態である第一所定電圧設定状態であるか、それとも接地電圧と異なる正又は負の電源電圧が印加されている電源電圧設定状態である第二所定電圧設定状態であるかに応じて、半導体チップ１のモードが決定される。以下、具体的に説明する。
図２１に示すように、端子１５は、信号用端子１５ａと、接地電圧用端子１５ｂと、電源電圧用端子１５ｃと、モード設定第一端子１５ｄ、モード設定第二端子１５ｅ、モード設定第三端子１５ｆとに分類される。これらは、第１実施形態の場合と同様である。
配線２０は、信号用配線２０ａと、接地電圧用配線２０ｂと、電源電圧用配線２０ｃと、モード設定第一配線２０ｄと、モード設定第二配線２０ｅと、モード設定第三配線２０ｆとに分類される。これらは、第１実施形態の場合と同様である。
ランド２３は、信号用ランド２３ａと、接地電圧用第一ランド２３ｂと、電源電圧用第一ランド２３ｃと、モード設定配線ランド２３ｄ１，２３ｄ２，２３ｅ１，２３ｅ２，２３ｆ１，２３ｆ２とに分類される。信号用ランド２３ａ、接地電圧用第一ランド２３ｂ及び電源電圧用第一ランド２３ｃは、第１実施形態の場合と同様である。モード設定第一配線第一ランド２３ｄ１、モード設定第一配線第二ランド２３ｄ２がモード設定第一配線２０ｄに設けられ、モード設定第二配線第一ランド２３ｅ１、モード設定第二配線第二ランド２３ｅ２がモード設定第二配線２０ｅに設けられ、モード設定第三配線第一ランド２３ｆ１、モード設定第三配線第二ランド２３ｆ２がモード設定第三配線２０ｆに設けられている。
電極２４は、信号用電極２４ａと、接地電圧用電極２４ｂと、電源電圧用電極２４ｃと、モード設定第一電極２４ｄ１，２４ｄ２，モード設定第二電極２４ｅ１，２４ｅ２，モード設定第三電極２４ｆ１，２４ｆ２とに分類される。信号用電極２４ａ、接地電圧用電極２４ｂ及び電源電圧用電極２４ｃは、第１実施形態の場合と同様である。モード設定電極２４ｄ１，２４ｄ２，２４ｅ１，２４ｅ２，２４ｆ１，２４ｆ２は、モード設定配線ランド２３ｄ１，２３ｄ２，２３ｅ１，２３ｅ２，２３ｆ１，２３ｆ２上にそれぞれ形成され相互に導通している。
本実施形態では、接地電圧用電極２４ｂと電源電圧用電極２４ｃが所定電圧用電極である。
図２２〜図３０に示すように、導電パターン４６は、信号用導電パターン４６ａと、接地電圧用導電パターンであるモード設定第一導電パターン４６ｂ＊と、電源電圧用導電パターンであるモード設定第二導電パターン４６ｃ＊とに分類される。ランド４７は、信号用ランド４７ａと、接地電圧用第二ランド４７ｂと、電源電圧用第二ランド４７ｃとに分類される。
本実施形態では、モード設定第一導電パターン４６ｂ＊及びモード設定第二導電パターン４６ｃ＊がモード設定導電パターンである。
信号用導電パターン４６ａ、モード設定第一導電パターン４６ｂ＊、信号用ランド４７ａ及び接地電圧用第二ランド４７ｂの機能は、第１実施形態の場合と同様である。但し、モード設定第一導電パターン４６ｂ＊の形状は、第１実施形態の場合と異なる（図４、図２２参照）。
モード設定第一導電パターン４６ｂ＊は、モード設定電極２４ｄ１，２４ｅ１，２４ｆ１の上方を横切っている。信号用ランド４７ａの配列の内側には、接地電圧用第二ランド４７ｂと電源電圧用第二ランド４７ｃが交互に周方向に配列されている。電源電圧用第二ランド４７ｃがモード設定第二導電パターン４６ｃ＊に接続されている。モード設定第二導電パターン４６ｃ＊，４６ｃ＊，４６ｃ＊は、モード設定電極２４ｄ２，２４ｅ２，２４ｆ２の上方にそれぞれ形成され相互に接続されている。
図２３〜図３０の何れの場合でも、封止層４３上に形成された導電パターン４６（信号用導電パターン４６ａ、モード設定第一導電パターン４６ｂ＊、モード設定第二導電パターン４６ｃ＊）の形状・位置・大きさ・範囲は概ね同じであり、ランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、電源電圧用第二ランド４７ｃ）の形状・位置・大きさ・範囲は概ね同じである。
ビアホール４４は、信号用ビアホール４４ａと、接地電圧用ビアホール４４ｂと、電源電圧用ビアホール４４ｃと、モード設定第一ビアホール４４ｄ１，４４ｄ２，モード設定第二ビアホール４４ｅ１，４４ｅ２，モード設定第三ビアホール４４ｆ１，４４ｆ２（図２３〜図３０参照）とに分類される。埋込導体４５は、信号用埋込導体４５ａと、接地電圧用埋込導体４５ｂと、電源電圧用埋込導体４５ｃと、モード設定第一埋込導体４５ｄ１，４５ｄ２，モード設定第二埋込導体４５ｅ１，４５ｅ２，モード設定第三埋込導体４５ｆ１，４５ｆ２（図２３〜図３０参照）とに分類される。
本実施形態では、接地電圧用ビアホール４４ｂ及び電源電圧用ビアホール４４ｃが所定電圧用ビアホールであり、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃが所定電圧用埋込導体である。
信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ、電源電圧用ビアホール４４ｃ、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃは、第１実施形態の場合と同様である。
モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１がモード設定第一電極２４ｄ１上に有り、且つ、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２がモード設定第一電極２４ｄ２上に無い場合（図２３、図２５、図２６、図２７参照）と、モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１がモード設定第一電極２４ｄ１上に無く、且つ、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２がモード設定第一電極２４ｄ２上に有る場合（図２４、図２８、図２９、図３０参照）とがある。
モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１がモード設定第二電極２４ｅ１上に有り、且つ、モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２がモード設定第二電極２４ｅ２上に無い場合（図２３、図２４、図２６、図２８参照）と、モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１がモード設定第二電極２４ｅ１上に無く、且つ、モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２がモード設定第二電極２４ｅ２上に有る場合（図２５、図２７、図２９、図３０参照）とがある。
モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１がモード設定第三電極２４ｆ１上に有り、且つ、モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２がモード設定第三電極２４ｆ２上に無い場合（図２３、図２４、図２５、図２９参照）と、モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１がモード設定第三電極２４ｆ１上に無く、且つ、モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２がモード設定第三電極２４ｆ２上に有る場合（図２６、図２７、図２８、図３０参照）とがある。
［Ａ］モード設定第一端子１５ｄが第一所定電圧設定状態に設定されている場合
モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１がモード設定第一電極２４ｄ１上に有り、且つ、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２がモード設定第一電極２４ｄ２上に無い（図２３、図２５、図２６、図２７）。
モード設定第一電極２４ｄ１，２４ｄ２のうちモード設定第一電極２４ｄ１が、指定モード設定電極となり、モード設定第一電極２４ｄ２は指定モード設定電極として機能しない。つまり、モード設定第一電極２４ｄ１がモード設定第一埋込導体４５ｄ１に接続され、モード設定第一埋込導体４５ｄ１がモード設定第一導電パターン４６ｂ＊に接続され、モード設定第一電極２４ｄ１とモード設定第一導電パターン４６ｂ＊がモード設定第一埋込導体４５ｄ１によって導通している。一方、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２が無いから、モード設定第一電極２４ｄ２とモード設定第二導電パターン４６ｃ＊とが絶縁されている。そのため、モード設定第一端子１５ｄが、接地電圧用第二ランド４７ｂ、モード設定第一導電パターン４６ｂ＊、モード設定第一埋込導体４５ｄ１、モード設定第一電極２４ｄ１、モード設定第一配線２０ｄを介して第一所定電圧設定状態となっている。
［Ｂ］モード設定第一端子１５ｄが第二所定電圧設定状態に設定されている場合
モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１がモード設定第一電極２４ｄ１上に無く、且つ、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２がモード設定第一電極２４ｄ２上に有る（図２４、図２８、図２９、図３０）。
モード設定第一電極２４ｄ１，２４ｄ２のうちモード設定第一電極２４ｄ２が、指定モード設定電極となり、モード設定第一電極２４ｄ１は指定モード設定電極として機能しない。つまり、モード設定第一電極２４ｄ２がモード設定第一埋込導体４５ｄ２に接続され、モード設定第一埋込導体４５ｄ２がモード設定第二導電パターン４６ｃ＊に接続され、モード設定第一電極２４ｄ２とモード設定第二導電パターン４６ｃ＊がモード設定第一埋込導体４５ｄ２によって導通している。一方、モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１が無いから、モード設定第一電極２４ｄ１とモード設定第一導電パターン４６ｂ＊とが絶縁されている。そのため、モード設定第一端子１５ｄが、電源電圧用第二ランド４７ｃ、モード設定第二導電パターン４６ｃ＊、モード設定第一埋込導体４５ｄ２、モード設定第一電極２４ｄ２、モード設定第一配線２０ｄを介して第二所定電圧設定状態となっている。
［Ｃ］モード設定第二端子１５ｅが第一所定電圧設定状態に設定されている場合
モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１がモード設定第二電極２４ｅ１上に有り、且つ、モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２がモード設定第二電極２４ｅ２上に無い（図２３、図２４、図２６、図２８）。
モード設定第二電極２４ｅ１，２４ｅ２のうちモード設定第二電極２４ｅ１が、指定モード設定電極となり、モード設定第二電極２４ｅ２は指定モード設定電極として機能しない。つまり、モード設定第二電極２４ｅ１がモード設定第二埋込導体４５ｅ１に接続され、モード設定第二埋込導体４５ｅ１がモード設定第一導電パターン４６ｂ＊に接続され、モード設定第二電極２４ｅ１とモード設定第一導電パターン４６ｂ＊がモード設定第一埋込導体４５ｄ１によって導通している。一方、モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２が無いから、モード設定第二電極２４ｅ２とモード設定第二導電パターン４６ｃ＊とが絶縁されている。そのため、モード設定第二端子１５ｅが、接地電圧用第二ランド４７ｂ、モード設定第一導電パターン４６ｂ＊、モード設定第二埋込導体４５ｅ１、モード設定第二電極２４ｅ１、モード設定第二配線２０ｅを介して第一所定電圧設定状態となっている。
［Ｄ］モード設定第二端子１５ｅが第二所定電圧設定状態に設定されている場合
モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１がモード設定第二電極２４ｅ１上に無く、且つ、モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２がモード設定第二電極２４ｅ２上に有る場合（図２５、図２７、図２９、図３０）
モード設定第二電極２４ｅ１，２４ｅ２のうちモード設定第二電極２４ｅ２が、指定モード設定電極となり、モード設定第二電極２４ｅ１は指定モード設定電極として機能しない。つまり、モード設定第二電極２４ｅ２がモード設定第二埋込導体４５ｅ２に接続され、モード設定第二埋込導体４５ｅ２がモード設定第二導電パターン４６ｃ＊に接続され、モード設定第二電極２４ｅ２とモード設定第二導電パターン４６ｃ＊がモード設定第二埋込導体４５ｅ２によって導通している。一方、モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１が無いから、モード設定第二電極２４ｅ１とモード設定第一導電パターン４６ｂ＊とが絶縁されている。そのため、モード設定第二端子１５ｅが、電源電圧用第二ランド４７ｃ、モード設定第二導電パターン４６ｃ＊、モード設定第二埋込導体４５ｅ２、モード設定第二電極２４ｅ２、モード設定第二配線２０ｅを介して第二所定電圧設定状態となっている。
［Ｅ］モード設定第三端子１５ｆが第一所定電圧設定状態に設定されている場合
モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１がモード設定第三電極２４ｆ１上に有り、且つ、モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２がモード設定第三電極２４ｆ上に無い（図２３、図２４、図２５、図２９）。
モード設定第三電極２４ｆ１，２４ｆ２のうちモード設定第三電極２４ｆ１が、指定モード設定電極になり、モード設定第三電極２４ｆ２は指定モード設定電極として機能しない。つまり、モード設定第三電極２４ｆ１がモード設定第三埋込導体４５ｆ１に接続され、モード設定第三埋込導体４５ｆ１がモード設定第一導電パターン４６ｂ＊に接続され、モード設定第三電極２４ｆ１とモード設定第一導電パターン４６ｂ＊がモード設定第三埋込導体４５ｆ１によって導通している。一方、モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２が無いから、モード設定第三電極２４ｆ２とモード設定第二導電パターン４６ｃ＊とが絶縁されている。そのため、モード設定第三端子１５ｆが、接地電圧用第二ランド４７ｂ、モード設定第一導電パターン４６ｂ＊、モード設定第三埋込導体４５ｆ１、モード設定第三電極２４ｆ１、モード設定第三配線２０ｆを介して第一所定電圧設定状態となっている。
［Ｆ］モード設定第三端子１５ｆが第二所定電圧設定状態に設定されている場合
モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１がモード設定第三電極２４ｆ１上に無く、且つ、モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２がモード設定第三電極２４ｆ上に有る（図２６、図２７、図２８、図３０）。
モード設定第三電極２４ｆ１，２４ｆ２のうちモード設定第三電極２４ｆ２が、指定モード設定電極となり、モード設定第三電極２４ｆ１は指定モード設定電極として機能しない。つまり、モード設定第三電極２４ｆ２がモード設定第三埋込導体４５ｆ２に接続され、モード設定第三埋込導体４５ｆ２がモード設定第二導電パターン４６ｃ＊に接続され、モード設定第一電極２４ｄ２とモード設定第二導電パターン４６ｃ＊がモード設定第三埋込導体４５ｆ２によって導通している。一方、モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１が無いから、モード設定第三電極２４ｆ１とモード設定第一導電パターン４６ｂ＊とが絶縁されている。そのため、モード設定第三端子１５ｆが、電源電圧用第二ランド４７ｃ、モード設定第二導電パターン４６ｃ＊、モード設定第三埋込導体４５ｆ２、モード設定第三電極２４ｆ２、モード設定第三配線２０ｆを介して第二所定電圧設定状態となっている。
上記［Ａ］〜［Ｆ］のように、モード設定ビアホール４４ｄ１，４４ｄ２，４４ｅ１，４４ｅ２，４４ｆ１，４４ｆ２及びモード設定埋込導体４５ｄ１，４５ｄ２，４５ｅ１，４５ｅ２，４５ｆ１，４５ｆ２が選択的に設けられることによって、モード設定端子１５ｄ〜１５ｆの状態が第一所定電圧設定状態又は第二所定電圧設定状態に設定される。これにより、半導体チップ１のモードが選択的に決定される。従って、半導体チップ１のモードは、図２３〜図３０のそれぞれで異なることが可能となる。
第２実施形態に係る半導体装置４０を回路基板等に搭載した場合、接地電圧用第二ランド４７ｂには、接地電圧が回路基板から供給され、モード設定第二導電パターン４６ｃ＊には、接地電圧とは異なる正及び／又は負電位の電源電圧が回路基板から供給される。信号用ランド４７ａには、各種の信号が入力又は出力される。従って、半導体チップ１が動作する際は、接地電圧用第二ランド４７ｂが一定の電圧であって、０ボルトである。なお、第二ランド４７ｂが接地電圧用でなく、接地電圧及び電源電圧とは異なるレベルの一定電圧が入力されるものとしてもよい。その場合、ランド４７、導電パターン４６、埋込導体４５、電極２４、配線２０及び端子１５からなる導電パターン組のなかに接地電圧用のものがあり、その接地電圧用の導電パターン組のランド４７に対して接地電圧が回路基板から供給されることになる。
なお、モード設定第一配線２０ｄに設けられるランド（モード設定第一配線第一ランド２３ｄ１、モード設定第一配線第二ランド２３ｄ２）の数が２であったが、それ以上であってもよい。その場合、モード設定第一配線第一ランド２３ｄ１、モード設定第一配線第二ランド２３ｄ２を含む３つ以上のモード設定ランドのそれぞれの上にモード設定電極が設けられるから、モード設定電極の数も、モード設定第一電極２４ｄ１，２４ｄ２を含めて３以上になる。また、接地電圧用電極２４ｂ、電源電圧用電極２４ｃに加えて別の所定電圧用電極も保護層２５を貫通し、その別の所定電圧用電極に導通される配線２０や端子１５が半導体チップ１に設けられている。そのため、所定電圧用電極も、接地電圧用電極２４ｂ、電源電圧用電極２４ｃを含めて３種以上となる。更に、モード設定第一導電パターン４６ｂ＊，モード設定第二導電パターン４６ｃ＊に加えて別のモード設定導電パターン（その別のモード設定導電パターンには、電源電圧や接地電圧のいずれとも異なる一定電圧が入力される。）が封止層４３の表側面に形成され、モード設定所定電圧用導電パターンも、モード設定第一導電パターン４６ｂ＊，モード設定第二導電パターン４６ｃ＊を含めて３種以上となる。それらモード設定導電パターンは、接地電圧用電極２４ｂ、電源電圧用電極２４ｃを含む３種以上の所定電圧用電極にそれぞれ重なるようにして、封止層４３の表側面に形成されている。接地電圧用ビアホール４４ｂ、電源電圧用ビアホール４４ｃを含む３種以上の所定電圧用ビアホールが封止層４３に形成され、これら所定電圧用ビアホールが、接地電圧用電極２４ｂ、電源電圧用電極２４ｃを含む３種以上の所定電圧用電極それぞれから封止層４３の表側面まで通じている。これら所定電圧用ビアホール内には、所定電圧用埋込導体がそれぞれ埋め込まれており、それぞれの所定電圧用埋込導体によって３種以上の所定電圧用電極が３種以上のモード設定導電パターンにそれぞれ導通している。更に、それらモード設定導電パターンは、モード設定第一電極２４ｄ１，２４ｄ２を含む３つ以上のモード設定電極にそれぞれ重なるようにして、封止層４３の表側面に形成されている。そして、モード設定ビアホールは、モード設定第一電極２４ｄ１，２４ｄ２を含めた３つ以上のモード設定電極のうち何れかの１つの上で封止層４３に形成され、そのモード設定ビアホールにモード設定埋込導体が埋め込まれている。そのため、モード設定第一電極２４ｄ１，２４ｄ２を含む３つ以上のモード設定電極の何れか１つが、そのモード設定埋込導体によって、モード設定第一導電パターン４６ｂ＊，モード設定第二導電パターン４６ｃ＊を含む３種以上のモード設定導電パターンの何れかに導通している。
モード設定第二配線２０ｅに設けられるランドの数が３以上の場合でも同様である。モード設定第三配線２０ｆに設けられるランドの数が３以上の場合でも同様である。
モードとしては、第１実施形態の［例１］〜［例４］と同様に、半導体チップ１のパワーオンリセット後の初期クロック設定、メモリバス幅設定、データアライメント設定、半導体チップ１の動作モード設定等がある。
（２）半導体装置の製造方法
第２実施形態に係る半導体装置４０の製造方法について説明する。
複数の半導体チップ１をマザーベース板６１の表側面６２に搭載する工程から、封止層４３を形成する工程までは、第１実施形態の場合と同様である（図１２〜図１４参照）。
次に、図１５に示すように、封止層４３に向けてレーザー光６７を照射してビアホールを形成する。レーザー光６７の照射箇所は、電極２４のうち信号用電極２４ａ、接地電圧用電極２４ｂ及び電源電圧用電極２４ｃの上である。そのため、レーサー光照射によって、ビアホール４４のうち信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ及び電源電圧用ビアホール４４ｃを封止層４３に形成し、信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ、電源電圧用ビアホール４４ｃをそれぞれ信号用電極２４ａ、接地電圧用電極２４ｂ、電源電圧用電極２４ｃまで通じさせる。
と同時に、予め各モードに応じたビアホール４４の形成位置（封止層４３への照射箇所）のデータを記憶されたレーザーが、メモリから位置データを読み出して、モード設定第一電極２４ｄ１とモード設定第一電極２４ｄ２のどちらか一方の上の封止層４３にレーザー光６７を照射して、モード設定第一ビアホール４４ｄ１とモード設定第一ビアホール４４ｄ２のどちらか一方を封止層４３に形成し、且つモード設定第二電極２４ｅ１とモード設定第二電極２４ｅ２とのどちらか一方の上の封止層４３にレーザー光６７を照射して、モード設定第二ビアホール４４ｅ１とモード設定第二ビアホール４４ｅ２のどちらか一方を封止層４３に形成し、且つモード設定第三電極２４ｆ１とモード設定第三電極２４ｆ１とのどちらか一方の上の封止層４３にレーザー光６７を照射して、モード設定第三ビアホール４４ｆ１とモード設定第三ビアホール４４ｆ２のどちらか一方を封止層４３に形成する（図２３〜図３０参照）。
次に、図１６に示すように、ビアホール４４のうち信号用ビアホール４４ａ、接地電圧用ビアホール４４ｂ及び電源電圧用ビアホール４４ｃ内に信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃをそれぞれ埋め込む。
また、モード設定第一ビアホール４４ｄ１を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第一埋込導体４５ｄ１をモード設定第一ビアホール４４ｄ１内に埋め込む（図２３、図２５、図２６、図２７参照）。
また、モード設定第一ビアホール４４ｄ２を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第一埋込導体４５ｄ２をモード設定第一ビアホール４４ｄ２内に埋め込む（図２４、図２８、図２９、図３０参照）。
また、モード設定第二ビアホール４４ｅ１を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第二埋込導体４５ｅ１をモード設定第二ビアホール４４ｅ１内に埋め込む（図２３、図２４、図２６、図２８参照）。
また、モード設定第二ビアホール４４ｅ２を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第二埋込導体４５ｅ２をモード設定第二ビアホール４４ｅ２内に埋め込む（図２５、図２７、図２９、図３０参照）。
また、モード設定第三ビアホール４４ｆ１を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第三埋込導体４５ｆ１をモード設定第三ビアホール４４ｆ１内に埋め込む（図２３、図２４、図２５、図２９参照）。
また、モード設定第三ビアホール４４ｆ２を形成した場合には、信号用埋込導体４５ａ、接地電圧用埋込導体４５ｂ及び電源電圧用埋込導体４５ｃの形成と同時に、モード設定第三埋込導体４５ｆ２をモード設定第三ビアホール４４ｆ２内に埋め込む（図２６、図２７、図２８、図３０参照）。
モード設定第一ビアホール４４ｄ１、モード設定第一埋込導体４５ｄ１の組と、モード設定第一ビアホール４４ｄ１、モード設定第一埋込導体４５ｄ１の組とのいずれかの選択、モード設定第二ビアホール４４ｅ１、モード設定第二埋込導体４５ｅ１の組と、モード設定第二ビアホール４４ｅ２、モード設定第二埋込導体４５ｅ２の組との何れかの選択、並びにモード設定第三ビアホール４４ｆ１、モード設定第三埋込導体４５ｆ１の組と、モード設定第三ビアホール４４ｆ２、モード設定第三埋込導体４５ｆ２の組との何れかの選択の組合せは、２の３乗で８通りになり、最大で８モードを設定できる。なお、上述の通り１つのモード設定配線２０のランドの数をＭとし、モード設定配線２０の種類をＮとしたとき、ＭのＮ乗通りになる。このとき、Ｍは２以上の整数であり、Ｎは１以上の整数であればよい。
次に、図１７に示すように、フルアディティブ法、セミアディティブ法又はサブトラクト法等によって、導電パターン４６（信号用導電パターン４６ａ、モード設定第一導電パターン４６ｂ＊、モード設定第二導電パターン４６ｃ＊）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、電源電圧用第二ランド４７ｃ）を封止層４３の表側面に形成する。
導電パターン４６及びランド４７を形成する際には、信号用導電パターン４６ａの端部を信号用埋込導体４５ａ上に配置し、モード設定第一導電パターン４６ｂ＊の一部（接地電圧用第二ランド４７ｂ）を接地電圧用埋込導体４５ｂ上に配置し、モード設定第二導電パターン４６ｃ＊の一部（電源電圧用第二ランド４７ｃ）が電源電圧用埋込導体４５ｃ上に配置する。
また、導電パターン４６及びランド４７を形成する際には、モード設定第一導電パターン４６ｂ＊の一部がモード設定電極２４ｄ１，２４ｅ１，２４ｆ１に重なるように、モード設定第一導電パターン４６ｂ＊を配置する。そのため、モード設定第一ビアホール４４ｄ１及びモード設定第一埋込導体４５ｄ１を形成した場合には、モード設定第一導電パターン４６ｂ＊がモード設定第一埋込導体４５ｄ１によってモード設定第一電極２４ｄ１に導通する（図２３、図２５、図２６、図２７参照）。モード設定第二ビアホール４４ｅ１及びモード設定第二埋込導体４５ｅ１を形成した場合には、モード設定第一導電パターン４６ｂ＊がモード設定第二埋込導体４５ｅ１によってモード設定第二電極２４ｅ１に導通する（図２３、図２４、図２６、図２８参照）。モード設定第三ビアホール４４ｆ１及びモード設定第三埋込導体４５ｆ１を形成した場合には、モード設定第一導電パターン４６ｂ＊がモード設定第三埋込導体４５ｆ１によってモード設定第三電極２４ｆ１に導通する（図２３、図２４、図２５、図２９参照）。
また、導電パターン４６及びランド４７を形成する際には、モード設定第二導電パターン４６ｃ＊，４６ｃ＊，４６ｃ＊がモード設定電極２４ｄ２，２４ｅ２，２４ｆ２にそれぞれ重なるように、モード設定第二導電パターン４６ｃ＊，４６ｃ＊，４６ｃ＊を配置する。そのため、モード設定第一ビアホール４４ｄ２及びモード設定第一埋込導体４５ｄ２を形成した場合には、モード設定第二導電パターン４６ｃ＊がモード設定第一埋込導体４５ｄ２によってモード設定第一電極２４ｄ２に導通する（図２４、図２８、図２９、図３０参照）。モード設定第二ビアホール４４ｅ２及びモード設定第二埋込導体４５ｅ２を形成した場合には、モード設定第二導電パターン４６ｃ＊がモード設定第二埋込導体４５ｅ２によってモード設定第二電極２４ｅ２に導通する（図２５、図２７、図２９、図３０参照）。モード設定第三ビアホール４４ｆ２及びモード設定第三埋込導体４５ｆ２を形成した場合には、モード設定第二導電パターン４６ｃ＊がモード設定第三埋込導体４５ｆ２によってモード設定第三電極２４ｆ２に導通する（図２６、図２７、図２８、図３０参照）。
図２３〜図３０の何れの場合でも、つまりいずれのモードであっても、同じレクチルやマスク等を用いて導電パターン４６（信号用導電パターン４６ａ、モード設定第一導電パターン４６ｂ＊、モード設定第二導電パターン４６ｃ＊）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、電源電圧用第二ランド４７ｃ）を形成することができる。
その後、オーバーコート層４８，４９の形成工程から個片化工程までは、第１実施形態の場合と同様である（図１８〜図２０参照）。
以上のように、本実施形態によれば、製造されるべき半導体チップ１のモードに応じて、モード設定第一ビアホール４４ｄ１とモード設定第一ビアホール４４ｄ２のどちらかを選択して形成し、モード設定第二ビアホール４４ｅ１とモード設定第二ビアホール４４ｅ２のどちらかを選択して形成し、更に、モード設定第三ビアホール４４ｆ１とモード設定第三ビアホール４４ｆ２のどちらかを選択して形成している。これにより、半導体チップ１のモードが異なる半導体装置４０の姉妹品の作り分けを行っている。
モード設定ビアホール４４ｄ１，４４ｄ２，４４ｅ１，４４ｅ２，４４ｆ１，４４ｆ２を形成するか否かは、レーザー光６７を照射するか否かによって決まるものであって、モードごとに異なるレクチルやマスク等を用いる必要がない。
従って、半導体チップ１のモードが異なる半導体装置４０の姉妹品（複数種の半導体装置４０）を製造するに際して同じ半導体チップ１を用いる場合、導電パターン４６（信号用導電パターン４６ａ、モード設定第一導電パターン４６ｂ＊、モード設定第二導電パターン４６ｃ＊）及びランド４７（信号用ランド４７ａ、接地電圧用第二ランド４７ｂ、電源電圧用第二ランド４７ｃ）のマスク設計をモード別に行うことをせずとも済み、モード設定ビアホールの形成もレーザーによって行うため、モードごとに異なるレクチルやマスク等を用いる必要がない。
〔変形例１〕
図３１は、変形例１に係る半導体装置４０Ａの断面図であり、図３２は、変形例１に係る半導体チップ１Ａの断面図である。第１、第２実施形態では、図２に示す半導体チップ１を用いて、図１に示す半導体装置４０を製造するのに対し、変形例１では、図３２に示す半導体チップ１Ａを用いて、図３１に示す半導体装置４０Ａを製造する。以下、変形例１に係る半導体装置４０Ａと、第１、第２実施形態に係る半導体装置４０との間で相違する点について説明する。なお、変形例１に係る半導体装置４０Ａと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分には、同一の符号を付す。
図３１，図３２に示すように、半導体チップ１Ａには、第１実施形態に係る半導体チップ１に設けられた柱状の電極２４が設けられていない。また、保護層２５には、開口２６が形成されている。開口２６の位置はランド２３の上であり、開口２６がランド２３に重なっている。
図３２に示すように、半導体チップ１Ａが埋め込まれる前では、ランド２３が露出している。ランド２３（信号用ランド２３ａ、接地電圧用第一ランド２３ｂ、電源電圧用第一ランド２３ｃ、モード設定配線ランド２３ｄ〜２３ｆ，２３ｄ１，２３ｄ２，２３ｅ１，２３ｅ２，２３ｆ１，２３ｆ２）が、半導体チップ１Ａの電極となる。
図３１に示すように、半導体チップ１Ａが埋め込まれた後では、封止層４３の一部が開口２６内に埋められている。封止層４３に形成されたビアホール４４は、開口２６内を通って、ランド２３まで通じている。そのため、ビアホール４４に埋め込まれた埋込導体４５は、ランド２３に接続されている。
また、保護層２５の厚さは、第１実施形態の場合よりも薄い。
以下に説明したことを除いて、変形例１に係る半導体装置４０Ａと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分は、同様に設けられている。
半導体チップ１Ａを用いて半導体装置４０Ａを製造する手順は、第１、第２実施形態のように半導体チップ１を用いて半導体装置４０を製造する手順と同じである。半導体装置４０Ａの製造工程中にプリプレグ６４，６６（図１３参照）の加熱・加圧する際には、プリプレグ６４，６６の一部が開口２６に埋まる。また、半導体装置４０Ａの製造工程中にレーザー光６７（図１５参照）の照射によってビアホール４４を形成する際には、ビアホール４４をランド２３まで通して、ランド２３を露出させる。また、半導体装置４０Ａの製造工程中にビアホール４４内に埋込導体４５を埋め込むことで、埋込導体４５がランド２３に接触し、互いに導通する。
なお、第１実施形態において電極２４がない場合、第１実施形態に係る製造方法と同様に、封止層４３にモード設定ビアホール４４ｄ〜４４ｆを選択的に形成することは勿論行う。又は、第２実施形態において電極２４がない場合、第２実施形態に係る製造方法と同様に、モード設定第一ビアホール４４ｄ１とモード設定第一ビアホール４４ｄ２のどちらか一方を封止層４３に形成すること、モード設定第二ビアホール４４ｅ１とモード設定第二ビアホール４４ｅ２のどちらか一方を封止層４３に形成すること、モード設定第三ビアホール４４ｆ１とモード設定第三ビアホール４４ｆ２のどちらか一方を封止層４３に形成することも勿論行う。
上述の説明では、ビアホール４４形成前に開口２６が保護層２５に形成されていたが、ビアホール４４形成前に開口２６が保護層２５に形成されていなくてもよい。この場合、半導体チップ１Ａが埋め込まれる前では、ランド２３が保護層２５によって覆われて、露出していない。開口２６が形成されていない半導体チップ１Ａを用いて半導体装置４０Ａを製造する場合、電極２４がない分、保護層２５が薄いので、レーザーによってビアホール４４が封止層４３の表側面からランド２３まで通じるように、ビアホール４４を封止層４３及び保護層２５に形成することになる。
〔変形例２〕
図３３は、変形例２に係る半導体装置４０Ｂの断面図であり、図３４は、変形例２に係る半導体チップ１Ｂの断面図である。変形例２では、図３４に示す半導体チップ１Ｂを用いて、図３３に示す半導体装置４０Ｂを製造する。以下、変形例２に係る半導体装置４０Ｂと、第１、第２実施形態に係る半導体装置４０との間で相違する点について説明する。なお、変形例２に係る半導体装置４０Ｂと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分には、同一の符号を付す。
図３３，図３４に示すように、半導体チップ１Ｂには、第１実施形態に係る半導体チップ１に設けられた電極２４及び保護層２５が設けられていない。図３４に示すように、半導体チップ１Ｂが埋め込まれる前では、配線２０及びランド２３が露出している。ランド２３（信号用ランド２３ａと、接地電圧用第一ランド２３ｂと、電源電圧用第一ランド２３ｃと、モード設定配線ランド２３ｄ〜２３ｆ，２３ｄ１，２３ｄ２，２３ｅ１，２３ｅ２，２３ｆ１，２３ｆ２）が、半導体チップ１Ｂの電極となる。
図３３に示すように、半導体チップ１Ｂが埋め込まれた後では、封止層４３の一部が絶縁膜１８上に積層され、配線２０が封止層４３によって覆われている。封止層４３に形成されたビアホール４４は、ランド２３まで通じている。そのため、ビアホール４４に埋め込まれた埋込導体４５は、ランド２３に接続されている。
以下に説明したことを除いて、変形例２に係る半導体装置４０Ｂと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分は、同様に設けられている。
半導体チップ１Ｂを用いて半導体装置４０Ｂを製造する手順は、第１、第２実施形態のように半導体チップ１を用いて半導体装置４０を製造する手順と同じである。半導体装置４０Ｂの製造工程中にプリプレグ６４，６６（図１３参照）の加熱・加圧する際には、プリプレグ６４，６６によって配線２０及び保護層２５が覆われる。また、半導体装置４０Ｂの製造工程中にレーザー光６７（図１５参照）の照射によってビアホール４４を形成する際には、ビアホール４４をランド２３まで通して、ランド２３を露出させる。また、半導体装置４０Ｂの製造工程中にビアホール４４内に埋込導体４５を埋め込むことで、埋込導体４５がランド２３に接触する。
なお、第１実施形態において電極２４及び保護層２５がない場合、第１実施形態に係る製造方法と同様に、封止層４３にモード設定ビアホール４４ｄ〜４４ｆを選択的に形成することは勿論行う。又は、第２実施形態において電極２４及び保護層２５がない場合、第２実施形態に係る製造方法と同様に、モード設定第一ビアホール４４ｄ１とモード設定第一ビアホール４４ｄ２のどちらか一方を形成すること、モード設定第二ビアホール４４ｅ１とモード設定第二ビアホール４４ｅ２のどちらか一方を封止層４３に形成すること、モード設定第三ビアホール４４ｆ１とモード設定第三ビアホール４４ｆ２のどちらか一方を封止層４３に形成することも勿論行う。
〔変形例３〕
図３５は、変形例３に係る半導体装置４０Ｃの断面図であり、図３６は、変形例３に係る半導体チップ１Ｃの断面図である。変形例３では、図３６に示す半導体チップ１Ｃを用いて、図３５に示す半導体装置４０Ｃを製造する。以下、変形例３に係る半導体装置４０Ｃと、第１、第２実施形態に係る半導体装置４０との間で相違する点について説明する。なお、変形例３に係る半導体装置４０Ｃと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分には、同一の符号を付す。
図３５，図３６に示すように、半導体チップ１Ｃには、第１実施形態に係る半導体チップ１の保護層２５が設けられていない。図３６に示すように、半導体チップ１Ｃが埋め込まれる前では、配線２０、ランド２３及び電極２４が露出している。
図３５に示すように、半導体チップ１Ｃが埋め込まれた後では、封止層４３の一部が絶縁膜１８上に積層され、配線２０及び電極２４が封止層４３によって覆われている。電極２４の側面が封止層４３によって保護されている。封止層４３に形成されたビアホール４４は電極２４まで通じている。そのため、ビアホール４４に埋め込まれた埋込導体４５は、電極２４に接続されている。
以下に説明したことを除いて、変形例３に係る半導体装置４０Ｃと、第１、第２実施形態に係る半導体装置４０との間で互いに対応する部分は、同様に設けられている。
半導体チップ１Ｃを用いて半導体装置４０Ｃを製造する手順は、第１、第２実施形態のように半導体チップ１から保護層２５を除いた構造のものを用いて半導体装置４０を製造する手順と同じである。半導体装置４０Ｃの製造工程中にプリプレグ６４，６６（図１３参照）の加熱・加圧する際には、プリプレグ６４，６６によって配線２０、電極２４の側面及び表側面が覆われて封止層４３が形成される。
なお、第１実施形態において保護層２５がない場合、第１実施形態に係る製造方法と同様に、封止層４３にモード設定ビアホール４４ｄ〜４４ｆを選択的に形成することは勿論行う。又は、第２実施形態において保護層２５がない場合、第２実施形態に係る製造方法と同様に、モード設定第一ビアホール４４ｄ１とモード設定第一ビアホール４４ｄ２のどちらか一方を形成すること、モード設定第二ビアホール４４ｅ１とモード設定第二ビアホール４４ｅ２のどちらか一方を封止層４３に形成すること、モード設定第三ビアホール４４ｆ１とモード設定第三ビアホール４４ｆ２のどちらか一方を封止層４３に形成することも勿論行う。
１，１Ａ，１Ｂ，１Ｃ 半導体チップ
１５ａ 信号用端子
１５ｂ 接地電圧用端子
１５ｃ 電源電圧用端子
１５ｄ モード設定第一端子
１５ｅ モード設定第二端子
１５ｆ モード設定第三端子
２０ａ 信号用配線
２０ｂ 接地電圧用配線
２０ｃ 電源電圧用配線
２０ｄ モード設定第一配線
２０ｅ モード設定第二配線
２０ｆ モード設定第三配線
２３ａ 信号用ランド
２３ｂ 接地電圧用第一ランド
２３ｃ 電源電圧用第一ランド
２３ｄ モード設定第一配線ランド
２３ｅ モード設定第二配線ランド
２３ｆ モード設定第三配線ランド
２３ｄ１ モード設定第一配線第一ランド
２３ｄ２ モード設定第一配線第二ランド
２３ｅ１ モード設定第二配線第一ランド
２３ｅ２ モード設定第二配線第二ランド
２３ｆ１ モード設定第三配線第一ランド
２３ｆ２ モード設定第三配線第二ランド
２４ａ 信号用電極
２４ｂ 接地電圧用電極
２４ｃ 電源電圧用電極
２４ｄ モード設定第一電極
２４ｅ モード設定第二電極
２４ｆ モード設定第三電極
２４ｄ１，２４ｄ２ モード設定第一電極
２４ｅ１，２４ｅ２ モード設定第二電極
２４ｆ１，２４ｆ２ モード設定第三電極
４０，４０Ａ，４０Ｂ，４０Ｃ 半導体装置
４１ ベース板
４３ 封止層
４４ａ 信号用ビアホール
４４ｂ 接地電圧用ビアホール
４４ｃ 電源電圧用ビアホール
４４ｄ，４４ｄ１，４４ｄ２ モード設定第一ビアホール
４４ｅ，４４ｅ１，４４ｅ２ モード設定第二ビアホール
４４ｆ，４４ｆ１，４４ｆ２ モード設定第三ビアホール
４５ａ 信号用埋込導体
４５ｂ 接地電圧用埋込導体
４５ｃ 電源電圧用ビアホール
４５ｄ，４５ｄ１，４５ｄ２ モード設定第一埋込導体
４５ｅ，４５ｅ１，４５ｅ２ モード設定第二埋込導体
４５ｆ，４５ｆ１，４５ｆ２ モード設定第三埋込導体
４６ａ 信号用導電パターン
４６ｂ モード設定導電パターン
４６ｂ＊ モード設定第一導電パターン
４６ｃ 所定電圧導電導電パターン
４６ｃ＊ モード設定第二導電パターン
５１ バンプ
６１ マザーベース板
６７ レーザー光

Claims (32)

  1. 複数のモード設定端子と、前記複数のモード設定端子にそれぞれ接続された複数のモード設定配線と、を有する半導体チップと、
    前記半導体チップ上を覆うとともに、前記複数のモード設定配線のうちの一方のモード設定配線のランドに対応する部位にモード設定ビアホールが形成されることなしに、他方のモード設定配線のランドに対応する部位にモード設定ビアホールが形成された封止層と、
    前記モード設定ビアホール内に設けられたモード設定埋込導体と、
    前記モード設定埋込導体に接続され、且つ前記一方のモード設定配線に対応する部位の前記封止層上に設けられたモード設定導電パターンと、
    を備えることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、
    前記一方のモード設定配線、及び前記一方のモード設定配線に接続された前記モード設定端子は、ノンコネクト状態であり、
    前記他方のモード設定配線、及び前記他方のモード設定配線に接続された前記モード設定端子は、前記モード設定埋込導体及び前記モード設定導電パターンを介して所定電圧設定状態であることを特徴とする半導体装置。
  3. 請求項２記載の半導体装置において、
    前記所定電圧は、接地電圧、及び接地電圧と異なる電源電圧のいずれか一方であることを特徴とする半導体装置。
  4. 請求項３記載の半導体装置において、
    前記モード設定導電パターンは、接地電圧用導電パターン及び電源電圧用導電パターンのいずれか一方であることを特徴とする半導体装置。
  5. 請求項２〜４の何れかに記載の半導体装置において、
    前記モード設定導電パターンは、バンプに接続され、前記バンプを介して前記所定電圧が印加されていることを特徴とする半導体装置。
  6. 請求項１〜５の何れかに記載の半導体装置において、
    前記一方のモード設定配線のランドと、前記一方のモード設定配線のランドに対応する前記モード設定導電パターンとの間に複数のモード設定電極の一方及び前記封止層が介在し、
    前記他方のモード設定配線のランドと、前記他方のモード設定配線のランドに対応する前記モード設定埋込導体との間に前記複数のモード設定電極の他方が介在することを特徴とする半導体装置。
  7. 請求項１〜６の何れかに記載の半導体装置において、
    前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、
    前記封止層は、前記複数の配線のランドにそれぞれ対応する部位に複数のビアホールを有し、
    前記複数のビアホール内にはそれぞれ複数の埋込導体が形成され、
    前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンが設けられていることを特徴とする半導体装置。
  8. 請求項７記載の半導体装置において、
    前記モード設定ビアホール及び前記モード設定埋込導体は、前記モード設定導電パターンのランドと前記導電パターンのランドとの間、又は前記複数の導電パターンのランド間に配置されていることを特徴とする半導体装置。
  9. 請求項１〜８の何れかに記載の半導体装置において、
    前記モードは、前記半導体チップのパワーオンリセット後の初期クロック設定、メモリバス幅設定、データアライメント設定、前記半導体チップの動作モード設定の何れかを含むことを特徴とする半導体装置。
  10. 複数のモード設定端子と、前記複数のモード設定端子にそれぞれ接続された複数のモード設定配線と、を有する半導体チップ上に封止層を形成し、
    前記複数のモード設定配線のうちの一方のモード設定配線のランドに対応する部位の前記封止層にモード設定ビアホールを形成せずに、他方のモード設定配線のランドに対応する部位の前記封止層にモード設定ビアホールを形成し、
    前記モード設定ビアホール内にモード設定埋込導体を形成し、
    前記モード設定埋込導体に接続され、且つ前記一方のモード設定配線に対応する部位の前記封止層上に設けられたモード設定導電パターンを形成することを特徴とする半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記他方のモード設定配線のランドに対応する部位の前記封止層にレーザー光を照射して前記モード設定ビアホールを形成することを特徴とする半導体装置の製造方法。
  12. 請求項１０又は１１記載の半導体装置の製造方法において、
    前記一方のモード設定配線及び前記一方のモード設定配線に接続された前記モード設定端子は、ノンコネクト状態であり、
    前記他方のモード設定配線及び前記他方のモード設定配線に接続された前記モード設定端子は、前記モード設定埋込導体及び前記モード設定導電パターンを介して所定電圧設定状態であることを特徴とする半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記所定電圧は、接地電圧、及び接地電圧と異なる電源電圧のいずれか一方であることを特徴とする半導体装置の製造方法。
  14. 請求項１３記載の半導体装置の製造方法において、
    前記モード設定導電パターンは、接地電圧用導電パターン及び電源電圧用導電パターンのいずれか一方であることを特徴とする半導体装置の製造方法。
  15. 請求項１０〜１４の何れかに記載の半導体装置の製造方法において、
    前記半導体チップは、前記一方のモード設定配線のランド上に複数のモード設定電極の一方が形成されるとともに、前記他方のモード設定配線のランド上に複数のモード設定電極の他方が形成されており、
    前記封止層を形成する工程は、前記複数のモード設定電極の一方上及び前記複数のモード設定電極の他方上に前記封止層を形成する工程であることを特徴とする半導体装置の製造方法。
  16. 請求項１０〜１５の何れかに記載の半導体装置の製造方法において、
    前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有しており、
    前記複数の配線のランドにそれぞれ対応する部位の前記封止層にそれぞれ複数のビアホールを形成し、
    前記複数のビアホール内にそれぞれ複数の埋込導体を形成し、
    前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンを形成することを特徴とする半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記モード設定導電パターンにバンプを接続し、前記バンプを介して前記所定電圧が印加されていることを特徴とする半導体装置の製造方法。
  18. 請求項１６又は１７記載の半導体装置の製造方法において、
    前記モード設定ビアホール及び前記モード設定埋込導体は、前記モード設定導電パターンと前記導電パターンのランドとの間、又は前記複数の導電パターンのランド間に配置されていることを特徴とする半導体装置の製造方法。
  19. モード設定端子と、少なくとも第一ランド及び第二ランドを有し、且つ前記モード設定端子に接続されたモード設定配線と、を備える半導体チップと、
    前記半導体チップ上を覆うとともに、前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位にモード設定ビアホールが形成されることなしに、前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位にモード設定ビアホールが形成されている封止層と、
    前記モード設定ビアホール内に設けられたモード設定埋込導体と、
    前記封止層上に設けられた複数のモード設定導電パターンと、
    を備え、
    前記複数のモード設定導電パターンの一方は前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位の前記封止層上に設けられ、前記複数のモード設定導電パターンの他方は前記モード設定埋込導体に接続されていることを特徴とする半導体装置。
  20. 請求項１９記載の半導体装置において、
    前記複数のモード設定導電パターンの前記一方は、第一所定電圧、及び前記第一所定電圧と異なる第二所定電圧の一方が印加されており、前記複数のモード設定導電パターンの前記他方は、前記第一所定電圧及び前記第二所定電圧の他方が印加されており、
    前記モード設定端子は、前記モード設定配線、前記第一ランド及び前記第二ランドの前記他方、前記モード設定埋込導体、前記複数のモード設定導電パターンの前記他方を介して前記第一所定電圧及び前記第二所定電圧の他方が印加されていることを特徴とする半導体装置。
  21. 請求項２０記載の半導体装置において、
    前記第一所定電圧は接地電圧であり、前記第二所定電圧は接地電圧と異なる電源電圧であることを特徴とする半導体装置。
  22. 請求項１９〜２１の何れかに記載の半導体装置において、
    前記モード設定配線の前記第一ランド及び前記第二ランドの前記一方と、前記複数のモード設定導電パターンの前記一方との間に複数のモード設定電極の一方及び前記封止層が介在し、
    前記モード設定配線の前記第一ランド及び前記第二ランドの前記他方と、前記モード設定埋込導体との間に前記複数のモード設定電極の他方が介在することを特徴とする半導体装置。
  23. 請求項１９〜２２の何れかに記載の半導体装置において、
    前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、
    前記封止層は、前記複数の配線のランドにそれぞれ対応する部位にそれぞれ複数のビアホールを有し、
    前記複数のビアホール内にはそれぞれ複数の埋込導体が形成され、
    前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンが設けられていることを特徴とする半導体装置。
  24. 請求項１９〜２３の何れかに記載の半導体装置において、
    前記モード設定導電パターンは、バンプに接続され、前記バンプを介して前記第一所定電圧及び前記第二所定電圧の他方が印加されていることを特徴とする半導体装置。
  25. 請求項１９〜２４の何れかに記載の半導体装置において、
    前記モードは、前記半導体チップのパワーオンリセット後の初期クロック設定、メモリバス幅設定、データアライメント設定、前記半導体チップの動作モード設定の何れかを含むことを特徴とする半導体装置。
  26. モード設定端子と、少なくとも第一ランド及び第二ランドを有し、且つ前記モード設定端子に接続されたモード設定配線と、を備える半導体チップ上に封止層を形成し、
    前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位にモード設定ビアホールが形成することなしに、前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位にモード設定ビアホールを形成し、
    前記モード設定ビアホール内にモード設定埋込導体を形成し、
    前記封止層上に設けられた複数のモード設定導電パターンを形成し、
    前記複数のモード設定導電パターンの一方は前記モード設定配線の前記第一ランド及び前記第二ランドの一方に対応する部位の前記封止層上に設けられ、前記複数のモード設定導電パターンの他方は前記モード設定埋込導体に接続されていることを特徴とする半導体装置の製造方法。
  27. 請求項２６記載の半導体装置の製造方法において、
    前記モード設定配線の前記第一ランド及び前記第二ランドの他方に対応する部位の前記封止層にレーザー光を照射して前記モード設定ビアホールを形成することを特徴とする半導体装置の製造方法。
  28. 請求項２６又は２７記載の半導体装置の製造方法において、
    前記複数のモード設定導電パターンの前記一方は、第一所定電圧、及び前記第一所定電圧と異なる第二所定電圧の一方が印加されるための導電パターンであり、前記複数のモード設定導電パターンの前記他方は、前記第一所定電圧及び前記第二所定電圧の他方が印加されるための導電パターンであることを特徴とする半導体装置の製造方法。
  29. 請求項２８記載の半導体装置の製造方法において、
    前記第一所定電圧は接地電圧であり、前記第二所定電圧は接地電圧と異なる電源電圧であることを特徴とする半導体装置の製造方法。
  30. 請求項２６〜２９の何れかに記載の半導体装置の製造方法において、
    前記モード設定配線の前記第一ランド及び前記第二ランドの前記一方上に、前記複数のモード設定電極の一方を形成するとともに、前記モード設定配線の前記第一ランド及び前記第二ランドの前記他方上に前記複数のモード設定電極の他方を形成し、
    前記複数のモード設定電極の前記一方上には前記封止層が覆われ、前記複数のモード設定電極の前記他方上の前記封止層には、前記モード設定ビアホール及び前記モード設定埋込導体が形成されていることを特徴とする半導体装置の製造方法。
  31. 請求項２６〜３０の何れかに記載の半導体装置の製造方法において、
    前記半導体チップは、複数の端子と、前記複数の端子にそれぞれ接続された複数の配線と、を有し、
    前記複数の配線のランドにそれぞれ対応する部位の前記封止層に複数のビアホールを形成し、
    前記複数のビアホール内にそれぞれ複数の埋込導体を形成し、
    前記封止層上に、前記複数の埋込導体にそれぞれ接続された複数の導電パターンを形成することを特徴とする半導体装置の製造方法。
  32. 請求項２６〜３１の何れかに記載の半導体装置の製造方法において、
    前記モード設定導電パターンに、前記第一所定電圧及び前記第二所定電圧の他方を印加するためのバンプを接続することを特徴とする半導体装置の製造方法。
JP2010133868A 2010-06-11 2010-06-11 半導体装置及びその製造方法 Pending JP2011258867A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010133868A JP2011258867A (ja) 2010-06-11 2010-06-11 半導体装置及びその製造方法
US13/152,620 US20110304043A1 (en) 2010-06-11 2011-06-03 Semiconductor device and manufacturing method of the same
TW100120075A TW201218328A (en) 2010-06-11 2011-06-09 Semiconductor device and manufacturing method of the same
CN2011101647072A CN102280426A (zh) 2010-06-11 2011-06-10 半导体器件及其制造方法
BRPI1103208-1A2A BRPI1103208A2 (pt) 2010-06-11 2011-06-10 Dispositivo semicondutor e método de fabricação do mesmo
RU2011123947/08A RU2011123947A (ru) 2010-06-11 2011-06-10 Полупроводниковое устройство и способ его производства

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010133868A JP2011258867A (ja) 2010-06-11 2010-06-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2011258867A true JP2011258867A (ja) 2011-12-22

Family

ID=45095580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010133868A Pending JP2011258867A (ja) 2010-06-11 2010-06-11 半導体装置及びその製造方法

Country Status (6)

Country Link
US (1) US20110304043A1 (ja)
JP (1) JP2011258867A (ja)
CN (1) CN102280426A (ja)
BR (1) BRPI1103208A2 (ja)
RU (1) RU2011123947A (ja)
TW (1) TW201218328A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060934A (ja) * 2016-10-06 2018-04-12 矢崎総業株式会社 カスタムｉｃ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589946B2 (en) * 2015-04-28 2017-03-07 Kabushiki Kaisha Toshiba Chip with a bump connected to a plurality of wirings
DE202015009284U1 (de) * 2015-07-06 2017-01-20 Infineon Technologies Ag Isolierter Die
JP6862087B2 (ja) 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
CN111627867A (zh) * 2019-02-28 2020-09-04 富泰华工业（深圳）有限公司 芯片封装结构及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6770971B2 (en) * 2002-06-14 2004-08-03 Casio Computer Co., Ltd. Semiconductor device and method of fabricating the same
JP5064158B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置とその製造方法
JP4666028B2 (ja) * 2008-03-31 2011-04-06 カシオ計算機株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060934A (ja) * 2016-10-06 2018-04-12 矢崎総業株式会社 カスタムｉｃ

Also Published As

Publication number Publication date
US20110304043A1 (en) 2011-12-15
BRPI1103208A2 (pt) 2014-01-07
RU2011123947A (ru) 2012-12-20
CN102280426A (zh) 2011-12-14
TW201218328A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
CN101499445B (zh) 半导体器件及其制造方法
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
US20090224409A1 (en) Semiconductor Device
JP5004311B2 (ja) 積層チップパッケージおよびその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
KR20180077046A (ko) 반도체 장치
KR101332859B1 (ko) 원 레이어 섭스트레이트를 갖는 반도체 패키지를 이용한 팬 아웃 타입 반도체 패키지 및 이의 제조 방법
JP2011258867A (ja) 半導体装置及びその製造方法
JP5296636B2 (ja) 半導体パッケージの製造方法
TWI611523B (zh) 半導體封裝件之製法
CN109509727A (zh) 一种半导体芯片封装方法及封装结构
US20090124048A1 (en) Semiconductor device and method of manufacturing semiconductor device
TWI768874B (zh) 封裝結構及其製作方法
JP2012209432A (ja) 半導体装置内蔵基板モジュール及びその実装構造、並びに、半導体装置内蔵基板モジュールの製造方法
JP2014167973A (ja) 半導体装置およびその製造方法
US20130070437A1 (en) Hybrid interposer
JP5581830B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板
JP5633096B2 (ja) 半導体パッケージ
JP4480710B2 (ja) 半導体装置内蔵基板
WO2016199437A1 (ja) 半導体装置
WO2019189063A1 (ja) 半導体装置及び配線構造体の製造方法
KR101502428B1 (ko) 반도체 패키지 및 이의 제조 방법
CN104517934A (zh) 用于互连堆叠的半导体器件的方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111115