KR20000016676A - 비아를 갖는 배선 기판 - Google Patents

비아를 갖는 배선 기판 Download PDF

Info

Publication number
KR20000016676A
KR20000016676A KR1019980710276A KR19980710276A KR20000016676A KR 20000016676 A KR20000016676 A KR 20000016676A KR 1019980710276 A KR1019980710276 A KR 1019980710276A KR 19980710276 A KR19980710276 A KR 19980710276A KR 20000016676 A KR20000016676 A KR 20000016676A
Authority
KR
South Korea
Prior art keywords
vias
wiring board
conductor
smaller
sheath
Prior art date
Application number
KR1019980710276A
Other languages
English (en)
Other versions
KR100281381B1 (ko
Inventor
미치오 호리우치
도시아키 스야마
마사쿠니 도키타
Original Assignee
모기 준이치
신코 덴키 고교 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 준이치, 신코 덴키 고교 주식회사 filed Critical 모기 준이치
Publication of KR20000016676A publication Critical patent/KR20000016676A/ko
Application granted granted Critical
Publication of KR100281381B1 publication Critical patent/KR100281381B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

일측면에서 타측면으로 배선 기판을 관통하는 비아를 구비하는 배선 기판이 제공되며, 상기 비아는 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 되도록 방사상으로 배열된다. 비아가 서로 전기적으로 단락되는 것을 방지하기 위해, 배선 기판의 일측면상에 제공된 비아사이의 간격이 극히 감소되더라도, 다수의 비아(12,12,··)는 배선 기판(10)의 일측면(10a)상의 비아사이의 간격(Wa)이 타측면(10b)상의 비아사이의 간격(Wc)보다 작게 되도록 배선 기판(10)의 일측면(10a)에서 타측면(10b)으로의 방향에서 방사상으로 배열되며, 비아(12)의 코어부(14)를 형성하는 도체는 절연 재료로 제조된 외장부(16)로 피복된다.

Description

비아를 갖는 배선 기판
종래 배선 기판상에는 배선의 배열이 그 표면의 평탄부상에서 도전된다. 따라서, 배선 기판상에 장착될 반도체 요소의 단자수가 증가될 때, 평면 배선층이 다층에 형성되는 고밀도 배선 기판 또는 다층 배선 기판을 통상적으로 사용하므로 배선 밀도가 향상될 수 있다.
그러나, 최근에는 반도체 요소가 고도로 집적되고 있다. 결과적으로, 기술 및 제조 가격의 관점에서, 고 집적에 대한 요구를 만족시키는 고 밀도 배선 기판 또는 다층 배선 기판을 제공하는 것은 어렵다.
고집적에 대한 요구를 만족시키는 종래 기술은 일본 미심사 특허 공보 제 56-146264호에 개시되어 있다. 상기 특허 공보에는 도 9a 내지 9c에 도시된 것과 같은 배선 기판이 개시되어 있다.
도 9b에 도시된 바와 같이, 이 배선 기판은 다음과 같이 구성된다. 수지로 제조된 배선 기판(100)을 일측면(100a)에서 타측면(100b)으로 관통하는 비아(102,102,··)는 일측면(100a)에서 타측면(100b)으로의 방향을 따라 방사상으로 연장한다. 배선 기판(100)의 일측면(100a)상의 상태를 도시하는 도 9a와 타측면(100b)상의 상태를 도시하는 도 9c에서 알 수 있듯이, 배선 기판(100)의 일측면(100a)상의 비아사이의 간격(Wa)은 타측면(100b)상의 비아사이의 간격(Wc)보다 작다.
도 9a 내지 9c에 도시된 배선 기판(100)에 따르면, 비아(102,102,··)는 고밀도로 배선 기판(100)의 일측면(100a)상에 배열되므로 전극 단자로서 사용될 매우 많은 범프(bump)가 제공되는 플립 칩형(flip chip type) 반도체 요소(도시않음)가 일측면(100a)상에 장착될 수 있고, 비아(102,102,··)가 저밀도로 배선 기판(100)의 타측면(100b)상에 배열될 수 있으므로 외부 접속 단자가 장착될 수 있다. 상기 배열 때문에, 고도로 축적되는 플립 칩형 반도체 요소가 장착될 수 있는 배선 기판을 제공하는 것이 가능해진다.
그러나, 도 9a 내지 9c에 도시된 배선 기판(100)의 경우에 있어서, 다수의 비아(102)가 배선 기판(100)을 형성하는 절연 수지층에 의해 서로 전기적으로 절연되므로, 비아(102)를 서로 절연시키는 수지층의 두께가 비아(102,102,··)가 고밀도로 배열되는 배선 기판(100)의 측면(100a)상에서 극도로 감소되기 때문에 비아(102)가 서로 접촉하여 단락될 가능성이 있다.
본 발명은 배선 기판에 관한 것이며, 특히 일측면에서 타측면으로 배선 기판을 관통하는 다수의 비아(via)를 갖는 배선 기판에 관한 것으로서, 다수의 비아는 배선 기판의 일측면에서 타측면으로 방사상으로 연장하므로 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작아질 수 있다.
도 1a 내지 1c는 본 발명의 비아를 갖는 배선 기판을 도시하는 단면도.
도 2a 내지 2c는 본 발명의 배선 기판의 일예를 설명하기 위한 개략도.
도 3은 도 2a 내지 2c에 도시된 배선 기판의 일측면상에서 비아가 서로 접촉하게 되는 상태를 설명하기 위한 개략도.
도 4a 내지 4c는 본 발명의 배선 기판의 다른 일예를 설명하기 위한 개략도.
도 5는 도 4a 내지 4c에 도시된 배선 기판의 일측면상에서 비아가 서로 접촉하게 되는 상태를 설명하기 위한 개략도.
도 6 내지 8은 본 발명의 배선 기판을 제조하는 공정을 설명하기 위한 개략도.
도 9a 내지 9c는 종래 배선 기판의 일예를 설명하기 위한 개략도.
한편으로, 최근에는 반도체 요소의 집적율을 증가시키는 경향이 있다. 따라서, 배선 기판(100)의 측면(100a)상의 비아사이의 간격(Wa)을 더 감소시킬 필요가 있다.
그러므로, 본 발명의 목적은 일측면에서 타측면으로 배선 기판을 관통하는 비아가 일측면에서 타측면으로의 방향에서 방사상으로 배열되어 배선 기판의 일측면상의 비아의 간격이 타측면상의 비아의 간격보다 작게 되고, 배선 기판의 일측면상에 형성된 비아사이의 간격이 극히 감소되더라도 비아가 전기적으로 단락될 가능성이 없는 것을 특징으로 하는 배선 기판을 제공하는데 있다.
본 출원의 발명자는 상기 문제점을 해결하는 연구를 하였다. 그 연구의 결과로서, 다음의 사실을 발견하였다. 비아를 형성하는 도체가 유기 절연체로 피복되면, 배선 기판의 일측면상에 제공된 비아사이의 간격이 극히 감소되더라도 도체가 서로 접촉하여 단락될 가능성이 없다. 이런 식으로, 본 발명자는 발명을 달성하였다.
본 발명은 배선 기판의 일측면에서 타측면으로 관통하는 다수의 비아가 배선 기판의 일측면에서 타측면으로의 방향에서 방사상으로 형성되므로 배선 기판의 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 될 수 있고, 비아가 비아의 코어를 형성하는 것과 동일한 도체로 제조된 외장부로 피복되는 것을 특징으로 하는 배선 기판을 제공한다.
상술된 본 발명에서, 배선 기판의 일측면상에서의 비아사이의 간격은 타측면상에서 보다 작아, 적어도 비아의 외장부의 일부가 인접 비아의 외장부와 접촉하게 될 때, 배선 기판의 일측면상의 비아를 고밀도로 형성하는 것이 가능하다.
본 발명은 배선 기판의 일측면에서 타측면으로 관통하는 다수의 비아가 배선 기판의 일측면에서 타측면으로의 방향에서 방사상으로 형성되므로 배선 기판의 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 될 수 있고, 비아의 코어를 형성하는 도체가 절연체로 제조된 제 1 외장부로 피복되며, 상기 제 1 외장부가 도체층인 제 2 외장부로 피복되는 것을 특징으로 하는 배선 기판을 제공한다.
상술된 본 발명에 있어서, 배선 기판의 일측면상에서의 비아사이의 간격은 타측면상에서보다 작게 되어, 적어도 비아의 제 2 외장부의 일부가 인접 비아의 제 2 외장부와 접촉하게 될 때, 배선 기판의 일측면상의 비아를 고밀도로 형성하는 것이 가능하다.
도체로 제조된 제 2 외장부가 배선 기판상에 형성된 접지 라인에 전기적으로 접속되면, 도체로 제조된 코어가 제 2 외장부에 의해 둘러싸여 보호되는 공축-케이블형 비아를 형성할 수 있다. 그래서 형성된 배선 기판은 고주파수가 사용되는 장치에 적용될 수 있다.
본 발명의 배선 기판의 경우에 있어서, 비아의 금속 와이어의 외부 원주면이 절연체로 피복되고 상기 절연체의 외부 원주면이 도체층으로 피복될 때, 두 개의 층 구조의 비아를 형성할 수 있다.
본 발명에 따르면, 비아의 코어를 형성하는 도체는 절연체로 제조된 외장부로 피복된다. 따라서, 비아의 외장부가 인접 비아의 외장부와 접촉하게 되더라도, 코어가 서로 접촉하여 단락될 가능성이 없다.
전술한 설명 때문에, 일측면에서 타측면으로 배선 기판을 관통하는 비아가 일측면에서 타측면으로의 방향에서 방사상으로 배열되어 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 될 수 있는 배선 기판의 경우에 있어서, 배선 기판의 일측면상의 비아사이의 간격이 극히 감소되고 비아의 외장부가 인접 비아의 외장부와 접촉하게 되더라도, 코어가 서로 접촉하여 단락될 가능성이 없게 된다.
그러므로, 배선 기판의 일측면상의 비아사이의 간격이 더 감소될 수 있다. 따라서, 배선 기판의 밀도가 반도체의 고집적에 대한 요구에 부응하여 더 증가될 수 있다.
도 1a 내지 1c는 본 발명의 실시예에 따른 비아를 갖는 배선 기판을 도시하는 단면도이다. 도 2a 내지 2c는 배선 기판의 일부를 도시하는 개략도이다. 이들 도면에 도시된 바와 같이, 본 발명의 배선 기판은 수지로 제조된 배선 기판(10)을 일측면(10a;도면에서 상부 측면)에서 타측면(10b;도면에서 하부 측면)으로 관통하는 비아(12,12,··)가 일측면(10a)에서 타측면(10b)으로의 방향을 따라 방사상으로 연장하도록 구성된다. 배선 기판(10)의 일측면(10a)의 상태를 도시하는 도 1a와 배선 기판(10)의 타측면(10b)의 상태를 도시하는 도 1c에서 알 수 있듯이, 배선 기판(10)의 일측면(10a)상의 비아사이의 간격(Wa)은 타측면(10b)상의 비아사이의 간격(Wb)보다 작다. 도면에 도시된 실시예에 있어서, 간격(Wa)은 실질적으로 제로이다.
이 비아(12)는 구리 또는 알루미늄과 같이 도체로 제조된 코어부(14)가 절연체로 제조된 외장부(16)로 피복되는 코어 및 외장 구조(두개의 층 구조)를 포함한다. 간격(Wa)이 일측면(10a)상에서 제로이므로, 비아(12)는 배선 기판(10)의 일측면(10a)상의 외장부(16)를 통해 인접 비아(12)와 실질적으로 접촉하게 된다.
상술된 코어 및 외장 구조를 갖는 비아(12,12,··)가 배열되는 배선 기판(10)에서는, 비아사이의 간격(Wa)이 일측면(10a)상에서 극히 작고, 도 3에 도시된 바와 같이 비아(12,12)의 외장부(16)가 서로 접촉하거나, 또는 비아(12,12)의 외장부(16)가 서로 가압할 지라도, 도체로 제조된 코어부(14)가 외장부(16)에 의해 서로 전기적으로 절연되기 때문에 코어부(14)가 서로 단락되는 것이 방지될 수 있다. 전술된 이유 때문에, 배선 기판(10)의 일측면(10a)상에 고밀도로 비아(12,12,··)를 형성하는 것이 가능하며, 하부면상에 매우 많은 범프가 전극 단자로서 사용될 수 있도록 형성되는 플립 칩형 고축적 반도체 요소가 배선 기판(10)의 일측면(10a)상에 장착될 수 있다.
배선 기판(10)의 타측면(10b)상에는, 솔더 볼(solder ball)과 같은 외부 접속 단자(도시않음)가 배열될 수 있도록 비아(12,12,··) 사이의 간격(Wc)을 증가시킬 수 있다. 따라서, 외부 접속 단자가 배선 기판(10)의 타측면(10b)에 쉽게 부착될 수 있다.
이 경우에 있어서, 배선 기판을 구성하는 비아(12)는 절연 재료로 피복되는 구리 또는 알루미늄과 같은 금속 와이어로 제조될 수 있다.
비아(12)를 절연시키는데 사용가능한 절연 재료의 예는 폴리이미드, 에폭시, 메일이미드, 시아네이트 에스테르, 폴리페닐 에테르, 폴리오레핀, 실리콘 및 방향성 수지와 같은 유기 절연 재료이다. 사용될 절연 재료는 열경화성 타입 또는 열가소성 타입일 수 있지만, 가요성 재료를 사용하는 것이 바람직하다.
무기 충진제는 열팽창 계수가 감소될 수 있고, 방사 특성이 향상될 수 있으며 기계 강도가 강화될 수 있기 때문에 절연 재료와 혼합되는 것이 바람직하다. 유용한 무기 충진제의 예는 무기 분말 또는 알루미나의 짧은 직물, 실리카 글라스, 질화 알루미늄 및 멀라이트이다.
절연 재료의 두께, 즉 외장부(16)의 두께는 비아 피치(인접 비아사이의 거리)와 배선 기판(10)의 일측면(10a)상의 비아 직경에 의해 결정된다. 예를 들면, 직경이 100㎛인 비아(12,12,··)가 배선 기판(10)의 일측면(10a)상의 250㎛의 비아 피치에 배열되고 인접 비아(12)의 외장부(16)가 서로 접촉하는 경우에는, 두께가 75㎛인 절연제로 피복되는 직경이 100㎛인 금속 와이어를 사용하는 것이 가능하다.
이 점에 대하여, 도 1a 내지 2c에 도시된 비아(12)는 직선으로 형성되었지만, 그 일부가 곡선으로 형성된 비아를 사용하는 것도 가능하다.
도 1a 내지 1c 및 도 2a 내지 2c에 도시된 배선 기판상에서, 비아(12)는 도체로 제조된 코어부(14)가 절연체로 제조된 외장부(16)로 피복된 두 개의 층 구조를 갖는다. 그러나, 도 4a 내지 4c에 도시된 바와 같이, 비아(12)는 세 개의 층 구조로 구성될 수도 있다.
도 4a 내지 4c에 도시된 제 2 실시예의 배선 기판과 관련하여, 동일 참조 부호는 제 1 및 제 2 실시예에서 동일 또는 대응 부품을 지시하는데 사용되며 상세한 설명은 여기에서 생략된다.
제 2 실시예의 비아(12)는 세 개의 층 구조로 구성되며, 그 상세한 설명은 다음과 같이 서술된다. 구리 또는 알루미늄과 같은 도체로 제조된 코어부(14)는 절연체로 제조된 제 1 외장부(16)로 피복된다. 동시에, 제 1 외장부(16)는 도체층으로 제조된 제 2 외장부(18)로 피복된다.
비아(12,12)의 제 2 외장부(18)가 도 5에 도시된 바와 같이 서로 접촉하더라도, 도체로 제조된 코어부(14)가 제 1 외장부(16)에 의해 절연되기 때문에 도체로 제조된 코어부(14)가 서로 전기적으로 단락되는 것이 방지될 수 있다. 전술한 설명 때문에, 배선 기판(10)의 일측면(10a)상에 고밀도로 비아(12,12,··)를 형성할 수 있고, 하부면에 매우 많은 수의 범프가 전극 단자로서 사용되도록 형성되는 고축적 플립 칩형 반도체 요소가 배선 기판(10)의 일측면(10a)상에 장착될 수 있다.
배선 기판(10)의 타측면(10b)상에는, 솔더 볼과 같은 외부 접속 단자가 타측면(10b)상에 부착될 수 있도록 비아(12,12,··) 사이의 간격(Wc)을 연장시키는 것이 가능하다. 따라서, 외부 접속 단자는 타측면(10b)상에 쉽게 부착될 수 있다.
제 2 실시예에서 비아(12)의 외장부(18)가 배선 기판(10)상에 배열된 접지 라인에 접속될 때, 코어부(14)의 도체가 외장부(18)에 의해 둘러싸여 보호되는 동축-케이블형 비아(12)를 형성하는 것이 가능하다. 따라서, 고주파수의 신호를 위해 사용되도록 배선 기판을 제공하는 것이 가능하다.
비아(12)의 제 2 외장부(18)가 배선 기판(10)의 일측면(10a)상에 배열된 접지 라인과 접속될 때, 도 5에 도시된 바와 같이 제 2 외장부(18)를 서로 접속시키므로써 비아(12)의 제 2 외장부(18)와 접지 라인사이의 접속을 달성할 수 있다.
상기 제 2 외장부(18)를 형성하는 도체는 구리와 같은 금속으로 제조된 도체층이 무전해 도금(electroless plating)에 의해 제 1 외장부의 원주면상에 형성될 때 제공될 수 있다.
제 1 실시예의 배선 기판(10)이 제조될 때, 첫째로, 구리 또는 알루미늄과 같은 금속으로 제조된 금속 와이어가 절연 재료로 제조된 외장부로 피복되는 다수의 와이어(20,20,··)가 도 6에 도시된 바와 같이 예정된 간격으로 서로 평행하게 배열된다. 또한, 제 2 실시예의 배선 기판(10)이 제조될 때, 첫째로, 구리 또는 알루미늄과 같은 금속으로 제조된 금속 와이어가 절연 재료로 제조된 제 1 외장부로 피복되고 상기 제 1 외장부가 도체로 제조된 제 2 외장부로 피복되는 다수의 와이어(20,20,··)가 도 6에 도시된 바와 같이 예정된 간격으로 서로 평행하게 배열된다.
다수의 와이어(20,20,··)를 상술한 방법으로 서로 평행하게 배열시킬 때에는, 와이어(20)가 예정된 간격으로 삽입되는 안내홀을 갖는, 서로 평행하게 배열되는 두 개의 안내판(22a,22b)을 사용하는 것이 바람직하다. 각 와이어(20,20,··)가 각 안내판(22a,22b)상에 형성된 각 안내홀로 삽입될 때, 와이어(20,20,··)를 예정된 간격으로 서로 평행하게 배열하는 것이 가능하다.
다음에, 도 6에 도시된 바와 같이 예정된 간격으로 서로 평행하게 배열된 와이어(20,20,··)는 도 7에 도시된 바와 같이 묶음으로 제조된다. 상기 와이어(20,20,··)는 안내판(22a,22b)사이에 평행하게 묶음 공구(24,24)를 삽입하므로써 쉽게 묶여질 수 있다.
이 방법으로 와이어가 묶음으로 제조되면, 묶음 공구(24,24)에 의해 가압되는 그런 와이어의 길이는 도 6에 도시된 안내판(22a,22b) 사이의 거리보다 길어지도록 증가된다. 따라서, 안내판(22a,22b)상에 형성된 안내홀의 직경은 와이어(20)가 안내홀에서 자유롭게 이동할 수 있도록 충분히 큰 것이 바람직하다.
그 후에, 와이어의 묶음 조건이 유지되면서 유체 수지가 안내판(22a,22b)사이에 부어져 응고된다. 그다음, 와이어(20,20,··)와 묶음 부분이 절단된다. 절단이 완성된 후에, 와이어(20)가 묶음으로 된 배선 기판의 표면(10a; 도 8에 도시됨)이 연마되므로 외장부(도 1a 내지 1c에 도시된)가 서로 접촉되지 않게 된다. 전술한 설명 때문에, 도 8에 도시된 바와 같은 두 개의 배선 기판(10,10)을 얻을 수 있다.
이 점에 대하여, 안내판(22a,22b) 사이에 부어질 유체 수지대신에, 유체 전구체가 부어져 응고될 수도 있다.
제 1 및 제 2 실시예에 도시된 바와 같이, 배선 기판(10)의 일측면상에 배열된 비아(12)의 간격은 극히 감소될 수 있으며, 하부면상에 전극 단자로서 사용될 매우 많은 범프가 제공되는 고축적 플립 칩형 반도체 요소가 배선 기판(10)의 일측면상에 장착될 수 있다.
배선 기판(10)의 타측면상에는 필요한 만큼 비아(12)의 간격을 연장시킬 수 있다. 따라서, 솔더 볼과 같은 외부 접속 요소가 배선 기판(10)의 타측면상에 쉽게 부착될 수 있다.
본 발명의 배선 기판에 따르면, 배선 기판의 일측면상에서 비아의 간격을 더 감소시킬 수 있다. 배선 기판의 타측면상에서는 필요한 만큼 비아의 간격을 연장시키는 것이 가능하다. 그러므로, 외부 접속 단자가 배선 기판의 타측면상에 쉽게 부착될 수 있다. 따라서, 본 발명의 배선 기판의 밀도가 충분히 높아서 고축적 반도체 요소가 상기 배선 기판상에 장착될 수 있다.

Claims (7)

  1. 일측면에서 타측면으로 배선 기판을 관통하는 다수의 비아를 구비하며, 상기 다수의 비아는 일측면에서 타측면으로의 방향에서 방사상으로 형성되므로 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 제조되고, 상기 비아는 코어부를 형성하는 도체와 상기 도체를 피복하는 절연체로 구성되는 비아를 갖는 배선 기판.
  2. 제 1 항에 있어서, 상기 비아는 다수의 비아를 형성하는 절연체의 외장부가 배선 기판의 일측면상의 인접 비아의 외장부와 접촉하도록 배선 기판상에 형성되며, 일측면상의 비아의 간격은 타측면상의 비아의 간격보다 작은 비아를 갖는 배선 기판.
  3. 제 1 항에 있어서, 상기 비아는 비아의 중앙에 배치되는 금속 와이어와, 상기 금속 와이어의 외부 원주면을 피복하는 유기 절연체로 구성되는 비아를 갖는 배선 기판.
  4. 일측면에서 타측면으로 배선 기판을 관통하는 다수의 비아를 구비하며, 상기 다수의 비아는 일측면에서 타측면으로의 방향에서 방사상으로 형성되므로 일측면상의 비아사이의 간격이 타측면상의 비아사이의 간격보다 작게 제조되고, 상기 비아는 코어부를 형성하는 도체와, 도체를 피복하는 절연체로 제조된 제 1 외장부와, 상기 제 1 외장부를 피복하는 도체층으로 제조된 제 2 외장부로 구성되는 비아를 갖는 배선 기판.
  5. 제 4 항에 있어서, 상기 비아는 다수의 비아를 형성하는 제 2 외장부가 배선 기판의 일측면상에서 인접 비아의 제 2 외장부와 접촉하도록 배선 기판상에 형성되며, 일측면상의 비아의 간격은 타측면상의 비아의 간격보다 작은 비아를 갖는 배선 기판.
  6. 제 4 항에 있어서, 도체층인 상기 제 2 외장부는 배선 기판상에 형성된 접지 라인에 전기적으로 접속되는 비아를 갖는 배선 기판.
  7. 제 4 항에 있어서, 상기 비아는 와이어형 바디의 중앙에 배치되는 금속 와이어의 외부 원주면을 피복하는 절연체와 상기 절연체의 외부 원주면을 피복하는 도체층을 포함하는 와이어형 바디로 구성되는 비아를 갖는 배선 기판.
KR1019980710276A 1997-04-16 1998-04-16 비아를 갖는 배선 기판 KR100281381B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP97-98681 1997-04-16
JP09868197A JP3629348B2 (ja) 1997-04-16 1997-04-16 配線基板
PCT/JP1998/001746 WO1998047326A1 (en) 1997-04-16 1998-04-16 Wiring board having vias

Publications (2)

Publication Number Publication Date
KR20000016676A true KR20000016676A (ko) 2000-03-25
KR100281381B1 KR100281381B1 (ko) 2001-02-01

Family

ID=14226262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980710276A KR100281381B1 (ko) 1997-04-16 1998-04-16 비아를 갖는 배선 기판

Country Status (6)

Country Link
US (1) US6271483B1 (ko)
EP (1) EP0926931B1 (ko)
JP (1) JP3629348B2 (ko)
KR (1) KR100281381B1 (ko)
DE (1) DE69839006T2 (ko)
WO (1) WO1998047326A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443906B1 (ko) * 2000-10-02 2004-08-09 삼성전자주식회사 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
KR20030065698A (ko) * 2002-01-30 2003-08-09 삼성전자주식회사 볼의 피치가 작은 반도체 패키지의 테스트를 용이하게 할수 있는 반도체 패키지 테스트 보드
US7230247B2 (en) 2002-03-08 2007-06-12 Hamamatsu Photonics K.K. Detector
JP4237966B2 (ja) * 2002-03-08 2009-03-11 浜松ホトニクス株式会社 検出器
KR20050065038A (ko) * 2003-12-24 2005-06-29 삼성전기주식회사 비수직 비아가 구비된 인쇄회로기판 및 패키지
US20050251777A1 (en) * 2004-05-05 2005-11-10 International Business Machines Corporation Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
KR100858075B1 (ko) * 2004-07-06 2008-09-11 도쿄엘렉트론가부시키가이샤 인터포저
US7915537B1 (en) * 2005-10-19 2011-03-29 Edward Herbert Interposer and method for making interposers
US7629541B2 (en) * 2006-06-19 2009-12-08 Endicott Interconnect Technologies, Inc. High speed interposer
JP5772970B2 (ja) 2011-10-21 2015-09-02 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
US8946757B2 (en) * 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
JP2014038884A (ja) * 2012-08-10 2014-02-27 Murata Mfg Co Ltd 電子部品および電子部品の製造方法
US9496212B2 (en) * 2014-12-19 2016-11-15 Freescale Semiconductor, Inc. Substrate core via structure
WO2018182719A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Ultra low-cost, low leadtime, and high density space transformer for fine pitch applications

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146264A (en) 1980-04-14 1981-11-13 Mitsubishi Electric Corp Carrier for equipment of chip
JPS63193587A (ja) 1987-02-06 1988-08-10 株式会社日立製作所 導体シ−ルド付微細スルホ−ル基板
US5197892A (en) * 1988-05-31 1993-03-30 Canon Kabushiki Kaisha Electric circuit device having an electric connecting member and electric circuit components
US5055966A (en) * 1990-12-17 1991-10-08 Hughes Aircraft Company Via capacitors within multi-layer, 3 dimensional structures/substrates
JP3167141B2 (ja) * 1991-04-16 2001-05-21 日本特殊陶業株式会社 集積回路用パッケージ
JP3004071B2 (ja) * 1991-04-16 2000-01-31 日本特殊陶業株式会社 集積回路用パッケージ
US5315072A (en) * 1992-01-27 1994-05-24 Hitachi Seiko, Ltd. Printed wiring board having blind holes
US5340947A (en) * 1992-06-22 1994-08-23 Cirqon Technologies Corporation Ceramic substrates with highly conductive metal vias
JP2570617B2 (ja) * 1994-05-13 1997-01-08 日本電気株式会社 多層配線セラミック基板のビア構造及びその製造方法
JP3252635B2 (ja) * 1995-01-13 2002-02-04 株式会社村田製作所 積層電子部品
JPH08330469A (ja) * 1995-05-30 1996-12-13 Hitachi Ltd 半導体装置用配線基板およびその製造方法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5920123A (en) * 1997-01-24 1999-07-06 Micron Technology, Inc. Multichip module assembly having via contacts and method of making the same
US5949030A (en) * 1997-11-14 1999-09-07 International Business Machines Corporation Vias and method for making the same in organic board and chip carriers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443906B1 (ko) * 2000-10-02 2004-08-09 삼성전자주식회사 칩 스케일 패키지, 인쇄 회로 기판, 및 인쇄 회로 기판의설계 방법

Also Published As

Publication number Publication date
EP0926931B1 (en) 2008-01-16
US6271483B1 (en) 2001-08-07
EP0926931A4 (en) 2006-12-06
WO1998047326A1 (en) 1998-10-22
EP0926931A1 (en) 1999-06-30
JP3629348B2 (ja) 2005-03-16
DE69839006T2 (de) 2009-01-08
JPH10290059A (ja) 1998-10-27
KR100281381B1 (ko) 2001-02-01
DE69839006D1 (de) 2008-03-06

Similar Documents

Publication Publication Date Title
KR100281381B1 (ko) 비아를 갖는 배선 기판
US7508079B2 (en) Circuit substrate and method of manufacturing the same
KR100309957B1 (ko) 반도체장치
US7905014B2 (en) Manufacturing method of multilayer core board
KR100295933B1 (ko) 비아형성방법및이에의한비아구조체
US6774486B2 (en) Circuit boards containing vias and methods for producing same
US20100163296A1 (en) Structure of multiple coaxial leads within single via in substrate and manufacturing method thereof
US8723337B2 (en) Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate
TW202145385A (zh) 內埋元件的基板結構及其製造方法
EP1344435B1 (en) Parallel plane substrate
US20090133917A1 (en) Multilayered Circuit Board for Connection to Bumps
CN101316476A (zh) 配线电路基板
CN102244972A (zh) 电路板及其应用
US20040177999A1 (en) Wiring substrate
JP2012033786A (ja) 配線基板
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
CN205232575U (zh) 电子装置、电子系统和电子设施
CN115066985A (zh) 布线基板
JP2011044406A (ja) 細径同軸ケーブル、多層配線板及び多層配線板の製造方法
US8097963B1 (en) Electrically conductive matrix for z-axis interconnect
TWI836630B (zh) 電路板結構
JPH11163217A (ja) 半導体装置
US20230046699A1 (en) Circuit board structure
US20040182265A1 (en) Wiring substrate
TWI809624B (zh) 電路板結構

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee